CN109196481B - 集成电路及其操作方法 - Google Patents

集成电路及其操作方法 Download PDF

Info

Publication number
CN109196481B
CN109196481B CN201780033210.2A CN201780033210A CN109196481B CN 109196481 B CN109196481 B CN 109196481B CN 201780033210 A CN201780033210 A CN 201780033210A CN 109196481 B CN109196481 B CN 109196481B
Authority
CN
China
Prior art keywords
pin
signal
state machine
integrated circuit
circuitry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780033210.2A
Other languages
English (en)
Other versions
CN109196481A (zh
Inventor
M·S·卡沃萨
R·米塔尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN109196481A publication Critical patent/CN109196481A/zh
Application granted granted Critical
Publication of CN109196481B publication Critical patent/CN109196481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

在所描述实例中，一种集成电路(100)包含功能性电路系统(114)及测试电路系统(112)。所述测试电路系统(112)具有可在多个不同状态中操作的状态机。所述集成电路(100)还具有引脚(P2)以用于接收信号TMS。所述状态机可操作以响应于所述信号TMS的电平的变化而在状态之间转变。电路系统在第一时间段将处于第一电平的所述引脚(P2)的所述信号TMS耦合到所述状态机，以使得所述状态机进入预定状态，并且电路系统(124)在第二时间段使到所述状态机的所述信号TMS维持在所述第一电平，以用于使所述状态机维持在所述预定状态。并且，在所述第二时间段期间，电路系统将所述引脚(P2)处接收的数据耦合到除所述状态机外的目的地电路(122)。所述目的地电路(122)可操作以使用来自所述引脚(P2)的数据执行连续扫描测试，而无需对所述功能性电路系统(114)进行上电复位。

Description

集成电路及其操作方法
本文涉及集成电路测试，且更具体地说，涉及使用全部JTAG引脚的经改良的测试数据处理量。
背景技术
已产生、修改以及演进各种技术以用于测试功能性核心，包含逻辑和存储器，以及集成电路(integrated circuit；IC)上的其它电路，或印刷电路板(printed circuitboard；PCB)上的多个IC。早期的“钉床”测试技术具有局限性，尤其由于IC中增加的更大规模、更高复杂度和不可接入节点，以及考虑到密集封装的多层PCB。因此，当代的测试通常更(或完全)自动化，且通常涉及输入数据到IC、在输入数据上执行一或多个时钟循环，且随后捕获和输出结果，其中可随后例如通过比较它们与预期结果来分析结果，其中这种比较因而用于验证适当操作，抑或检测不当操作。这种测试部分源于由各种硅制造商构成的联合测试行动组(Joint Test Action Group；JTAG)的发现和建议，其随后用作IEEE标准1149.1和其后续版本的基础。通过这种标准和这些发展，许多当代的IC包含一定程度的嵌入电路系统和输入/输出接口以有助于测试。根据1149.1，由于其起源还被称作JTAG，IC上包含四个或五个引脚，每个引脚对应于相应的专用测试存取端口(test access port；TAP)信号，以用于测试在IC抑或装配IC的PCB上的互连。具体来说，TAP信号可用于确定IC是否适当地运行，其是否连接到PCB，并且还用于通过观测IC引脚状态测得的电压来调试。可以在制造时实现测试，例如通过自动化测试设备(automated testing equipment；ATE)和现场后续测试(例如，装置已被出售或处于市场中之后)。在IEEE1149和它的.x子标准中指定额外细节。
作为进一步背景，图1说明具有常规的JTAG架构的IC 10的电气框图，且其进一步包含边界扫描，但特定设计可能包含JTAG而没有边界扫描。出于简化的目的，IC 10示出为包含测试存取端口TAP控制器12以用于与TAP信号介接，并且与JTAG测试相关。IC 10还包含功能性电路系统14，其有时被称作核心，它是除了JTAG测试之外，包含ALU、处理电路、逻辑、存储器和其类似者的IC 10的各种电路功能的一般描述。IC 10还包含多个I/O引脚(有时也被称为垫)P0到P15，其示出为处于装置周界周围的各种位置处。如下文表1所示，引脚P0到P4运载相应和已知的JTAG TAP相关信号。
表1
<u>引脚</u> <u>JTAG信号</u> <u>功能</u>
P<sub>0</sub> TDO 测试数据输出
P<sub>1</sub> TRST 测试复位
P<sub>2</sub> TMS 选择测试模式
P<sub>3</sub> TCK 测试时钟
P<sub>4</sub> TDI 测试数据输入
如表1中指示，引脚P4允许输入JTAG测试数据，且引脚P0输出所述测试数据，而剩余引脚P1到P3提供相应信号到TAP控制器12。指令寄存器16存储当前JTAG指令，其通常指示相对于接收的信号作出操作(例如，限定应传递哪些数据寄存器信号)。旁路寄存器18是单独位寄存器，其允许TDI绕过单个串联连接的寄存器的边界扫描链，其通常包括一或多个触发器，在本文中被称作单元C0到C15，以便直接从输入传递到输出。ID寄存器20被用于存储IC10的ID代码和修订号，从而允许IC 10连接到存储IC10的边界扫描配置信息的档案。
除了JTAG相关引脚P0到P4，剩余IC引脚P5到P15中的每一个连接到相应边界扫描单元C5到C15，其中每个这种单元可能双向转移数据，首先能够经由单元将从其相应引脚接收的单元数据传递到功能性电路系统14，且其次沿单元C5到C15的链路。因此，在数据传输第一方式中，这种引脚表示IC 10的双向I/O，与功能性电路系统14实现的预期操作结合，在此情况下单元是有效透明的。然而，在数据传输第二方式中(其同样与JTAG测试结合)，扫描单元C5到C15中的每一个连接到至少一个其它扫描单元，并且可操作以转移来自自身的数据到那一已连接单元，从而形成边界扫描链。出于JTAG目的，数据可以由相应引脚输入到每个单元，或由每个单元从功能性电路系统14中捕获，且随后这种数据可以连续沿从低编号到高编号单元方向的链转换，使得测试数据最终从最后一个这种单元C15输出为TDO信息。因此，以所述方式，可以评估来自功能性电路系统14的I/O连接和数据状态，以确认IC 10的适当操作。
扫描测试不限于使用JTAG的边界扫描。一些IC包含额外和非边界或内部单元链(寄存器)，其有时被称作stumps(或STUMPS-使用MISR(多输入签名寄存器)和平行SRSG(移位寄存器序列产生器)的自测试，self-testing using MISR and parallel SRSG)。在那种情形下，数据遍及许多引脚被输入到IC，且随后分配到一或多个内部扫描链，其中再次执行一或多个实行循环，且随后结果被捕获到扫描链中且从装置被输出。为实现这种测试，通常输入测试数据可以涉及表示相当大的测试时间和其它资源的相对大的量，因此这种测试组可以减小并且输入到IC，随后解压缩为更大数据组以用于测试；此外，在测试实行循环之后，在输出对应结果数据之前压缩结果。这种方法具有多种益处，但其同样受到限制(例如，在具有相对低引脚数的IC中，因为减小的引脚数目同时限定可以输入到IC的测试数据或从IC输出的测试数据的量)。因此，已出现其它常规的方法来解决这些约束条件，但它们在测试时间方面通常仍然存在一些损失。此外，部分此等方法仅适合与必要的扫描输入数目非常高的情况，但那一要求可能不是许多现代IC的情形，或可能更好地解决IC和测试需求赋予的需求。
并且，在常规方法中，特定联合测试行动组引脚有时被用于除JTAG数据或JTAGTAP控制外的目的。举例而言，在一个常规方法中，可以首先使用TMS引脚为TAP控制器12的控制(以便将JTAG有限状态机(finite state machine；FSM)置入其16状态中的一个，即运行测试/空闲状态，其中FSM保持空闲，抑或在达到状态时，TMS引脚被释放，而随后执行扫描测试)。然而，在那一方法中，在测试完成之后，如果期望替代性测试，那么先前释放的TMS引脚不再可供用于控制TAP控制器FSM。替代地，在那一方法中，需要上电复位(power-on-reset；PoR)，其通常限定IC的至少一些功能性部分处于复位状态的时间，其例如可以由电阻器和电容器的RC常量限定。在任何情况下，在那一复位状态期间，IC功能性的至少部分不可操作用于输入/输出和其它操作，而替代地允许电源电压足够的时间，且装置的其余状态被恢复到已知启用状态。因此，用于每个这种释放TMS引脚后跟着测试和PoR的重复实例，对于每个连续PoR事件消耗宝贵的时间且因而增加整体测试时间。在现代装置中，PoR循环可能导致每PoR事件100ms的开销，因此TMS引脚的多个连续释放显著增加测试时间。作为替代方案，可以始终仅保留TMS引脚以提供对于TAP控制器的控制，但这种方法因此将TMS引脚从提供测试数据的候选项中排除，在此情况下，在不使用那一引脚时，在减小可输入IC的测试数据量方面，存在显著更高的开销。
因此，常规的技术具有多种复杂度和缺点。
发明内容
在所描述实例中，集成电路包含功能性电路系统和测试电路系统。测试电路系统包含可在不同状态中操作的状态机。集成电路还包含引脚，其用于接收信号，其中所述状态机可操作以响应于所述信号的电平的变化而在状态之间转变。所述集成电路还包含电路系统，其用于在第一时间段从所述引脚将处于第一电平的所述信号耦合到所述状态机，以使得所述状态机进入预定状态。集成电路还包含电路系统，其用于在第二时间段使到所述状态机的所述信号维持在所述第一电平，以用于使所述状态机维持在所述预定状态。集成电路还包含电路系统，其用于在所述第二时间段期间将所述引脚处接收的数据耦合到除所述状态机外的目的地电路，其中所述目的地电路可操作以使用来自所述引脚的数据执行连续扫描测试，而无需对所述功能性电路系统进行上电复位。
附图说明
图1说明具有常规的边界扫描架构的IC 10的电气框图。
图2根据实例实施例说明IC 100的电气框图。
图3说明允许TMS引脚被有限状态机和扫描电路数据共享的引脚共享电路的电气框图。
图4说明操作图3的引脚共享电路的实例方法的流程图。
图5说明允许TMS引脚被有限状态机和扫描电路数据共享的替代实施例引脚共享电路的电气框图。
图6说明允许TRST引脚被有限状态机和扫描电路数据共享的替代实施例引脚共享电路的电气框图。
具体实施方式
图2根据实例实施例说明IC 100的电气框图。IC 100包含类似于上文结合图1描述的那些块的多种功能块，但在图2中的那些块被编号为图1的附图标记加上100。因此，结合处理JTAG信号和IC功能性，IC 100包含TAP控制器112、功能性电路系统(或核心)114、指令寄存器116、旁路寄存器118和ID寄存器120。
IC 100还包含扫描电路122。扫描电路122代表嵌入于IC中的，用于超出通过可由单元C5到C15组成的扫描链寄存器进行的边界测试的测试。举例而言，扫描电路122可能包含一或多个额外扫描链，其中每个这种链包括多个单元(例如，触发器)，数据可以被转换到其中，这种数据随后被功能性电路系统114(其中包含逻辑、存储器或其它功能)实行，且随后结果被存储回相应单元，且被转换到IC 100上或者外部，以用于关于结果是否代表被测试的功能性电路系统的适当操作的分析。进一步，就此而言，扫描电路122可能包含解压缩电路系统以用于解压缩输入测试数据(有时被称作测试向量)，且随后写入经解压缩输入测试数据到扫描链，且同样到压缩电路系统以用于按压测试实行循环之后每个扫描链中的结果输出测试数据，其中经压缩数据随后被输出以用于分析。其它机载测试电路系统也可以包含在扫描电路122中。然而，在任何情况下，相对于实例实施例，扫描电路122可以接收对应于JTAG TMS和TRST信号中的一个或两个的输入，即，可以经由引脚P1和P2中的任一个或两个提供测试数据以用于这种扫描测试。进一步，就此而言，IC 100还包含引脚共享电路124，其连接到引脚P1和P2，以用于分别接收JTAG TMS和TRST信号。如下文中进一步描述，引脚共享电路124可能将TMS和TRST信号中的任一个或两个传递到扫描电路122，从而允许那些信号在特定时段期间提供用于扫描测试的测试数据，而同时扫描电路122还将被示出为TMS'和TRST'的JTAG副本信号提供到TAP控制器112，其被代替实际TMS和TRST信号接收和处理，即，伴随被JTAG状态机接收，这些TMS'和TRST'相应信号的状态提供JTAG兼容(例如，通过IEEE1194.1)，而同时JTAG TMS和TRST引脚可以输入测试数据到扫描电路120。最后IC 100上的多种其它引脚也可以提供测试数据到扫描电路120，但这种连接在本文中未示出抑或描述，以便简化和聚焦于关于TMS和TRST信号，以及对应于那些信号的引脚的实例实施例方面描述。
图3结合TMS信号说明来自图2的引脚共享电路124的电气框图的更多细节。TMS信号被连接到输入130。输入130被连接到多路复用器132的输入1320、多路复用器134的输入1340和多路复用器136的输入1361。对于本文描述的这些和其它多路复用器，输入上的下标是将选择相应输入的控制信号的陈述。举例来说，对于多路复用器132，其受到自动测试模式产生(automatic test pattern generation；ATPG)信号控制，因而如果ATPG＝0，那么多路复用器132的输入1320被选择用于多路复用器输出，而如果ATPG＝1，那么多路复用器132的输入1321被选择用于多路复用器输出。现描述到多路复用器132、134和136的剩余连接。多路复用器132的输入1321被连接到多路复用器134的输出，且多路复用器132的输出提供TMS'信号TAP控制器112，并且，更确切地说，到控制器的有限状态机(FSM)112FSM。多路复用器134的输入1341被连接到接地，且多路复用器134的控制信号是ScanEn(即，扫描启用)信号，其可以相对于IC 100在内部抑或外部提供，并且如同随后进一步描述，在特定测试步骤期间启用ScanEn。用于多路复用器136的控制信号也是ScanEn信号，并且多路复用器136的输出被连接成将来自引脚130的TMS数据向前提供到扫描电路122。多路复用器136的输入1360被示出为接收逻辑“免关注”信号(示出为x)，这是因为在这个实施例中，当ScanEn＝0时，提供到扫描电路122的任何信息都不相关，如同在那一时间期间电路中的扫描未发生一样。
现结合图4中的流程图示出的一种方法200的操作，描述图3的引脚共享电路124的操作。方法200被示出为以起始步骤202开始，后跟着PoR步骤204，这例如可能在IC 100被首先启用时发生。在PoR步骤204，如果被起始，那么IC 100开始JTAG模式步骤206。举例来说，在具有专用JTAG引脚的装置中，一个进入JTAG模式的方式是保持TMS为高且将TCK脉冲五次。作为另一实例，在具有一些共享JTAG引脚的装置中，装置可能包含额外引脚(例如，TEST)引脚，其可以进入步骤206的方式被断言。在任何情况下，步骤206之后是步骤208，其确定JTAG模式是否执行扫描类型测试，这可以由可编程核心数据寄存器中的另外的位来指示。如果步骤208回答为肯定，那么方法200继续到步骤210，而如果步骤208回答为否定，那么方法200继续到步骤212。
在步骤210中，为0的TMS信号配置扫描模式类型，即，从已知的JTAG状态机，以TMS＝0的值更新数据/指令寄存器将FSM配置为扫描模式的运行测试空闲状态。同样在步骤210期间，断言ATPG模式。
步骤214代表实例实施例额外步骤，其如同将示出的那样，促使TMS引脚(例如，在图2中的引脚P2)的用途被共享，即，在一些情况下控制TAP控制器FSM，在其它情况下用于提供扫描数据，其中这两个选项之间的额外选择率是通过额外信号实现，其在实例实施例中是ScanEn信号。具体来说，在实例实施例中，当期望共享TMS引脚以在测试期间提供扫描数据时，ScanEn被设定成一，或在指定的预期测试模式性质下被用作已设定为一，作为引脚共享电路124中的控制以便允许这一结果。相反地，在TMS引脚状态为管控FSM 112FSM时，ScanEn被设定成零。因此，步骤214代表基于上文列出两个选项评估ScanEn值的条件步骤，其因此引导控制。因此，如果ScanEn＝1，那么方法200从步骤214继续步骤216，而如果Scan＝0，那么方法200从步骤214回到步骤208。
在因ScanEn＝1而达到的步骤216中，图2的引脚共享电路124操作以提供信号TMS'，从而维持来自引脚P2处的TMS值的紧接在前信号值，以此保持FSM 112FSM处于其运行空闲/测试状态，同时并行地允许引脚P2处的TMS的值被引导到IC 200上FSM之外的目的地，即，使得引脚P2可在此时间期间提供数据以用于一些其它用途，例如扫描数据。确切地说，再次参考图3，ScanEn＝1时，多路复用器134在其输入1341处选择接地(即，逻辑0)，且输出那一逻辑0到多路复用器132的输入1321；进一步，由于ATPG＝1(如上所述)，多路复用器132将这一相同的逻辑0作为TMS'信号输出到TAP控制器FSM112FSM。由于这一连接，接地的绑定值被呈现给TAP控制器FSM 112FSM，以便匹配紧接先前从引脚P2提供的低电平，并且从而在信号电平保持在那一值时，并且根据JTAG状态机的IEEE规范，TAP控制器FSM 112FSM在运行测试/空闲状态期间接收的低值从而将其维持为运行测试/空闲状态。
继续从步骤216到步骤218示出方法200。在此时间期间，步骤216连接逻辑0的绑定值到TAP控制器FSM 112FSM且从而将其维持为运行测试/空闲状态，而同时(在步骤218中)这一独立绑定值从而释放引脚P2处的TMS输入为空闲可用于一些其它用途，这是因为随后不需要传达逻辑0到状态机。因此，在实例实施例中，在这一释放时间段期间，引脚P2处的TMS输入被提供到除FSM外的目的地，并且优选地可用于为IC 100提供扫描测试数据。就此而言，且再次参考图3，引脚P2处的TMS输入被连接到多路复用器136的输入1361。此外，因为ScanEn＝1(参见步骤214)，所以多路复用器136的输入1361将来自引脚P2处的TMS输入的数据传递到扫描电路122。因此，这种数据可被用作测试数据，例如除随后从IC 100的其它引脚(包含其它JTAG引脚)输入的数据以外的测试数据。因此，就此而言，相比于针对数据的引脚P2的额外应用不可用的情况，在步骤218扫描测试期间从引脚P2提供额外数据带宽。这种扫描测试可能随后继续，直到合乎希望地结束为止，在那一点方法200从步骤218继续到步骤220。
步骤220确定是否期望不同测试模式。举例来说，可能适用于在步骤220(和步骤208)中的确定的多种测试模式包含PBIST、直流参数测试、快闪测试、eFuse测试、边界扫描测试，和其它已知或可确定测试。如果不需要不同测试模式，那么方法200继续到结束步骤222，从而终止方法流程。如果相反地期望不同测试模式，那么方法200从步骤220继续到步骤224。
步骤224将ScanEn返回到0值，其中ScanEn到步骤214为止等于1值，这一值将流程推进到步骤224之前的其它步骤。再次参考图3，通过ScanEn＝0，多路复用器134选择其输入1340，其为来自引脚P2的TMS数据，并且那一数据被输出到多路复用器132。进一步相对于多路复用器132，因为ATPG保持为1，所以多路复用器132将TMS数据作为示出为TMS'的信号输出到FSM 112FSM。因此，在步骤224中，TMS引脚P2被恢复以用于向TAP控制器FSM提供控制，而不是如同在步骤218中的情况那样用于以提供额外测试数据。
步骤224之后，方法200返回到步骤208，其中那一步骤的功能如上文所描述那样重复。因此，通过从步骤210到224的第一遍历，可以使用TMS引脚(P2)进行第一扫描类型测试以用于传输额外测试数据，且随后流程可以再次回到步骤208以进行那些步骤的第二次或其它后续遍历，在此情况下TMS引脚(P2)可再次用于传输额外测试数据。因此，对于步骤210到224的遍历组成的每一组步骤，使用TMS引脚有助于额外测试数据带宽，并且可以这种方式使用每个连续扫描类型测试而不需要IC 100的PoR。相反地，常规技术(如果期望TMS引脚对于FMS控制和扫描测试数据的双重共享)需要这种PoR，从而妨碍提供电力和/或时钟信号到集成电路的特定功能部分，并且增加整体测试时间。因此，实例实施例替代地允许动态回复TMS引脚到其FSM控制功能性，而不需要集成电路的重启或其它PoR事件。
完成方法200时，如果在步骤208中不期望扫描类型测试模式，那么方法200继续到步骤212，其中可能发生非扫描测试模式，例如存储器测试(通过PBIST)、DMLED、I/O EFUSE等。因此，步骤212根据待实现的测试配置非扫描测试模式，并且步骤226随后执行那一测试。随后，步骤228以与步骤220相同的方式操作，即，其确定是否期望不同测试模式，在那一情况下方法200返回到步骤208，或如果不需要，那么方法200在步骤222结束。
同样，在完成图3的操作时，其中的结构同样在未断言ATPG模式(即，当ATPG＝0时)有助于期望的连通性。在此情况下，多路复用器132在其输入1320处选择和输出数据，从而将引脚P2处的TMS数据连接到FSM 112FSM，且将其表示为TMS'。因此，当ATPG＝0时，TMS信号作为控制被连接到TAP控制器FSM。
替代实施例将其延伸到实施通道掩模载入启动(Channel Mask Load Enable；CMLE)的架构，例如步调扫描架构，其中CMLE还控制TAP FSM。在图5中示出这种方法，其类似于图3，且因此，在两个图示中使用类似的附图标记以用于类似元件。然而，图5的实例包含额外两个多路复用器138和140，它们都具有CMLE作为控制输入，且如下文中所描述的那样连接。多路复用器138被连接成在其输入1380处接收TMS引脚数据，其输入1381被连接到接地，且其输出被连接到多路复用器134的输入1340。多路复用器140被连接成在其输入1401处接收TMS引脚数据，其输入1400被连接到接地，且其输出被连接到多路复用器136的输入1360。
通过扩充已经描述的图3引脚共享电路124的操作，在下文描述图5的引脚共享电路124的操作。在非ATPG模式期间，ATPG＝0，在此情况下多路复用器132选择其输入1320，从而直接将TMS输入(例如，从引脚P2)连接到FSM 112FSM。当设定ATPG模式(即，ATPG＝1)时，可以设定ScanEn抑或CMLE模式，在此情况下最终多路复用器134将直接绑定的0值作为TSM信号(示出为TSM')提供到FSM 112FSM。因此，当ATPG＝1且CMLE＝1时，ScanEn＝0，且多路复用器138将接地值从输入1381连接到输入1340，且多路复用器134将值传递到多路复用器132的输入1321，且将接地(即，数位0)连接到FSM 112FSM，从而维持FSM处于运行测试/空闲状态。同时，多路复用器140将其输入1401处的TMS数据连接到多路复用器136的输入1360，且多路复用器136传递那一数据到扫描电路122。或，当ATPG＝1且ScanEn＝1时，CMLE＝0，且多路复用器134将接地值从输入1341连接到多路复用器132的输入1321，其将接地(即，数位0)连接到FSM112FSM，从而将FSM维持为运行测试/空闲状态。同时，多路复用器136将其输入1361处的TMS数据连接到扫描电路122。因此，考虑到上文的描述，对于启用的ScanEn抑或CMLE，FSM保持为其运行测试/空闲状态，而TMS引脚能够提供额外测试数据到扫描电路122。
图2说明引脚共享电路124可以传达RMS抑或TRST信号到扫描电路122，伴随将信号TMS'和TRST'提供到TAP控制器112。因此，关于TRST信号，图6说明替代实施例引脚共享电路124'，其可以代替或与上文描述的说明引脚共享电路124的其它实例实施例的方面合并使用，且结合TRST信号。因此，在图6中，信号输入和多路复用器路径涉及JTAG TRST信号，而非TMS信号。就此而言，在图2中结合引脚P1示出且描述TRST信号。此外，TRST信号使得0值重置FSM，而1值将不改变FSM状态。因此，在常规技术中，有时使用独立TRST引脚，且那一引脚因此在其断言1值时被占据且不可用于替代性用途，以免改变FSM状态。在实例实施例中，相比于常规技术，引脚共享电路124'包含类似于多路复用器134和138的多路复用器，前者用于保持TMS信号的FSM 112FSM为0值，同时由此释放TMS引脚以提供测试数据。但在电路124'中，这些多路复用器被示出为多路复用器134'和138'，且用于保持TRST信号的FSM 112FSM为1值，同时由此释放TRST引脚以提供测试数据。
更确切地说，当设定ATPG模式(即，ATPG＝1)时，可以设定ScanEn抑或CMLE模式，在此情况下相关多路复用器134'将直接绑定的1值作为TRST信号(示出为TRST')提供到FSM112FSM。因此，当ATPG＝1且CMLE＝1时，ScanEn＝0，且多路复用器138将对应于数位值一的相对较高电压(例如，VCC)从输入138'1连接到输入134'0，且多路复用器134'传递那一值到多路复用器132'的输入132'1，其将高电压(即，一)连接到FSM112FSM，从而不重置FSM。同时，多路复用器140将其输入1401处的TRST数据连接到多路复用器136的输入1360，且那一多路复用器136传递那一数据到扫描电路122。或者，当ATPG＝1且ScanEn＝1时，CMLE＝0，且多路复用器134'将相对较高电压从输入134'1连接到多路复用器132'的输入132'1，其将高电压(即，一)连接到FSM 112FSM，从而不重设FSM。同时，多路复用器136将其输入1361处的TRST数据连接到扫描电路122。因此，考虑到上文的描述，对于启用的ScanEn抑或CMLE，在TRST引脚能够提供额外测试数据时，FSM不被复位。
考虑到上文的描述，实例实施例提供IC和印刷电路板(PCB)的数据扫描的数据吞吐量的改进。确切地说，实例实施例IC允许共享TMS或TRST JTAG引脚中的任一个，其可以与其它方法组合来本身共享多种(或全部)JTAG引脚来接收JTAG信号抑或测试数据，以用于增加处理量。如果有更少的这种引脚可用，那么可以使用额外的引脚，从而可以更好地缩短测试时间。实际上，对于固定或TFT测试(过渡故障测试/速度测试)，通过将扫描输入和输出的数目从8增加到9，可以实现31％到38％范围内的测试时间节省。此外，已结合扫描操作描述实例实施例，但可以实施替代性实施例以允许TMS抑或TRST引脚提供其它数据，例如直接存储器加载执行转储(direct memory load executed dump；DMLED)，其中通过指定用于这种下载的额外引脚，可以高度地加速费时的固件下载。可以实现实例实施例优势，例如设计开销的相对最低改变(例如，添加几个多路复用器)，而不损害数据的能观性或能控性，且不干扰内部测试架构。此外，无需对供应商测试工具作出必要改变即可改进测试，并且允许在任何阶段进行调试。
实例实施例不限于扫描，且同样可在功能性操作期间使用，例如连同JTAG介面的功能数据转移期间(例如SPI转移等)。
在所描述的实施例中可能进行修改，且其它实施例在权利要求的范围内为可能的。

Claims (29)

1.一种集成电路，其包括：
功能性电路系统；
测试电路系统，其包括可在多个不同状态中操作的状态机；
引脚，其用于接收信号或提供数据，其中所述状态机可操作以响应于所述信号的电平的变化而在状态之间转变；
电路系统，其用于在第一时间段从所述引脚将处于第一电平的所述信号耦合到所述状态机，以使得所述状态机进入预定状态；
电路系统，其用于在第二时间段使到所述状态机的所述信号维持在所述第一电平，以用于使所述状态机维持在所述预定状态，其中在所述第二时间段期间释放在所述引脚处的所述信号以使得所述引脚进一步被配置为提供所述数据；以及
电路系统，其用于在所述第二时间段期间将所述引脚处接收的所述数据耦合到除所述状态机外的目的地电路，其中所述目的地电路可操作以使用来自所述引脚的数据执行多个连续扫描测试，而无需对所述功能性电路系统进行上电复位。
2.一种集成电路，其包括：
测试电路系统，其包括可在多个不同状态中操作的状态机；
引脚，其用于接收信号或提供数据，其中所述状态机可操作以响应于所述信号的电平的变化而在状态之间转变；
电路系统，其用于在第一时间段从所述引脚将处于第一电平的所述信号耦合到所述状态机，以使得所述状态机进入预定状态；
电路系统，其用于在第二时间段使到所述状态机的所述信号维持在所述第一电平，以用于使所述状态机维持在所述预定状态，其中在所述第二时间段期间释放在所述引脚处的所述信号以使得所述引脚进一步被配置为提供所述数据；以及
电路系统，其用于在所述第二时间段期间将所述引脚处接收的所述数据耦合到除所述状态机外的目的地电路。
3.根据权利要求1或权利要求2中任一权利要求所述的集成电路，其中用于接收信号的所述引脚包括用于接收JTAG TMS引脚的引脚。
4.根据权利要求1或权利要求2中任一权利要求所述的集成电路，其中用于接收信号的所述引脚包括用于接收JTAG TRST引脚的引脚。
5.根据权利要求1或权利要求2中任一权利要求所述的集成电路，其中在所述第二时间段期间，所述引脚处的所述数据包括测试数据。
6.根据权利要求5所述的集成电路，且其进一步包括扫描链，所述扫描链包括多个寄存器，其中所述多个寄存器中的每个寄存器被连接到所述集成电路上的相应引脚，且其中在所述第二时间段期间，所述目的地包括除所述扫描链外的测试电路系统。
7.根据权利要求1或权利要求2中任一权利要求所述的集成电路，其中所述多个连续扫描测试中的每个扫描选自由以下组成的群组：PBIST、DC参数测试、快闪测试、eFuse测试以及边界扫描测试。
8.根据权利要求1或权利要求2中任一权利要求所述的集成电路，其中用于耦合所述信号的所述电路系统和用于维持所述信号的所述电路系统响应于扫描启用信号。
9.根据权利要求1或权利要求2中任一权利要求所述的集成电路，其中用于耦合所述信号的所述电路系统和用于维持所述信号的所述电路系统响应于通道掩模载入启用信号。
10.根据权利要求1或权利要求2中任一权利要求所述的集成电路，其中用于耦合所述信号的所述电路系统和用于维持所述信号的所述电路系统响应于扫描启用信号和通道掩模载入启用信号。
11.根据权利要求1或权利要求2中任一权利要求所述的集成电路，其中所述引脚包括所述集成电路的不超过8个引脚的总引脚数中的一个引脚。
12.根据权利要求1或权利要求2中任一权利要求所述的集成电路，其中所述引脚包括所述集成电路的不超过16个引脚的总引脚数中的一个引脚。
13.根据权利要求1或权利要求2中任一权利要求所述的集成电路，其中所述引脚包括所述集成电路的不超过32个引脚的总引脚数中的一个引脚。
14.根据权利要求1或权利要求2中任一权利要求所述的集成电路，其中所述引脚包括第一引脚，并且所述集成电路进一步包括第二引脚以用于接收JTAG信号，所述第二引脚在JTAG信令与测试数据之间共享。
15.根据权利要求1或权利要求2中任一权利要求所述的集成电路，其中所述引脚包括第一引脚，并且所述集成电路进一步包括多个额外引脚，其中所述多个额外引脚中的每个引脚被用于接收相应JTAG信号，且在JTAG信令与测试数据之间共享。
16.根据权利要求1或权利要求2中任一权利要求所述的集成电路，其中所述状态机包括JTAG状态机。
17.一种操作包括功能性电路系统和测试电路系统的集成电路的方法，所述测试电路系统包括可在多个不同状态中操作的状态机，所述方法包括：
在引脚处接收信号，其中所述状态机可操作以响应于所述信号的电平的变化而在状态之间转变；
在第一时间段从所述引脚将处于第一电平的所述信号耦合到所述状态机，以使得所述状态机进入预定状态；
在第二时间段使到所述状态机的所述信号维持在所述第一电平，以用于使所述状态机维持在所述预定状态；
在所述第二时间段期间释放在所述引脚处的所述信号以使得所述引脚进一步被配置为提供数据；以及
在所述第二时间段期间将所述引脚处接收的所述数据耦合到除所述状态机外的目的地电路，其中所述目的地电路可操作以使用来自所述引脚的所述数据执行多个连续扫描测试，而无需对所述功能性电路系统进行上电复位。
18.一种操作集成电路的方法，所述方法包括：
在引脚处接收信号，其中状态机可操作以响应于所述信号的电平的变化而在状态之间转变；
在第一时间段从所述引脚将处于第一电平的所述信号耦合到所述状态机，以使得所述状态机进入预定状态；
在第二时间段使到所述状态机的所述信号维持在所述第一电平，以用于使所述状态机维持在所述预定状态；
在所述第二时间段期间释放在所述引脚处的所述信号以使得所述引脚进一步被配置为提供数据；以及
在所述第二时间段期间将所述引脚处接收的所述数据耦合到除所述状态机外的目的地电路。
19.根据权利要求17或权利要求18中任一权利要求所述的方法，其中所述引脚包括用于接收JTAG TMS引脚的引脚。
20.根据权利要求17或权利要求18中任一权利要求所述的方法，其中所述引脚包括用于接收JTAG TRST引脚的引脚。
21.根据权利要求17或权利要求18中任一权利要求所述的方法，其中在所述第二时间段期间，所述引脚处的所述数据包括测试数据。
22.根据权利要求17或权利要求18中任一权利要求所述的方法，其中所述耦合所述信号的步骤和所述维持所述信号的步骤响应于扫描启用信号和通道掩模载入启用信号中的至少一个。
23.根据权利要求17或权利要求18中任一权利要求所述的方法，其中所述多个连续扫描测试中的每个扫描选自由以下组成的群组：PBIST、DC参数测试、快闪测试、eFuse测试以及边界扫描测试。
24.根据权利要求17或权利要求18中任一权利要求所述的方法，其中所述引脚包括所述集成电路的不超过8个引脚的总引脚数中的一个引脚。
25.根据权利要求17或权利要求18中任一权利要求所述的方法，其中所述引脚包括所述集成电路的不超过16个引脚的总引脚数中的一个引脚。
26.根据权利要求17或权利要求18中任一权利要求所述的方法，其中所述引脚包括所述集成电路的不超过32个引脚的总引脚数中的一个引脚。
27.根据权利要求17或权利要求18中任一权利要求所述的方法，其中所述引脚包括第一引脚，并且所述集成电路进一步包括第二引脚以用于接收JTAG信号，所述第二引脚在JTAG信令与测试数据之间共享。
28.根据权利要求17或权利要求18中任一权利要求所述的方法，其中所述引脚包括第一引脚，并且所述集成电路进一步包括多个额外引脚，其中所述多个额外引脚中的每个引脚被用于接收相应JTAG信号，且在JTAG信令与测试数据之间共享。
29.根据权利要求17或权利要求18中任一权利要求所述的方法，其中所述状态机包括JTAG状态机。
CN201780033210.2A 2016-04-29 2017-05-01 集成电路及其操作方法 Active CN109196481B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/143,439 US9772376B1 (en) 2016-04-29 2016-04-29 Increase data transfer throughput by enabling dynamic JTAG test mode entry and sharing of all JTAG pins
US15/143,439 2016-04-29
PCT/US2017/030360 WO2017190124A1 (en) 2016-04-29 2017-05-01 Increase data transfer throughput by enabling dynamic jtag test mode entry and sharing of all jtag pins

Publications (2)

Publication Number Publication Date
CN109196481A CN109196481A (zh) 2019-01-11
CN109196481B true CN109196481B (zh) 2023-03-03

Family

ID=59886554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780033210.2A Active CN109196481B (zh) 2016-04-29 2017-05-01 集成电路及其操作方法

Country Status (3)

Country Link
US (1) US9772376B1 (zh)
CN (1) CN109196481B (zh)
WO (1) WO2017190124A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112445663B (zh) 2019-09-02 2022-05-03 瑞昱半导体股份有限公司 测试存取端口电路
US20220229961A1 (en) * 2021-01-18 2022-07-21 Texas Instruments Incorporated Systems and Methods for Programming Electrical Fuse
US20230259433A1 (en) * 2022-02-11 2023-08-17 Stmicroelectronics S.R.L. Systems and methods to test an asychronous finite machine
CN115657585A (zh) * 2022-10-24 2023-01-31 歌尔股份有限公司 控制程序编辑方法、装置、设备及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852617A (en) * 1995-12-08 1998-12-22 Samsung Electronics Co., Ltd. Jtag testing of buses using plug-in cards with Jtag logic mounted thereon
US6185732B1 (en) * 1997-04-08 2001-02-06 Advanced Micro Devices, Inc. Software debug port for a microprocessor
US6862705B1 (en) * 2002-08-21 2005-03-01 Applied Micro Circuits Corporation System and method for testing high pin count electronic devices using a test board with test channels
CN1842714A (zh) * 2003-08-28 2006-10-04 德州仪器公司 具有jtag端口、tap连接模块和芯片外tap接口端口的集成电路
CN101395488A (zh) * 2006-03-01 2009-03-25 皇家飞利浦电子股份有限公司 带有使用jtag接口的测试访问控制电路的ic电路
WO2012005895A1 (en) * 2010-06-30 2012-01-12 Alcatel-Lucent Usa Inc. Method and apparatus for virtual in-circuit emulation
WO2013048578A1 (en) * 2011-09-30 2013-04-04 Qualcomm Incorporated Dynamically self-reconfigurable daisy-chain of tap controllers
CN103033736A (zh) * 2011-09-30 2013-04-10 飞思卡尔半导体公司 测试多集成电路器件的方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9417602D0 (en) * 1994-09-01 1994-10-19 Inmos Ltd A controller for implementing scan testing
GB9417589D0 (en) * 1994-09-01 1994-10-19 Inmos Ltd Scan test
US6804725B1 (en) * 1996-08-30 2004-10-12 Texas Instruments Incorporated IC with state machine controlled linking module
US5812562A (en) * 1996-11-15 1998-09-22 Samsung Electronics Company, Ltd. Low cost emulation scheme implemented via clock control using JTAG controller in a scan environment
US6629268B1 (en) * 2000-01-25 2003-09-30 International Business Machines Corporation Method and apparatus for servicing a processing system through a test port
US7191372B1 (en) * 2004-08-27 2007-03-13 Xilinx, Inc. Integrated data download
US7657805B2 (en) * 2007-07-02 2010-02-02 Sun Microsystems, Inc. Integrated circuit with blocking pin to coordinate entry into test mode

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852617A (en) * 1995-12-08 1998-12-22 Samsung Electronics Co., Ltd. Jtag testing of buses using plug-in cards with Jtag logic mounted thereon
US6185732B1 (en) * 1997-04-08 2001-02-06 Advanced Micro Devices, Inc. Software debug port for a microprocessor
US6862705B1 (en) * 2002-08-21 2005-03-01 Applied Micro Circuits Corporation System and method for testing high pin count electronic devices using a test board with test channels
CN1842714A (zh) * 2003-08-28 2006-10-04 德州仪器公司 具有jtag端口、tap连接模块和芯片外tap接口端口的集成电路
CN101395488A (zh) * 2006-03-01 2009-03-25 皇家飞利浦电子股份有限公司 带有使用jtag接口的测试访问控制电路的ic电路
WO2012005895A1 (en) * 2010-06-30 2012-01-12 Alcatel-Lucent Usa Inc. Method and apparatus for virtual in-circuit emulation
WO2013048578A1 (en) * 2011-09-30 2013-04-04 Qualcomm Incorporated Dynamically self-reconfigurable daisy-chain of tap controllers
CN103033736A (zh) * 2011-09-30 2013-04-10 飞思卡尔半导体公司 测试多集成电路器件的方法及装置
CN103842970A (zh) * 2011-09-30 2014-06-04 高通股份有限公司 可动态地自重构的tap控制器菊花链

Also Published As

Publication number Publication date
CN109196481A (zh) 2019-01-11
WO2017190124A1 (en) 2017-11-02
US9772376B1 (en) 2017-09-26

Similar Documents

Publication Publication Date Title
US11609269B2 (en) Device testing architecture of an integrated circuit
US10151795B2 (en) Double data rate circuitry coupled to test access mechanisms, controller
US7590902B1 (en) Methods and apparatuses for external delay test of input-output circuits
US20030009715A1 (en) Method and apparatus for optimized parallel testing and access of electronic circuits
CN109196481B (zh) 集成电路及其操作方法
US6029263A (en) Interconnect testing using non-compatible scan architectures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant