CN112445663B - 测试存取端口电路 - Google Patents

测试存取端口电路 Download PDF

Info

Publication number
CN112445663B
CN112445663B CN201910821563.XA CN201910821563A CN112445663B CN 112445663 B CN112445663 B CN 112445663B CN 201910821563 A CN201910821563 A CN 201910821563A CN 112445663 B CN112445663 B CN 112445663B
Authority
CN
China
Prior art keywords
data
mode
output
input
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910821563.XA
Other languages
English (en)
Other versions
CN112445663A (zh
Inventor
陈月峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201910821563.XA priority Critical patent/CN112445663B/zh
Priority to TW108148254A priority patent/TWI727580B/zh
Priority to US17/000,351 priority patent/US11143702B2/en
Publication of CN112445663A publication Critical patent/CN112445663A/zh
Application granted granted Critical
Publication of CN112445663B publication Critical patent/CN112445663B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2815—Functional tests, e.g. boundary scans, using the normal I/O contacts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种测试存取端口电路，包含数据输入端、数据输出端、重置端、模式选择端、至少一测试数据缓存器组、辅助数据缓存器组、指令缓存器组，及控制器。控制器耦接于模式选择端及指令缓存器组，并根据模式选择端所接收的至少一模式选择信号控制至少一测试数据缓存器组、辅助数据缓存器组及指令缓存器组。在重置端输入模式下，当控制器控制第一测试数据缓存器组储存数据输入端所接收的第一输入数据位时，辅助数据缓存器组储存重置端所接收的第二输入数据位。

Description

测试存取端口电路
技术领域
本发明涉及一种测试存取端口(Test Access Port，TAP)电路，特别是涉及一种能够提升传输流通量(throughput)的测试存取端口电路。
背景技术
在现有技术中，联合测试工作组(Joint Test Action Group，JTAG)是以序列的方式传输信息，联合测试工作组的接口主要包含数据输入端、数据输出端、重置端、频率信号端及模式选择端。一般来说，为了能够以联合测试工作组的接口来传输测试数据，系统会在待测装置上安装测试存取端口(Test Access Port，TAP)电路，测试存取端口可以通过联合测试工作组所规范的接口来控制内部的缓存器，以获取或输出待测装置的数据来进行测试及侦错。
由于测试存取端口电路是以序列(serial)的方式通过数据输出端来输出数据位，并通过数据输入端来接收数据，因此一次仅能输出或输入一个位的数据，传输速率甚低。在现有技术中，若欲加快系统传输数据的速度，就必须通过其他的接口来实现，而需额外增加硬件，整体测试系统的弹性并不高。
发明内容
本发明的一实施例揭露一种测试存取端口(Test Access Port，TAP)电路。测试存取端口电路包含数据输入端、数据输出端、重置端、模式选择端、至少一测试数据缓存器组、辅助数据缓存器组、指令缓存器组及控制器。
控制器耦接于模式选择端及指令缓存器组。控制器根据模式选择端所接收的至少一模式选择信号控制至少一测试数据缓存器组、辅助数据缓存器组，及指令缓存器组。
在重置端输入模式下，当控制器控制第一测试数据缓存器组储存数据输入端所接收的第一输入数据位时，辅助数据缓存器组储存重置端所接收的第二输入数据位。
本发明的另一实施例揭露一种测试存取端口电路。测试存取端口电路包含数据输入端、数据输出端、重置端、模式选择端、至少一测试数据缓存器组、辅助数据缓存器组、指令缓存器组及控制器。
控制器耦接于模式选择端及指令缓存器组。控制器根据模式选择端所接收的至少一模式选择信号控制至少一测试数据缓存器组、辅助数据缓存器组，及指令缓存器组。
在数据输入端输入模式下，控制器控制测试数据缓存器组自数据输入端接收第一输入数据位，而在数据输入端输出模式下，当控制器控制第一测试数据缓存器组自数据输出端输出第一输出数据位时，第一辅助数据缓存器组自数据输入端输出第二输出数据位。
本发明的另一实施例揭露一种测试存取端口电路。测试存取端口电路包含数据输入端、数据输出端、重置端、模式选择端、至少一测试数据缓存器组、辅助数据缓存器组、指令缓存器组及控制器。
控制器耦接于模式选择端及指令缓存器组。控制器根据模式选择端所接收的至少一模式选择信号控制至少一测试数据缓存器组、辅助数据缓存器组，及指令缓存器组。
在数据输出端输出模式下，控制器控制一测试数据缓存器组自数据输出端输出第一输出数据位，而在数据输出端输入模式下，当控制器控制第一测试数据缓存器组自数据输入端接收第一输入数据位时，第一辅助数据缓存器组自数据输出端接收第二输入数据位。
附图说明
图1是本发明一实施例的测试存取端口电路的示意图。
图2是本发明另一实施例的测试存取端口电路的示意图。
图3是本发明另一实施例的测试存取端口电路的示意图。
图4是图3的测试存取端口电路在数据输出端输入模式下的示意图。
具体实施方式
图1是本发明一实施例的测试存取端口(Test Access Port，TAP)电路100的示意图。测试存取端口电路100可以应用于联合测试工作组(Joint Test Action Group，JTAG)中，并与系统中待测的电路或装置(例如：待写入的内存系统)相耦接以获取或输出待测电路或装置的数据来进行测试及侦错。
在图1中，测试存取端口电路100包含数据输入端TDI、数据输出端TDO、频率信号端TCK、重置端TRST、模式选择端TMS、多个测试数据缓存器组DR1至DRX、辅助数据缓存器组AR1、指令缓存器组IR及控制器110，其中X为正整数。
控制器110耦接于频率信号端TCK、模式选择端TMS及指令缓存器组IR，控制器110可以根据频率信号端TCK所接收的多个频率信号判读模式选择端TMS所接收的多个模式选择信号，并可根据模式选择信号控制测试数据缓存器组DR1至DRX、辅助数据缓存器组AR1，及指令缓存器组IR。在有些实施例中，测试数据缓存器组DR1至DRX、辅助数据缓存器组AR1及指令缓存器组IR可各包含多个串接的移位寄存器，因此控制器110可以通过移位操作来对测试数据缓存器组DR1至DRX、辅助数据缓存器组AR1及指令缓存器组IR进行写入及输出。
在一般应用于联合测试工作组的测试存取端口电路中，控制器110中可包含有限状态机(finite state machine，FSM)，有限状态机可以包含多个预设的状态，并且可以根据模式选择信号在不同的状态中切换来控制。有限状态机中的预设状态一般会包含重置、闲置、设定指令缓存器组及设定测试数据缓存器等状态。在此情况下，控制器110可以先通过对指令缓存器组IR进行获取(captrue)及移位(shift)等操作来写入不同的数值以选取对应的测试数据缓存器组。例如在图1中，解多任务器DeMUX及多任务器MUX即可根据指令缓存器组IR中所储存的数值来导通对应的路径。接着便可对对应的测试数据缓存器组进行获取或移位等操作。举例来说，若测试数据缓存器组DR1至DRX及辅助数据缓存器组AR1总共有32个缓存器组，则指令缓存器组IR则可包含5个位来表示32个不同的数值，并可分别对应到不同的缓存器组，然而本发明并不以此为限，在本发明的其他实施例中，指令缓存器组IR中也可根据系统的需求而包含更多或更少数量的缓存器。
在现有技术中，测试存取端口电路100是通过数据输入端TDI来接收数据，并通过数据输出端TDO来输出数据位，由于一次只能输入或输出一个位的数据，因此传输的流通量较小。此外，在有些实施例中，由于通过连续传送高电位的模式选择信号也可以达到重置控制器110的效果，因此在联合测试工作组的通信过程中，也可以协议好不再通过重置端TRST来传送重置信号，而只通过模式选择信号来进行重置。在此情况下，测试存取端口电路100除了可以通过数据输入端TDI来接收数据之外，还可以通过重置端TRST来接收数据，达到提升传输流通量的效果。
举例来说，在重置端输入模式下，当控制器110控制测试数据缓存器组DR1储存数据输入端TDI所接收的输入数据位DI1时，辅助数据缓存器组AR1也可以同时或依序储存重置端TRST所接收的第二输入数据位DI2。也就是说，当控制器100通过指令缓存器组IR选取了测试数据缓存器组DR1来接收数据输入端TDI所接收到的数据时，辅助数据缓存器组AR1也可以同步接收重置端TRST所接收到的数据，因此控制器110接收数据的输入流通量就可以提升为两倍。也就是说，测试存取端口电路100可以默认测试数据缓存器组DR1与辅助数据缓存器组AR1之间的关联性，并对两者平行(parallel)进行写入。
在有些实施例中，测试数据缓存器组DR1及辅助数据缓存器组AR1可具有相同大小的储存空间，例如包含相同数量的移位寄存器，因此两者可以同步地接收应用于联合测试工作组的主控端所传来的数据，并且同步完成移位输入。然而，在有些其他实施例中，测试数据缓存器组DR1及辅助数据缓存器组AR1也可能具有相异大小的储存空间，例如辅助数据缓存器组AR1的储存空间可能小于测试数据缓存器组DR1的储存空间，则测试存取端口电路100便可能需要增加其他的逻辑电路，使得联合测试工作组的主控端可以在辅助数据缓存器组AR1已填满而测试数据缓存器组DR1尚未填满的情况下，终止对辅助数据缓存器组AR1进行移位输入的操作。在一实施例中，控制器110可以将有效的数据位存放在相同宽度数据的最低有效位(Least Significant Bit，LSB)端，假设从最高有效位(Most SignificantBit，MSB)开始传输，则最终在辅助数据缓存器中的数据即所需长度的数据，多余的位因为先进入缓存器，最后都已被移位输出(shift-out)，因此不会影响辅助数据的接收。
图2是本发明一实施例的测试存取端口电路200的示意图。测试存取端口电路200与测试存取端口电路100具有相似的结构并且可以根据相似的原理操作，然而，测试存取端口电路200还可支持外部重置模式及重置端输出模式，也就是说，测试存取端口电路200保留了通过重置端TRST接收重置信号来对控制器210进行重置的功能，并且还可以通过重置端TRST进行输入及输出。
在图2中，测试存取端口电路200可包含路径选择电路220及模式缓存器组MR1。路径选择电路220具有第一输入端、第二输入端、输出端及控制端，路径选择电路220的第一输入端耦接于重置端TRST，路径选择电路220的第二输入端可接收默认电压VH，路径选择电路220的输出端可输出重置信号SIGRST或默认电压VH至控制器210。在有些实施例中，路径选择电路220可例如以多任务器来实作。模式缓存器组MR1可耦接于路径选择电路220的控制端。在有些实施例中，若重置信号SIGRST是以低电压来触发控制器210的重置事件，则默认电压VH可设定为高电压(例如图2中，默认电压VH为逻辑1的高电压)，以免重置控制器210。然而，测试存取端口电路200在模式选择端TMS连续接收高电位的模式选择信号之后，控制器210仍然会执行重置操作。
在有些实施例中，联合测试工作组的主控端可以输入一系列的模式选择信号，使得控制器210中的有限状态机通过在指令缓存器组IR中写入对应的数值来选取模式缓存器组MR1，并在模式缓存器组MR1中写入数值NA1，例如但不限于0，将使路径选择电路220在其第一输入端(即重置端TRST)及输出端之间建立电性连接，如此一来，测试存取端口电路200便可进入外部重置模式，而可经由重置端TRST接收外部传来的重置信号SIGRST。此外，若控制器210在选取模式缓存器组MR1后，在模式缓存器组MR1中写入数值NA2，例如但不限于1，则将使路径选择电路220在其第二输入端(即默认电压VH)及输出端之间建立电性连接，使得控制器210将持续地接收到高电压的信号而不会被重置端TRST的电压影响而被误重置，测试存取端口电路200便会进入重置端输入模式或重置端输出模式。
在图2的实施例中，测试存取端口电路200除了可以通过重置端TRST来接收数据之外，也可以通过重置端TRST来输出数据。举例来说，在重置端输出模式下，当控制器210控制测试数据缓存器组DR1自数据输出端TDO输出输出数据位DO1时，辅助数据缓存器组AR1也可同时或依序自重置端TRST输出输出数据位DO2。如此一来，就可以提升测试存取端口电路200中的输出流通量。
为了同时支持重置端输出模式及重置端输入模式，测试存取端口电路200还可包含双向信号选择电路230及模式缓存器组MR2。双向信号选择电路230可耦接于辅助数据缓存器组AR1及重置端TRST，而模式缓存器组MR2可耦接于双向信号选择电路230。
在此情况下，控制器210可以通过指令缓存器组IR选取模式缓存器组MR2，并在模式缓存器组MR2中写入数值NB1，使得测试存取端口电路200进入重置端输入模式，并可控制双向信号选择电路230自重置端TRST接收输入数据位DI2(图2中未示)。相对地，当控制器210在模式缓存器组MR2中写入不同于数值NB1的数值NB2时，测试存取端口电路200便可进入重置端输出模式，而双向信号选择电路230则会自重置端TRST输出输出数据位DO2。
由于测试存取端口电路200可以通过指令缓存器组IR来控制新增设的模式缓存器组MR1及MR2，并据以控制内部的信号路径，因此可以在不改变控制器210中有限状态机既有状态的情况下，使得测试存取端口电路200能够支持重置端输出模式、重置端输入模式及外部重置模式。也就是说，测试存取端口电路200的控制器210可以使用与现有技术相同的有限状态机，却能够提升输出及输入的流通量。
图3是本发明一实施例的测试存取端口电路300的示意图。测试存取端口电路300与测试存取端口电路200具有相似的结构并且可以根据相似的原理操作，然而，测试存取端口电路300还可支持输入端输出模式及输出端输入模式，也就是说，测试存取端口电路300除了可以通过重置端进行输入及输出之外，还可以通过数据输入端TDI进行输出，并且可以通过数据输出端TDO来进行输入，因此还可以进一步提升输出及输出的流通量。
在图3中，测试存取端口电路300可包含辅助数据缓存器组AR2。在数据输入端输入模式下，数据输入端TDI可用来接收数据，而控制器310可选择测试数据缓存器组DR1至DRX中的一测试数据缓存器组来储存自数据输入端TDI接收的输入数据位。相对地，在数据输入端输出模式下，数据输入端TDI则可用来输出数据，例如当控制器310控制测试数据缓存器组DR1自数据输出端TDO输出输出数据位DO1时，辅助数据缓存器AR2则可同时或依序自数据输入端TDI输出输出数据位DO3。也就是说，测试存取端口电路300可以默认测试数据缓存器组DR1与辅助数据缓存器组AR2之间的关联性，并对两者平行进行输出。如此一来，就可以同步通过数据输出端TDO来输出测试数据缓存器组DR1中的数据位并通过数据输入端TDI来输出辅助数据缓存器组AR2中的数据位，达到提升输出流通量的效果。
在有些实施例中，重置端输出模式及数据输入端输出模式可以同时启动，在此情况下，测试存取端口电路300就可以同时通过数据输出端TDO、重置端TRST及数据输入端TDI分别用来输出测试数据缓存器组DR1、辅助数据缓存器组AR1及AR2中的输出数据位DO1、DO2及DO3，使得输出流通量能够提高到现有技术的三倍。
然而，本发明并不限定测试数据缓存器组DR1与辅助数据缓存器组AR2之间的关联性，在有些实施例中，测试存取端口电路300也可以默认其他测试数据缓存器组，例如测试数据缓存器组DR2与辅助数据缓存器组AR2之间的关联性，此时，在数据输入端输出模式下，当控制器310选择由测试数据缓存器组DR2自数据输出端TDO输出输出数据位时，辅助数据缓存器AR2则可同时或依序自数据输入端TDI输出输出数据位。
在图3中，测试存取端口电路300还可包含双向信号选择电路340及模式缓存器组MR3。双向信号选择电路340可耦接于辅助数据缓存器组AR2及数据输入端TDI，而模式缓存器组MR3可耦接于双向信号选择电路340。在有些实施例中，控制器310可以在模式缓存器组MR3中写入数值NC1以控制双向信号选择电路340自数据输入端TDI接收输入数据位，此时测试存取端口电路300即进入数据输入端输入模式。相对地，若控制器310在模式缓存器组MR3中写入不同于数值NC1的数值NC2，则可以控制双向信号选择电路340自数据输入端TDI输出数据，例如输出辅助数据缓存器组AR2中的输出数据位DO3，此时测试存取端口电路300即进入数据输入端输出模式。
此外，测试存取端口电路300还可通过数据输出端来接收数据。图4是测试存取端口电路300在数据输出端输入模式下的示意图。测试存取端口电路300包含辅助数据缓存器组AR3。在数据输出端输出模式下，数据输出端TDO可用来输出数据，而控制器310可以选择测试数据缓存器组DR1至DRX中的一测试数据缓存器组，并自数据输出端TDO输出储存在该测试数据缓存器组中的数据位。相对地，在图4所示的数据输出端输入模式下，数据输出端TDO则可用来接收数据。举例来说，当控制器310控制测试数据缓存器组DR1自数据输入端TDI接收输入数据位DI1时，辅助数据缓存器组AR3同时或依序可自数据输出端TDO接收输入数据位DI3。也就是说，测试存取端口电路300可以默认测试数据缓存器组DR1与辅助数据缓存器组AR3之间的关联性，并使两者平行接收并储存数据。如此一来，就可以同时通过数据输入端TDI来接收数据并储存至测试数据缓存器组DR1中，并通过数据输出端TDO来接收数据并储存至辅助数据缓存器组AR3中，达到提升输入流通量的效果。
在有些实施例中，重置端输入模式及数据输出端输入模式可以同时启动，在此情况下，测试存取端口电路300就可以同时通过数据输入端TDI、重置端TRST及数据输出端TDO来接收输入数据位DI1、DI2及DI3并分别储存至测试数据缓存器组DR1、辅助数据缓存器组AR1及AR3中，使得输入流通量能够提高到现有技术的三倍。
然而，本发明并不限定测试数据缓存器组DR1与辅助数据缓存器组AR3之间的关联性，在有些实施例中，测试存取端口电路300也可以默认其他测试数据缓存器组，例如测试数据缓存器组DR2与辅助数据缓存器组AR3之间的关联性，此时，在数据输出端输入模式下，当控制器310选择由测试数据缓存器组DR2储存自数据输入端TDI所接收的输入数据位时，辅助数据缓存器AR3则可同时或依序储存自数据输出端TDO所接收的输入数据位。
在图4中，测试存取端口电路300还可包含双向信号选择电路350及模式缓存器组MR4。双向信号选择电路350耦接于辅助数据缓存器组AR3及数据输出端TDO，模式缓存器组MR4可耦接于双向信号选择电路350。在有些实施例中，控制器310可以在模式缓存器组MR4中写入数值ND1以控制双向信号选择电路350自数据输出端TDO输出输出数据位，并使测试存取端口电路300进入数据输出端输出模式。相对地，若控制器310在模式缓存器组MR4中写入不同于数值ND1的数值ND2，则可以控制双向信号选择电路350自数据输出端TDO接收输入数据位，例如输入数据位DI3，此时测试存取端口电路300即进入数据输出端输入模式。
在有些实施例中，测试存取端口电路300可以通过重置端TRST、数据输入端TDI及数据输出端TDO来接收或输出数据，因此可以进一步提升输入流通量及输出流通量，然而在有些实施例中，测试存取端口电路也可能根据系统的需求，而只支持数据输入端输出模式而不支持重置端输入模式、重置端输出模式及/或数据输出端输入模式，或是只支持数据输出端输入模式而不支持重置端输入模式、重置端输出模式及/或数据输入端输出模式。也就是说，设计者可以根据实际电路的需求，将测试存取端口电路300中的辅助数据缓存器组AR1、AR2及AR3中的任一者或任两者省略，并将其对应的双向信号选择电路及模式缓存器组省略，而仅保留需要的辅助数据缓存器及对应的双向信号选择电路及模式缓存器组。
综上所述，本发明的实施例所提供的测试存取端口电路可以平行通过重置端、数据输入端及数据输出端来接收或输出数据，因此可以提升输入及输出的流通量。此外，由于本发明的实施例所提供的测试存取端口电路可以通过指令缓存器组来控制模式缓存器组，并通过模式缓存器组来控制内部信号的路径，因此无需重新设计控制器中的有限状态机，而可以维持测试存取端口电路在设计上的弹性。
以上所述仅为本发明的优选实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
【符号说明】
100、200、300 测试存取端口电路
110、210、310 控制器
TRST 重置端
TCK 频率信号端
TMS 模式选择端
TDO 数据输出端
TDI 数据输入端
IR 指令缓存器组
DR1至DRX 测试数据缓存器组
AR1、AR2、AR3 辅助数据缓存器组
DI1、DI2、DI3 输入数据位
DO1、DO2、DO3 输出数据位
VH 默认电压
SIGRST 重置信号
DeMUX 解多任务器
MUX 多任务器
MR1、MR2、MR3、MR4 模式缓存器组
220 路径选择电路
230、340、350 双向信号选择电路
NA1、NA2、NB1、NB2、NC1、NC2、ND1、ND2 数值。

Claims (10)

1.一种测试存取端口电路，包含：
一数据输入端；
一数据输出端；
一重置端；
一模式选择端；
至少一测试数据缓存器组；
一第一辅助数据缓存器组；
一指令缓存器组；及
一控制器，耦接于该模式选择端及该指令缓存器组，用以根据该模式选择端所接收的至少一模式选择信号控制该至少一测试数据缓存器组、该第一辅助数据缓存器组，及该指令缓存器组；
其中：
在一重置端输入模式下，当该控制器控制该至少一测试数据缓存器组中的一第一测试数据缓存器组储存该数据输入端所接收的一第一输入数据位时，该第一辅助数据缓存器组储存该重置端所接收的一第二输入数据位。
2.根据权利要求1所述的测试存取端口电路，还包含：
一路径选择电路，具有一第一输入端耦接于该重置端，一第二输入端用以接收一默认电压，一输出端用以输出一重置信号或该默认电压至该控制器，及一控制端；及
一第一模式缓存器组，耦接于该控制器及该路径选择电路的该控制端；
其中：
在一外部重置模式下，该控制器根据该重置端所接收的该重置信号重置该控制器；
该控制器还用以在该第一模式缓存器组中写入一第一数值使该路径选择电路建立该路径选择电路的该第一输入端及该输出端的一电性连接，以使该测试存取端口电路进入该外部重置模式；
该控制器还用以在该第一模式缓存器组中写入一第二数值使该路径选择电路建立该路径选择电路的该第二输入端及该输出端的一电性连接，以使该测试存取端口电路进入该重置端输入模式；及
该至少一测试数据缓存器组中的每一测试数据缓存器组包含多个串接的移位寄存器。
3.根据权利要求2所述的测试存取端口电路，其中，该控制器包含一有限状态机，用以根据该至少一模式选择信号对该指令缓存器组写入一预定数值以选取该第一模式缓存器组，并对该第一模式缓存器组写入该第一数值或该第二数值。
4.根据权利要求1所述的测试存取端口电路，还包含：
一第一双向信号选择电路，耦接于该第一辅助数据缓存器组及该重置端；及
一第二模式缓存器组，耦接于该第一双向信号选择电路；
其中：
在一重置端输出模式下，当该控制器控制该第一测试数据缓存器组自该数据输出端输出一第一输出数据位时，该第一辅助数据缓存器组自该重置端输出一第二输出数据位；
该控制器还用以在该第二模式缓存器组中写入一第一数值以使该测试存取端口电路进入该重置端输入模式，并控制该第一双向信号选择电路自该重置端接收该第二输入数据位；及
该控制器还用以在该第二模式缓存器组中写入一第二数值以使该测试存取端口电路进入该重置端输出模式，并控制该第一双向信号选择电路自该重置端输出该第二输出数据位。
5.根据权利要求1或4所述的测试存取端口电路，还包含：
一第二辅助数据缓存器组；
一第二双向信号选择电路，耦接于该第二辅助数据缓存器组及该数据输入端；及
一第三模式缓存器组，耦接于该第二双向信号选择电路；
其中：
在一数据输入端输入模式下，该控制器控制该至少一测试数据缓存器组中的一测试数据缓存器组自该数据输入端接收一第三输入数据位；
在一数据输入端输出模式下，当该控制器控制该至少一测试数据缓存器组中的一第二测试数据缓存器组自该数据输出端输出一第三输出数据位或控制该第一测试数据缓存器组自该数据输出端输出该第一输出数据位时，使该第二辅助数据缓存器组自该数据输入端输出一第四输出数据位；
该控制器还用以在该第三模式缓存器组中写入一第一数值以使该测试存取端口电路进入该数据输入端输入模式，并控制该第二双向信号选择电路自该数据输入端接收该第三输入数据位；及
该控制器还用以在该第三模式缓存器组中写入一第二数值以使该测试存取端口电路进入该数据输入端输出模式，并控制该第二双向信号选择电路自该数据输入端输出该第四输出数据位。
6.根据权利要求1所述的测试存取端口电路，还包含：
一第三辅助数据缓存器组；
一第三双向信号选择电路，耦接于该第三辅助数据缓存器组及该数据输出端；及
一第四模式缓存器组，耦接于该第三双向信号选择电路；
其中：
在一数据输出端输出模式下，该控制器控制该至少一测试数据缓存器组中的一测试数据缓存器组自该数据输出端输出一第三输出数据位；
在一数据输出端输入模式下，当该控制器控制该至少一测试数据缓存器组中的一第二测试数据缓存器组自该数据输入端接收一第三输入数据位或控制该第一测试数据缓存器组自该数据输入端接收该第一输入数据位时，使该第三辅助数据缓存器组自该数据输出端接收一第四输入数据位；
该控制器还用以在该第四模式缓存器组中写入一第一数值以使该测试存取端口电路进入该数据输出端输出模式，并控制该第三双向信号选择电路自该数据输出端输出该第三输出数据位；及
该控制器还用以在该第四模式缓存器组中写入一第二数值以使该测试存取端口电路进入该数据输出端输入模式，并控制该第三双向信号选择电路自该数据输出端接收该第四输入数据位。
7.一种测试存取端口电路，包含：
一数据输入端，用以接收或输出数据位；
一数据输出端；
一重置端；
一模式选择端；
至少一测试数据缓存器组；
一第一辅助数据缓存器组；
一指令缓存器组；及
一控制器，耦接于该模式选择端及该指令缓存器组，用以根据该模式选择端所接收的至少一模式选择信号控制该至少一测试数据缓存器组、该第一辅助数据缓存器组，及该指令缓存器组；
其中：
在一数据输入端输入模式下，该控制器控制该至少一测试数据缓存器组中的一第一测试数据缓存器组自该数据输入端接收一第一输入数据位；及
在一数据输入端输出模式下，当该控制器控制该至少一测试数据缓存器组中的该第一测试数据缓存器组自该数据输出端输出一第一输出数据位时，该第一辅助数据缓存器组自该数据输入端输出一第二输出数据位。
8.根据权利要求7所述的测试存取端口电路，还包含：
一第一双向信号选择电路，耦接于该第一辅助数据缓存器组及该数据输入端；
一第一模式缓存器组，耦接于该第一双向信号选择电路；
其中：
该控制器还用以在该第一模式缓存器组中写入一第一数值以使该测试存取端口电路进入该数据输入端输入模式，并控制该第一双向信号选择电路自该数据输入端接收该第一输入数据位；及
该控制器还用以在该第一模式缓存器组中写入一第二数值以使该测试存取端口电路进入该数据输入端输出模式，并控制该第一双向信号选择电路自该数据输入端输出该第二输出数据位。
9.根据权利要求8所述的测试存取端口电路，还包含：
一第二辅助数据缓存器组；
一第二双向信号选择电路，耦接于该第二辅助数据缓存器组及该数据输出端；及
一第二模式缓存器组，耦接于该第二双向信号选择电路；
其中：
在一数据输出端输出模式下，该控制器控制该至少一测试数据缓存器组中的一测试数据缓存器组自该数据输出端输出一第三输出数据位；
在一数据输出端输入模式下，当该控制器控制该至少一测试数据缓存器组中的一第二测试数据缓存器组自该数据输入端接收一第二输入数据位或控制该第一测试数据缓存器组自该数据输入端接收该第一输入数据位时，该第二辅助数据缓存器组自该数据输出端接收一第三输入数据位；
该控制器还用以在该第二模式缓存器组中写入一第一数值以使该测试存取端口电路进入该数据输出端输出模式，并控制该第二双向信号选择电路自该数据输出端输出该第三输出数据位；及
该控制器还用以在该第二模式缓存器组中写入一第二数值以使该测试存取端口电路进入该数据输出端输入模式，并控制该第二双向信号选择电路自该数据输出端接收该第三输入数据位。
10.一种测试存取端口电路，包含：
一数据输入端，用以接收或输出数据位；
一数据输出端；
一重置端；
一模式选择端；
至少一测试数据缓存器组；
一第一辅助数据缓存器组；
一指令缓存器组；及
一控制器，耦接于该模式选择端及该指令缓存器组，用以根据该模式选择端所接收的至少一模式选择信号控制该至少一测试数据缓存器组、该第一辅助数据缓存器组，及该指令缓存器组；
其中：
在一数据输出端输出模式下，该控制器控制该至少一测试数据缓存器组中的一第一测试数据缓存器组自该数据输出端输出一第一输出数据位；及
在一数据输出端输入模式下，当该控制器控制该第一测试数据缓存器组自该数据输入端接收一第一输入数据位时，该第一辅助数据缓存器组自该数据输出端接收一第二输入数据位。
CN201910821563.XA 2019-09-02 2019-09-02 测试存取端口电路 Active CN112445663B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910821563.XA CN112445663B (zh) 2019-09-02 2019-09-02 测试存取端口电路
TW108148254A TWI727580B (zh) 2019-09-02 2019-12-30 測試存取埠電路
US17/000,351 US11143702B2 (en) 2019-09-02 2020-08-23 Test access port circuit capable of increasing transmission throughput

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910821563.XA CN112445663B (zh) 2019-09-02 2019-09-02 测试存取端口电路

Publications (2)

Publication Number Publication Date
CN112445663A CN112445663A (zh) 2021-03-05
CN112445663B true CN112445663B (zh) 2022-05-03

Family

ID=74679625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910821563.XA Active CN112445663B (zh) 2019-09-02 2019-09-02 测试存取端口电路

Country Status (3)

Country Link
US (1) US11143702B2 (zh)
CN (1) CN112445663B (zh)
TW (1) TWI727580B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102998614A (zh) * 2012-12-14 2013-03-27 中船重工（武汉）凌久电子有限责任公司 可实现dsp单板或多板jtag调试的系统及调试方法
CN104422878A (zh) * 2013-09-02 2015-03-18 三星电子株式会社 集成电路、操作集成电路的方法和具有集成电路的装置
CN106610462A (zh) * 2015-10-27 2017-05-03 晶心科技股份有限公司 电子系统、系统诊断电路与其操作方法
CN109425824A (zh) * 2017-08-28 2019-03-05 意法半导体国际有限公司 在jtag接口中的组合串行和并行测试访问端口选择

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254942A (en) * 1991-04-25 1993-10-19 Daniel D'Souza Single chip IC tester architecture
TW253942B (zh) * 1994-01-31 1995-08-11 At & T Corp
US6125464A (en) * 1997-10-16 2000-09-26 Adaptec, Inc. High speed boundary scan design
US7417450B2 (en) * 2005-12-02 2008-08-26 Texas Instruments Incorporated Testing combinational logic die with bidirectional TDI-TMS/TDO chanel circuit
US6829730B2 (en) * 2001-04-27 2004-12-07 Logicvision, Inc. Method of designing circuit having multiple test access ports, circuit produced thereby and method of using same
US7409611B2 (en) * 2003-06-27 2008-08-05 Texas Instruments Incorporated Wrapper instruction/data register controls from test access or wrapper ports
US7284170B2 (en) * 2004-01-05 2007-10-16 Texas Instruments Incorporated JTAG circuit transferring data between devices on TMS terminals
US7404128B2 (en) 2004-02-17 2008-07-22 Texas Instruments Incorporated Serial data I/O on JTAG TCK with TMS clocking
DE602004016579D1 (de) * 2004-11-22 2008-10-23 Freescale Semiconductor Inc Integrierte schaltung und verfahren zum prüfen einer integrierten schaltung mit mehreren abgriffen
US7650542B2 (en) * 2004-12-16 2010-01-19 Broadcom Corporation Method and system of using a single EJTAG interface for multiple tap controllers
US7725791B2 (en) 2006-10-20 2010-05-25 Texas Instruments Incorporated Single lead alternating TDI/TMS DDR JTAG input
TWI343773B (en) * 2007-10-19 2011-06-11 Realtek Semiconductor Corp Microelectronic device and pin arrangement method thereof
US8046650B2 (en) * 2008-03-14 2011-10-25 Texas Instruments Incorporated TAP with control circuitry connected to device address port
US8006151B2 (en) * 2008-03-28 2011-08-23 Texas Instruments Incorporated TAP and shadow port operating on rising and falling TCK
TW201005311A (en) * 2008-07-23 2010-02-01 Ind Tech Res Inst Test device and method for an SoC test architecture
US8756467B2 (en) * 2011-11-30 2014-06-17 Freescale Semiconductor, Inc. Methods and apparatus for testing multiple-IC devices
US9952276B2 (en) * 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block
JP6488699B2 (ja) * 2014-12-26 2019-03-27 富士通株式会社 試験回路および試験回路の制御方法
US9772376B1 (en) 2016-04-29 2017-09-26 Texas Instruments Incorporated Increase data transfer throughput by enabling dynamic JTAG test mode entry and sharing of all JTAG pins

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102998614A (zh) * 2012-12-14 2013-03-27 中船重工（武汉）凌久电子有限责任公司 可实现dsp单板或多板jtag调试的系统及调试方法
CN104422878A (zh) * 2013-09-02 2015-03-18 三星电子株式会社 集成电路、操作集成电路的方法和具有集成电路的装置
CN106610462A (zh) * 2015-10-27 2017-05-03 晶心科技股份有限公司 电子系统、系统诊断电路与其操作方法
CN109425824A (zh) * 2017-08-28 2019-03-05 意法半导体国际有限公司 在jtag接口中的组合串行和并行测试访问端口选择

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
边界扫描技术研究及ARM_JTAG调试器的设计与实现;黄海权;《中国优秀硕士学位论文全文数据库》;20140515(第05期);7-22 *

Also Published As

Publication number Publication date
US11143702B2 (en) 2021-10-12
TW202111344A (zh) 2021-03-16
TWI727580B (zh) 2021-05-11
US20210063485A1 (en) 2021-03-04
CN112445663A (zh) 2021-03-05

Similar Documents

Publication Publication Date Title
US6861866B2 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
US7426670B2 (en) Connecting multiple test access port controllers on a single test access port
KR100393217B1 (ko) 메모리장치들과 데이터 버퍼를 동일한 클럭 주파수로동작시키기 위한 제어 회로를 구비하는 메모리 모듈
US8843795B2 (en) Test system of reconfigurable device and its method and reconfigurable device for use therein
JP3565863B2 (ja) Ｊｔａｇの高インピーダンス試験モード
US20030056183A1 (en) Scan test circuit, and semiconductor integrated circuit including the circuit
KR100430074B1 (ko) 시스템칩 테스트 접근을 위한 랩드 코아 연결 모듈
US11307251B1 (en) Circuit and testing circuit thereof
US7793178B2 (en) Cell supporting scan-based tests and with reduced time delay in functional mode
US7293211B2 (en) Semiconductor integrated circuit
US6961884B1 (en) JTAG mirroring circuitry and methods
US6988228B2 (en) Configurable scan path structure
CN112445663B (zh) 测试存取端口电路
KR20030006543A (ko) 탭드 코아 선택회로를 구비하는 반도체 집적회로
US7644331B2 (en) System and method for testing and debugging analog circuits in a memory controller
US5844921A (en) Method and apparatus for testing a hybrid circuit having macro and non-macro circuitry
KR20030030850A (ko) 논리 회로 테스트용 스캔 패스 회로 및 이것을 구비한집적 회로 장치
KR101174679B1 (ko) 반도체 집적회로
US4894800A (en) Reconfigurable register bit-slice for self-test
US6628141B1 (en) Integrated circuit having a scan register chain
US7285974B2 (en) Large scale integrated circuit
KR100571633B1 (ko) 내장된 코아 회로부를 테스트하기 위한 쉬프트 레지스터체인 회로부를 구비한 시스템-온 칩
US7649379B2 (en) Reducing mission signal output delay in IC having mission and test modes
KR910007412B1 (ko) 시험능력을 가진 메가 셀 방식의 집적회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant