CN106610462A - 电子系统、系统诊断电路与其操作方法 - Google Patents

电子系统、系统诊断电路与其操作方法 Download PDF

Info

Publication number
CN106610462A
CN106610462A CN201610100345.3A CN201610100345A CN106610462A CN 106610462 A CN106610462 A CN 106610462A CN 201610100345 A CN201610100345 A CN 201610100345A CN 106610462 A CN106610462 A CN 106610462A
Authority
CN
China
Prior art keywords
circuit
data
circuitry
test
test data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610100345.3A
Other languages
English (en)
Other versions
CN106610462B (zh
Inventor
陈忠和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Andes Technology Corp
Original Assignee
Andes Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Andes Technology Corp filed Critical Andes Technology Corp
Publication of CN106610462A publication Critical patent/CN106610462A/zh
Application granted granted Critical
Publication of CN106610462B publication Critical patent/CN106610462B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318588—Security aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明提供一种电子系统、系统诊断电路与其操作方法。系统诊断电路包括数据寄存器电路、指令寄存器电路、诊断控制器电路、控制寄存器电路以及检测电路。诊断控制器电路依据操作状态来决定将诊断主机的测试数据传输至指令寄存器电路或数据寄存器电路。当经传输至数据寄存器电路的第一测试数据符合预设样式时，检测电路更新控制寄存器电路。在符合联合测试工作群组标准或IEEE 1149.1标准的规范下，本发明的系统诊断电路可以依据诊断主机的指令而弹性控制对电子系统的诊断操作。

Description

电子系统、系统诊断电路与其操作方法
技术领域
本发明是有关于一种电子系统诊断技术，且特别是有关于一种电子系统、系统诊断电路与其操作方法。
背景技术
随着电路设计越趋复杂，越多的功能电路被实现在单一晶片中，于是执行扫描测试所需要的时间也就越来越长。例如，图1示出了联合测试工作群组(Joint Test Action Group,简称：JTAG)标准(或IEEE 1149.1标准)的电路方块示意图。电子系统100表示待诊断的目标系统。诊断操作包括(但不限于)除错(debug)、性能监控(performance monitoring)、追踪(tracing)、测试(testing)及硬件编程(firmware programming)。
电子系统100可能包括存储器110和/或其他系统元件120。电子系统100还可能包括多个处理器(processor，例如图1所示处理器130、140与150)。这些处理器130、140与150各自可以经由系统汇流排(system bus)160而存取/控制存储器110和/或系统元件120。这些处理器130、140与150各自包括核心电路(core circuit)与测试存取口(Test Access Port,简称：TAP)，如图1所示。
诊断主机(diagnostic host)10的测试数据输出接脚TDO耦接至处理器130的测试存取口的测试数据输入接脚TDI，处理器130的测试存取口的测试数据输出接脚TDO耦接至处理器140的测试存取口的测试数据输入接脚TDI，处理器140的测试存取口的测试数据输出接脚TDO耦接至处理器150的测试存取口的测试数据输入接脚TDI，而处理器150的测试存取口的测试数据输出接脚TDO则耦接至诊断主机10的测试数据输入接脚TDI。因此，这些处理器130、140、150与诊断主机10之间的耦接关系为菊炼(daisy-chain)结构。这些处理器130、140与150形成一个扫描链(scan chain)。
诊断主机10输出测试时脉(test clock)信号TCK、测试模式选择(test modeselection)信号TMS与重置信号TRST给这些处理器130、140与150的测试存取口。依据测试模式选择信号TMS的触发，而这些处理器130、140与150的测试存取口可以切换操作状态。因此，这些处理器130、140与150的测试存取口可以执行诊断主机10所发出的测试指令，并将测试结果回传给诊断主机10。然而系统在操作过程中，基于功率管理考量，这些处理器130、140与150其中一个或多个处理器可能会被停止供电。若在扫描链中的任何一个测试存取口被停止供电，则此扫描链将被打断，使得诊断主机10无法对电子系统100进行监督和/或测试。
发明内容
本发明提供一种电子系统、系统诊断电路与其操作方法。在符合联合测试工作群组(Joint Test Action Group,简称：JTAG)标准(或IEEE 1149.1标准)的规范下，系统诊断电路可以依据诊断主机的指令而弹性控制对电子系统的诊断操作。
本发明的实施例提供一种电子系统的系统诊断电路。系统诊断电路包括接口、数据寄存器电路、指令寄存器电路、诊断控制器电路、控制寄存器电路以及检测电路。接口用以接收第一测试数据。数据寄存器电路为识别码寄存器或是旁路寄存器。诊断控制器电路依据操作状态来决定将第一测试数据传输至指令寄存器电路或数据寄存器电路。当经传输至数据寄存器电路的第一测试数据符合预设样式(predefined pattern)时，检测电路更新控制寄存器电路。
本发明的实施例提供一种电子系统，包括一路由电路、至少一处理器电路以及一系统诊断电路。路由电路用以耦接至诊断主机。处理器电路包括核心电路与处理器诊断电路，其中处理器诊断电路耦接至路由电路。系统诊断电路控制路由电路，以决定系统诊断电路、处理器诊断电路与诊断主机之间的耦接关系。系统诊断电路包括接口、数据寄存器电路、指令寄存器电路、诊断控制器电路、控制寄存器电路以及检测电路。接口用以接收第一测试数据。该数据寄存器电路为识别码寄存器或是旁路寄存器。诊断控制器电路用以依据操作状态来决定将第一测试数据传输至指令寄存器电路或数据寄存器电路。当经传输至数据寄存器电路的第一测试数据符合预设样式时，检测电路用以更新控制寄存器电路。
本发明的实施例提供一种系统诊断电路的操作方法。该操作方法包括：提供接口，以接收第一测试数据；提供数据寄存器电路，其中数据寄存器电路为识别码寄存器或是旁路寄存器；提供指令寄存器电路；提供操作状态来决定将第一测试数据传输至指令寄存器电路或数据寄存器电路；以及当经传输至数据寄存器电路的第一测试数据符合预设样式时，由检测电路更新控制寄存器电路。
基于上述，本发明各实施例提供一种电子系统、系统诊断电路与其操作方法。在符合JTAG标准(或IEEE 1149.1标准)的规范下，系统诊断电路(例如测试存取口(Test Access Port,简称：TAP))可以依据诊断主机所发出的控制操作而弹性控制对电子系统的诊断操作(例如弹性改变诊断主机对电子系统中多个测试存取口的连接结构，和/或决定是否致能对电子系统中系统元件的存取功能)。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1示出了联合测试工作群组(Joint Test Action Group,简称：JTAG)标准(或IEEE 1149.1标准)的电路方块示意图；
图2是依照本发明实施例说明一种电子系统的电路方块示意图；
图3是依照本发明实施例说明图2所示系统诊断电路的电路方块示意图；
图4示出联合测试工作群组(JTAG)标准(或IEEE 1149.1标准)的操作状态方块示意图；
图5是依照本发明实施例说明一种系统诊断电路的操作方法流程示意图；
图6是依照本发明实施例说明图2所示路由电路的电路方块示意图；
图7是依照本发明一实施例说明图3所示数据寄存器电路与控制寄存器电路的电路方块示意图；
图8是依照本发明实施例说明图7所示检测电路的电路方块示意图；
图9是依照本发明另一实施例说明图3所示数据寄存器电路与控制寄存器电路的电路方块示意图。
附图标记说明：
10、20：诊断主机
100、200：电子系统；
110、250_1：存储器；
120、250、250_2：系统元件；
130、140、150：处理器；
160、240：系统汇流排；
210：路由电路；
211：第一及闸；
212：多工器；
213：第二及闸；
214：第三及闸；
215：第四及闸；
216：第五及闸；
217：或闸；
220：系统诊断电路；
221：诊断逻辑电路；
222：数据寄存器电路；
223：检测电路；
224：控制寄存器电路；
225：指令寄存器电路；
226：诊断控制器电路；
227：解多工器；
228：多工器；
230_1、230_2：处理器电路；
231_1、231_2：处理器诊断电路；
232_1、232_2：核心电路；
710：诊断寄存器；
720：识别码寄存器；
730：旁路寄存器；
740：解多工器；
750：多工器；
760：选择寄存器电路；
805：测试数据；
810、820、830、840、860：检查电路；
815、850：及闸；
825：互斥或运算电路；
835：状态顺序检查电路；
845：多工器；
855：指令寄存器电路；
960：通行码寄存器电路；
Capture-DR：撷取数据寄存器状态；
Capture-IR：撷取-指令寄存器状态；
Exit1-DR：离开1数据寄存器状态；
Exit1-IR：离开1指令寄存器状态；
Exit2-DR：离开2数据寄存器状态；
Exit2-IR：离开2指令寄存器状态；
Pause-DR：暂停数据寄存器状态；
Pause-IR：暂停指令寄存器状态；
Run-Test/Idle：执行测试或闲置状态；
S510～S560：步骤；
Sctr：控制信号；
SDM_EN：系统诊断模组致能信号；
Select-DR-Scan：选择数据寄存器扫描状态；
Select-IR-Scan：选择操作寄存器扫描状态；
Shift-DR：位移数据寄存器状态；
Shift-IR：位移指令寄存器状态；
TAP1_EN：第一测试存取口致能信号；
TAP2_EN：第二测试存取口致能信号；
TCK：测试时脉信号；
TD1：第一测试数据；
TD2：第二测试数据；
TDI、TDI1、TDI2、TDIH：测试数据输入接脚；
TDI_SEL：数据输入选择信号；
TDO、TDO1、TDO2、TDOH：测试数据输出接脚；
TDO1_EN：第一输出致能信号；
TDO2_EN：第二输出致能信号；
Test-Logic-Reset：测试逻辑重置状态；
TMS：测试模式选择信号；
TRST：重置信号；
Update-DR：更新数据寄存器状态；
Update-IR：更新指令寄存器状态。
具体实施方式
在本案说明书全文(包括权利要求)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图2是依照本发明实施例说明一种电子系统的电路方块示意图。电子系统200包括路由电路210、系统诊断电路220、至少一个处理器电路(例如图2所示处理器电路230_1与230_2)、系统汇流排(system bus)240以及至少一系统元件(例如图2所示存储器250_1与其他系统元件250_2)。路由电路210耦接至诊断主机(diagnostic host)20。路由电路210与诊断主机20之间的通信接口可以是符合联合测试工作群组(Joint Test Action Group，以下称JTAG)标准(或IEEE 1149.1标准)的通信接口。在其他实施范例中，所述接口可以是(但不限于)IEEE 1149.7接口、IEEE 5001接口、串行线除错(SerialWire Debug,SWD)接口。
处理器电路230_1包括处理器诊断电路231_1与核心电路232_1。处理器诊断电路231_1可以是符合JTAG标准(或IEEE 1149.1标准)所规范的测试存取口(Test Access Port,简称：TAP)，故其实施细节不再赘述。处理器诊断电路231_1耦接至路由电路210与核心电路232_1。路由电路210与处理器诊断电路231_1之间的通信接口可以是符合JTAG标准(或IEEE 1149.1标准)的通信接口。处理器电路230_2包括处理器诊断电路231_2与核心电路232_2。处理器诊断电路231_2可以是符合JTAG标准(或IEEE 1149.1标准)所规范的测试存取口(TAP)，故其实施细节不再赘述。处理器诊断电路231_2耦接至路由电路210与核心电路232_2。路由电路210与处理器诊断电路231_2之间的通信接口可以是符合JTAG标准(或IEEE 1149.1标准)的通信接口。
系统诊断电路220耦接至路由电路210。路由电路210与系统诊断电路220之间的通信接口可以是符合JTAG标准(或IEEE 1149.1标准)的通信接口。系统诊断电路220可以控制路由电路210，以决定系统诊断电路220、处理器诊断电路231_1、处理器诊断电路231_2与诊断主机20之间的耦接关系。举例来说，基于系统诊断电路220的控制，路由电路210可以弹性地将处理器诊断电路231_1与处理器诊断电路231_2并联至诊断主机20，或是将处理器诊断电路231_1与处理器诊断电路231_2串联至诊断主机20而形成菊炼(daisy-chain)结构，或是选择性地将系统诊断电路220、处理器诊断电路231_1与处理器诊断电路231_2其中一个连接至诊断主机20。
系统汇流排240耦接至核心电路232_1与232_2。存储器250_1与系统元件250_2耦接至系统汇流排240。因此，这些处理器230_1与230_2的核心电路232_1与232_2各自可以经由系统汇流排240而存取/控制存储器250_1和/或系统元件250_2。除此之外，系统诊断电路220可以控制存储器250_1和/或系统元件250_2，以决定是否致能存储器250_1和/或系统元件250_2的存取功能。
图3是依照本发明实施例说明图2所示系统诊断电路的电路方块示意图。在图3所示实施例中，系统诊断电路220包括接口(例如测试数据输入接脚TDI与测试数据输出接脚TDO)、诊断逻辑电路221、数据寄存器电路222、检测电路223、控制寄存器电路224、指令寄存器电路225、诊断控制器电路226、解多工器227以及多工器228。测试数据输入接脚TDI用以从诊断主机20接收第一测试数据TD1。解多工器227的输入端耦接至测试数据输入接脚TDI，以从诊断主机20接收第一测试数据TD1。解多工器227的第一输出端耦接至指令寄存器电路225的数据输入端。解多工器227的第二输出端耦接至数据寄存器电路222的数据输入端。多工器228的第一输入端耦接至指令寄存器电路225的数据输出端。多工器228的第二输入端耦接至数据寄存器电路222的数据输出端。多工器228的输出端耦接至测试数据输出接脚TDO。测试数据输出接脚TDO用以输出第二测试数据TD2。诊断控制器电路226可以控制解多工器227与多工器228。依据诊断控制器电路226的控制，指令寄存器电路225可以暂存诊断主机20所输出的第一测试数据TD1作为诊断指令，并执行经暂存的诊断指令。依据诊断控制器电路226的控制，数据寄存器电路222可以暂存诊断主机20所输出的第一测试数据TD1。依据指令寄存器电路225的控制，诊断逻辑电路221可以存取数据寄存器电路222中的特定寄存器(容后详述)，以便对电子系统200的系统元件250(例如图2所示存储器250_1、系统元件250_2和/或其他系统元件)执行诊断操作。
所述系统诊断电路220的测试模式选择接脚被配置为接收测试模式选择信号TMS。诊断控制器电路226可以依据诊断主机20所输出的测试时脉(testclock)信号TCK来取样诊断主机20所输出的测试模式选择信号TMS，进而依据测试模式选择信号TMS而切换系统诊断电路220的操作状态。诊断控制器电路226用以依据所述操作状态来决定将测试数据输入接脚TDI的第一测试数据TD1传输至指令寄存器电路225或数据寄存器电路222。诊断控制器电路226用以依据所述操作状态来决定将指令寄存器电路225或数据寄存器电路222所输出的数据传输至测试数据输出接脚TDO作为第二测试数据TD2。
在一些实施例中，上述测试数据输入接脚TDI、测试数据输出接脚TDO、测试模式选择信号TMS、测试时脉信号TCK、诊断逻辑电路221、数据寄存器电路222、指令寄存器电路225、诊断控制器电路226、解多工器227以及多工器228可以是符合JTAG标准(或IEEE 1149.1标准)所规范的接脚、信号与电路，故不再赘述。举例来说，诊断控制器电路226的所述操作状态可以是符合JTAG标准(或IEEE 1149.1标准)所规范的操作状态。
图4示出联合测试工作数组(JTAG)标准(或IEEE 1149.1标准)的操作状态方块示意图。请参照图2至图4，当诊断主机20经由路由电路210输出重置信号TRST给系统诊断电路220、处理器诊断电路231_1与处理器诊断电路231_2内的诊断控制器电路(例如诊断控制器电路226)时，这些诊断控制器电路会进入测试逻辑重置状态Test-Logic-Reset。根据测试模式选择信号TMS，测试逻辑重置状态Test-Logic-Reset可继续维持在其状态(测试模式选择信号TMS＝1)或是进入执行测试或闲置状态Run-Test/Idle(测试模式选择信号TMS＝0)。接着，当测试模式选择信号TMS为高逻辑位准时(TMS＝1)，诊断控制器电路226会从执行测试或闲置状态Run-Test/Idle进入选择数据寄存器扫描状态Select-DR-Scan。否则，诊断控制器电路226会继续维持在执行测试或闲置状态Run-Test/Idle。
在选择数据寄存器扫描状态Select-DR-Scan中，诊断控制器电路226可以控制解多工器227将测试数据输入接脚TDI电性连接至数据寄存器电路222，以及控制多工器228将数据寄存器电路222电性连接至测试数据输出接脚TDO。接着，当测试模式选择信号TMS为低逻辑位准时(TMS＝0)，诊断控制器电路226会从选择数据寄存器扫描状态Select-DR-Scan进入撷取数据寄存器状态Capture-DR，并且诊断控制器电路226会提供致能信号至数据寄存器电路222。接着，当测试模式选择信号TMS为低逻辑位准时，诊断控制器电路226会从撷取数据寄存器状态Capture-DR进入位移数据寄存器状态Shift-DR，并且诊断控制器电路226会提供位移信号至数据寄存器电路222。否则(TMS＝1)，诊断控制器电路226会从撷取数据寄存器状态Capture-DR进入离开1数据寄存器状态Exit1-DR。
当诊断控制器电路226为位移数据寄存器状态Shift-DR时，若测试模式选择信号TMS为低逻辑位准时，则诊断控制器电路226会继续维持在位移数据寄存器状态Shift-DR。否则(TMS＝1)，诊断控制器电路226会从位移数据寄存器状态Shift-DR进入离开1数据寄存器状态Exit1-DR。当诊断控制器电路226为离开1数据寄存器状态Exit1-DR时，若测试模式选择信号TMS为低逻辑位准时，则诊断控制器电路226会从离开1数据寄存器状态Exit1-DR进入暂停数据寄存器状态Pause-DR。否则(TMS＝1)，诊断控制器电路226会从离开1数据寄存器状态Exit1-DR进入更新数据寄存器状态Update-DR。
当诊断控制器电路226为暂停数据寄存器状态Pause-DR时，若测试模式选择信号TMS为低逻辑位准时，则诊断控制器电路226会继续维持在暂停数据寄存器状态Pause-DR。否则(TMS＝1)，诊断控制器电路226会从暂停数据寄存器状态Pause-DR进入离开2数据寄存器状态Exit2-DR。接着，当测试模式选择信号TMS为低逻辑位准时，诊断控制器电路226会从离开2数据寄存器状态Exit2-DR回到位移数据寄存器状态Shift-DR。否则(TMS＝1)，诊断控制器电路226会从离开2数据寄存器状态Exit2-DR进入更新数据寄存器状态Update-DR。接着，当测试模式选择信号TMS为低逻辑位准时，诊断控制器电路226会从更新数据寄存器状态Update-DR回到执行测试或闲置状态Run-Test/Idle。否则(TMS＝1)，诊断控制器电路226会从更新数据寄存器状态Update-DR回到选择数据寄存器扫描状态Select-DR-Scan。
当诊断控制器电路226在选择数据寄存器扫描状态Select-DR-Scan且测试模式选择信号TMS为高逻辑位准(TMS＝1)时，诊断控制器电路226会从选择数据寄存器扫描状态Select-DR-Scan进入选择操作寄存器扫描状态Select-IR-Scan。
在选择操作寄存器扫描状态Select-IR-Scan中，诊断控制器电路226可以控制解多工器227将测试数据输入接脚TDI电性连接至指令寄存器电路225，以及控制多工器228将指令寄存器电路225电性连接至测试数据输出接脚TDO。接着，当测试模式选择信号TMS为高逻辑位准时，诊断控制器电路226会从选择操作寄存器扫描状态Select-IR-Scan回到测试逻辑重置状态Test-Logic-Reset。反之，当测试模式选择信号TMS为低逻辑位准时，诊断控制器电路226会从选择操作寄存器扫描状态Select-IR-Scan进入撷取-指令寄存器状态Capture-IR。接着，当测试模式选择信号TMS为低逻辑位准时，诊断控制器电路226会从撷取指令寄存器状态Capture-IR进入位移指令寄存器状态Shift-IR。否则(TMS＝1)，诊断控制器电路226会从撷取指令寄存器状态Capture-IR进入离开1指令寄存器状态Exit1-IR。
当诊断控制器电路226为位移指令寄存器状态Shift-IR时，若测试模式选择信号TMS为低逻辑位准时，则诊断控制器电路226会继续维持在位移指令寄存器状态Shift-IR。否则(TMS＝1)，诊断控制器电路226会从位移指令寄存器状态Shift-IR进入离开1指令寄存器状态Exit1-IR。当诊断控制器电路226为离开1指令寄存器状态Exit1-IR时，若测试模式选择信号TMS为低逻辑位准时，则诊断控制器电路226会从离开1指令寄存器状态Exit1-IR进入暂停指令寄存器状态Pause-IR。否则(TMS＝1)，诊断控制器电路226会从离开1指令寄存器状态Exit1-IR进入更新指令寄存器状态Update-IR。
当诊断控制器电路226为暂停指令寄存器状态Pause-IR时，若测试模式选择信号TMS为低逻辑位准时，则诊断控制器电路226会继续维持在暂停指令寄存器状态Pause-IR。否则(TMS＝1)，诊断控制器电路226会从暂停指令寄存器状态Pause-IR进入离开2指令寄存器状态Exit2-IR。接着，当测试模式选择信号TMS为低逻辑位准时，诊断控制器电路226会从离开2指令寄存器状态Exit2-IR回到位移指令寄存器状态Shift-IR。否则(TMS＝1)，诊断控制器电路226会从离开2指令寄存器状态Exit2-IR进入更新指令寄存器状态Update-IR。接着，当测试模式选择信号TMS为低逻辑位准，诊断控制器电路226会从更新指令寄存器状态Update-IR回到执行测试/闲置状态Run-Test/Idle。否则(TMS＝1)，诊断控制器电路226会从更新指令寄存器状态Update-IR回到选择数据寄存器扫描状态Select-DR-Scan。
图5是依照本发明实施例说明一种系统诊断电路的操作方法流程示意图。请参照图3与图5，步骤S510提供接口(例如测试数据输入接脚TDI和/或测试数据输出接脚TDO)、数据寄存器电路222以及指令寄存器电路225。步骤S530提供操作状态。例如，诊断控制器电路226依据测试模式选择信号TMS而切换系统诊断电路226的操作状态，如图4所示。依据系统诊断电路226的操作状态，系统诊断电路226在步骤S530可以决定将测试数据输入接脚TDI的第一测试数据TD1传输至指令寄存器电路225或数据寄存器电路222。依据操作状态，系统诊断电路226也可以决定将指令寄存器电路225或数据寄存器电路222所输出的数据传输至测试数据输出接脚TDO作为第二测试数据TD2。
检测电路223的输入端耦接至数据寄存器电路222，以检查经传输至数据寄存器电路222的测试数据。检测电路223检查经传输至数据寄存器电路222的测试数据，而获得检查结果(步骤S540)。检测电路223的输出端耦接至控制寄存器电路224。当经传输至数据寄存器电路222的第一测试数据符合预设样式时，检测电路223可以决定是否更新控制寄存器电路224(步骤S550)。控制寄存器电路224暂存并执行所述控制操作(步骤S560)，以及依据所述控制操作发出至少一个控制信号Sctr来控制诊断逻辑电路221和/或路由电路210(容后详述)。因此在符合JTAG标准(或IEEE 1149.1标准)的规范下，系统诊断电路220可以依据诊断主机20所发出的控制操作而弹性控制对电子系统200的诊断操作。在不同的应用情境中，所述对电子系统200的诊断操作例如是弹性改变诊断主机20对系统诊断电路220、处理器诊断电路231_1与处理器诊断电路231_2的连接结构，和/或决定是否致能对电子系统200中系统元件250的存取功能。
图6是依照本发明实施例说明图2所示路由电路的电路方块示意图。图2至图6所示实施例虽示出二个处理器诊断电路231_1与231_2，然而处理器诊断电路的数量是相应于诊断电子系统200的处理器电路230_1与230_2的数量，而处理器电路的数量是依据设计需求来决定的。例如，在另一些实施例中，处理器电路230_2与处理器诊断电路231_2可能被省略。在其他实施例中，电子系统200中的处理器电路的数量与处理器诊断电路的数量可能是3个或是更多个。在图6所示实施例中，系统诊断电路220、处理器诊断电路231_1与处理器诊断电路231_2的时脉输入端共同耦接至诊断主机20的时脉输出端，以接收诊断主机20所输出的测试时脉信号TCK。系统诊断电路220、处理器诊断电路231_1与处理器诊断电路231_2的重置信输入端共同耦接至诊断主机20的重置信输出端，以接收诊断主机20所输出的重置信号TRST。诊断主机20的测试数据输出接脚TDOH耦接至系统诊断电路220的测试数据输入接脚TDI与处理器诊断电路231_1的测试数据输入接脚TDI1。诊断主机20的测试模式选择信号输出端耦接至系统诊断电路220的测试模式选择信号输入端，以接收诊断主机20所输出的测试模式选择信号TMS。
在图6所示实施例中，路由电路210包括第一及闸211、多工器212、第二及闸213、第三及闸214、第四及闸215、第五及闸216以及或闸217。第一及闸211的第一输入端耦接至系统诊断电路220的控制寄存器电路224，以接收控制信号Sctr中的第一测试存取口致能信号TAP1_EN。第一及闸211的第二输入端用以耦接至诊断主机20的测试模式选择信号输出端，以接收测试模式选择信号TMS。第一及闸211的输出端耦接至第一处理器诊断电路231_1的测试模式选择信号输入接脚。
多工器212的控制端耦接至系统诊断电路220的控制寄存器电路224，以接收控制信号Sctr中的数据输入选择信号TDI_SEL。多工器212的第一输入端耦接至第一处理器诊断电路231_1的测试数据输出接脚TDO1。多工器212的第二输入端用以耦接至诊断主机20的测试数据输出接脚TDOH，以接收测试数据。多工器212的输出端耦接至第二处理器诊断电路231_2的测试数据输入接脚TDI2。第二及闸213的第一输入端耦接至系统诊断电路220的控制寄存器电路224，以接收控制信号Sctr中的第二测试存取口致能信号TAP2_EN。第二及闸213的第二输入端用以耦接至诊断主机20的测试模式选择信号输出端，以接收测试模式选择信号TMS。第二及闸213的输出端耦接至第二处理器诊断电路231_2的测试模式选择信号输入接脚。
第三及闸214的第一输入端耦接至系统诊断电路220的控制寄存器电路224，以接收控制信号Sctr中的系统诊断模组致能信号SDM_EN。第三及闸214的第二输入端耦接至系统诊断电路220的测试数据输出接脚TDO。第四及闸215的第一输入端耦接至系统诊断电路220的控制寄存器电路224，以接收控制信号Sctr中的第一输出致能信号TDO1_EN。第四及闸215的第二输入端耦接至第一处理器诊断电路231_1的测试数据输出接脚TDO1。第五及闸216的第一输入端耦接至系统诊断电路220的控制寄存器电路224，以接收控制信号Sctr中的第二输出致能信号TDO2_EN。第五及闸216的第二输入端耦接至第二处理器诊断电路231_2的测试数据输出接脚TDO2。或闸217的第一输入端耦接至第三及闸214的输出端。或闸217的第二输入端至第四及闸215的输出端。或闸217的第三输入端至第五及闸216的输出端。或闸217的输出端用以耦接至诊断主机20的测试数据输入接脚TDIH。
表1：系统诊断电路220的控制寄存器电路224的控制信号Sctr
上述表1说明了控制信号Sctr中的第一测试存取口致能信号TAP1_EN、第二测试存取口致能信号TAP2_EN、数据输入选择信号TDI_SEL、第一输出致能信号TDO1_EN、第二输出致能信号TDO2_EN与系统诊断模组致能信号SDM_EN的真值表。在符合JTAG标准(或IEEE 1149.1标准)的规范下，诊断主机20可以控制诊断控制器电路226进入位移数据寄存器状态Shift-DR，以便将测试数据(对控制寄存器电路224的控制命令)位移进入数据寄存器电路222。检测电路223可以检查经传输至数据寄存器电路222的测试数据。当检测电路223判断经传输至数据寄存器电路222的测试数据是对控制寄存器电路224的控制命令时(判断机制容后详述)，检测电路223可以将经传输至数据寄存器电路222的测试数据更新至控制寄存器电路224作为控制操作。依据诊断主机20所发出的所述控制操作，控制寄存器电路224可以对应发出控制信号Sctr(含有TAP1_EN、TAP2_EN、TDI_SEL、TDO1_EN、TDO2_EN与SDM_EN，如表1所示)，以控制路由电路210来改变弹性改变诊断主机20对系统诊断电路220、处理器诊断电路231_1与处理器诊断电路231_2的连接结构。
举例来说，当TAP1_EN＝逻辑1，TAP2_EN＝逻辑1，TDI_SEL＝逻辑0，TDO1_EN＝逻辑0，TDO2_EN＝逻辑1，而SDM_EN＝逻辑0时，诊断主机20对系统诊断电路220、处理器诊断电路231_1与处理器诊断电路231_2的连接结构为菊炼结构。当TAP1_EN＝逻辑1，TAP2_EN＝逻辑0，TDI_SEL＝逻辑1，TDO1_EN＝逻辑1，TDO2_EN＝逻辑0，而SDM_EN＝逻辑0时，处理器诊断电路231_1的测试数据输入接脚TDI1与测试数据输出接脚TDO1连接至诊断主机20，而系统诊断电路220与处理器诊断电路231_2的测试数据输入接脚与测试数据输出接脚则不连接至诊断主机20。当TAP1_EN＝逻辑0，TAP2_EN＝逻辑1，TDI_SEL＝逻辑1，TDO1_EN＝逻辑0，TDO2_EN＝逻辑1，而SDM_EN＝逻辑0时，处理器诊断电路231_2的测试数据输入接脚TDI2与测试数据输出接脚TDO2连接至诊断主机20，而系统诊断电路220与处理器诊断电路231_1的测试数据输入接脚与测试数据输出接脚则不连接至诊断主机20。当TAP1_EN＝逻辑0，TAP2_EN＝逻辑0，TDI_SEL＝逻辑1，TDO1_EN＝逻辑0，TDO2_EN＝逻辑0，而SDM_EN＝逻辑1时，系统诊断电路220的测试数据输入接脚TDI与测试数据输出接脚TDO连接至诊断主机20，而处理器诊断电路231_1与处理器诊断电路231_2的测试数据输入接脚与测试数据输出接脚则不连接至诊断主机20。当TAP1_EN＝逻辑1，TAP2_EN＝逻辑1，TDI_SEL＝逻辑1，TDO1_EN＝逻辑1，TDO2_EN＝逻辑1，而SDM_EN＝逻辑0时，处理器诊断电路231_1的测试数据输入接脚TDI1与处理器诊断电路231_2的测试数据输入接脚TDI2共同连接至诊断主机20的测试数据输出接脚TDOH，且处理器诊断电路231_1的测试数据输出接脚TDO1与处理器诊断电路231_2的测试数据输出接脚TDO2共同连接至诊断主机20的测试数据输入接脚TDIH。
因此，系统诊断电路220可以依据诊断主机20所发出的控制操作而弹性控制对电子系统200的诊断操作。依据不同的测试情境中，诊断主机20对系统诊断电路220、处理器诊断电路231_1与处理器诊断电路231_2的连接结构可以弹性改变。
图7是依照本发明一实施例说明图3所示数据寄存器电路与控制寄存器电路的电路方块示意图。在图7所示实施例中，数据寄存器电路222包括诊断寄存器(diagnostic register)710、识别码寄存器(IDCODE register)720、旁路寄存器(bypass register)730、解多工器740以及多工器750，而控制寄存器电路224包括选择寄存器电路(selection register)760。当诊断控制器电路226进入撷取数据寄存器状态Capture-DR时，识别码寄存器720被更新为32位元的预定值识别码(predetermined value ID code)。当诊断控制器电路226进入撷取数据寄存器状态Capture-DR时，旁路寄存器730更新为1位元值0。在其它实施例中(但不限于此)，诊断寄存器710、识别码寄存器720和/或旁路寄存器730可以是符合JTAG标准或其它标准的寄存器，在此不再赘述。
解多工器740的输入端耦接至解多工器227的第二输出端。解多工器740的控制端受控于指令寄存器电路225。解多工器740的第一输出端耦接至诊断寄存器710的数据输入端。解多工器740的第二输出端耦接至识别码寄存器720的数据输入端。解多工器740的第三输出端耦接至旁路寄存器730的数据输入端。多工器750的第一输入端耦接至诊断寄存器710的数据输出端。多工器750的第二输入端耦接至识别码寄存器720的数据输出端。多工器750的第三输入端耦接至旁路寄存器730的数据输出端。多工器750的控制端受控于指令寄存器电路225。多工器750的输出端耦接至多工器228的第二输入端。数据寄存器电路222与指令寄存器电路225可以依照JTAG标准的规范，故不再赘述。
检测电路223可以检查经传输至数据寄存器电路222中特定寄存器的测试数据。例如，检测电路223可以检查经传输至数据寄存器电路222中“不影响系统的寄存器”的测试数据。所述“不影响系统的寄存器”是指，诊断主机20传输数据给数据寄存器电路222中的所述“不影响系统的寄存器”后，其不影响系统的其他寄存器内容。举例来说(但不限于此)，识别码寄存器720与旁路寄存器730可以符合所述“不影响系统的寄存器”。在其他实施例中，检测电路223可以检查经传输至识别码寄存器720的测试数据。当检测电路223判断经传输至识别码寄存器720的测试数据是对控制寄存器电路224的控制命令时，检测电路223可以将经传输至识别码寄存器720的测试数据更新至控制寄存器电路224作为控制操作。在图7所示实施例中，检测电路223可以检查经传输至旁路寄存器730的测试数据。当检测电路223判断经传输至旁路寄存器730的测试数据是对控制寄存器电路224的控制命令时，检测电路223可以将经传输至旁路寄存器730的测试数据更新至控制寄存器电路224作为控制操作。
以下将说明检测电路223的检查机制的数个范例。
在一些实施例中，检测电路223具有预设样式，而此预设样式可以视设计需求而任意决定。举例来说，此预设样式可以是0x801或是其他数值。当经传输至数据寄存器电路222(例如旁路寄存器730)的测试数据符合所述预设样式时，检测电路223可以将经传输至旁路寄存器730的测试数据的部分或全部内容更新至控制寄存器电路224作为控制操作。
在另一些实施例中，检测电路223具有预设样式，而此预设样式包含预设前文(preamble)，此预设前文可以视设计需求而任意决定。举例来说，此预设前文可以是0x801或是其他数值。经传输至数据寄存器电路222(例如旁路寄存器730)的测试数据包含前文部分与数据部分。其位置和前文部分可根据设计需求而被自由地决定。当测试数据的前文部分吻合该预设前文时，经传输至旁路寄存器730的测试数据被判定为符合预设样式。当经传输至旁路寄存器730的测试数据符合所述预设样式时，检测电路223可以将经传输至旁路寄存器730的测试数据的数据部分更新至控制寄存器电路224作为控制操作。
在又一些实施例中，检测电路223具有预设样式，而此预设样式包含预设前文，此预设前文可以视设计需求而任意决定。举例来说，此预设前文可以是0x801或是其他数值。经传输至数据寄存器电路222(例如旁路寄存器730)的测试数据包含前文部分、数据部分与错误检查码。当测试数据的前文部分吻合该预设前文，且测试数据经错误检查演算所得演算结果吻合该错误检查码时，经传输至旁路寄存器730的测试数据被判定为符合该预设样式。所述错误检查演算可以是任何错误检查演算法，例如现有校验和(checksum)演算法、循环冗余校验(Cyclic redundancy check,CRC)演算法、MD5演算法、SHA演算法、纠错演算法等。当经传输至旁路寄存器730的测试数据符合所述预设样式时，检测电路223可以将经传输至旁路寄存器730的测试数据的数据部分更新至控制寄存器电路224作为控制操作。
在再一些实施例中，检测电路223具有预设样式，而此预设样式包含预设前文与预设位址，此预设前文与预设位址可以视设计需求而任意决定。经传输至数据寄存器电路222(例如旁路寄存器730)的测试数据包含前文部分、位址部分、数据部分与错误检查码。当测试数据的前文部分吻合该预设前文，且测试数据的位址部分吻合该预设位址，且测试数据的位址部分与数据部分经错误检查演算所得演算结果吻合测试数据的该错误检查码时，经传输至旁路寄存器730的测试数据被判定为符合该预设样式。所述错误检查演算可以是任何错误检查演算法，例如现有校验和(checksum)演算法、循环冗余校验(Cyclic redundancy check,CRC)演算法、MD5演算法、SHA演算法、纠错演算法等。当经传输至旁路寄存器730的测试数据符合所述预设样式时，检测电路223可以将经传输至旁路寄存器730的测试数据的位址部分与数据部分更新至控制寄存器电路224作为控制操作。
在更一些实施例中，检测电路223可以更检查系统诊断电路220的操作状态的变换顺序。依据所述操作状态的变换顺序以及经传输至数据寄存器电路222(例如旁路寄存器730)的测试数据而获得检查结果。举例来说，当经传输至旁路寄存器730的测试数据符合上述预设样式，且诊断控制器电路226的操作状态的变换顺序符合某一预设顺序时，检测电路223可以将经传输至旁路寄存器730的测试数据的部分或全部更新至控制寄存器电路224作为控制操作。所述某一预设顺序可以视设计需求而任意决定。举例来说，当诊断控制器电路226的操作状态的变换顺序中包含了位移数据寄存器状态Shift-DR时，可以视为诊断控制器电路226的操作状态的变换顺序已经符合所述某一预设顺序。再举例来说，当诊断控制器电路226的操作状态的变换顺序中包含了位移数据寄存器状态Shift-DR与暂停数据寄存器状态Pause-DR时，可以视为诊断控制器电路226的操作状态的变换顺序已经符合所述某一预设顺序。又举例来说，当诊断控制器电路226的操作状态的变换顺序包含了“状态Capture-DR、Shift-DR、Exit1-DR、Update-DR”或“状态Capture-DR、Shift-DR、Exit1-DR、Pause-DR、Exit2-DR、Update-DR”或“状态Capture-DR、Exit1-DR、Pause-DR、Exit2-DR、Shift-DR、Exit1-DR、Update-DR”时，可以视为诊断控制器电路226的操作状态的变换顺序已经符合所述某一预设顺序。
在其他实施例中，检测电路223可以还检查指令寄存器电路225的诊断指令是否使用识别码寄存器720或是旁路寄存器730。当经传输至数据寄存器电路222(例如旁路寄存器730)的测试数据符合上述预设样式，且诊断控制器电路226的操作状态的变换顺序符合上述预设顺序，且指令寄存器电路225的诊断指令使用旁路寄存器730时，检测电路223可以将经传输至旁路寄存器730的测试数据的部分或全部更新至控制寄存器电路224作为控制操作。或者，在其他实施例中，当经传输至识别码寄存器720的测试数据符合上述预设样式，且诊断控制器电路226的操作状态的变换顺序符合上述预设顺序，且指令寄存器电路225的诊断指令使用识别码寄存器720时，检测电路223可以将经传输至识别码寄存器720的测试数据的部分或全部更新至控制寄存器电路224作为控制操作。
在图7所示实施例中，控制寄存器电路224包括选择寄存器电路760。选择寄存器电路760的输入端耦接至检测电路223的输出端，以接收经传输至数据寄存器电路222(例如旁路寄存器730)的测试数据的部分或全部作为选择操作。依据该选择操作，选择寄存器电路760可以决定耦接模式，其中该耦接模式定义了电子系统200中的其他诊断电路(例如处理器诊断电路231_1与231_2)与诊断主机20之间的耦接关系。在一些应用范例中，所述耦接模式可以参照前述表1的相关说明而类推。
在一些实施例中，当所述耦接模式表示其他诊断电路(例如处理器诊断电路231_1与231_2)与诊断主机20之间的耦接关系为菊炼结构时，检测电路223可以检查指令寄存器电路225的诊断指令是否使用符合JTAG标准的识别码寄存器720或是旁路寄存器730，以及检查所述其他诊断电路(例如处理器诊断电路231_1与231_2)的指令寄存器电路的诊断指令是否使用符合JTAG标准的识别码寄存器或是旁路寄存器。当经传输至数据寄存器电路222(例如识别码寄存器720或是旁路寄存器730)的测试数据符合某一预设样式，且诊断控制器电路226的操作状态的变换顺序符合某一预设顺序，且系统诊断电路220的指令寄存器电路225的诊断指令使用了识别码寄存器720或是旁路寄存器730，且所述其他诊断电路(例如处理器诊断电路231_1与231_2)的指令寄存器电路的诊断指令使用识别码寄存器或是旁路寄存器时，检测电路223将经传输至数据寄存器电路222(例如识别码寄存器720或是旁路寄存器730)的测试数据的部分或全部更新至控制寄存器电路224的选择寄存器电路760作为控制操作。
举例来说(但不于此)，图8是依照本发明实施例说明图7所示检测电路的电路方块示意图。当指令寄存器电路225选择将旁路寄存器730耦接至解多工器227时，测试数据输入接脚TDI的测试数据可以经由解多工器227、解多工器740而被传输至旁路寄存器730。图8中测试数据805表示经传输至旁路寄存器730的测试数据。测试数据805包含前文部分、位址部分、数据部分与错误检查码，如图8所示。检查电路810可以检查测试数据805的前文部分是否吻合预设前文(例如0x801)，并将检查结果传送至及闸815。检查电路820可以检查测试数据805的位址部分是否吻合预设位址(例如0x0)，并将检查结果传送至及闸815。检查电路820可以检查测试数据805的位址部分是否吻合预设位址(例如0x0)，并将检查结果传送至及闸815。
互斥或(exclusive-OR,简称：XOR)运算电路825可以对测试数据805的位址部分与数据部分进行互斥或运算，并将运算结果传送至检查电路830。举例来说，假设测试数据805的位址部分有8个位元且以addr[7:0]表示，而测试数据805的数据部分有32个位元且以data[31:0]表示，则互斥或运算电路825可以将addr[7:0]⊕data[31:24]⊕data[23:16]⊕data[15:8]⊕data[7:0]的运算结果传送至检查电路830。检查电路830可以检查互斥或运算电路825的运算结果是否吻合测试数据805的错误检查码，并将检查结果传送至及闸815。
状态顺序检查电路835可以检查诊断控制器电路226的操作状态是否吻合前述某一预设顺序，并将检查结果传送至及闸815。检查电路840可以检查指令寄存器电路225所选择的数据寄存器是否为所述“不影响系统的寄存器”(例如旁路寄存器730)，并将检查结果传送至多工器845的第一输入端与及闸850的第一输入端。及闸850的输出端耦接至多工器845的第二输入端。多工器845的输出端耦接至及闸815，如图8所示。图8中所示指令寄存器电路855表示电子系统200中的其他指令寄存器电路，例如图2或图6所示处理器诊断电路231_1与231_2。检查电路860可以检查指令寄存器电路855所选择的数据寄存器是否为所述“不影响系统的寄存器”(例如旁路寄存器)，并将检查结果传送至及闸850的第二输入端。及闸815的输出端耦接至控制寄存器电路224的选择寄存器电路760的控制端。
在此假设系统诊断电路220的测试数据输入接脚TDI与测试数据输出接脚TDO连接至诊断主机20，而处理器诊断电路231_1与处理器诊断电路231_2的测试数据输入接脚与测试数据输出接脚则不连接至诊断主机20，因此多工器845选择将检查电路840的输出端电性连接至及闸815。因此，当测试数据805的前文部分吻合该预设前文，且测试数据805的位址部分吻合该预设位址，且测试数据805的位址部分与数据部分经错误检查演算所得演算结果吻合测试数据805的该错误检查码，且诊断控制器电路226的操作状态的变换顺序符合所述某一预设顺序，且指令寄存器电路225所选择的数据寄存器为旁路寄存器730时，及闸815可以触发/控制选择寄存器电路760，以便将经传输至旁路寄存器730的测试数据(即测试数据805)的数据部分更新至选择寄存器电路760作为控制操作。
在此假设诊断主机20对系统诊断电路220、处理器诊断电路231_1与处理器诊断电路231_2的连接结构为菊炼结构，因此多工器845选择将及闸850的输出端电性连接至及闸815。因此，当测试数据805的前文部分吻合该预设前文，且测试数据805的位址部分吻合该预设位址，且测试数据805的位址部分与数据部分经错误检查演算所得演算结果吻合测试数据805的该错误检查码，且诊断控制器电路226的操作状态的变换顺序符合所述某一预设顺序，且电子系统100中的所有指令寄存器电路所选择的数据寄存器为旁路寄存器时，及闸815可以触发/控制选择寄存器电路760，以便将经传输至旁路寄存器730的测试数据(即测试数据805)的数据部分更新至选择寄存器电路760作为控制操作。
图9是依照本发明另一实施例说明图3所示数据寄存器电路与控制寄存器电路的电路方块示意图。图9所示实施例可以参照图7的相关说明而类推，故不再赘述。在图9所示实施例中，控制寄存器电路224包括通行码寄存器电路960。通行码寄存器电路960的输入端耦接至检测电路223的输出端，以接收经传输至数据寄存器电路222(例如旁路寄存器730)的测试数据的部分或全部作为通行码(passcode)。检测电路223可以依据检查结果(详参上述诸实施例的相关说明，在此不再赘述)而将经传输至旁路寄存器730的测试数据的部分或全部更新至通行码寄存器电路960。依据该通行码，通行码寄存器电路960可以决定是否致能系统诊断电路220的诊断逻辑电路221对电子系统200的系统元件250(例如存储器)的存取功能。
在符合JTAG标准(或IEEE 1149.1标准)的规范下，图9所示系统诊断电路220可以依据诊断主机20所发出的控制操作而弹性控制对电子系统的诊断操作(例如决定是否致能对电子系统中系统元件的存取功能)。因此，未被授权的机台(unauthorized machine)无法读取系统元件250(例如存储器)的数据(因为未被授权的机台不知道正确的通行码)。
值得注意的是，在不同的应用情境中，上述路由电路210、诊断逻辑电路221、数据寄存器电路222、检测电路223、控制寄存器电路224、指令寄存器电路225和/或诊断控制器电路226的相关功能可以利用硬件描述语言(hardware description languages，例如Verilog HDL或VHDL)或其他合适的编程语言来实现为固件或硬件。可执行所述相关功能的韧体可以被布置为任何已知的计算机可存取媒体(computer-accessible medias)，例如磁带(magnetictapes)、半导体(semiconductors)存储器、磁盘(magnetic disks)或光盘(compactdisks，例如CD-ROM或DVD-ROM)，或者可通过互联网(Internet)、有线通信(wired communication)、无线通信(wireless communication)或其它通信介质传送所述固件。所述固件可以被存放在计算机的可存取媒体中，以便于由控制器或计算机的处理器来存取/执行所述韧体的编程码(programmingcodes)。另外，本发明的装置和方法可以通过硬件和软件的组合来实现。
综上所述，上述诸实施例提供一种电子系统200、系统诊断电路220与其操作方法。对于JTAG标准(或IEEE 1149.1标准)而言，控制寄存器电路224是额外的电路。在符合JTAG标准(或IEEE 1149.1标准)的规范下，诊断主机20可以发出的控制操作给系统诊断电路220的控制寄存器电路224。系统诊断电路220可以依据诊断主机20所发出的控制操作而弹性控制对电子系统200的诊断操作，例如弹性改变诊断主机20对电子系统200中多个测试存取口(例如系统诊断电路220、处理器诊断电路231_1与处理器诊断电路231_2)的连接结构，和/或决定是否致能对电子系统200中系统元件250的存取功能。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种电子系统的系统诊断电路，其特征在于，所述系统诊断电路包括：
接口，用以接收第一测试数据；
数据寄存器电路，其中所述数据寄存器电路为识别码寄存器或是旁路寄存器；
指令寄存器电路；
诊断控制器电路，用以依据操作状态来决定将所述第一测试数据传输至所述指令寄存器电路或所述数据寄存器电路；
控制寄存器电路；以及
检测电路，用以当经传输至所述数据寄存器电路的所述第一测试数据符合预设样式时，所述检测电路更新所述控制寄存器电路。
2.根据权利要求1所述的电子系统的系统诊断电路，其特征在于，所述接口包括：
测试数据输入接脚，用以接收所述第一测试数据；
测试数据输出接脚，用以输出第二测试数据；以及
测试模式选择接脚，用以接收测试模式选择信号。
3.根据权利要求1所述的电子系统的系统诊断电路，其特征在于，所述预设样式包含预设前文，而经传输至所述数据寄存器电路的所述第一测试数据包含前文部分与数据部分，当所述前文部分吻合所述预设前文时，经传输至所述数据寄存器电路的所述第一测试数据被判定为符合所述预设样式。
4.根据权利要求1所述的电子系统的系统诊断电路，其特征在于，所述预设样式包含预设前文，而经传输至所述数据寄存器电路的所述第一测试数据包含前文部分、数据部分与错误检查码，当所述前文部分吻合所述预设前文，且所述第一测试数据经错误检查演算所得演算结果吻合所述错误检查码时，经传输至所述数据寄存器电路的所述第一测试数据被判定为符合所述预设样式。
5.根据权利要求1所述的电子系统的系统诊断电路，其特征在于，所述检测电路更检查所述系统诊断电路的所述操作状态的变换顺序，以及依据所述操作状态的所述变换顺序以及经传输至所述数据寄存器电路的所述第一测试数据而获得检查结果；以及
当经传输至所述数据寄存器电路的所述第一测试数据符合所述预设样式，且所述操作状态的所述变换顺序符合包含暂停数据寄存器状态的预设顺序时，所述检测电路更新所述控制寄存器电路。
6.根据权利要求1所述的电子系统的系统诊断电路，其特征在于，所述控制寄存器电路包括：
通行码寄存器电路，其输入端耦接至所述检测电路的输出端以接收经传输至所述数据寄存器电路的所述第一测试数据的部分或全部作为通行码，并依据所述通行码而决定是否致能所述系统诊断电路的诊断逻辑电路对所述电子系统的至少一个系统元件的存取功能。
7.一种电子系统，其特征在于，所述电子系统包括：
路由电路，用以耦接至诊断主机；
至少一个处理器电路，包括核心电路与处理器诊断电路，其中所述处理器诊断电路耦接至所述路由电路；以及
系统诊断电路，控制所述路由电路以决定所述系统诊断电路、所述处理器诊断电路与所述诊断主机之间的耦接关系，其中所述系统诊断电路包括接口、指令寄存器电路、数据寄存器电路、诊断控制器电路、控制寄存器电路以及检测电路，所述接口用以接收第一测试数据，所述数据寄存器电路为识别码寄存器或是旁路寄存器，所述诊断控制器电路用以依据操作状态来决定将所述第一测试数据传输至所述指令寄存器电路或所述数据寄存器电路，当经传输至所述数据寄存器电路的所述第一测试数据符合预设样式时，所述检测电路用以更新所述控制寄存器电路。
8.根据权利要求7所述的电子系统，其特征在于，所述接口包括：
测试数据输入接脚，用以接收所述第一测试数据；
测试数据输出接脚，用以输出第二测试数据；以及
测试模式选择接脚，用以接收测试模式选择信号。
9.根据权利要求7所述的电子系统，其特征在于，所述预设样式包含预设前文，而经传输至所述数据寄存器电路的所述第一测试数据包含前文部分与数据部分，当所述前文部分吻合所述预设前文时，经传输至所述数据寄存器电路的所述第一测试数据被判定为符合所述预设样式。
10.根据权利要求7所述的电子系统，其特征在于，所述预设样式包含预设前文，而经传输至所述数据寄存器电路的所述第一测试数据包含前文部分、数据部分与错误检查码，当所述前文部分吻合所述预设前文，且所述第一测试数据经错误检查演算所得演算结果吻合所述错误检查码时，经传输至所述数据寄存器电路的所述第一测试数据被判定为符合所述预设样式。
11.根据权利要求7所述的电子系统，其特征在于，所述检测电路还检查所述系统诊断电路的所述操作状态的变换顺序，以及依据所述操作状态的所述变换顺序以及经传输至所述数据寄存器电路的所述第一测试数据而获得检查结果；以及
当经传输至所述数据寄存器电路的所述第一测试数据符合所述预设样式，且所述操作状态的所述变换顺序符合包含暂停数据寄存器状态的预设顺序时，所述检测电路更新所述控制寄存器电路。
12.根据权利要求7所述的电子系统，其特征在于，所述控制寄存器电路包括：
通行码寄存器电路，其输入端耦接至所述检测电路的所述输出端以接收经传输至所述数据寄存器电路的所述第一测试数据的部分或全部作为通行码，并依据所述通行码而决定是否致能所述系统诊断电路的诊断逻辑电路对所述至少一个系统元件的存取功能。
13.根据权利要求7所述的电子系统，其特征在于，所述控制寄存器电路包括：
选择寄存器电路，其输入端耦接至所述检测电路的输出端以接收经传输至所述数据寄存器电路的所述第一测试数据的部分或全部作为选择操作，并依据所述选择操作而决定耦接模式，其中所述耦接模式定义了所述电子系统中的其他诊断电路与所述诊断主机之间的耦接关系。
14.根据权利要求7所述的电子系统，其特征在于，所述路由电路包括：
及闸，其第一输入端耦接至所述系统诊断电路的所述控制寄存器电路以接收测试存取口致能信号，所述及闸的第二输入端用以耦接至所述诊断主机以接收所述测试模式选择信号，所述及闸的输出端耦接至所述处理器诊断电路的测试模式选择信号输入接脚。
15.一种电子系统的系统诊断电路的操作方法，其特征在于，所述操作方法包括：
提供接口，以接收第一测试数据；
提供数据寄存器电路，其中所述数据寄存器电路为识别码寄存器或是旁路寄存器；
提供指令寄存器电路；
提供操作状态来决定将所述第一测试数据传输至所述指令寄存器电路或所述数据寄存器电路；以及
当经传输至所述数据寄存器电路的所述第一测试数据符合预设样式时，由所述检测电路更新所述控制寄存器电路。
16.根据权利要求15所述的系统诊断电路的操作方法，其特征在于，所述接口包括：
测试数据输入接脚，用以接收所述第一测试数据；
测试数据输出接脚，用以输出第二测试数据；以及
测试模式选择接脚，用以接收测试模式选择信号。
17.根据权利要求15所述的系统诊断电路的操作方法，其特征在于，所述预设样式包含预设前文，而经传输至所述数据寄存器电路的所述第一测试数据包含前文部分与数据部分，所述决定是否更新所述控制寄存器电路之步骤还包括：
当所述前文部分吻合所述预设前文时，经传输至所述数据寄存器电路的所述第一测试数据被判定为符合所述预设样式。
18.根据权利要求15所述的系统诊断电路的操作方法，其特征在于，所述预设样式包含预设前文，而经传输至所述数据寄存器电路的所述第一测试数据包含前文部分、数据部分与错误检查码，所述决定是否更新所述控制寄存器电路之步骤还包括：
当所述前文部分吻合所述预设前文，且所述第一测试数据经错误检查演算所得演算结果吻合所述错误检查码时，经传输至所述数据寄存器电路的所述第一测试数据被判定为符合所述预设样式。
19.根据权利要求15所述的系统诊断电路的操作方法，其特征在于，所述操作方法还包括：
由所述检测电路检查所述系统诊断电路的所述操作状态的变换顺序；以及
依据所述操作状态的所述变换顺序以及经传输至所述数据寄存器电路的所述第一测试数据而获得检查结果；
其中当经传输至所述数据寄存器电路的所述第一测试数据符合所述预设样式，且所述操作状态的所述变换顺序符合包含暂停数据寄存器状态的预设顺序时，由所述检测电路更新所述控制寄存器电路。
20.根据权利要求15所述的系统诊断电路的操作方法，其特征在于，所述控制寄存器电路包括一通行码寄存器电路，所述操作方法还包括：
由所述检测电路更新所述通行码寄存器电路；以及
由所述通行码寄存器电路依据所述通行码而决定是否致能所述系统诊断电路的诊断逻辑电路对所述电子系统的至少一个系统元件的存取功能。
21.根据权利要求15所述的系统诊断电路的操作方法，其特征在于，所述控制寄存器电路包括选择寄存器电路，所述操作方法还包括：
由所述检测电路更新所述选择寄存器电路；以及
由所述选择寄存器电路依据所述选择操作而决定耦接模式，其中所述耦接模式定义了所述电子系统中的其他系统诊断电路与所述诊断主机之间的耦接关系。
CN201610100345.3A 2015-10-27 2016-02-24 电子系统、系统诊断电路与其操作方法 Active CN106610462B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/924,682 US9810739B2 (en) 2015-10-27 2015-10-27 Electronic system, system diagnostic circuit and operation method thereof
US14/924,682 2015-10-27

Publications (2)

Publication Number Publication Date
CN106610462A true CN106610462A (zh) 2017-05-03
CN106610462B CN106610462B (zh) 2019-11-15

Family

ID=58558489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610100345.3A Active CN106610462B (zh) 2015-10-27 2016-02-24 电子系统、系统诊断电路与其操作方法

Country Status (4)

Country Link
US (1) US9810739B2 (zh)
JP (1) JP6297091B2 (zh)
CN (1) CN106610462B (zh)
TW (1) TWI608342B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112445663A (zh) * 2019-09-02 2021-03-05 瑞昱半导体股份有限公司 测试存取端口电路
CN112825063A (zh) * 2019-11-20 2021-05-21 瑞昱半导体股份有限公司 联合测试工作群组传输系统
CN113010344A (zh) * 2019-12-19 2021-06-22 瑞昱半导体股份有限公司 联合测试工作组存取接口装置、主机端以及目标系统
CN114253184A (zh) * 2021-11-29 2022-03-29 山东云海国创云计算装备产业创新中心有限公司 一种jtag控制装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019203352A1 (de) * 2019-03-12 2020-09-17 Robert Bosch Gmbh Verfahren und Vorrichtung zum Betreiben eines Kommunikationssystems

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2266606A (en) * 1992-04-27 1993-11-03 Intel Corp A microprocessor with an external command mode for diagnosis and debugging
EP0672910A1 (en) * 1994-03-17 1995-09-20 Fujitsu Limited System testing device and method using JTAG circuit
US6141790A (en) * 1997-10-30 2000-10-31 Synopsys, Inc. Instructions signature and primary input and primary output extraction within an IEEE 1149.1 compliance checker
US6854029B2 (en) * 1997-08-15 2005-02-08 Micron Technology, Inc. DSP bus monitoring apparatus and method
CN101169467A (zh) * 2006-10-26 2008-04-30 国际商业机器公司 用于控制访问部分扫描链和/或从其退出的方法和装置
CN101515019A (zh) * 2009-03-17 2009-08-26 Ut斯达康通讯有限公司 基于可编程器件的动态边界扫描链路测试方法
US20120126846A1 (en) * 2008-09-26 2012-05-24 Nxp B.V. Method for testing a partially assembled multi-die device, integrated circuit die and multi-die device
US20130055022A1 (en) * 2011-08-29 2013-02-28 Andrew K. Chong Flexible soc design verification environment

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7571366B2 (en) 2004-12-02 2009-08-04 Texas Instruments Incorporated Sequential signals selecting mode and stopping transfers of interface adaptor
JP3043871B2 (ja) * 1991-11-21 2000-05-22 株式会社東芝 半導体集積回路
JP2727930B2 (ja) * 1993-10-04 1998-03-18 日本電気株式会社 バウンダリスキャンテスト回路
US5497378A (en) * 1993-11-02 1996-03-05 International Business Machines Corporation System and method for testing a circuit network having elements testable by different boundary scan standards
US6804725B1 (en) * 1996-08-30 2004-10-12 Texas Instruments Incorporated IC with state machine controlled linking module
US7590910B2 (en) * 1998-03-27 2009-09-15 Texas Instruments Incorporated Tap and linking module for scan access of multiple cores with IEEE 1149.1 test access ports
US6408413B1 (en) 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US7013415B1 (en) * 1999-05-26 2006-03-14 Renesas Technology Corp. IC with internal interface switch for testability
US6877122B2 (en) * 2001-12-21 2005-04-05 Texas Instruments Incorporated Link instruction register providing test control signals to core wrappers
US6829730B2 (en) 2001-04-27 2004-12-07 Logicvision, Inc. Method of designing circuit having multiple test access ports, circuit produced thereby and method of using same
US20040006729A1 (en) * 2002-07-03 2004-01-08 Pendurkar Rajesh Y. Hierarchical test methodology for multi-core chips
US7010722B2 (en) 2002-09-27 2006-03-07 Texas Instruments Incorporated Embedded symmetric multiprocessor system debug
JP2004191055A (ja) * 2002-12-06 2004-07-08 Fuji Electric Device Technology Co Ltd テスト回路
DE60309931T2 (de) 2002-12-20 2007-09-13 Koninklijke Philips Electronics N.V. Verbindung mehrerer testzugriffsportsteuerungsvorrichtungen durch ein einzeltestzugriffsport
US7409611B2 (en) * 2003-06-27 2008-08-05 Texas Instruments Incorporated Wrapper instruction/data register controls from test access or wrapper ports
US7284170B2 (en) 2004-01-05 2007-10-16 Texas Instruments Incorporated JTAG circuit transferring data between devices on TMS terminals
DE602004016579D1 (de) * 2004-11-22 2008-10-23 Freescale Semiconductor Inc Integrierte schaltung und verfahren zum prüfen einer integrierten schaltung mit mehreren abgriffen
JP4542910B2 (ja) * 2005-01-07 2010-09-15 Ｏｋｉセミコンダクタ株式会社 テストシステム
GB0526448D0 (en) * 2005-12-23 2006-02-08 Advanced Risc Mach Ltd Diagnostic mode switching
JP5022110B2 (ja) 2007-06-05 2012-09-12 ルネサスエレクトロニクス株式会社 半導体集積回路
US20100332177A1 (en) * 2009-06-30 2010-12-30 National Tsing Hua University Test access control apparatus and method thereof
US8065578B2 (en) * 2009-09-14 2011-11-22 Texas Instruments Incorporated Inverted TCK access port selector selecting one of plural TAPs
FR2966263B1 (fr) * 2010-10-18 2013-04-05 Continental Automotive France Procede de controle d'un circuit integre, circuit integre et calculateur comportant un circuit integre
US8924802B2 (en) * 2011-08-17 2014-12-30 Texas Instruments Incorporated IC TAP with dual port router and additional capture input
US8756467B2 (en) 2011-11-30 2014-06-17 Freescale Semiconductor, Inc. Methods and apparatus for testing multiple-IC devices
US9053799B2 (en) * 2013-02-07 2015-06-09 Texas Instruments Incorporated Optimizing fuseROM usage for memory repair

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2266606A (en) * 1992-04-27 1993-11-03 Intel Corp A microprocessor with an external command mode for diagnosis and debugging
EP0672910A1 (en) * 1994-03-17 1995-09-20 Fujitsu Limited System testing device and method using JTAG circuit
US6854029B2 (en) * 1997-08-15 2005-02-08 Micron Technology, Inc. DSP bus monitoring apparatus and method
US6141790A (en) * 1997-10-30 2000-10-31 Synopsys, Inc. Instructions signature and primary input and primary output extraction within an IEEE 1149.1 compliance checker
CN101169467A (zh) * 2006-10-26 2008-04-30 国际商业机器公司 用于控制访问部分扫描链和/或从其退出的方法和装置
US20120126846A1 (en) * 2008-09-26 2012-05-24 Nxp B.V. Method for testing a partially assembled multi-die device, integrated circuit die and multi-die device
CN101515019A (zh) * 2009-03-17 2009-08-26 Ut斯达康通讯有限公司 基于可编程器件的动态边界扫描链路测试方法
US20130055022A1 (en) * 2011-08-29 2013-02-28 Andrew K. Chong Flexible soc design verification environment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112445663A (zh) * 2019-09-02 2021-03-05 瑞昱半导体股份有限公司 测试存取端口电路
CN112445663B (zh) * 2019-09-02 2022-05-03 瑞昱半导体股份有限公司 测试存取端口电路
CN112825063A (zh) * 2019-11-20 2021-05-21 瑞昱半导体股份有限公司 联合测试工作群组传输系统
CN113010344A (zh) * 2019-12-19 2021-06-22 瑞昱半导体股份有限公司 联合测试工作组存取接口装置、主机端以及目标系统
CN113010344B (zh) * 2019-12-19 2022-10-11 瑞昱半导体股份有限公司 联合测试工作组存取接口装置、主机端以及目标系统
CN114253184A (zh) * 2021-11-29 2022-03-29 山东云海国创云计算装备产业创新中心有限公司 一种jtag控制装置

Also Published As

Publication number Publication date
TWI608342B (zh) 2017-12-11
CN106610462B (zh) 2019-11-15
JP2017083421A (ja) 2017-05-18
US20170115343A1 (en) 2017-04-27
TW201715391A (zh) 2017-05-01
US9810739B2 (en) 2017-11-07
JP6297091B2 (ja) 2018-03-20

Similar Documents

Publication Publication Date Title
CN106610462A (zh) 电子系统、系统诊断电路与其操作方法
US7661048B2 (en) Apparatus and method for embedded boundary scan testing
CN102156255B (zh) 用于测试印刷电路板上的连接的方法及装置
EP0930570B1 (en) Interconnect testing through utilization of board topology data
CN100367045C (zh) 基于二分法的电路连线导通测试方法
US7853846B2 (en) Locating hold time violations in scan chains by generating patterns on ATE
CN100357751C (zh) 一种jtag模块及应用该模块的调试方法
CN105842615A (zh) 可于异常状态下进行调试的系统芯片及其调试方法
CN105631077A (zh) 具有增大的故障覆盖率的集成电路
CN105334452A (zh) 一种边界扫描测试系统
EP0849678B1 (en) A system and method for testing electronic devices
CN105334451A (zh) 边界扫描测试系统
US7093174B2 (en) Tester channel count reduction using observe logic and pattern generator
US8667346B2 (en) Semiconductor integrated circuit device, method of controlling the semiconductor integrated circuit device and information processing system
CN112798944B (zh) 基于在线实时数据的fpga硬件错误归因分析方法
Zhang et al. Board-level fault diagnosis using an error-flow dictionary
Kim et al. A new maximal diagnosis algorithm for interconnect test
US8775883B2 (en) Method of and an arrangement for automatically measuring electric connections of electronic circuit arrangements mounted on printed circuit boards
US6243843B1 (en) Post-mission test method for checking the integrity of a boundary scan test
EP0032895A4 (en) TEST APPARATUS FOR MICROPROCESSOR-BASED SYSTEMS.
Sadeghi-Kohan et al. BS 1149.1 extensions for an online interconnect fault detection and recovery
US7188043B1 (en) Boundary scan analysis
US11869616B2 (en) Centrally logging and aggregating miscompares on chip during memory test
Su et al. An I/sub DDQ/based built-in concurrent test technique for interconnects in a boundary scan environment
Ungar et al. Testing and Diagnosing High-Speed Circuits for Military Applications Through Standard Input/Output Ports

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant