TWI608342B - 電子系統、系統診斷電路與其操作方法 - Google Patents

電子系統、系統診斷電路與其操作方法 Download PDF

Info

Publication number
TWI608342B
TWI608342B TW105100266A TW105100266A TWI608342B TW I608342 B TWI608342 B TW I608342B TW 105100266 A TW105100266 A TW 105100266A TW 105100266 A TW105100266 A TW 105100266A TW I608342 B TWI608342 B TW I608342B
Authority
TW
Taiwan
Prior art keywords
circuit
data
diagnostic
test data
register circuit
Prior art date
Application number
TW105100266A
Other languages
English (en)
Other versions
TW201715391A (zh
Inventor
陳忠和
Original Assignee
晶心科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶心科技股份有限公司 filed Critical 晶心科技股份有限公司
Publication of TW201715391A publication Critical patent/TW201715391A/zh
Application granted granted Critical
Publication of TWI608342B publication Critical patent/TWI608342B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318583—Design for test
    • G01R31/318588—Security aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

電子系統、系統診斷電路與其操作方法
本發明是有關於一種電子系統診斷技術，且特別是有關於一種電子系統、系統診斷電路與其操作方法。
隨著電路設計越趨複雜，越多的功能電路被實現在單一晶片中，於是執行掃描測試所需要的時間也就越來越長。例如，圖1繪示具有聯合測試工作群組（Joint Test Action Group, JTAG）標準（或IEEE 1149.1標準）系統的電路方塊示意圖。電子系統100表示待診斷的目標系統。診斷操作包括（但不限於）除錯（debug）、性能監控（performance monitoring）、追踪（tracing）、測試（testing）及硬體編程（firmware programming）。
電子系統100可能包括記憶體110與/或其他系統元件120。電子系統100還可能包括多個處理器（processor，例如圖1所示處理器130、140與150）。這些處理器130、140與150各自可以經由系統匯流排（system bus）160而存取/控制記憶體110與/或系統元件120。這些處理器130、140與150各自包括核心電路（core circuit）與測試存取埠（Test Access Port, TAP），如圖1所示。
診斷主機（diagnostic host）10的測試資料輸出接腳TDO耦接至處理器130的測試存取埠的測試資料輸入接腳TDI，處理器130的測試存取埠的測試資料輸出接腳TDO耦接至處理器140的測試存取埠的測試資料輸入接腳TDI，處理器140的測試存取埠的測試資料輸出接腳TDO耦接至處理器150的測試存取埠的測試資料輸入接腳TDI，而處理器150的測試存取埠的測試資料輸出接腳TDO則耦接至診斷主機10的測試資料輸入接腳TDI。因此，這些處理器130、140、150與診斷主機10之間的耦接關係為菊鍊（daisy-chain）結構。這些處理器130、140與150形成一個掃描鏈（scan chain）。
診斷主機10輸出測試時脈（test clock）信號TCK、測試模式選擇（test mode selection）信號TMS與重置信號TRST給這些處理器130、140與150的測試存取埠。依據測試模式選擇信號TMS的觸發，而這些處理器130、140與150的測試存取埠可以切換操作狀態。因此，這些處理器130、140與150的測試存取埠可以執行診斷主機10所發出的測試指令，並將測試結果回傳給診斷主機10。然而系統在操作過程中，基於功率管理考量，這些處理器130、140與150其中一個或多個處理器可能會被停止供電。若在掃描鏈中的任何一個測試存取埠被停止供電，則此掃描鏈將被打斷，使得診斷主機10無法對電子系統100進行監督與/或測試。
本發明提供一種電子系統、系統診斷電路與其操作方法。在符合聯合測試工作群組（Joint Test Action Group, JTAG）標準（或IEEE 1149.1標準）的規範下，系統診斷電路可以依據診斷主機的指令而彈性控制對電子系統的診斷操作。
本發明的實施例提供一種電子系統的系統診斷電路。系統診斷電路包括介面、資料暫存器電路、指令暫存器電路、診斷控制器電路、控制暫存器電路以及偵測電路。介面用以接收第一測試資料。資料暫存器電路為識別碼暫存器或是旁路暫存器。診斷控制器電路依據操作狀態來決定將第一測試資料傳輸至指令暫存器電路或資料暫存器電路。當經傳輸至資料暫存器電路的第一測試資料符合預設樣式（predefined pattern）時，偵測電路更新控制暫存器電路。
本發明的實施例提供一種電子系統，包括一路由電路、至少一處理器電路以及一系統診斷電路。路由電路用以耦接至診斷主機。處理器電路包括核心電路與處理器診斷電路，其中處理器診斷電路耦接至路由電路。系統診斷電路控制路由電路，以決定系統診斷電路、處理器診斷電路與診斷主機之間的耦接關係。系統診斷電路包括介面、資料暫存器電路、指令暫存器電路、診斷控制器電路、控制暫存器電路以及偵測電路。介面用以接收第一測試資料。該資料暫存器電路為識別碼暫存器或是旁路暫存器。診斷控制器電路用以依據操作狀態來決定將第一測試資料傳輸至指令暫存器電路或資料暫存器電路。當經傳輸至資料暫存器電路的第一測試資料符合預設樣式時，偵測電路用以更新控制暫存器電路。
本發明的實施例提供一種系統診斷電路的操作方法。該操作方法包括：提供介面，以接收第一測試資料；提供資料暫存器電路，其中資料暫存器電路為識別碼暫存器或是旁路暫存器；提供指令暫存器電路；提供操作狀態來決定將第一測試資料傳輸至指令暫存器電路或資料暫存器電路；以及當經傳輸至資料暫存器電路的第一測試資料符合預設樣式時，由偵測電路更新控制暫存器電路。
基於上述，本發明諸實施例提供一種電子系統、系統診斷電路與其操作方法。在符合JTAG標準（或IEEE 1149.1標準）的規範下，系統診斷電路（例如測試存取埠（Test Access Port, TAP））可以依據診斷主機所發出的控制操作而彈性控制對電子系統的診斷操作（例如彈性改變診斷主機對電子系統中多個測試存取埠的連接結構，及/或決定是否致能對電子系統中系統元件的存取功能）。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖2是依照本發明實施例說明一種電子系統200的電路方塊示意圖。電子系統200包括路由電路210、系統診斷電路220、至少一個處理器電路（例如圖2所示處理器電路230_1與230_2）、系統匯流排（system bus）240以及至少一系統元件（例如圖2所示記憶體250_1與其他系統元件250_2）。路由電路210耦接至診斷主機（diagnostic host）20。路由電路210與診斷主機20之間的通訊介面可以是符合聯合測試工作群組（Joint Test Action Group，以下稱JTAG）標準（或IEEE 1149.1標準）的通訊介面。在其他實施範例中，所述介面可以是（但不限於）IEEE 1149.7介面、IEEE 5001介面、串行線除錯（Serial Wire Debug, SWD）介面。
處理器電路230_1包括處理器診斷電路231_1與核心電路232_1。處理器診斷電路231_1可以是符合JTAG標準（或IEEE 1149.1標準）所規範的測試存取埠（Test Access Port, TAP），故其實施細節不再贅述。處理器診斷電路231_1耦接至路由電路210與核心電路232_1。路由電路210與處理器診斷電路231_1之間的通訊介面可以是符合JTAG標準（或IEEE 1149.1標準）的通訊介面。處理器電路230_2包括處理器診斷電路231_2與核心電路232_2。處理器診斷電路231_2可以是符合JTAG標準（或IEEE 1149.1標準）所規範的測試存取埠（TAP），故其實施細節不再贅述。處理器診斷電路231_2耦接至路由電路210與核心電路232_2。路由電路210與處理器診斷電路231_2之間的通訊介面可以是符合JTAG標準（或IEEE 1149.1標準）的通訊介面。
系統診斷電路220耦接至路由電路210。路由電路210與系統診斷電路220之間的通訊介面可以是符合JTAG標準（或IEEE 1149.1標準）的通訊介面。系統診斷電路220可以控制路由電路210，以決定系統診斷電路220、處理器診斷電路231_1、處理器診斷電路231_2與診斷主機20之間的耦接關係。舉例來說，基於系統診斷電路220的控制，路由電路210可以彈性地將處理器診斷電路231_1與處理器診斷電路231_2並聯至診斷主機20，或是將處理器診斷電路231_1與處理器診斷電路231_2串聯至診斷主機20而形成菊鍊（daisy-chain）結構，或是選擇性地將系統診斷電路220、處理器診斷電路231_1與處理器診斷電路231_2其中一個連接至診斷主機20。
系統匯流排240耦接至核心電路232_1與232_2。記憶體250_1與系統元件250_2耦接至系統匯流排240。因此，這些處理器230_1與230_2的核心電路232_1與232_2各自可以經由系統匯流排240而存取/控制記憶體250_1與/或系統元件250_2。除此之外，系統診斷電路220可以控制記憶體250_1與/或系統元件250_2，以決定是否致能記憶體250_1與/或系統元件250_2的存取功能。
圖3是依照本發明實施例說明圖2所示系統診斷電路220的電路方塊示意圖。於圖3所示實施例中，系統診斷電路220包括介面（例如測試資料輸入接腳TDI與測試資料輸出接腳TDO）、診斷邏輯電路221、資料暫存器電路222、偵測電路223、控制暫存器電路224、指令暫存器電路225、診斷控制器電路226、解多工器227以及多工器228。測試資料輸入接腳TDI用以從診斷主機20接收第一測試資料TD1。解多工器227的輸入端耦接至測試資料輸入接腳TDI，以從診斷主機20接收第一測試資料TD1。解多工器227的第一輸出端耦接至指令暫存器電路225的資料輸入端。解多工器227的第二輸出端耦接至資料暫存器電路222的資料輸入端。多工器228的第一輸入端耦接至指令暫存器電路225的資料輸出端。多工器228的第二輸入端耦接至資料暫存器電路222的資料輸出端。多工器228的輸出端耦接至測試資料輸出接腳TDO。測試資料輸出接腳TDO用以輸出第二測試資料TD2。診斷控制器電路226可以控制解多工器227與多工器228。依據診斷控制器電路226的控制，指令暫存器電路225可以暫存診斷主機20所輸出的第一測試資料TD1作為診斷指令，並執行經暫存的診斷指令。依據診斷控制器電路226的控制，資料暫存器電路222可以暫存診斷主機20所輸出的第一測試資料TD1。依據指令暫存器電路225的控制，診斷邏輯電路221可以存取資料暫存器電路222中的特定暫存器（容後詳述），以便對電子系統200的系統元件250（例如圖2所示記憶體250_1、系統元件250_2與/或其他系統元件）執行診斷操作。
所述系統診斷電路220的測試模式選擇接腳被配置為接收測試模式選擇信號TMS。診斷控制器電路226可以依據診斷主機20所輸出的測試時脈（test clock）信號TCK來取樣診斷主機20所輸出的測試模式選擇信號TMS，進而依據測試模式選擇信號TMS而切換系統診斷電路220的操作狀態。診斷控制器電路226用以依據所述操作狀態來決定將測試資料輸入接腳TDI的第一測試資料TD1傳輸至指令暫存器電路225或資料暫存器電路222。診斷控制器電路226用以依據所述操作狀態來決定將指令暫存器電路225或資料暫存器電路222所輸出的資料傳輸至測試資料輸出接腳TDO作為第二測試資料TD2。
在一些實施例中，上述測試資料輸入接腳TDI、測試資料輸出接腳TDO、測試模式選擇信號TMS、測試時脈信號TCK、診斷邏輯電路221、資料暫存器電路222、指令暫存器電路225、診斷控制器電路226、解多工器227以及多工器228可以是符合JTAG標準（或IEEE 1149.1標準）所規範的接腳、信號與電路，故不再贅述。舉例來說，診斷控制器電路226的所述操作狀態可以是符合JTAG標準（或IEEE 1149.1標準）所規範的操作狀態。
圖4繪示JTAG標準（或IEEE 1149.1標準）所規範的操作狀態方塊示意圖。請參照圖2至圖4，當診斷主機20經由路由電路210輸出重置信號TRST給系統診斷電路220、處理器診斷電路231_1與處理器診斷電路231_2內的診斷控制器電路（例如診斷控制器電路226）時，這些診斷控制器電路會進入測試邏輯重置狀態Test-Logic-Reset。根據測試模式選擇信號TMS，測試邏輯重置狀態Test-Logic-Reset可繼續維持在其狀態（測試模式選擇信號TMS=1）或是進入執行測試或閒置狀態Run-Test/Idle（測試模式選擇信號TMS=0）。接著，當測試模式選擇信號TMS為高邏輯位準時（TMS=1），診斷控制器電路226會從執行測試或閒置狀態Run-Test/Idle進入選擇資料暫存器掃描狀態Select-DR-Scan。否則，診斷控制器電路226會繼續維持在執行測試或閒置狀態Run-Test/Idle。
在選擇資料暫存器掃描狀態Select-DR-Scan中，診斷控制器電路226可以控制解多工器227將測試資料輸入接腳TDI電性連接至資料暫存器電路222，以及控制多工器228將資料暫存器電路222電性連接至測試資料輸出接腳TDO。接著，當測試模式選擇信號TMS為低邏輯位準時（TMS=0），診斷控制器電路226會從選擇資料暫存器掃描狀態Select-DR-Scan進入擷取資料暫存器狀態Capture-DR，並且診斷控制器電路226會提供致能信號至資料暫存器電路222。接著，當測試模式選擇信號TMS為低邏輯位準時，診斷控制器電路226會從擷取資料暫存器狀態Capture-DR進入位移資料暫存器狀態Shift-DR，並且診斷控制器電路226會提供位移信號至資料暫存器電路222。否則（TMS=1），診斷控制器電路226會從擷取資料暫存器狀態Capture-DR進入離開1資料暫存器狀態Exit1-DR。
當診斷控制器電路226為位移資料暫存器狀態Shift-DR時，若測試模式選擇信號TMS為低邏輯位準時，則診斷控制器電路226會繼續維持在位移資料暫存器狀態Shift-DR。否則（TMS=1），診斷控制器電路226會從位移資料暫存器狀態Shift-DR進入離開1資料暫存器狀態Exit1-DR。當診斷控制器電路226為離開1資料暫存器狀態S212時，若測試模式選擇信號TMS為低邏輯位準時，則診斷控制器電路226會從離開1資料暫存器狀態S212進入暫停資料暫存器狀態Pause-DR。否則（TMS=1），診斷控制器電路226會從離開1資料暫存器狀態Exit1-DR進入更新資料暫存器狀態Update-DR。
當診斷控制器電路226為暫停資料暫存器狀態Pause-DR時，若測試模式選擇信號TMS為低邏輯位準時，則診斷控制器電路226會繼續維持在暫停資料暫存器狀態Pause-DR。否則（TMS=1），診斷控制器電路226會從暫停資料暫存器狀態Pause-DR進入離開2資料暫存器狀態Exit2-DR。接著，當測試模式選擇信號TMS為低邏輯位準時，診斷控制器電路226會從離開2資料暫存器狀態Exit2-DR回到位移資料暫存器狀態Shift-DR。否則（TMS=1），診斷控制器電路226會從離開2資料暫存器狀態Exit2-DR進入更新資料暫存器狀態Update-DR。接著，當測試模式選擇信號TMS為低邏輯位準時，診斷控制器電路226會從更新資料暫存器狀態Update-DR回到執行測試或閒置狀態Run-Test/Idle。否則（TMS=1），診斷控制器電路226會從更新資料暫存器狀態Update-DR回到選擇資料暫存器掃描狀態Select-DR-Scan。
當診斷控制器電路226在選擇資料暫存器掃描狀態Select-DR-Scan且測試模式選擇信號TMS為高邏輯位準（TMS=1）時，診斷控制器電路226會從選擇資料暫存器掃描狀態Select-DR-Scan進入選擇操作暫存器掃描狀態Select-IR-Scan。
在選擇操作暫存器掃描狀態Select-IR-Scan中，診斷控制器電路226可以控制解多工器227將測試資料輸入接腳TDI電性連接至指令暫存器電路225，以及控制多工器228將指令暫存器電路225電性連接至測試資料輸出接腳TDO。接著，當測試模式選擇信號TMS為高邏輯位準時，診斷控制器電路226會從選擇操作暫存器掃描狀態Select-IR-Scan回到測試邏輯重置狀態Test-Logic-Reset。反之，當測試模式選擇信號TMS為低邏輯位準時，診斷控制器電路226會從選擇操作暫存器掃描狀態Select-IR-Scan進入擷取-指令暫存器狀態Capture-IR。接著，當測試模式選擇信號TMS為低邏輯位準時，診斷控制器電路226會從擷取指令暫存器狀態Capture-IR進入位移指令暫存器狀態Shift-IR。否則（TMS=1），診斷控制器電路226會從擷取指令暫存器狀態Capture-IR進入離開1指令暫存器狀態Exit1-IR。
當診斷控制器電路226為位移指令暫存器狀態Shift-IR時，若測試模式選擇信號TMS為低邏輯位準時，則診斷控制器電路226會繼續維持在位移指令暫存器狀態Shift-IR。否則（TMS=1），診斷控制器電路226會從位移指令暫存器狀態Shift-IR進入離開1指令暫存器狀態Exit1-IR。當診斷控制器電路226為離開1指令暫存器狀態Exit1-IR時，若測試模式選擇信號TMS為低邏輯位準時，則診斷控制器電路226會從離開1指令暫存器狀態Exit1-IR進入暫停指令暫存器狀態Pause-IR。否則（TMS=1），診斷控制器電路226會從離開1指令暫存器狀態Exit1-IR進入更新指令暫存器狀態Update-IR。
當診斷控制器電路226為暫停指令暫存器狀態Pause-IR時，若測試模式選擇信號TMS為低邏輯位準時，則診斷控制器電路226會繼續維持在暫停指令暫存器狀態Pause-IR。否則（TMS=1），診斷控制器電路226會從暫停指令暫存器狀態Pause-IR進入離開2指令暫存器狀態Exit2-IR。接著，當測試模式選擇信號TMS為低邏輯位準時，診斷控制器電路226會從離開2指令暫存器狀態Exit2-IR回到位移指令暫存器狀態Shift-IR。否則（TMS=1），診斷控制器電路226會從離開2指令暫存器狀態Exit2-IR進入更新指令暫存器狀態Update-IR。接著，當測試模式選擇信號TMS為低邏輯位準，診斷控制器電路226會從更新指令暫存器狀態Update-IR回到執行測試/閒置狀態Run-Test/Idle。否則（TMS=1），診斷控制器電路226會從更新指令暫存器狀態Update-IR回到選擇資料暫存器掃描狀態Select-DR-Scan。
圖5是依照本發明實施例說明一種系統診斷電路220的操作方法流程示意圖。請參照圖3與圖5，步驟S510提供介面（例如測試資料輸入接腳TDI與/或測試資料輸出接腳TDO）、資料暫存器電路222以及指令暫存器電路225。步驟S530提供操作狀態。例如，診斷控制器電路226依據測試模式選擇信號TMS而切換系統診斷電路226的操作狀態，如圖4所示。依據系統診斷電路226的操作狀態，系統診斷電路226在步驟S530可以決定將測試資料輸入接腳TDI的第一測試資料TD1傳輸至指令暫存器電路225或資料暫存器電路222。依據操作狀態，系統診斷電路226亦可以決定將指令暫存器電路225或資料暫存器電路222所輸出的資料傳輸至測試資料輸出接腳TDO作為第二測試資料TD2。
偵測電路223的輸入端耦接至資料暫存器電路222，以檢查經傳輸至資料暫存器電路222的測試資料。偵測電路223檢查經傳輸至資料暫存器電路222的測試資料，而獲得檢查結果（步驟S540）。偵測電路223的輸出端耦接至控制暫存器電路224。當經傳輸至資料暫存器電路222的第一測試資料符合預設樣式時，偵測電路223可以決定是否更新控制暫存器電路224（步驟S550）。控制暫存器電路224暫存並執行所述控制操作（步驟S560），以及依據所述控制操作發出至少一個控制信號Sctr來控制診斷邏輯電路221與/或路由電路210（容後詳述）。因此在符合JTAG標準（或IEEE 1149.1標準）的規範下，系統診斷電路220可以依據診斷主機20所發出的控制操作而彈性控制對電子系統200的診斷操作。在不同的應用情境中，所述對電子系統200的診斷操作例如是彈性改變診斷主機20對系統診斷電路220、處理器診斷電路231_1與處理器診斷電路231_2的連接結構，及/或決定是否致能對電子系統200中系統元件250的存取功能。
圖6是依照本發明實施例說明圖2所示路由電路210的電路方塊示意圖。圖2至圖6所示實施例雖繪示二個處理器診斷電路231_1與231_2，然而處理器診斷電路的數量是相應於診斷電子系統200的處理器電路230_1與230_2的數量，而處理器電路的數量是依據設計需求來決定的。例如，在另一些實施例中，處理器電路230_2與處理器診斷電路231_2可能被省略。在其他實施例中，電子系統200中的處理器電路的數量與處理器診斷電路的數量可能是3個或是更多個。於圖6所示實施例中，系統診斷電路220、處理器診斷電路231_1與處理器診斷電路231_2的時脈輸入端共同耦接至診斷主機20的時脈輸出端，以接收診斷主機20所輸出的測試時脈信號TCK。系統診斷電路220、處理器診斷電路231_1與處理器診斷電路231_2的重置信輸入端共同耦接至診斷主機20的重置信輸出端，以接收診斷主機20所輸出的重置信號TRST。診斷主機20的測試資料輸出接腳TDOH耦接至系統診斷電路220的測試資料輸入接腳TDI與處理器診斷電路231_1的測試資料輸入接腳TDI1。診斷主機20的測試模式選擇信號輸出端耦接至系統診斷電路220的測試模式選擇信號輸入端，以接收診斷主機20所輸出的測試模式選擇信號TMS。
於圖6所示實施例中，路由電路210包括第一及閘211、多工器212、第二及閘213、第三及閘214、第四及閘215、第五及閘216以及或閘217。第一及閘211的第一輸入端耦接至系統診斷電路220的控制暫存器電路224，以接收控制信號Sctr中的第一測試存取埠致能信號TAP1_EN。第一及閘211的第二輸入端用以耦接至診斷主機20的測試模式選擇信號輸出端，以接收測試模式選擇信號TMS。第一及閘211的輸出端耦接至第一處理器診斷電路231_1的測試模式選擇信號輸入接腳。
多工器212的控制端耦接至系統診斷電路220的控制暫存器電路224，以接收控制信號Sctr中的資料輸入選擇信號TDI_SEL。多工器212的第一輸入端耦接至第一處理器診斷電路231_1的測試資料輸出接腳TDO1。多工器212的第二輸入端用以耦接至診斷主機20的測試資料輸出接腳TDOH，以接收測試資料。多工器212的輸出端耦接至第二處理器診斷電路231_2的測試資料輸入接腳TDI2。第二及閘213的第一輸入端耦接至系統診斷電路220的控制暫存器電路224，以接收控制信號Sctr中的第二測試存取埠致能信號TAP2_EN。第二及閘213的第二輸入端用以耦接至診斷主機20的測試模式選擇信號輸出端，以接收測試模式選擇信號TMS。第二及閘213的輸出端耦接至第二處理器診斷電路231_2的測試模式選擇信號輸入接腳。
第三及閘214的第一輸入端耦接至系統診斷電路220的控制暫存器電路224，以接收控制信號Sctr中的系統診斷模組致能信號SDM_EN。第三及閘214的第二輸入端耦接至系統診斷電路220的測試資料輸出接腳TDO。第四及閘215的第一輸入端耦接至系統診斷電路220的控制暫存器電路224，以接收控制信號Sctr中的第一輸出致能信號TDO1_EN。第四及閘215的第二輸入端耦接至第一處理器診斷電路231_1的測試資料輸出接腳TDO1。第五及閘216的第一輸入端耦接至系統診斷電路220的控制暫存器電路224，以接收控制信號Sctr中的第二輸出致能信號TDO2_EN。第五及閘216的第二輸入端耦接至第二處理器診斷電路231_2的測試資料輸出接腳TDO2。或閘217的第一輸入端耦接至第三及閘214的輸出端。或閘217的第二輸入端至第四及閘215的輸出端。或閘217的第三輸入端至第五及閘216的輸出端。或閘217的輸出端用以耦接至診斷主機20的測試資料輸入接腳TDIH。 表1：系統診斷電路220的控制暫存器電路224的控制信號Sctr
上述表1說明了控制信號Sctr中的第一測試存取埠致能信號TAP1_EN、第二測試存取埠致能信號TAP2_EN、資料輸入選擇信號TDI_SEL、第一輸出致能信號TDO1_EN、第二輸出致能信號TDO2_EN與系統診斷模組致能信號SDM_EN的真值表。在符合JTAG標準（或IEEE 1149.1標準）的規範下，診斷主機20可以控制診斷控制器電路226進入位移資料暫存器狀態Shift-DR，以便將測試資料（對控制暫存器電路224的控制命令）位移進入資料暫存器電路222。偵測電路223可以檢查經傳輸至資料暫存器電路222的測試資料。當偵測電路223判斷經傳輸至資料暫存器電路222的測試資料是對控制暫存器電路224的控制命令時（判斷機制容後詳述），偵測電路223可以將經傳輸至資料暫存器電路222的測試資料更新至控制暫存器電路224作為控制操作。依據診斷主機20所發出的所述控制操作，控制暫存器電路224可以對應發出控制信號Sctr（含有TAP1_EN、TAP2_EN、TDI_SEL、TDO1_EN、TDO2_EN與SDM_EN，如表1所示），以控制路由電路210來改變彈性改變診斷主機20對系統診斷電路220、處理器診斷電路231_1與處理器診斷電路231_2的連接結構。
舉例來說，當TAP1_EN=邏輯1，TAP2_EN=邏輯1，TDI_SEL=邏輯0，TDO1_EN=邏輯0，TDO2_EN=邏輯1，而SDM_EN=邏輯0時，診斷主機20對系統診斷電路220、處理器診斷電路231_1與處理器診斷電路231_2的連接結構為菊鍊結構。當TAP1_EN=邏輯1，TAP2_EN=邏輯0，TDI_SEL=邏輯1，TDO1_EN=邏輯1，TDO2_EN=邏輯0，而SDM_EN=邏輯0時，處理器診斷電路231_1的測試資料輸入接腳TDI1與測試資料輸出接腳TDO1連接至診斷主機20，而系統診斷電路220與處理器診斷電路231_2的測試資料輸入接腳與測試資料輸出接腳則不連接至診斷主機20。當TAP1_EN=邏輯0，TAP2_EN=邏輯1，TDI_SEL=邏輯1，TDO1_EN=邏輯0，TDO2_EN=邏輯1，而SDM_EN=邏輯0時，處理器診斷電路231_2的測試資料輸入接腳TDI2與測試資料輸出接腳TDO2連接至診斷主機20，而系統診斷電路220與處理器診斷電路231_1的測試資料輸入接腳與測試資料輸出接腳則不連接至診斷主機20。當TAP1_EN=邏輯0，TAP2_EN=邏輯0，TDI_SEL=邏輯1，TDO1_EN=邏輯0，TDO2_EN=邏輯0，而SDM_EN=邏輯1時，系統診斷電路220的測試資料輸入接腳TDI與測試資料輸出接腳TDO連接至診斷主機20，而處理器診斷電路231_1與處理器診斷電路231_2的測試資料輸入接腳與測試資料輸出接腳則不連接至診斷主機20。當TAP1_EN=邏輯1，TAP2_EN=邏輯1，TDI_SEL=邏輯1，TDO1_EN=邏輯1，TDO2_EN=邏輯1，而SDM_EN=邏輯0時，處理器診斷電路231_1的測試資料輸入接腳TDI1與處理器診斷電路231_2的測試資料輸入接腳TDI2共同連接至診斷主機20的測試資料輸出接腳TDOH，且處理器診斷電路231_1的測試資料輸出接腳TDO1與處理器診斷電路231_2的測試資料輸出接腳TDO2共同連接至診斷主機20的測試資料輸入接腳TDIH。
因此，系統診斷電路220可以依據診斷主機20所發出的控制操作而彈性控制對電子系統200的診斷操作。依據不同的測試情境中，診斷主機20對系統診斷電路220、處理器診斷電路231_1與處理器診斷電路231_2的連接結構可以彈性改變。
圖7是依照本發明一實施例說明圖3所示資料暫存器電路222與控制暫存器電路224的電路方塊示意圖。於圖7所示實施例中，資料暫存器電路222包括診斷暫存器（diagnostic register）710、識別碼暫存器（IDCODE register）720、旁路暫存器（bypass register）730、解多工器740以及多工器750，而控制暫存器電路224包括選擇暫存器電路（selection register）760。當診斷控制器電路226進入擷取資料暫存器狀態Capture-DR時，識別碼暫存器720被更新為32位元的預定值識別碼（predetermined value ID code）。當診斷控制器電路226進入擷取資料暫存器狀態Capture-DR時，旁路暫存器730更新為1位元值0。在其它實施例中（但不限於此），診斷暫存器710、識別碼暫存器720和/或旁路暫存器730可以是符合JTAG標準或其它標準的暫存器，在此不再贅述。
解多工器740的輸入端耦接至解多工器227的第二輸出端。解多工器740的控制端受控於指令暫存器電路225。解多工器740的第一輸出端耦接至診斷暫存器710的資料輸入端。解多工器740的第二輸出端耦接至識別碼暫存器720的資料輸入端。解多工器740的第三輸出端耦接至旁路暫存器730的資料輸入端。多工器750的第一輸入端耦接至診斷暫存器710的資料輸出端。多工器750的第二輸入端耦接至識別碼暫存器720的資料輸出端。多工器750的第三輸入端耦接至旁路暫存器730的資料輸出端。多工器750的控制端受控於指令暫存器電路225。多工器750的輸出端耦接至多工器228的第二輸入端。資料暫存器電路222與指令暫存器電路225可以依照JTAG標準的規範，故不再贅述。
偵測電路223可以檢查經傳輸至資料暫存器電路222中特定暫存器的測試資料。例如，偵測電路223可以檢查經傳輸至資料暫存器電路222中「不影響系統的暫存器」的測試資料。所述「不影響系統的暫存器」是指，診斷主機20傳輸資料給資料暫存器電路222中的所述「不影響系統的暫存器」後，其不影響系統的其他暫存器內容。舉例來說（但不限於此），識別碼暫存器720與旁路暫存器730可以符合所述「不影響系統的暫存器」。在其他實施例中，偵測電路223可以檢查經傳輸至識別碼暫存器720的測試資料。當偵測電路223判斷經傳輸至識別碼暫存器720的測試資料是對控制暫存器電路224的控制命令時，偵測電路223可以將經傳輸至識別碼暫存器720的測試資料更新至控制暫存器電路224作為控制操作。於圖7所示實施例中，偵測電路223可以檢查經傳輸至旁路暫存器730的測試資料。當偵測電路223判斷經傳輸至旁路暫存器730的測試資料是對控制暫存器電路224的控制命令時，偵測電路223可以將經傳輸至旁路暫存器730的測試資料更新至控制暫存器電路224作為控制操作。
以下將說明偵測電路223的檢查機制的數個範例。
在一些實施例中，偵測電路223具有預設樣式，而此預設樣式可以視設計需求而任意決定。舉例來說，此預設樣式可以是0x801或是其他數值。當經傳輸至資料暫存器電路222（例如旁路暫存器730）的測試資料符合所述預設樣式時，偵測電路223可以將經傳輸至旁路暫存器730的測試資料的部份或全部內容更新至控制暫存器電路224作為控制操作。
在另一些實施例中，偵測電路223具有預設樣式，而此預設樣式包含預設前文（preamble），此預設前文可以視設計需求而任意決定。舉例來說，此預設前文可以是0x801或是其他數值。經傳輸至資料暫存器電路222（例如旁路暫存器730）的測試資料包含前文部份與資料部份。其位置和前文部分可根據設計需求而被自由地決定。當測試資料的前文部份吻合該預設前文時，經傳輸至旁路暫存器730的測試資料被判定為符合預設樣式。當經傳輸至旁路暫存器730的測試資料符合所述預設樣式時，偵測電路223可以將經傳輸至旁路暫存器730的測試資料的資料部份更新至控制暫存器電路224作為控制操作。
在又一些實施例中，偵測電路223具有預設樣式，而此預設樣式包含預設前文，此預設前文可以視設計需求而任意決定。舉例來說，此預設前文可以是0x801或是其他數值。經傳輸至資料暫存器電路222（例如旁路暫存器730）的測試資料包含前文部份、資料部份與錯誤檢查碼。當測試資料的前文部份吻合該預設前文，且測試資料經錯誤檢查演算所得演算結果吻合該錯誤檢查碼時，經傳輸至旁路暫存器730的測試資料被判定為符合該預設樣式。所述錯誤檢查演算可以是任何錯誤檢查演算法，例如習知校驗和（checksum）演算法、循環冗餘校驗（Cyclic redundancy check, CRC）演算法、MD5演算法、SHA演算法、糾錯演算法等。當經傳輸至旁路暫存器730的測試資料符合所述預設樣式時，偵測電路223可以將經傳輸至旁路暫存器730的測試資料的資料部份更新至控制暫存器電路224作為控制操作。
在再一些實施例中，偵測電路223具有預設樣式，而此預設樣式包含預設前文與預設位址，此預設前文與預設位址可以視設計需求而任意決定。經傳輸至資料暫存器電路222（例如旁路暫存器730）的測試資料包含前文部份、位址部份、資料部份與錯誤檢查碼。當測試資料的前文部份吻合該預設前文，且測試資料的位址部份吻合該預設位址，且測試資料的位址部份與資料部份經錯誤檢查演算所得演算結果吻合測試資料的該錯誤檢查碼時，經傳輸至旁路暫存器730的測試資料被判定為符合該預設樣式。所述錯誤檢查演算可以是任何錯誤檢查演算法，例如習知校驗和（checksum）演算法、循環冗餘校驗（Cyclic redundancy check, CRC）演算法、MD5演算法、SHA演算法、糾錯演算法等。當經傳輸至旁路暫存器730的測試資料符合所述預設樣式時，偵測電路223可以將經傳輸至旁路暫存器730的測試資料的位址部份與資料部份更新至控制暫存器電路224作為控制操作。
在更一些實施例中，偵測電路223可以更檢查系統診斷電路220的操作狀態的變換順序。依據所述操作狀態的變換順序以及經傳輸至資料暫存器電路222（例如旁路暫存器730）的測試資料而獲得檢查結果。舉例來說，當經傳輸至旁路暫存器730的測試資料符合上述預設樣式，且診斷控制器電路226的操作狀態的變換順序符合某一預設順序時，偵測電路223可以將經傳輸至旁路暫存器730的測試資料的部份或全部更新至控制暫存器電路224作為控制操作。所述某一預設順序可以視設計需求而任意決定。舉例來說，當診斷控制器電路226的操作狀態的變換順序中包含了位移資料暫存器狀態Shift-DR時，可以視為診斷控制器電路226的操作狀態的變換順序已經符合所述某一預設順序。再舉例來說，當診斷控制器電路226的操作狀態的變換順序中包含了位移資料暫存器狀態Shift-DR與暫停資料暫存器狀態Pause-DR時，可以視為診斷控制器電路226的操作狀態的變換順序已經符合所述某一預設順序。又舉例來說，當診斷控制器電路226的操作狀態的變換順序包含了「狀態Capture-DR、Shift-DR、Exit1-DR、Update-DR」或「狀態Capture-DR、Shift-DR、Exit1-DR、Pause-DR、Exit2-DR、Update-DR」或「狀態Capture-DR、Exit1-DR、Pause-DR、Exit2-DR、Shift-DR、Exit1-DR、Update-DR」時，可以視為診斷控制器電路226的操作狀態的變換順序已經符合所述某一預設順序。
在其他實施例中，偵測電路223可以更檢查指令暫存器電路225的診斷指令是否使用識別碼暫存器720或是旁路暫存器730。當經傳輸至資料暫存器電路222（例如旁路暫存器730）的測試資料符合上述預設樣式，且診斷控制器電路226的操作狀態的變換順序符合上述預設順序，且指令暫存器電路225的診斷指令使用旁路暫存器730時，偵測電路223可以將經傳輸至旁路暫存器730的測試資料的部份或全部更新至控制暫存器電路224作為控制操作。或者，在其他實施例中，當經傳輸至識別碼暫存器720的測試資料符合上述預設樣式，且診斷控制器電路226的操作狀態的變換順序符合上述預設順序，且指令暫存器電路225的診斷指令使用識別碼暫存器720時，偵測電路223可以將經傳輸至識別碼暫存器720的測試資料的部份或全部更新至控制暫存器電路224作為控制操作。
於圖7所示實施例中，控制暫存器電路224包括選擇暫存器電路760。選擇暫存器電路760的輸入端耦接至偵測電路223的輸出端，以接收經傳輸至資料暫存器電路222（例如旁路暫存器730）的測試資料的部份或全部作為選擇操作。依據該選擇操作，選擇暫存器電路760可以決定耦接模式，其中該耦接模式定義了電子系統200中的其他診斷電路（例如處理器診斷電路231_1與231_2）與診斷主機20之間的耦接關係。在一些應用範例中，所述耦接模式可以參照前述表1的相關說明而類推。
在一些實施例中，當所述耦接模式表示其他診斷電路（例如處理器診斷電路231_1與231_2）與診斷主機20之間的耦接關係為菊鍊結構時，偵測電路223可以檢查指令暫存器電路225的診斷指令是否使用符合JTAG標準的識別碼暫存器720或是旁路暫存器730，以及檢查所述其他診斷電路（例如處理器診斷電路231_1與231_2）的指令暫存器電路的診斷指令是否使用符合JTAG標準的識別碼暫存器或是旁路暫存器。當經傳輸至資料暫存器電路222（例如識別碼暫存器720或是旁路暫存器730）的測試資料符合某一預設樣式，且診斷控制器電路226的操作狀態的變換順序符合某一預設順序，且系統診斷電路220的指令暫存器電路225的診斷指令使用了識別碼暫存器720或是旁路暫存器730，且所述其他診斷電路（例如處理器診斷電路231_1與231_2）的指令暫存器電路的診斷指令使用識別碼暫存器或是旁路暫存器時，偵測電路223將經傳輸至資料暫存器電路222（例如識別碼暫存器720或是旁路暫存器730）的測試資料的部份或全部更新至控制暫存器電路224的選擇暫存器電路760作為控制操作。
舉例來說（但不於此），圖8是依照本發明實施例說明圖7所示偵測電路223的電路方塊示意圖。當指令暫存器電路225選擇將旁路暫存器730耦接至解多工器227時，測試資料輸入接腳TDI的測試資料可以經由解多工器227、解多工器740而被傳輸至旁路暫存器730。圖8中測試資料805表示經傳輸至旁路暫存器730的測試資料。測試資料805包含前文部份、位址部份、資料部份與錯誤檢查碼，如圖8所示。檢查電路810可以檢查測試資料805的前文部份是否吻合預設前文（例如0x801），並將檢查結果傳送至及閘815。檢查電路820可以檢查測試資料805的位址部份是否吻合預設位址（例如0x0），並將檢查結果傳送至及閘815。檢查電路820可以檢查測試資料805的位址部份是否吻合預設位址（例如0x0），並將檢查結果傳送至及閘815。
互斥或（exclusive-OR, XOR）運算電路825可以對測試資料805的位址部份與資料部份進行互斥或運算，並將運算結果傳送至檢查電路830。舉例來說，假設測試資料805的位址部份有8個位元且以addr[7:0]表示，而測試資料805的資料部份有32個位元且以data[31:0]表示，則互斥或運算電路825可以將addr[7:0]⊕data[31:24]⊕data[23:16]⊕data[15:8]⊕data[7:0]的運算結果傳送至檢查電路830。檢查電路830可以檢查互斥或運算電路825的運算結果是否吻合測試資料805的錯誤檢查碼，並將檢查結果傳送至及閘815。
狀態順序檢查電路835可以檢查診斷控制器電路226的操作狀態是否吻合前述某一預設順序，並將檢查結果傳送至及閘815。檢查電路840可以檢查指令暫存器電路225所選擇的資料暫存器是否為所述「不影響系統的暫存器」（例如旁路暫存器730），並將檢查結果傳送至多工器845的第一輸入端與及閘850的第一輸入端。及閘850的輸出端耦接至多工器845的第二輸入端。多工器845的輸出端耦接至及閘815，如圖8所示。圖8中所示指令暫存器電路855表示電子系統200中的其他指令暫存器電路，例如圖2或圖6所示處理器診斷電路231_1與231_2。檢查電路860可以檢查指令暫存器電路855所選擇的資料暫存器是否為所述「不影響系統的暫存器」（例如旁路暫存器），並將檢查結果傳送至及閘850的第二輸入端。及閘815的輸出端耦接至控制暫存器電路224的選擇暫存器電路760的控制端。
在此假設系統診斷電路220的測試資料輸入接腳TDI與測試資料輸出接腳TDO連接至診斷主機20，而處理器診斷電路231_1與處理器診斷電路231_2的測試資料輸入接腳與測試資料輸出接腳則不連接至診斷主機20，因此多工器845選擇將檢查電路840的輸出端電性連接至及閘815。因此，當測試資料805的前文部份吻合該預設前文，且測試資料805的位址部份吻合該預設位址，且測試資料805的位址部份與資料部份經錯誤檢查演算所得演算結果吻合測試資料805的該錯誤檢查碼，且診斷控制器電路226的操作狀態的變換順序符合所述某一預設順序，且指令暫存器電路225所選擇的資料暫存器為旁路暫存器730時，及閘815可以觸發/控制選擇暫存器電路760，以便將經傳輸至旁路暫存器730的測試資料（即測試資料805）的資料部份更新至選擇暫存器電路760作為控制操作。
在此假設診斷主機20對系統診斷電路220、處理器診斷電路231_1與處理器診斷電路231_2的連接結構為菊鍊結構，因此多工器845選擇將及閘850的輸出端電性連接至及閘815。因此，當測試資料805的前文部份吻合該預設前文，且測試資料805的位址部份吻合該預設位址，且測試資料805的位址部份與資料部份經錯誤檢查演算所得演算結果吻合測試資料805的該錯誤檢查碼，且診斷控制器電路226的操作狀態的變換順序符合所述某一預設順序，且電子系統100中的所有指令暫存器電路所選擇的資料暫存器為旁路暫存器時，及閘815可以觸發/控制選擇暫存器電路760，以便將經傳輸至旁路暫存器730的測試資料（即測試資料805）的資料部份更新至選擇暫存器電路760作為控制操作。
圖9是依照本發明另一實施例說明圖3所示資料暫存器電路222與控制暫存器電路224的電路方塊示意圖。圖9所示實施例可以參照圖7的相關說明而類推，故不再贅述。於圖9所示實施例中，控制暫存器電路224包括通行碼暫存器電路960。通行碼暫存器電路960的輸入端耦接至偵測電路223的輸出端，以接收經傳輸至資料暫存器電路222（例如旁路暫存器730）的測試資料的部份或全部作為通行碼（passcode）。偵測電路223可以依據檢查結果（詳參上述諸實施例的相關說明，在此不再贅述）而將經傳輸至旁路暫存器730的測試資料的部份或全部更新至通行碼暫存器電路960。依據該通行碼，通行碼暫存器電路960可以決定是否致能系統診斷電路220的診斷邏輯電路221對電子系統200的系統元件250（例如記憶體）的存取功能。
在符合JTAG標準（或IEEE 1149.1標準）的規範下，圖9所示系統診斷電路220可以依據診斷主機20所發出的控制操作而彈性控制對電子系統的診斷操作（例如決定是否致能對電子系統中系統元件的存取功能）。因此，未被授權的機台（unauthorized machine）無法讀取系統元件250（例如記憶體）的資料（因為未被授權的機台不知道正確的通行碼）。
值得注意的是，在不同的應用情境中，上述路由電路210、診斷邏輯電路221、資料暫存器電路222、偵測電路223、控制暫存器電路224、指令暫存器電路225及/或診斷控制器電路226的相關功能可以利用硬體描述語言（hardware description languages，例如Verilog HDL或VHDL）或其他合適的編程語言來實現為韌體或硬體。可執行所述相關功能的韌體可以被佈置為任何已知的計算機可存取媒體（computer-accessible medias），例如磁帶（magnetic tapes）、半導體（semiconductors）記憶體、磁盤（magnetic disks）或光盤（compact disks，例如CD-ROM或DVD-ROM），或者可通過互聯網（Internet）、有線通信（wired communication）、無線通信（wireless communication）或其它通信介質傳送所述韌體。所述韌體可以被存放在計算機的可存取媒體中，以便於由控制器或計算機的處理器來存取/執行所述韌體的編程碼（programming codes）。另外，本發明的裝置和方法可以通過硬體和軟體的組合來實現。
綜上所述，上述諸實施例提供一種電子系統200、系統診斷電路220與其操作方法。對於JTAG標準（或IEEE 1149.1標準）而言，控制暫存器電路224是額外的電路。在符合JTAG標準（或IEEE 1149.1標準）的規範下，診斷主機20可以發出的控制操作給系統診斷電路220的控制暫存器電路224。系統診斷電路220可以依據診斷主機20所發出的控制操作而彈性控制對電子系統200的診斷操作，例如彈性改變診斷主機20對電子系統200中多個測試存取埠（例如系統診斷電路220、處理器診斷電路231_1與處理器診斷電路231_2）的連接結構，及/或決定是否致能對電子系統200中系統元件250的存取功能。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20‧‧‧診斷主機
100、200‧‧‧電子系統
110、250_1‧‧‧記憶體
120、250、250_2‧‧‧系統元件
130、140、150‧‧‧處理器
160、240‧‧‧系統匯流排
210‧‧‧路由電路
211‧‧‧第一及閘
212‧‧‧多工器
213‧‧‧第二及閘
214‧‧‧第三及閘
215‧‧‧第四及閘
216‧‧‧第五及閘
217‧‧‧或閘
220‧‧‧系統診斷電路
221‧‧‧診斷邏輯電路
222‧‧‧資料暫存器電路
223‧‧‧偵測電路
224‧‧‧控制暫存器電路
225‧‧‧指令暫存器電路
226‧‧‧診斷控制器電路
227‧‧‧解多工器
228‧‧‧多工器
230_1、230_2‧‧‧處理器電路
231_1、231_2‧‧‧處理器診斷電路
232_1、232_2‧‧‧核心電路
710‧‧‧診斷暫存器
720‧‧‧識別碼暫存器
730‧‧‧旁路暫存器
740‧‧‧解多工器
750‧‧‧多工器
760‧‧‧選擇暫存器電路
805‧‧‧測試資料
810、820、830、840、860‧‧‧檢查電路
815、850‧‧‧及閘
825‧‧‧互斥或運算電路
835‧‧‧狀態順序檢查電路
845‧‧‧多工器
855‧‧‧指令暫存器電路
960‧‧‧通行碼暫存器電路
Capture-DR‧‧‧擷取資料暫存器狀態
Capture-IR‧‧‧擷取-指令暫存器狀態
Exit1-DR‧‧‧離開1資料暫存器狀態
Exit1-IR‧‧‧離開1指令暫存器狀態
Exit2-DR‧‧‧離開2資料暫存器狀態
Exit2-IR‧‧‧離開2指令暫存器狀態
Pause-DR‧‧‧暫停資料暫存器狀態
Pause-IR‧‧‧暫停指令暫存器狀態
Run-Test/Idle‧‧‧執行測試或閒置狀態
S510～S560‧‧‧步驟
Sctr‧‧‧控制信號
SDM_EN‧‧‧系統診斷模組致能信號
Select-DR-Scan‧‧‧選擇資料暫存器掃描狀態
Select-IR-Scan‧‧‧選擇操作暫存器掃描狀態
Shift-DR‧‧‧位移資料暫存器狀態
Shift-IR‧‧‧位移指令暫存器狀態
TAP1_EN‧‧‧第一測試存取埠致能信號
TAP2_EN‧‧‧第二測試存取埠致能信號
TCK‧‧‧測試時脈信號
TD1‧‧‧第一測試資料
TD2‧‧‧第二測試資料
TDI、TDI1、TDI2、TDIH‧‧‧測試資料輸入接腳
TDI_SEL‧‧‧資料輸入選擇信號
TDO、TDO1、TDO2、TDOH‧‧‧測試資料輸出接腳
TDO1_EN‧‧‧第一輸出致能信號
TDO2_EN‧‧‧第二輸出致能信號
Test-Logic-Reset‧‧‧測試邏輯重置狀態
TMS‧‧‧測試模式選擇信號
TRST‧‧‧重置信號
Update-DR‧‧‧更新資料暫存器狀態
Update-IR‧‧‧更新指令暫存器狀態
圖1繪示了聯合測試工作群組（Joint Test Action Group, JTAG）標準（或IEEE 1149.1標準）的電路方塊示意圖。 圖2是依照本發明實施例說明一種電子系統的電路方塊示意圖。 圖3是依照本發明實施例說明圖2所示系統診斷電路的電路方塊示意圖。 圖4繪示聯合測試工作群組（JTAG）標準（或IEEE 1149.1標準）的操作狀態方塊示意圖。 圖5是依照本發明實施例說明一種系統診斷電路的操作方法流程示意圖。 圖6是依照本發明實施例說明圖2所示路由電路的電路方塊示意圖。 圖7是依照本發明一實施例說明圖3所示資料暫存器電路與控制暫存器電路的電路方塊示意圖。 圖8是依照本發明實施例說明圖7所示偵測電路的電路方塊示意圖。 圖9是依照本發明另一實施例說明圖3所示資料暫存器電路與控制暫存器電路的電路方塊示意圖。
220‧‧‧系統診斷電路
221‧‧‧診斷邏輯電路
222‧‧‧資料暫存器電路
223‧‧‧偵測電路
224‧‧‧控制暫存器電路
225‧‧‧指令暫存器電路
226‧‧‧診斷控制器電路
227‧‧‧解多工器
228‧‧‧多工器
250‧‧‧系統元件
Sctr‧‧‧控制信號
TCK‧‧‧測試時脈信號
TD1‧‧‧第一測試資料
TD2‧‧‧第二測試資料
TDI‧‧‧測試資料輸入接腳
TDO‧‧‧測試資料輸出接腳
TMS‧‧‧測試模式選擇信號

Claims (21)

  1. 一種電子系統的系統診斷電路，包括：一介面，用以接收一第一測試資料；一資料暫存器電路，其中該資料暫存器電路為一識別碼暫存器或是一旁路暫存器；一指令暫存器電路；一診斷控制器電路，用以依據一操作狀態來決定將該第一測試資料傳輸至該指令暫存器電路或該資料暫存器電路；一控制暫存器電路；以及一偵測電路，耦接至該資料暫存器電路與該控制暫存器電路，用以當經傳輸至該資料暫存器電路的該第一測試資料符合一預設樣式時，該偵測電路將該資料暫存器電路的該第一測試資料的部份或全部內容更新至該控制暫存器電路。
  2. 如申請專利範圍第1項所述的電子系統的系統診斷電路，其中該介面包括：一測試資料輸入接腳，用以接收該第一測試資料；一測試資料輸出接腳，用以輸出一第二測試資料；以及一測試模式選擇接腳，用以接收一測試模式選擇信號。
  3. 如申請專利範圍第1項所述的電子系統的系統診斷電路，其中該預設樣式包含一預設前文，而經傳輸至該資料暫存器電路的該第一測試資料包含一前文部份與一資料部份，當該前文 部份吻合該預設前文時，經傳輸至該資料暫存器電路的該第一測試資料被判定為符合該預設樣式。
  4. 如申請專利範圍第1項所述的電子系統的系統診斷電路，其中該預設樣式包含一預設前文，而經傳輸至該資料暫存器電路的該第一測試資料包含一前文部份、一資料部份與一錯誤檢查碼，當該前文部份吻合該預設前文，且該第一測試資料經一錯誤檢查演算所得一演算結果吻合該錯誤檢查碼時，經傳輸至該資料暫存器電路的該第一測試資料被判定為符合該預設樣式。
  5. 如申請專利範圍第1項所述的電子系統的系統診斷電路，其中該偵測電路更檢查該系統診斷電路的所述操作狀態的變換順序，以及依據所述操作狀態的該變換順序以及經傳輸至該資料暫存器電路的該第一測試資料而獲得一檢查結果；以及當經傳輸至該資料暫存器電路的該第一測試資料符合該預設樣式，且所述操作狀態的該變換順序符合包含暫停資料暫存器狀態Pause-DR的一預設順序時，該偵測電路將該資料暫存器電路的該第一測試資料的部份或全部內容更新至該控制暫存器電路。
  6. 如申請專利範圍第1項所述的電子系統的系統診斷電路，其中該控制暫存器電路包括：一通行碼暫存器電路，其輸入端耦接至該偵測電路的輸出端以接收經傳輸至該資料暫存器電路的該第一測試資料的部份或全部作為一通行碼，並依據該通行碼而決定是否致能該系統診斷電路的一診斷邏輯電路對該電子系統的至少一系統元件的存取功 能。
  7. 一種電子系統，包括：一路由電路，用以耦接至一診斷主機；至少一處理器電路，包括一核心電路與一處理器診斷電路，其中該處理器診斷電路耦接至該路由電路；以及一系統診斷電路，控制該路由電路以決定該系統診斷電路、該處理器診斷電路與該診斷主機之間的耦接關係，其中該系統診斷電路包括一介面、一指令暫存器電路、一資料暫存器電路、一診斷控制器電路、一控制暫存器電路以及一偵測電路，該介面用以接收一第一測試資料，該資料暫存器電路為一識別碼暫存器或是一旁路暫存器，該診斷控制器電路用以依據一操作狀態來決定將該第一測試資料傳輸至該指令暫存器電路或該資料暫存器電路，當經傳輸至該資料暫存器電路的該第一測試資料符合一預設樣式時，該偵測電路用以更新該控制暫存器電路。
  8. 如申請專利範圍第7項所述的電子系統，其中該介面包括：一測試資料輸入接腳，用以接收該第一測試資料；一測試資料輸出接腳，用以輸出一第二測試資料；以及一測試模式選擇接腳，用以接收一測試模式選擇信號。
  9. 如申請專利範圍第7項所述的電子系統，其中該預設樣式包含一預設前文，而經傳輸至該資料暫存器電路的該第一測試資料包含一前文部份與一資料部份，當該前文部份吻合該預設前 文時，經傳輸至該資料暫存器電路的該第一測試資料被判定為符合該預設樣式。
  10. 如申請專利範圍第7項所述的電子系統，其中該預設樣式包含一預設前文，而經傳輸至該資料暫存器電路的該第一測試資料包含一前文部份、一資料部份與一錯誤檢查碼，當該前文部份吻合該預設前文，且該第一測試資料經一錯誤檢查演算所得一演算結果吻合該錯誤檢查碼時，經傳輸至該資料暫存器電路的該第一測試資料被判定為符合該預設樣式。
  11. 如申請專利範圍第7項所述的電子系統，其中該偵測電路更檢查該系統診斷電路的所述操作狀態的變換順序，以及依據所述操作狀態的該變換順序以及經傳輸至該資料暫存器電路的該第一測試資料而獲得一檢查結果；以及當經傳輸至該資料暫存器電路的該第一測試資料符合該預設樣式，且所述操作狀態的該變換順序符合包含暫停資料暫存器狀態Pause-DR的一預設順序時，該偵測電路更新該控制暫存器電路。
  12. 如申請專利範圍第7項所述的電子系統，其中該控制暫存器電路包括：一通行碼暫存器電路，其輸入端耦接至該偵測電路的該輸出端以接收經傳輸至該資料暫存器電路的該第一測試資料的部份或全部作為一通行碼，並依據該通行碼而決定是否致能該系統診斷電路的一診斷邏輯電路對所述至少一系統元件的存取功能。
  13. 如申請專利範圍第7項所述的電子系統，其中該控制暫存器電路包括：一選擇暫存器電路，其輸入端耦接至該偵測電路的輸出端以接收經傳輸至該資料暫存器電路的該第一測試資料的部份或全部作為一選擇操作，並依據該選擇操作而決定一耦接模式，其中該耦接模式定義了該電子系統中的其他診斷電路與該診斷主機之間的耦接關係。
  14. 如申請專利範圍第7項所述的電子系統，其中該路由電路包括：一及閘，其第一輸入端耦接至該系統診斷電路的該控制暫存器電路以接收一測試存取埠致能信號，該及閘的第二輸入端用以耦接至該診斷主機以接收該測試模式選擇信號，該及閘的輸出端耦接至該處理器診斷電路的一測試模式選擇信號輸入接腳。
  15. 一種電子系統的系統診斷電路的操作方法，包括：提供一介面，以接收一第一測試資料；提供一資料暫存器電路，其中該資料暫存器電路為一識別碼暫存器或是一旁路暫存器；提供一指令暫存器電路；提供一診斷控制器電路以依據一操作狀態來決定將該第一測試資料傳輸至該指令暫存器電路或該資料暫存器電路；以及當經傳輸至該資料暫存器電路的該第一測試資料符合一預設樣式時，由該偵測電路將該資料暫存器電路的該第一測試資料的 部份或全部內容更新至一控制暫存器電路。
  16. 如申請專利範圍第15項所述的系統診斷電路的操作方法，其中該介面包括：一測試資料輸入接腳，用以接收該第一測試資料；一測試資料輸出接腳，用以輸出一第二測試資料；以及一測試模式選擇接腳，用以接收一測試模式選擇信號。
  17. 如申請專利範圍第15項所述的系統診斷電路的操作方法，其中該預設樣式包含一預設前文，而經傳輸至該資料暫存器電路的該第一測試資料包含一前文部份與一資料部份，所述決定是否更新該控制暫存器電路之步驟更包括：當該前文部份吻合該預設前文時，經傳輸至該資料暫存器電路的該第一測試資料被判定為符合該預設樣式。
  18. 如申請專利範圍第15項所述的系統診斷電路的操作方法，其中該預設樣式包含一預設前文，而經傳輸至該資料暫存器電路的該第一測試資料包含一前文部份、一資料部份與一錯誤檢查碼，所述決定是否更新該控制暫存器電路之步驟更包括：當該前文部份吻合該預設前文，且該第一測試資料經一錯誤檢查演算所得一演算結果吻合該錯誤檢查碼時，經傳輸至該資料暫存器電路的該第一測試資料被判定為符合該預設樣式。
  19. 如申請專利範圍第15項所述的系統診斷電路的操作方法，更包括：由該偵測電路檢查該系統診斷電路的所述操作狀態的變換順 序；以及依據所述操作狀態的該變換順序以及經傳輸至該資料暫存器電路的該第一測試資料而獲得一檢查結果；其中當經傳輸至該資料暫存器電路的該第一測試資料符合該預設樣式，且所述操作狀態的該變換順序符合包含暫停資料暫存器狀態Pause-DR的一預設順序時，由該偵測電路將該資料暫存器電路的該第一測試資料的部份或全部內容更新至該控制暫存器電路。
  20. 如申請專利範圍第15項所述的系統診斷電路的操作方法，其中該控制暫存器電路包括一通行碼暫存器電路，該操作方法更包括：由該偵測電路更新該通行碼暫存器電路；以及由該通行碼暫存器電路依據該通行碼而決定是否致能該系統診斷電路的一診斷邏輯電路對該電子系統的至少一系統元件的存取功能。
  21. 如申請專利範圍第15項所述的系統診斷電路的操作方法，其中該控制暫存器電路包括一選擇暫存器電路，該操作方法更包括：由該偵測電路更新該選擇暫存器電路；以及由該選擇暫存器電路依據該選擇操作而決定一耦接模式，其中該耦接模式定義了該電子系統中的其他系統診斷電路與該診斷主機之間的耦接關係。
TW105100266A 2015-10-27 2016-01-06 電子系統、系統診斷電路與其操作方法 TWI608342B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/924,682 US9810739B2 (en) 2015-10-27 2015-10-27 Electronic system, system diagnostic circuit and operation method thereof

Publications (2)

Publication Number Publication Date
TW201715391A TW201715391A (zh) 2017-05-01
TWI608342B true TWI608342B (zh) 2017-12-11

Family

ID=58558489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105100266A TWI608342B (zh) 2015-10-27 2016-01-06 電子系統、系統診斷電路與其操作方法

Country Status (4)

Country Link
US (1) US9810739B2 (zh)
JP (1) JP6297091B2 (zh)
CN (1) CN106610462B (zh)
TW (1) TWI608342B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019203352A1 (de) * 2019-03-12 2020-09-17 Robert Bosch Gmbh Verfahren und Vorrichtung zum Betreiben eines Kommunikationssystems
CN112445663B (zh) * 2019-09-02 2022-05-03 瑞昱半导体股份有限公司 测试存取端口电路
CN112825063A (zh) * 2019-11-20 2021-05-21 瑞昱半导体股份有限公司 联合测试工作群组传输系统
CN113010344B (zh) * 2019-12-19 2022-10-11 瑞昱半导体股份有限公司 联合测试工作组存取接口装置、主机端以及目标系统
CN114253184A (zh) * 2021-11-29 2022-03-29 山东云海国创云计算装备产业创新中心有限公司 一种jtag控制装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI225199B (en) * 2002-07-03 2004-12-11 Sun Microsystems Inc Hierarchical test methodology for multi-core chips
TW200632347A (en) * 2004-11-22 2006-09-16 Freescale Semiconductor Inc Integrated circuit and a method for testing a multi-tap integrated circuit
TWI431629B (zh) * 2009-06-30 2014-03-21 Nat Univ Tsing Hua 測試存取控制裝置及方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7571366B2 (en) 2004-12-02 2009-08-04 Texas Instruments Incorporated Sequential signals selecting mode and stopping transfers of interface adaptor
JP3043871B2 (ja) * 1991-11-21 2000-05-22 株式会社東芝 半導体集積回路
GB2266606B (en) * 1992-04-27 1996-02-14 Intel Corp A microprocessor with an external command mode
JP2727930B2 (ja) * 1993-10-04 1998-03-18 日本電気株式会社 バウンダリスキャンテスト回路
US5497378A (en) * 1993-11-02 1996-03-05 International Business Machines Corporation System and method for testing a circuit network having elements testable by different boundary scan standards
JP3333036B2 (ja) * 1994-03-17 2002-10-07 富士通株式会社 試験装置、試験装置を備えたシステムおよび試験方法
US6804725B1 (en) * 1996-08-30 2004-10-12 Texas Instruments Incorporated IC with state machine controlled linking module
US7590910B2 (en) * 1998-03-27 2009-09-15 Texas Instruments Incorporated Tap and linking module for scan access of multiple cores with IEEE 1149.1 test access ports
US6618775B1 (en) * 1997-08-15 2003-09-09 Micron Technology, Inc. DSP bus monitoring apparatus and method
US6141790A (en) * 1997-10-30 2000-10-31 Synopsys, Inc. Instructions signature and primary input and primary output extraction within an IEEE 1149.1 compliance checker
US6408413B1 (en) 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US7013415B1 (en) * 1999-05-26 2006-03-14 Renesas Technology Corp. IC with internal interface switch for testability
US6877122B2 (en) * 2001-12-21 2005-04-05 Texas Instruments Incorporated Link instruction register providing test control signals to core wrappers
US6829730B2 (en) 2001-04-27 2004-12-07 Logicvision, Inc. Method of designing circuit having multiple test access ports, circuit produced thereby and method of using same
US7010722B2 (en) 2002-09-27 2006-03-07 Texas Instruments Incorporated Embedded symmetric multiprocessor system debug
JP2004191055A (ja) * 2002-12-06 2004-07-08 Fuji Electric Device Technology Co Ltd テスト回路
DE60309931T2 (de) 2002-12-20 2007-09-13 Koninklijke Philips Electronics N.V. Verbindung mehrerer testzugriffsportsteuerungsvorrichtungen durch ein einzeltestzugriffsport
US7409611B2 (en) * 2003-06-27 2008-08-05 Texas Instruments Incorporated Wrapper instruction/data register controls from test access or wrapper ports
US7284170B2 (en) 2004-01-05 2007-10-16 Texas Instruments Incorporated JTAG circuit transferring data between devices on TMS terminals
JP4542910B2 (ja) * 2005-01-07 2010-09-15 Ｏｋｉセミコンダクタ株式会社 テストシステム
GB0526448D0 (en) * 2005-12-23 2006-02-08 Advanced Risc Mach Ltd Diagnostic mode switching
US7620864B2 (en) * 2006-10-26 2009-11-17 International Business Machines Corporation Method and apparatus for controlling access to and/or exit from a portion of scan chain
JP5022110B2 (ja) 2007-06-05 2012-09-12 ルネサスエレクトロニクス株式会社 半導体集積回路
US8829940B2 (en) * 2008-09-26 2014-09-09 Nxp, B.V. Method for testing a partially assembled multi-die device, integrated circuit die and multi-die device
CN101515019B (zh) * 2009-03-17 2012-05-09 Ut斯达康通讯有限公司 基于可编程器件的动态边界扫描链路测试方法
US8065578B2 (en) * 2009-09-14 2011-11-22 Texas Instruments Incorporated Inverted TCK access port selector selecting one of plural TAPs
FR2966263B1 (fr) * 2010-10-18 2013-04-05 Continental Automotive France Procede de controle d'un circuit integre, circuit integre et calculateur comportant un circuit integre
US8924802B2 (en) * 2011-08-17 2014-12-30 Texas Instruments Incorporated IC TAP with dual port router and additional capture input
US8639981B2 (en) * 2011-08-29 2014-01-28 Apple Inc. Flexible SoC design verification environment
US8756467B2 (en) 2011-11-30 2014-06-17 Freescale Semiconductor, Inc. Methods and apparatus for testing multiple-IC devices
US9053799B2 (en) * 2013-02-07 2015-06-09 Texas Instruments Incorporated Optimizing fuseROM usage for memory repair

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI225199B (en) * 2002-07-03 2004-12-11 Sun Microsystems Inc Hierarchical test methodology for multi-core chips
TW200632347A (en) * 2004-11-22 2006-09-16 Freescale Semiconductor Inc Integrated circuit and a method for testing a multi-tap integrated circuit
US8754668B2 (en) * 2004-11-22 2014-06-17 Freescale Semiconductor, Inc. Integrated circuit and a method for testing a multi-tap integrated circuit
TWI431629B (zh) * 2009-06-30 2014-03-21 Nat Univ Tsing Hua 測試存取控制裝置及方法

Also Published As

Publication number Publication date
CN106610462A (zh) 2017-05-03
CN106610462B (zh) 2019-11-15
JP2017083421A (ja) 2017-05-18
US20170115343A1 (en) 2017-04-27
TW201715391A (zh) 2017-05-01
US9810739B2 (en) 2017-11-07
JP6297091B2 (ja) 2018-03-20

Similar Documents

Publication Publication Date Title
TWI608342B (zh) 電子系統、系統診斷電路與其操作方法
US6854029B2 (en) DSP bus monitoring apparatus and method
JP5373403B2 (ja) データ処理システムを試験するための方法および装置
US6070252A (en) Method and apparatus for interactive built-in-self-testing with user-programmable test patterns
US20030163773A1 (en) Multi-core controller
JP6233948B2 (ja) 集積回路およびその動作方法
US8756467B2 (en) Methods and apparatus for testing multiple-IC devices
JP4426655B2 (ja) トリガシーケンシングコントローラ
CN105842615A (zh) 可于异常状态下进行调试的系统芯片及其调试方法
KR20050078704A (ko) 스캔 베이스 ａｔｐｇ 테스트회로, 테스트방법 및 스캔체인 재배열방법
US7650542B2 (en) Method and system of using a single EJTAG interface for multiple tap controllers
CN115562930A (zh) 用于测试多核芯片的方法及装置、电子设备、存储介质
EP0849678B1 (en) A system and method for testing electronic devices
US20100019794A1 (en) Integrated circuit and a method for testing a multi-tap integrated circuit
CN1230885C (zh) 一种边界扫描芯片容错测试方法及系统
US10156606B2 (en) Multi-chassis test device and test signal transmission apparatus of the same
JP4491174B2 (ja) アクセス制御装置及び試験方法
US7930606B2 (en) Selectively debugging processor cores through instruction codes
EP1831789A2 (en) A testable multiprocessor system and a method for testing a processor system
KR100707297B1 (ko) 시스템 버스를 이용한 제이티에이지 테스트 장치
JP2013242746A (ja) 故障検出システムと方法並びに半導体装置
US20070032999A1 (en) System and method for emulating hardware failures and method of testing system software incorporating the same
US20130238948A1 (en) Semiconductor integrated circuit
Zadegan et al. Reusing IEEE 1687-compatible instruments and sub-networks over a system bus
Huhn et al. Integrated Circuits