CN101515019B - 基于可编程器件的动态边界扫描链路测试方法 - Google Patents

基于可编程器件的动态边界扫描链路测试方法 Download PDF

Info

Publication number
CN101515019B
CN101515019B CN2009100476708A CN200910047670A CN101515019B CN 101515019 B CN101515019 B CN 101515019B CN 2009100476708 A CN2009100476708 A CN 2009100476708A CN 200910047670 A CN200910047670 A CN 200910047670A CN 101515019 B CN101515019 B CN 101515019B
Authority
CN
China
Prior art keywords
register
test
link
programming device
dscl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009100476708A
Other languages
English (en)
Other versions
CN101515019A (zh
Inventor
王庆翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
UTStarcom Telecom Co Ltd
Original Assignee
UTStarcom Telecom Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by UTStarcom Telecom Co Ltd filed Critical UTStarcom Telecom Co Ltd
Priority to CN2009100476708A priority Critical patent/CN101515019B/zh
Publication of CN101515019A publication Critical patent/CN101515019A/zh
Application granted granted Critical
Publication of CN101515019B publication Critical patent/CN101515019B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提出一种基于PLD、FPGA器件的动态边界扫描链路的测试方法，将动态边界扫描链路链接器(DSCL，Dynamic Scan Chain Linker)采用HDL RIL代码例化到一个可编程器件之内，实现边界扫描测试时多 个扫描链路的动态加载和卸载，从而灵活的对边界扫描电路进行测试，所述DSCL含有一个IEEE1149.1 TAP状态机，一个指令寄存器，一个标识符寄存器，一个链路控制寄存器，一个RTI同步寄存器，一个旁路寄存器和一个链路链接器，使测试机可以透过测试访问端口TAP实现对链路控制寄存器的控制，而链路链接器会依据链路控制寄存器的值来对挂接在供链接的扫描端口LSP上的扫描链路实施链接。

Description

基于可编程器件的动态边界扫描链路测试方法
技术领域
本发明涉及电子电路测试领域，尤其涉及印制电路组装板的边界扫描测试的领域。
背景技术
随着半导体工业的发展，组装板上信号链路的速度、IO密度越来越高，而来自消费市场的驱动力使得组装板的面积、面市时间的压力也越来越大，这使得传统的结构化测试方法愈来愈无法满足组装板业的需求。作为新一代的测试架构边界扫描链路测试，日益引起业界的关注，这种测试架构在硅片内部提供了一系列的寄存器的控制器，以实现结构化测试所需的，对组装板上电气网络进行控制与可视性。如今，大多数的大规模的集成电路在硅片内部集成了与IEEE1149.1标准相兼容的边界扫描电路。而且，与之相对应的测试工具，也得到了工业界的良好支持。为此，无数的系统供应商，从PC到大型的电信系统，直至航空，航天，都要求在系统设计时，充分利用边界扫描测试架构所带来的便利，来提高系统的可测试性，从而提高产品质量，降低系统成本，增强市场竞争力。
边界扫描测试要求印制板上所有与IEEE1149.1相容的器件在电路中构成一个边界扫描链路。这样可以避免了多时钟域，从而无需面对各个扫描链路同步这类棘手的问题，并且只需提供一个测试头，从而减小了元器件成本及印制板板面开销。
最终的边界扫描测试应用可以用一台廉价的PC经由并口来执行而不需要昂贵的、专门的测试控制器，从而减小了测试成本。
由于边界扫描测试架构的广泛适用性，工业界很快的发现这一架构在嵌入式系统的调试、在系统配置方面的潜力，促使这一架构变得更加流行。但是由于被赋予了额外的功能而影响了互操作性，因为这些专门的工具都不允许自己的器件和第三方的边界扫描器件处于同一个扫描链路之中。
此外，边界扫描测试工具也从简单互连测试，以及对由边界扫描的输入输出所包围的简单组合逻辑的测试，发展到对存储器乃至对非易失性的存储器如闪存的在系统配置。这样的测试应用需要大量的测试向量，对板上的边界扫描链路作适当的分割，将没有参与测试的边界扫描链路从整个扫描链路中移除，会带来效率上的巨大提升。
针对这种需求，现有的技术是采用半导体厂商开发出一系列的边界扫描链路管理的器件，如TI SN74LVT8986，国家半导体STA112等。但是使用这些器件来管理板上边界扫描链路的同时，无疑会增加元器件、印制板的成本。
近年来，随着PLD(Programmable Logic Device)可编程逻辑器件、FPGA(Field Programmable Gate Array)可编程逻辑门阵列技术的发展，越来越多的PLD、FPGA被用于电路设计之中，而且我们也发现，PLD/FPGA的内部及外部输入输出(IO)的资源并不是被100％的用尽的，在一些产品线上，平均有30％的内部资源、12％IO的资源闲置不用。
本发明的目的在于利用PLD、FPGA的可编程性，针对边界扫描测试链路管理的需求，提出一种基于PLD、FPGA器件的一种动态的、边界扫描链路的管理方案。
发明内容
本发明的目的在于利用PLD、FPGA的可编程性，针对边界扫描测试链路管理的需求，提出一种基于PLD、FPGA器件的动态的边界扫描链路的测试方案，可以动态地加载或卸载待测试的多个边界扫描链路。
本发明是一种基于可编程器件的动态边界扫描链路测试方法，测试系统包括测试机，至少一个可编程器件，以及待测试的边界扫描链路，所述动态边界扫描链路测试方法包括如下步骤：
步骤1、将扫描链路链接器DSCL例化到可编程器件之内；
步骤2、动态地链接所需要测试的边界扫描链路；
步骤3、进行测试。
所述的边界扫描链路链接器包括一个IEEE1149.1测试访问端口TAP状态机，一个指令寄存器，一个标识符寄存器，一个链路控制寄存器，一个RTI同步寄存器，一个旁路寄存器和一个链路链接器，一组测试访问端口TAP和N组供链接扫描端口LSP。
所谓的例化，是指将采用HDL RIL代码描述所述扫描链路链接器(DSCL)经过逻辑综合(synthesis)、布局布线(place & route)转换成目标PLD/FPGA技术库逻辑单元和连接，并最终生成编程文件上传到所述的可编程器件之内。可编程器件可以是专门用来做测试工具的专用器件，特殊地所述的可编程器件是所述待测试的边界扫描链路所在的电路组装板上有多余资源的可编程器件。
所述的链路控制寄存器为2N bit寄存器，通过扩展寄存器的位数能支持更多的待测边界扫描链路，所述的N为正整数。
本发明运用IEEE1149.1协议实现对链路控制寄存器的控制，而链路链接器会依据链路控制寄存器的值来对下游的扫描链路实施链接，其中所述的动态地链接所需测试的边界扫描链路的过程如下：
步骤a：测试机使用异步复位机制或使用同步复位机制，使边界扫描链路DSCL TAP状态机进入测试逻辑重设置状态(Test-Logic-Reset)，此时DSCL的同步机制使的所有挂接在LSP上待测扫描链路进入测试逻辑重设置状态(Test-Logic-Reset)，与此同时链路控制寄存器清零，即所有的LSP将被卸载；
步骤b：测试机控制所述的TAP状态机至SCAN-IR，设置所述指令寄存器的值为SCANSEL；
步骤c：测试机控制所述TAP状态机至SCAN-DR，由于在步骤2已设置所述指令寄存的值为SCANSEL，根据测试需求，设置所述的链路控制寄存器；
步骤d：当所述TAP状态机状态流转为UPDATE-DR后，所述的链路控制寄存器生效，DSCL TAP状态和LSP TAP状态机开始同步，链路的拓扑也随之发生改变，LSP端口对应的待测试边界扫描链路被选中。
所述的链路控制寄存器每2个bit为一组，对应一个LSP端口，其中一个bit为EN位，另外一个bit为TMS位，所述的EN值表示其对应的LSP端口是否被选中，所述的TMS位和RTI同步寄存器一起决定对应的LSP端口未被加载时其TMS(LSPTMS)的状态。
如果在测试中，需要加载或卸载待测试的边界扫描链路，测试机只需要执行上述步骤b-d改变链路控制寄存器的值从而实现加载或卸载。
通过将M个边界扫描链路链接器DSCL级联的方式，可以支持M*N的待测试边界扫描链路。
本发明有利于降低印制电路板版面开销和成本，由于该实现是RTLHDL代码来表示的，它可以被植入设计中任意架构的PLD/FPGA器件之内，无需专门的半导体器件。
同时很容易的在PLD内实现一个透明穿透模式，使用户可以透明地访问下游链路，用户在使用专用的调试器时不需要再加装一个接头。
附图说明
图1是测试系统框图；
图2是DSCL设计框图；
图3是IEEE1149.1状态机流转图；
图4是DSCL级联的测试框图。
具体实施方式
本发明提出一种基于PLD、FPGA器件的一种动态的、边界扫描链路的测试方法，设计了一种动态的边界扫描链路链接器(DSCL，DynamicScan Chain Linker)，采用HDL RIL代码将DSCL例化到一个PLD或FPGA可编程器件内，特殊地可以直接例化到所要测试的组装板上的一个内部与IO资源有富余的可编程器件之内，实现边界扫描测试时多个边界扫描链路的动态加载和卸载，从而灵活的对边界扫描电路进行测试。所谓的例化，是指将采用HDL RIL代码描述所述扫描链路链接器(DSCL)经过逻辑综合(synthesis)、布局布线(place & route)转换成目标PLD/FPGA技术库逻辑单元和连接，并最终生成编程文件上传到所述的可编程器件之内。
如图1所示，边界扫描链路测试系统包括一个边界扫描测试机，简称测试机，一个DSCL边界扫描链路链接器，和待测试的边界扫描链路，所述的待测试的边界扫描链路位于待测的电路组装板上。
如图2所示，是一个DSCL的设计框图，含有一个IEEE1149.1 TAP状态机、一个8bit的指令寄存器，一个4bit的标识符寄存器，一个8bit的链路控制寄存器、一个4bit的RTI(Run_Test_Idle)同步寄存器、一个1bit旁路寄存器和一个链路链接器，以及一组测试访问端口TAP和N组供链接扫描端口LSP。
本发明遵循IEEE1149.1协议，使测试机可以透过测试访问端口TAP(Test Access Port)(图2中TCK、TRST#、TMS、TDI、TDO)实现对链路控制寄存器的控制，而链路链接器会依据链路控制寄存器的值来对挂接在供链接的扫描端口LSP(Linkable Scan Port)上的(图2中的LSPTCK、LSPTRST、LSPTMS、LSPTDI、LSPTDO)的边界扫描链路实施链接。这样就可以实现边界扫描测试时多个边界扫描链路的动态加载和卸载。
所述TAP状态机是一个遵循IEEE1149.1标准的16种状态的状态机，为简化状态译码及提升性能，该状态采用One-Hot的编码方式，用一个16bit的寄存器标识每个状态，其中每个bit对应一个状态，One-Hot是一种编码方式，只有一位为逻辑“1”其余为“0”，这种编码方式在状态机应用中便于解码，因为每个状态对应一个逻辑位。图3为IEEE1149.1状态机流转图，表述了TAP状态机中状态的变化过程。
表1为每个状态所对应的二进制编码。
  TAP State   State Code   TAP State   State Code
  Test_Logic_Reset   0000000000000001   Update_DR   0000000100000000
  Run_Test_Idle   0000000000000010   Select_IR_Scan   0000001000000000
  Select_DR_Scan   0000000000000100   Capture_IR   0000010000000000
  Capture_DR   0000000000001000   Shift_IR   0000100000000000
  Shift_DR   0000000000010000   Exit1_IR   0001000000000000
  Exit1_DR   0000000000100000   Pause_IR   0010000000000000
  Pause_DR   0000000001000000   Exit2_IR   0100000000000000
  Exit2_DR   0000000010000000   Update_IR   1000000000000000
表1 IEEE1149状态机及编码
8bit指令寄存器决定哪个寄存器被置于TDI和TDO之间等待被设置，DSCL支持下列4个指令，表2列出了每个指令的值及它们所对应的寄存器。
 指令   指令值   所对应的寄存器
 SCANIDB   11111100(FC)   标识符寄存器(idb_reg)
 READIDB   01111110(7D)   标识符寄存器(idb_reg)
 SCANSEL   01111110(7E)   链接控制寄存器(dscl_reg)
 BYPASS   其他组合   旁路寄存器
表2 DSCL所支持的指令
8bit链路控制寄存器的值将决定挂接在LSP端口上的扫描链路是否会被链路链接器链接到测试链路上，该寄存器被分为四组，每2bit为一组，对应4个LSP。如果所需要链接的LSP比较多，可以设置链路控制寄存器为16位，就可以对应8个LSP，依此类推，当然也可以通过级联的方法来支持更多的LSP。表3为链路控制寄存器的配置表，其中EN标识其所对应的LSP链路端口是否被链接到测试链路上，当EN值为1表示对应的LSP端口被选中；而TMS Bit和RTI同步寄存器将决定所对应的扫描链路端口未被选中时的状态。当TRST＝0或TAP状态机进入Test-Logic-Reset状态时，该寄存器将被清零。
表3链接控制寄存器的配置
  链接控制寄存器EN位  链路控制寄存器TMS位  RTI同步寄存器  TMS   LSPTMS
  1   X   X   1   1
  1   X   X   0   0
  0   1   1   X   0
  0   1   0   X   0
  0   0   1   X   0
  0   0   0   X   1
表4 LSPTMS取值的真值表
表4为LSPTMS取值的真值表，当EN值为1时表示其所对应的链路端口被选中，EN值为0表示其所对应的端口未被选中。配合真值表，可见，根据链路控制寄存器的TMS值以及RTI同步寄存器的值将决定LSPTMS的值。
4bit的RTI同步寄存器同链路控制寄存器一起决定LSP TMS的状态，使DSCL的TAP状态机和LSP扫描链路上边界扫描器件的TAP状态机在恰当的时刻同步。该RTI同步寄存器在测试逻辑复位时清零，而当链接控制寄存器被选中，且当状态机在进入EXIT1_DR时被赋予链路控制寄存器的中EN Bit的值。表5表示了链路控制寄存器和RTI同步寄存器之间的对应关系。
  链路控制寄存器  Bit 7   Bit 5   Bit 3   Bit 1
  RTI同步寄存器  Bit3   Bit2   Bit1   Bit0
表5链路控制寄存器和RTI同步寄存器之间的对应关系
边界扫描链路动态加载与卸载是通过IEEE1149.1协议对链路控制寄存器进行配置来完成的，表6是配置过程的SVF(Serial Vevtor Format)描述，具体的过程简释如下：
1.测试机使用异步复位机制(令TRST＝0)或使用同步复位机制(令TMS＝1，并注入5个连续的TCK)，使DSCL状态机进入测试逻辑重设置状态(Test-Logic-Reset)，此时DSCL的同步机制使的所有挂接在LSP上待测扫描链路进入测试逻辑重设置状态(Test-Logic-Reset)，与此同时链路控制寄存器清零，即所有的LSP将被卸载。
2.测试机控制DSCL TAP状态机至SCAN-IR，设置DSCL指令寄存的值为SCANSEL。
3.测试机控制DSCL TAP状态机至SCAN-DR，由于在步骤2已设置DSCL指令寄存的值为SCANSEL，根据测试需求，设置DSCL链路控制寄存器。
4.当TAP状态机状态流转为UPDATE-DR后，链路控制寄存器改变，DSCL TAP状态和LSP TAP状态机开始同步，链路的拓扑也随之发生改变，LSP端口对应的待测试边界扫描链路被选中。
DSCL支持飞行中(On-the-Fly)加载和卸载，测试机只需要执行上述步骤2-4改变链路控制寄存器的值从而实现加载或卸载，无需通过复位DSCL来实现。
此外，如果需要多于4个挂接点，可将多个DSCL级联，从而管理更多待测扫描链路，级联M个DSCL，将支持4M个边界扫描链路的测试，如图4所示。
  步骤   SVF语句  注释
  1   ENDIR idle；  IR-SCAN终了状态
  2   ENDDR idle；  DR-SCAN终了状态
  3   HDR 0；  DR-SCAN头部插入Bit
  4   HIR 0；  IR-SCAN头部插入Bit
  5   TDR 0；  DR-SCAN尾部插入Bit
  6   TIR 0；  IR-SCAN尾部插入Bit
  7   STATE RESET；  DSCL状态机复位
  8   SIR 8 TDI(7E)；  加载SCANSEL(7E)到指令寄存器
  9   SDR 8 TDI(NN)；  加载DSCL链路控制寄存器
表6 DSCL以SVF描述的配置过程
本发明提供了一个灵活的状态机同步机制，测试机在初次加载LSP时，无需令DSCL的TAP状态机回到Run-Test-Idle，即可实现状态机同步，这是因为当DSCL链路控制寄存器选中，DSCL TAP状态机在测试机的控制下沿SCAN-DR路径跳转进入EXIT1_DR时，将要被链接的LSP所对应的EN锁入RTI同步寄存器，根据代码中对LSPTMS的控制逻辑，将要被选中的LSP的TMS将变为逻辑0，LSP TAP将进入Run-Test-Idle，在此处等待DSCL TAP在UPDATE-DR后与之同步，这种机制兼容于传统的需回到Run-Test-Idle的模式。
本发明有利于降低印制电路板版面开销和成本，由于该实现是RTLHDL代码来表示的，它可以被植入设计中任意架构的PLD/FPGA器件之内，无需专门的半导体器件。
同时很容易的在PLD内实现一个透明穿透模式，使用户可以透明地访问下游链路，用户在使用专用的调试器时不需要再加装一个接头。

Claims (7)

1.一种基于可编程器件的动态边界扫描链路测试方法，测试系统包括测试机，至少一个可编程器件，以及待测试的边界扫描链路，其特征在于：所述动态边界扫描链路测试方法包括如下步骤：
步骤1、将边界扫描链路链接器DSCL例化到可编程器件之内；
步骤2、动态地链接所需要测试的边界扫描链路；
步骤3、进行测试
其中，所述的扫描链路链接器DSCL包括一个IEEE1149.1测试访问端口TAP状态机，一个指令寄存器，一个标识符寄存器，一个链路控制寄存器，一个RTI同步寄存器，一个旁路寄存器和一个链路链接器，一组测试访问端口TAP和N组供链接扫描端口LSP；
所述的动态地链接所需测试的边界扫描链路的过程如下：
步骤a：测试机使用异步复位机制或使用同步复位机制，使所述的TAP状态机进入测试逻辑重设置状态，此时DSCL的同步机制使得所有挂接在LSP上待测扫描链路进入测试逻辑重设置状态，与此同时链路控制寄存器清零，即所有的LSP将被卸载；
步骤b：测试机控制所述的TAP状态机至SCAN-IR，设置所述指令寄存器的值为SCANSEL；
步骤c：测试机控制所述TAP状态机至SCAN-DR，由于在步骤2已设置所述指令寄存的值为SCANSEL，根据测试需求，设置所述的链路控制寄存器；
步骤d：当所述TAP状态机状态流转为UPDATE-DR后，所述的链路控制寄存器生效，所述TAP状态机和LSP端口所链接的边界扫描链路的TAP状态机开始同步，链路的拓扑也随之发生改变。
2.根据权利要求1所述的一种基于可编程器件的动态边界扫描链路测试方法，其特征在于：所述的例化，是指将采用HDL RIL代码描述所述扫描链路链接器DSCL经过逻辑综合、布局布线转换成目标可编程器件技术库逻辑单元和连接，并最终生成编程文件上传到所述的可编程器件之内。
3.根据权利要求1所述的一种基于可编程器件的动态边界扫描链路测试方法，其特征在于：所述的可编程器件是所述待测试的边界扫描链路所在的电路组装板上有多余资源的可编程器件。 
4.根据权利要求1所述的一种基于可编程器件的动态边界扫描链路测试方法，其特征在于：所述的链路控制寄存器为2N bit寄存器，通过扩展寄存器的位数能支持更多的待测边界扫描链路，所述的N为正整数。
5.根据权利要求1所述的一种基于可编程器件的动态边界扫描链路测试方法，其特征在于：所述的链路控制寄存器每2个bit为一组，对应一个LSP端口，其中一个bit为EN位，另外一个bit为TMS位，所述的EN值表示其对应的LSP端口是否被选中，所述的TMS位和所述的RTI同步寄存器一起决定对应的LSP端口未被加载时其TMS的状态。
6.根据权利要求1所述的一种基于可编程器件的动态边界扫描链路测试方法，其特征在于：如果在测试中，需要加载或卸载待测试的边界扫描链路，测试机只需要执行上述步骤b-d改变链路控制寄存器的值从而实现加载或卸载。
7.根据权利要求1所述的一种基于可编程器件的动态边界扫描链路测试方法，其特征在于：通过将M个边界扫描链路链接器DSCL级联的方式，可以支持M*N的待测试边界扫描链路。 
CN2009100476708A 2009-03-17 2009-03-17 基于可编程器件的动态边界扫描链路测试方法 Expired - Fee Related CN101515019B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100476708A CN101515019B (zh) 2009-03-17 2009-03-17 基于可编程器件的动态边界扫描链路测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100476708A CN101515019B (zh) 2009-03-17 2009-03-17 基于可编程器件的动态边界扫描链路测试方法

Publications (2)

Publication Number Publication Date
CN101515019A CN101515019A (zh) 2009-08-26
CN101515019B true CN101515019B (zh) 2012-05-09

Family

ID=41039554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100476708A Expired - Fee Related CN101515019B (zh) 2009-03-17 2009-03-17 基于可编程器件的动态边界扫描链路测试方法

Country Status (1)

Country Link
CN (1) CN101515019B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103729208A (zh) * 2013-12-03 2014-04-16 奥维通信股份有限公司 基于ARM-Linux平台底层驱动的FPGA配置方法与系统
CN103678068B (zh) * 2013-12-23 2016-09-28 大唐微电子技术有限公司 一种环形边界扫描装置及方法
US9810739B2 (en) * 2015-10-27 2017-11-07 Andes Technology Corporation Electronic system, system diagnostic circuit and operation method thereof
CN105510744B (zh) * 2015-12-18 2019-11-19 杭州士兰微电子股份有限公司 编程器测试装置及测试方法
CN105487035B (zh) * 2016-01-25 2018-02-16 深圳市紫光同创电子有限公司 Fpga边界扫描系统的验证方法及装置
CN106597250A (zh) * 2016-11-24 2017-04-26 深圳市紫光同创电子有限公司 一种可编程逻辑器件测试方法及设备
CN110873814A (zh) * 2018-08-30 2020-03-10 迈普通信技术股份有限公司 链路整合模组、实现边界扫描链整合测试的系统及方法
CN112098818B (zh) * 2020-11-02 2021-02-02 创意电子(南京)有限公司 一种基于标准边界扫描电路的sip器件测试系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1369714A (zh) * 2001-07-18 2002-09-18 中国人民解放军第二炮兵工程学院技术开发中心 大规模集成电路边界扫描测试系统
CN1975934A (zh) * 2005-01-28 2007-06-06 株式会社瑞萨科技 具有测试功能的半导体集成电路及制造方法
CN101179748A (zh) * 2007-12-06 2008-05-14 中兴通讯股份有限公司 一种atca体系中的配置和测试方法及系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1369714A (zh) * 2001-07-18 2002-09-18 中国人民解放军第二炮兵工程学院技术开发中心 大规模集成电路边界扫描测试系统
CN1975934A (zh) * 2005-01-28 2007-06-06 株式会社瑞萨科技 具有测试功能的半导体集成电路及制造方法
CN101179748A (zh) * 2007-12-06 2008-05-14 中兴通讯股份有限公司 一种atca体系中的配置和测试方法及系统

Also Published As

Publication number Publication date
CN101515019A (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
CN101515019B (zh) 基于可编程器件的动态边界扫描链路测试方法
KR102066661B1 (ko) 스캔-체인으로 연결된 플립-플롭들의 값들을 jtag 인터페이스를 이용하여 재구성할 수 있는 집적 회로, 이의 동작 방법, 및 상기 집적 회로를 포함하는 장치들
CN103149529B (zh) 多核处理器及其测试方法和装置
US20140101500A1 (en) Circuits and methods for functional testing of integrated circuit chips
CN102043124B (zh) 一种具有扫描链的集成电路
US20120159251A1 (en) Test Device and Method for the SoC Test Architecture
CN104865518A (zh) 一种sram型fpga的clb动态老炼配置方法
US11680985B2 (en) Falling clock edge JTAG bus routers
JP2010276479A (ja) 半導体集積回路、及びそのテスト方法
US8683280B2 (en) Test generator for low power built-in self-test
US6785854B1 (en) Test access port (TAP) controller system and method to debug internal intermediate scan test faults
KR20110127485A (ko) 컴프레션 모드 스캔 테스트를 위한 집적 회로
CN100468331C (zh) 在包括多个具有jtag能力的集成电路的系统中的代码下载
US7734974B2 (en) Serial scan chain control within an integrated circuit
US20060156106A1 (en) Test system
CN104903736B (zh) 用于动态分配扫描测试资源的电路和方法
KR102577213B1 (ko) 집적 회로에서의 동적 스캔 체인 재구성
US20030046625A1 (en) Method and apparatus for efficient control of multiple tap controllers
CN111709201B (zh) Fpga配置模块及其测试信号分组输出的实现方法、电路
US11320485B1 (en) Scan wrapper architecture for system-on-chip
US10054637B2 (en) Testing multi-core integrated circuit with parallel scan test data inputs and outputs
JP2005257366A (ja) 半導体回路装置及び半導体回路に関するスキャンテスト方法
CN102760497A (zh) 含有jtag接口的芯片
US8495436B1 (en) System and method for memory testing in electronic circuits
CN112272016A (zh) 混合信号集成电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20160317

CF01 Termination of patent right due to non-payment of annual fee