CN112098818B - 一种基于标准边界扫描电路的sip器件测试系统 - Google Patents

Abstract

本发明提供一种基于标准边界扫描电路的SIP器件，用于测试集成电路管芯，其特征在于，第二复用器连接第一测试访问端口控制器以及第一复用器，第三复用器连接第二复用器，第一数据寄存器连接第一测试访问端口控制器、第一测试数据输入以及第三复用器，第一指令寄存器连接第一测试数据输入、第一测试访问端口控制器、以及第二复用器，第一测试访问端口控制器用于响应第一指令寄存器，其中第一测试数据输入将多个第一指令值其中之一传送至第一指令寄存器，传送第一指令值至第一指令译码器，并对应第一数据寄存器，测试模式端口连接第一数据寄存器以及第一复用器，经由测试模式端口决定是否将第一数据寄存器接入旁路。

Description

一种基于标准边界扫描电路的SIP器件测试系统

技术领域

本发明涉及一种基于标准边界扫描电路的SIP器件测试系统。

本发明还涉及一种用于测试多个集成电路管芯的基于标准边界扫描电路的SIP器件测试系统。

本发明还涉及一种以测试模式端口决定是否旁路移位寄存器之基于标准边界扫描电路的SIP器件测试系统。

背景技术

随着电子电路技术的日新月异的更新，集成电路芯片越来越复杂，使用传统的万用表测试硬件电路越来越无法满足如今大规模集成电路故障芯片的测试需求。如何弥补传统测试的缺陷，为复杂的集成电路提供高效的测试方法已经成为当前电路测试领域的相关研究课题之一。扫描技术是实现数字系统可测试性的关键技术，它包括边界扫描、全扫描、部分扫描。边界扫描技术一开始是为了测试芯片之间的简单互连（即导线直接连接）。由于系统芯片(System In Package；SIP)的设计是基于IP核的设计，IP核之间的互连也可以采用边界扫描技术来实现。边界扫描测试技术在降低产品测试成本，提高产品质量和可靠性以及缩短产品上市时间等方面有显着的优点。所以，边界扫描技术一提出就受到电子行业的普遍关注和广为接受，目前已得到了很多应用。

基于边界扫描架构(IEEE-1149.1 Boundary Scan Architecture) 标准规定所规范的国际标准的JTAG(Joint Test Action Group，测试行动联合组织)测试技术，是由著名的国际测试行为组织所规定的一种全新的集成电路测试方法，JTAG是一种专门用于烧录或测试电路板的接口，JTAG接口技术是由IEEE-1149.1边界扫描架构(IEEE-1149.1 BoundaryScan Architecture) 标准规定所规范的一项技术，属于一种同步并列式的接口，而JTAG接口的特色是一个控制器可同时连接多个装置进行测试。JTAG的提出为复杂电路的测试定义了一个标准的接口。此外，日益提高的集成电路复杂度使该过程的测试部分在成本方面占据了主导地位。这是全球适用(即标准化)的集成电路测试方法兴起的原因之一，因为这些测试方法便利了向集成电路添加标准测试配置，从而降低测试成本。

CN201811564790公开了一种基于JTAG测试的SIP系统及其内部芯片测试方法。为此，用于实现针对SIP内完全封闭或半完全封闭芯片的有效功能测试，以针对SIP内其他待测芯片(服从JTAG协议的芯片或不服从JTAG协议的芯片)进行测试，若为服从JTAG协议的芯片，则通过边界扫描单元互联的方式将其插入到SIP的JTAG测试链路中；若为不服从JTAG协议的芯片或者逻辑簇，则将其与服从JTAG协议的芯片的边界扫描单元互连，通过SIP的JTAG测试链路进行测试数据传输。

CN201910859080公开了一种基于边界扫描电路的SIP器件可测试性方法。通过分析扫描测试结果数据判断封装器件中的故障，并定位故障原因和故障位置，从而方便封装系统中电路的调试的基于边界扫描电路的SIP器件可测试性改进方法。

请参考图1，图1为先前技术实施例之基于传统JTAG测试的SIP系统电路图。SIP系统包含第二复用器MUX2、第三复用器MUX3、第一测试访问端口控制器110、测试模式选择信号TMS、测试时钟信号TCK、第一测试数据输入TDI1以及第一测试数据输出TDO1、第一指令寄存器102、第一指令译码器104、第一数据寄存器120、第一旁路寄存器126以及第一标示寄存器128。第一测试数据输入TDI1将第一指令值I1传送至第一指令寄存器102，经过第一指令译码器104译码出第一旁路指令iB1或第一辨识指令iD1。第一旁路指令iB1对应至第一旁路寄存器126。第一辨识指令iD1对应至第一标示寄存器128。

传统之JTAG测试的SIP系统，针对每一管芯(Die)都作标准边界扫描架构(IEEE1149.1)，会发现每一管芯都有第一旁路寄存器126以及第一标示寄存器128，但将多个管芯组成一芯片(Chip)时，传统只是把第一测试数据输入TDI1连接第一测试数据输出TDO1，会造成SIP芯片包含2比特(bits)的第一旁路寄存器126，此旁路寄存器比特长度违反标准边界扫描架构之规定，即旁路寄存器只能有1比特寄存器之规定。另外，传统JTAG测试的SIP系统第一标示寄存器128有64比特长度，若未修改，则违反标准边界扫描架构之规定，此乃传统之JTAG测试的SIP系统存在之技术问题。

有鉴于上述技术问题，本发明提出一种基于标准边界扫描电路的SIP器件测试系统，用于测试一集成电路管芯，经由该测试模式端口决定是否将数据寄存器以及该指令寄存器接入旁路，符合IEEE1149.1标准。

发明内容

本发明的目的旨在至少解决测试多个管芯时，寄存器数据长度不符合IEEE1149.1标准的技术缺陷。

为此，本发明的目的在于提出一种基于标准边界扫描电路的SIP器件测试系统可以用以解决传统测试多个管芯时无法符合IEEE1149.1标准的缺失。

为了实现上述目的，本发明提供一种基于标准边界扫描电路的SIP器件，用于测试一集成电路管芯，其特征在于，包含一测试模式选择信号、一测试时钟信号、一第一测试数据输入以及一第一测试数据输出；一第一测试访问端口控制器，连接该测试模式选择信号以及该测试时钟信号；一第一复用器，连接该第一测试数据输出；一第一正反器，连接该第一复用器；一第二复用器，连接该第一测试访问端口控制器、该第一复用器以及该第一正反器；一第一反向器，连接该第一正反器以及该第一测试访问端口控制器，该第一测试访问端口控制器传送该测试时钟信号至该第一反向器，该第一反向器传送该测试时钟信号至该第一正反器；一第三复用器，连接该第二复用器；一第一数据寄存器，连接该第一测试访问端口控制器、该第一测数据输入以及该第三复用器；一第一指令寄存器，连接该第一测试数据输入、该第一测试访问端口控制器以及该第二复用器，该第一测试访问端口控制器用于响应该第一指令寄存器，其中该第一测试数据输入将多个第一指令值其中之一传送至该第一指令寄存器；一第一指令译码器，连接该第一指令寄存器、该第三复用器以及该第一数据寄存器，该第一指令寄存器传送该第一指令值至该第一指令译码器，该第一指令值经该第一指令译码器译码并对应该第一数据寄存器；以及一测试模式端口，连接该第一数据寄存器以及该第一复用器；其中，经由该测试模式端口决定是否旁路该第一数据寄存器的旁路寄存器及标示寄存器。

进一步，该第一数据寄存器包含一第一旁路寄存器，连接第四复用器、该第一测试数据输入以及该第一测试访问端口控制器，该测试模式选择信号使该第一测试访问端口控制器处于传送指令状态，该第一指令值经该第一指令译码器译码一第一旁路指令，该第一旁路指令从而对应到该第一旁路寄存器，该测试模式选择信号使该第一测试访问端口控制器处于传送数据状态，使该第一测试数据输入经该第一旁路寄存器送一第一资料值到该第一测试数据输出；以及一第一标示寄存器，连接该该第一测试数据输入以及该第五复用器，该测试模式选择信号使该第一测试访问端口控制器于该传送指令状态，该第一指令值经该第一指令译码器译码一第一辨识指令，该第一辨识指令从而对应到该第一标示寄存器，该测试模式选择信号使该第一测试访问端口控制器于该传送数据状态，使该第一测试数据输入经该第一标示寄存器送一第二资料值到该第一测试数据输出；其中，该测试模式端口决定是否旁路该第一旁路寄存器以及该第一标示寄存器。

进一步，该第一数据寄存器还包含一第一系统逻辑；一第一边界扫描寄存器；该第四复用器，连接该第三复用器、该第一测试数据输入以及该测试模式端口；以及该第五复用器，连接该第三复用器、该第一测试数据输入、该测试模式端口、该第一边界扫描寄存器以及该第四复用器。

进一步，该第一复用器、该第二复用器、该第三复用器、该第四复用器、该第五复用器、该第一指令寄存器、该第一指令译码器以及该第一边界扫描寄存器符合IEEE1149.1标准；以及其中，该第一测试访问端口控制器用于控制该测试模式选择信号、该测试时钟信号以及该第一测试数据输入。

在另一实施例中，一种基于标准边界扫描电路的SIP器件测试系统，用于测试多个集成电路管芯，该多个集成电路管芯包含一第一集成电路管芯以及一第二集成电路管芯，该第一集成电路管芯包含一测试模式选择信号、一测试时钟信号、一第一测试数据输入、一第一测试数据输出、一第二测试数据输入以及一第二测试数据输出，该第一测试数据输出连接该第二测试数据输入；一第一测试访问端口控制器，连接该测试模式选择信号以及该测试时钟信号；一第一复用器，连接该第一测试数据输出；一第一正反器，连接该第一复用器；一第二复用器，连接该第一测试访问端口控制器、该第一复用器以及该第一正反器；一第一反向器，连接该第一正反器以及该第一测试访问端口控制器，该第一测试访问端口控制器传送该测试时钟信号至该第一反向器；一第三复用器，连接该第二复用器；一第一数据寄存器，连接该第一测试访问端口控制器、该第一测试数据输入以及该第三复用器；一第一指令寄存器，连接该第一测试数据输入、该第一测试访问端口控制器、以及该第二复用器，该第一测试访问端口控制器用于响应该第一指令寄存器，其中该第一测试数据输入将多个第一指令值其中之一传送至该第一指令寄存器；一第一指令译码器，连接该第一指令寄存器、该第三复用器以及该第一数据寄存器，该第一指令寄存器传送该第一指令值至该第一指令译码器，该第一指令值经该第一指令译码器译码并对应该第一数据寄存器；一测试模式端口，连接该第一数据寄存器以及该第一复用器；该第二集成电路管芯包含:一第二测试访问端口控制器，连接该测试模式选择信号以及该测试时钟信号；

一第六复用器，连接该第二测试数据输出；一第二正反器，连接该第六复用器；一第七复用器，连接该第二测试访问端口控制器以及该第二正反器；一第二反向器，连接该第二正反器以及该第二测试访问端口控制器，该第二测试访问端口控制器传送该测试时钟信号至该第二反向器，该第二反向器传送该测试时钟信号至该第二正反器；一第八复用器，连接该第七复用器；一第二数据寄存器，连接该第二测试访问端口控制器、该第二测试数据输入以及该第八复用器；一第二指令寄存器，连接该第二测试数据输入、该第二测试访问端口控制器以及该第七复用器，该第二测试访问端口控制器用于响应该第二指令寄存器，其中该第二测试数据输入将多个第二指令值其中之一传送至该第二指令寄存器；一第二指令译码器，连接该第二指令寄存器以及该第二数据寄存器，该第二指令寄存器传送该第二指令值至该第二指令译码器，该第二指令值经该第二指令译码器译码并对应该第二数据寄存器；以及该测试模式端口，连接第二数据寄存器以及该第六复用器；其中，经由该测试模式端口决定是否旁路该第一集成电路管芯之该第一数据寄存器，或是否旁路该第二集成电路管芯之该第二数据寄存器。

进一步，该第一数据寄存器包含一第一旁路寄存器，连接第四复用器、该第一测试数据输入以及该第一测试访问端口控制器，该测试模式选择信号使该第一测试访问端口控制器处于传送指令状态，该第一指令值经该第一指令译码器译码一第一旁路指令，该第一旁路指令从而对应到该第一旁路寄存器，该测试模式选择信号使该第一测试访问端口控制器处于传送数据状态，使该第一测试数据输入经该第一旁路寄存器送一第一资料值到该第一测试数据输出；以及一第一标示寄存器，连接第一测试数据输入以及第五复用器，该测试模式选择信号使该第一测试访问端口控制器于该传送指令状态，该第一指令值经该第一指令译码器译码一第一辨识指令，该第一辨识指令从而对应到该第一标示寄存器，该测试模式选择信号使该第一测试访问端口控制器于该传送数据状态，使该第一测试数据输入经该第一标示寄存器送一第二资料值到该第一测试数据输出。

进一步，该第二数据寄存器包含一第二旁路寄存器，连接该第九复用器、该第二测试数据输入以及该第二测试访问端口控制器，该测试模式选择信号使该第二测试访问端口控制器处于传送指令状态，该第二指令值经该第二指令译码器译码一第二旁路指令，该第二旁路指令从而对应到该第二旁路寄存器，该测试模式选择信号使该第二测试访问端口控制器处于传送数据状态，使该第二测试数据输入经该第二旁路寄存器送一第三资料值到该第二测试数据输出；以及一第二标示寄存器，连接该第二测试数据输入以及该第十复用器，该测试模式选择信号使该第二测试访问端口控制器于该传送指令状态，该第二指令值经该第二指令译码器译码一第二辨识指令，该第二辨识指令从而对应到该第二标示寄存器，该测试模式选择信号使该第二测试访问端口控制器于该传送数据状态，使该第二测试数据输入经该第二标示寄存器送一第四资料值到该第二测试数据输出；其中，该测试模式端口决定是否旁路该第一旁路寄存器以及该第一标示寄存器，或决定是否旁路该第二旁路寄存器以及该第二标示寄存器。

进一步，该第一数据寄存器还包含一第一系统逻辑；一第一边界扫描寄存器；该第四复用器，连接该第三复用器、该第一测试数据输入以及该测试模式端口；该第五复用器，连接该第三复用器、该第一测试数据输入、该测试模式端口、该第一边界扫描寄存器以及该第四复用器。

进一步，该第二数据寄存器还包含一第二系统逻辑；一第二边界扫描寄存器；一第九复用器，连接该第八复用器、该第二测试数据输入以及该测试模式端口；以及，一第十复用器，连接该第八复用器、该第二测试数据输入、该测试模式端口、该第二边界扫描寄存器以及该第九复用器。

进一步，该第一复用器、该第二复用器、该第三复用器、该第四复用器、该第五复用器、该第一指令寄存器、该第一指令译码器、该第一边界扫描寄存器、该第六复用器、该第七复用器、该第八复用器、该第九复用器、该第十复用器、该第二指令寄存器、该第二指令译码器以及该第二边界扫描寄存器符合IEEE1149.1标准；以及，该第一测试访问端口控制器用于控制该测试模式选择信号、该测试时钟信号、以及该第一测试数据输入，或该第二测试访问端口控制器用于控制该测试模式选择信号、该测试时钟信号以及该第二测试数据输入。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1为先前技术实施例之基于传统JTAG测试的SIP系统电路图；

图2为依照本发明的一实施方式的一种基于标准边界扫描电路的SIP器件测试系统；

图3为依照本发明的又一实施方式的一种基于标准边界扫描电路的测试模组。

符号说明

1-测试模组；

10-第一集成电路管芯；

100-SIP器件测试系统；

102-第一指令寄存器；

104-第一指令译码器；

110-第一测试访问端口控制器；

112-第一正反器；

114-第一反向器；

120-第一数据寄存器；

122-第一系统逻辑；

124-第一边界扫描寄存器；

126-第一旁路寄存器；

128-第一标示寄存器；

20-第二集成电路管芯；

202-第二指令寄存器；

204-第二指令译码器；

210-第二测试访问端口控制器；

212-第二正反器；

214-第二反向器；

220-第二数据寄存器；

222-第二系统逻辑；

224-第二边界扫描寄存器；

226-第二旁路寄存器；

228-第二标示寄存器；

D1-第一资料值；

D2-第二资料值；

D3-第三资料值；

D4-第四资料值；

MUX1-第一复用器；

MUX2-第二复用器；

MUX3-第三复用器；

MUX4-第四复用器；

MUX5-第五复用器；

MUX6-第六复用器；

MUX7-第七复用器；

MUX8-第八复用器；

MUX9-第九复用器；

MUX10-第十复用器；

iB1-第一旁路指令；

iB2-第二旁路指令；

iD1-第一辨识指令；

iD2-第二辨识指令；

I1-第一指令值；

I2-第二指令值；

M-测试模式端口；

TMS-测试模式选择信号；

TCK-测试时钟信号；

TDI1-第一测试数据输入；

TDO1-第一测试数据输出；

TDI2-第二测试数据输入；

TDO2-第二测试数据输出。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的组件或具有相同或类似功能的组件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

在本说明书的描述中，参考术语「一个实施例」、「一些实施例」、 「示例」、「具体示例」、或「一些示例」等的描述意指结合所述的实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

请参考图2，为依照本发明的一实施方式的一种基于标准边界扫描电路的SIP器件测试系统。于图2中，基于标准边界扫描电路的SIP器件测试系统100，用于测试一集成电路管芯，其包含测试模式选择信号TMS、测试时钟信号TCK、第一测试数据输入TDI1以及第一测试数据输出TDO1。上述信号均为单向传输，透过上述信号构成测试访问端口(Test AccessPort, TAP) 。

第一测试访问端口控制器110，连接测试模式选择信号TMS以及测试时钟信号TCK。第一测试访问端口控制器110用于控制测试模式选择信号TMS、测试时钟信号TCK以及第一测试数据输入TDI1。测试模式选择信号TMS用于选择工作模式，其中测试模式选择信号TMS用于选择工作模式从而控制内部16个状态的状态机跳转。

第一复用器MUX1连接第一测试数据输出TDO1。第一正反器112连接第一复用器MUX1。第二复用器MUX2，连接第一测试访问端口控制器110、第一复用器MUX1以及第一正反器112。第一反向器114连接第一正反器112以及第一测试访问端口控制器110。第一测试访问端口控制器110传送测试时钟信号TCK至第一反向器114，该第一反向器114传送该测试时钟信号TCK至该第一正反器112。第三复用器MUX3连接该第二复用器MUX2。第一数据寄存器120连接第一测试数据输入TDI1、第一指令译码器104、第一测试访问端口控制器110以及第三复用器MUX3。

第一指令寄存器102连接第一测试数据输入TDI1、第一测试访问端口控制器110以及第二复用器MUX2。第一测试访问端口控制器110用于响应第一指令寄存器102。第一指令寄存器102用来储存执行的指令，寄存器长度取决于待测装置的指令数目。

第一指令译码器104连接第一指令寄存器102、第三复用器MUX3以及第一数据寄存器120。第一指令寄存器102并连于第一数据寄存器120。当测试时钟信号TCK出现一个脉冲信号时第一指令寄存器102以及第一数据寄存器120内数据就会移动1个比特。第一测试数据输入TDI1将多个第一指令值I1其中之一，传送至第一指令寄存器102。第一指令寄存器102传送第一指令值I1，至该第一指令译码器104。第一指令值I1经第一指令译码器104译码并对应第一数据寄存器120。

测试模式端口M连接第一数据寄存器120以及第一复用器MUX1。经由测试模式端口M决定是否将第一数据寄存器120接入旁路。

第一数据寄存器120包含:第四复用器MUX4、第五复用器MUX5、第一系统逻辑122、第一边界扫描寄存器124、第一旁路寄存器126、第一标示寄存器128。

第一旁路寄存器126连接第四复用器MUX4、第一测试数据输入TDI1以及第一测试访问端口控制器110。第四复用器MUX4连接第三复用器MUX3、第一测试数据输入TDI1以及测试模式端口M。第五复用器MUX5，连接第三复用器MUX3、第一测试数据输入TDI1、测试模式端口M、第一边界扫描寄存器124。第一旁路寄存器126仅只有一个比特的长度，其用作串行数据传送最快的旁路。

测试模式选择信号TMS使第一测试访问端口控制器110处于传送指令状态(shift-IR state)，第一指令值I1经第一指令译码器104译码一第一旁路指令iB1，第一旁路指令iB1从而对应到第一旁路寄存器126。测试模式选择信号TMS使第一测试访问端口控制器110于传送数据状态(shift-DR state)，使第一测试数据输入TDI1经第一旁路寄存器126送第一资料值D1到第一测试数据输出TDO1。

第一标示寄存器128连接第一测试数据输入TDI1以及第五复用器MUX5。第一标示寄存器128长度为32比特，内容包含辨识比特、装置码以及版本编号，藉此，第一测试访问端口控制器110才能分辨待测装置之类型。测试模式选择信号TMS使第一测试访问端口控制器110于传送指令状态(shift-IR state)，第一指令值I1经第一指令译码器104译码一第一辨识指令iD1，第一辨识指令iD1从而对应到第一标示寄存器128。

测试模式选择信号TMS使第一测试访问端口控制器110 于传送数据状态(shift-DR state)，使第一测试数据输入TDI1经第一标示寄存器128送一第二资料值D2到第一测试数据输出TDO1。测试模式端口M决定是否将第一旁路寄存器126以及第一标示寄存器128接入旁路。当测试模式端口M决定不旁路第一旁路寄存器126以及第一标示寄存器128，即表示测试模式端口M决定保留第一旁路寄存器126以及第一标示寄存器128，当作SIP管芯的IEEE1149.1。当测试模式端口M决定旁路第一旁路寄存器126以及第一标示寄存器128，即表示测试模式端口M决定不保留第一旁路寄存器126以及第一标示寄存器128。

需说明的是，本实施例中所述之第一复用器MUX1、第二复用器MUX2、第三复用器MUX3、第四复用器MUX4、第五复用器MUX5、第一指令寄存器102、第一指令译码器104以及第一边界扫描寄存器124符合IEEE1149.1标准。

请参考图3，为依照本发明的又一实施方式的一种基于标准边界扫描电路的测试模组。于图3中，基于标准边界扫描电路的测试模组1，用于测试多个集成电路管芯。于本实施例中，多个集成电路管芯包含:第一集成电路管芯10以及第二集成电路管芯20。于此实施例，如图3所示，测试模式端口M[0:1]=10，即表示测试模式端口M选择保留第二集成电路管芯20。需说明的是，本实施例中以两个集成电路管芯作为示例，并非用以限制本发明集成电路管芯数量。第一集成电路管芯10包含:测试模式选择信号TMS、测试时钟信号TCK、第一测试数据输入TDI1、第一测试数据输出TDO1、第二测试数据输入TDI2以及第二测试数据输出TDO2。第一测试数据输出TDO1连接该第二测试数据输入TDI2。

第一测试访问端口控制器110连接该测试模式选择信号TMS以及该测试时钟信号TCK。第一复用器MUX1连接第一测试数据输出TDO1。第一正反器112连接第一复用器MUX1。第二复用器MUX2连接第一测试访问端口控制器110、第一复用器MUX1以及第一正反器112。第一反向器114连接第一正反器112以及第一测试访问端口控制器110。第一测试访问端口控制器110传送测试时钟信号TCK至第一反向器114。第三复用器MUX3连接第二复用器MUX2。第一数据寄存器120连接第一测试访问端口控制器110、第一测试数据输入TDI1以及第三复用器MUX3。第一指令寄存器102连接第一测试数据输入TDI1、第一测试访问端口控制器110以及第二复用器MUX2。第一测试访问端口控制器110用于响应该第一指令寄存器102。

第一测试数据输入TDI1将多个第一指令值I1其中之一传送至该第一指令寄存器102。第一指令译码器104连接第一指令寄存器102、第三复用器MUX3以及第一数据寄存器120。第一指令寄存器102传送第一指令值I1至第一指令译码器104。第一指令值I1经第一指令译码器104译码，并对应第一数据寄存器120。测试模式端口M连接第一数据寄存器120以及第一复用器MUX1。第二测试访问端口控制器210连接测试模式选择信号TMS以及测试时钟信号TCK。

第六复用器MUX6连接第二测试数据输出TDO2。第二正反器212连接第六复用器MUX6。第七复用器MUX7连接第二测试访问端口控制器210以及第二正反器212。第二反向器214连接第二正反器212以及第二测试访问端口控制器210。第二测试访问端口控制器210传送测试时钟信号TCK至第二反向器214，第二反向器214传送测试时钟信号TCK至第二正反器212。第八复用器MUX8连接第七复用器MUX7。

第二数据寄存器220连接第二测试访问端口控制器210、第二测试数据输入TDI2以及第八复用器MUX8。第二指令寄存器202连接第二测试数据输入TDI2、第二测试访问端口控制器210以及第七复用器MUX7。第二测试访问端口控制器210用于响应第二指令寄存器202。第二测试数据输入TDI2将多个第二指令值I2其中之一传送至第二指令寄存器202。第二指令译码器204连接第二指令寄存器202以及第二数据寄存器220，第二指令寄存器202传送第二指令值I2至第二指令译码器204，第二指令值I2经第二指令译码器204译码，并对应第二数据寄存器220。测试模式端口M连接第二数据寄存器220以及第六复用器MUX6。经由测试模式端口M决定是否将第一集成电路管芯10之第一数据寄存器120，或是否将第二集成电路管芯20之第二数据寄存器220接入旁路。

第一数据寄存器120包含:第一系统逻辑122、第一边界扫描寄存器124、第一旁路寄存器126以及第一标示寄存器128。第一旁路寄存器126连接第四复用器MUX4、第一测试数据输入TDI1以及第一测试访问端口控制器110。测试模式选择信号TMS使该第一测试访问端口控制器110处于传送指令状态(shift-IR state)，该第一指令值I1经第一指令译码器104译码第一旁路指令iB1，该第一旁路指令iB1从而对应到该第一旁路寄存器126。该测试模式选择信号TMS使该第一测试访问端口控制器110处于传送数据状态(shift-DR state)，使第一测试数据输入TDI1经第一旁路寄存器126送一第一资料值D1到第一测试数据输出TDO1。

第一标示寄存器128连接第一测试数据输入TDI1以及第五复用器MUX5。测试模式选择信号TMS使第一测试访问端口控制器110于传送指令状态(shift-IR state)，第一指令值I1经该第一指令译码器104译码一第一辨识指令iD1，该第一辨识指令iD1从而对应到该第一标示寄存器128，该测试模式选择信号TMS使该第一测试访问端口控制器110于该传送数据状态(shift-DR state)，使该第一测试数据输入TDI1经该第一标示寄存器128送一第二资料值D2到该第一测试数据输出TDO1。

第一数据寄存器120包含:第四复用器MUX4以及第五复用器MUX5。第四复用器MUX4连接第三复用器MUX3、第一测试数据输入TDI1以及测试模式端口M。第五复用器MUX5连接第三复用器MUX3、第一测试数据输入TDI1、测试模式端口M、第一边界扫描寄存器124。

该第二数据寄存器220包含:第二系统逻辑222、第二边界扫描寄存器224、第二旁路寄存器226、第二标示寄存器228、第九复用器MUX9以及第十复用器MUX10。第二系统逻辑222连接第二边界扫描寄存器224。

第二旁路寄存器226连接第九复用器MUX9、第二测试数据输入TDI2以及第二测试访问端口控制器210。测试模式选择信号TMS使第二测试访问端口控制器210处于传送指令状态(shift-IR state)，第二指令值I2经第二指令译码器204译码第二旁路指令iB2，第二旁路指令iB2从而对应到该第二旁路寄存器226。测试模式选择信号TMS使该第二测试访问端口控制器210处于传送数据状态(shift-DR state)，使第二测试数据输入TDI2经第二旁路寄存器226送第三资料值D3到第二测试数据输出TDO2。

第二标示寄存器228连接第二测试数据输入TDI2以及第十复用器MUX10。测试模式选择信号TMS使第二测试访问端口控制器210于传送指令状态(shift-IR state)，第二指令值I2经第二指令译码器204译码一第二辨识指令iD2，第二辨识指令iD2从而对应到第二标示寄存器228，测试模式选择信号TMS使第二测试访问端口控制器210于传送数据状态(shift-DR state)，使第二测试数据输入TDI2经该第二标示寄存器228送一第四资料值D4到第二测试数据输出TDO2。测试模式端口M决定是否将第一旁路寄存器126以及第一标示寄存器128旁路，或决定是否将第二旁路寄存器226以及第二标示寄存器228接入旁路。

于此实施例，如图3所示，测试模式端口M[0:1]=10，即表示测试模式端口M选择保留第二集成电路管芯20，即表示测试模式端口M决定保留第二旁路寄存器226以及第二标示寄存器228，当作SIP管芯的IEEE1149.1。

第九复用器MUX9连接第八复用器MUX8、第二测试数据输入TDI2以及测试模式端口M。

第十复用器MUX10连接第八复用器MUX8、第二测试数据输入TDI2、测试模式端口M、第二标示寄存器228以及第九复用器MUX9。需说明的是，本发明主要之结构为第十复用器MUX10连接第二标示寄存器228。

第一测试访问端口控制器110用于控制测试模式选择信号TMS、测试时钟信号TCK以及第一测试数据输入TDI1，或第二测试访问端口控制器210用于控制测试模式选择信号TMS、该测试时钟信号TCK以及第二测试数据输入TDI2。

此时第二集成电路管芯20之第一旁路指令iB1的长度为1比特(bit)，即符合IEEE1149.1标准。测试模式选择信号TMS使该第二测试访问端口控制器210处于传送数据状态(shift-DR state)，使第二测试数据输入TDI2经第二旁路寄存器226送第三资料值D3到第二测试数据输出TDO2。第二辨识指令iD2从而对应到第二标示寄存器228，此时对应到32比特(bit)长度，即符合IEEE1149.1标准。测试模式选择信号TMS使第二测试访问端口控制器210于传送数据状态(shift-DR state)，使第二测试数据输入TDI2经该第二标示寄存器228送一第四资料值D4到第二测试数据输出TDO2。

需说明的是，本实施例中所述之第一复用器MUX1、第二复用器MUX2、第三复用器MUX3、第四复用器MUX4、第五复用器MUX5、第一指令寄存器102、第一指令译码器104、第一边界扫描寄存器124、第六复用器MUX6、第七复用器MUX7、第八复用器MUX8、第九复用器MUX9、第十复用器MUX10、第二指令寄存器202、第二指令译码器204以及第二边界扫描寄存器224符合IEEE1149.1标准。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。本发明的范围由所附权利要求及其等同限定。

Claims (9)

1.一种基于标准边界扫描电路的SIP器件测试系统，用于测试一集成电路管芯，其特征在于，包含：

一测试模式选择信号、一测试时钟信号、一第一测试数据输入以及一第一测试数据输出；

一第一测试访问端口控制器，连接该测试模式选择信号以及该测试时钟信号；

一第一复用器，连接该第一测试数据输出；

一第一正反器，连接该第一复用器；

一第二复用器，连接该第一测试访问端口控制器、该第一复用器以及该第一正反器；

一第一反向器，连接该第一正反器以及该第一测试访问端口控制器，该第一测试访问端口控制器传送该测试时钟信号至该第一反向器，该第一反向器传送该测试时钟信号至该第一正反器；

一第三复用器，连接该第二复用器；

一第一数据寄存器，连接该第一测试访问端口控制器、该第一测试数据输入以及该第三复用器；

一第一指令寄存器，连接该第一测试数据输入、该第一测试访问端口控制器、以及该第二复用器，该第一测试访问端口控制器用于响应该第一指令寄存器，其中该第一测试数据输入将多个第一指令值其中之一传送至该第一指令寄存器；

一第一指令译码器，连接该第一指令寄存器、该第三复用器以及该第一数据寄存器，该第一指令寄存器传送该第一指令值至该第一指令译码器，该第一指令值经该第一指令译码器译码并对应该第一数据寄存器；以及

一测试模式端口，连接该第一数据寄存器以及该第一复用器；

其中，经由该测试模式端口决定是否将第一数据寄存器接入旁路；

其中，该第一数据寄存器包含:

一第一旁路寄存器，连接一第四复用器、该第一测试数据输入以及该第一测试访问端口控制器，该测试模式选择信号使该第一测试访问端口控制器处于一传送指令状态，该第一指令值经该第一指令译码器译码一第一旁路指令，该第一旁路指令从而对应到该第一旁路寄存器，该测试模式选择信号使该第一测试访问端口控制器处于一传送数据状态，使该第一测试数据输入经该第一旁路寄存器送一第一资料值到该第一测试数据输出；以及

一第一标示寄存器，连接该第一测试数据输入以及一第五复用器，该测试模式选择信号使该第一测试访问端口控制器于该传送指令状态，该第一指令值经该第一指令译码器译码一第一辨识指令，该第一辨识指令从而对应到该第一标示寄存器，该测试模式选择信号使该第一测试访问端口控制器于该传送数据状态，使该第一测试数据输入经该第一标示寄存器送一第二资料值到该第一测试数据输出；

其中，该测试模式端口决定是否旁路该第一旁路寄存器以及该第一标示寄存器。

2.如权利要求1所述的SIP器件测试系统，其特征在于，其中该第一数据寄存器还包含:

一第一系统逻辑；

一第一边界扫描寄存器；

该第四复用器，连接该第三复用器、该第一测试数据输入以及该测试模式端口；以及

该第五复用器，连接该第三复用器、该第一测试数据输入、该测试模式端口以及该第一边界扫描寄存器。

3.如前述权利要求2所述的SIP器件测试系统，其特征在于，其中该第一复用器、该第二复用器、该第三复用器、该第四复用器、该第五复用器、该第一指令寄存器、该第一指令译码器以及该第一边界扫描寄存器符合IEEE1149.1标准；以及

其中，该第一测试访问端口控制器用于控制该测试模式选择信号、该测试时钟信号以及该第一测试数据输入。

4.一种基于标准边界扫描电路的SIP器件测试系统，用于测试多个集成电路管芯，该多个集成电路管芯包含一第一集成电路管芯以及一第二集成电路管芯，该第一集成电路管芯包含:

一测试模式选择信号、一测试时钟信号、一第一测试数据输入、一第一测试数据输出、一第二测试数据输入以及一第二测试数据输出，该第一测试数据输出连接该第二测试数据输入；

一第一测试访问端口控制器，连接该测试模式选择信号以及该测试时钟信号；

一第一复用器，连接该第一测试数据输出；

一第一正反器，连接该第一复用器；

一第二复用器，连接该第一测试访问端口控制器、该第一复用器以及该第一正反器；

一第一反向器，连接该第一正反器以及该第一测试访问端口控制器，该第一测试访问端口控制器传送该测试时钟信号至该第一反向器；

一第三复用器，连接该第二复用器；

一第一数据寄存器，连接该第一测试访问端口控制器、该第一测试数据输入以及该第三复用器；

一第一指令寄存器，连接该第一测试数据输入、该第一测试访问端口控制器、以及该第二复用器，该第一测试访问端口控制器用于响应该第一指令寄存器，其中该第一测试数据输入将多个第一指令值其中之一传送至该第一指令寄存器；

一第一指令译码器，连接该第一指令寄存器、该第三复用器以及该第一数据寄存器，该第一指令寄存器传送该第一指令值至该第一指令译码器，该第一指令值经该第一指令译码器译码并对应该第一数据寄存器；

一测试模式端口，连接该第一数据寄存器以及该第一复用器；

该第二集成电路管芯包含:

一第二测试访问端口控制器，连接该测试模式选择信号以及该测试时钟信号；

一第六复用器，连接该第二测试数据输出；

一第二正反器，连接该第六复用器；

一第七复用器，连接该第二测试访问端口控制器以及该第二正反器；

一第二反向器，连接该第二正反器以及该第二测试访问端口控制器，该第二测试访问端口控制器传送该测试时钟信号至该第二反向器，该第二反向器传送该测试时钟信号至该第二正反器；

一第八复用器，连接该第七复用器；

一第二数据寄存器，连接该第二测试访问端口控制器、该第二测试数据输入以及该第八复用器；

一第二指令寄存器，连接该第二测试数据输入、该第二测试访问端口控制器、以及该第七复用器，该第二测试访问端口控制器用于响应该第二指令寄存器，其中该第二测试数据输入将多个第二指令值其中之一传送至该第二指令寄存器；

一第二指令译码器，连接该第二指令寄存器以及该第二数据寄存器，该第二指令寄存器传送该第二指令值至该第二指令译码器，该第二指令值经该第二指令译码器译码并对应该第二数据寄存器；以及

该测试模式端口，连接第二数据寄存器以及该第六复用器；

其中，经由该测试模式端口决定是否旁路该第一集成电路管芯之该第一数据寄存器以及该第一指令寄存器，或是否旁路该第二集成电路管芯之该第二数据寄存器以及该第二指令寄存器。

5.如权利要求4所述的SIP器件测试系统，其特征在于，其中该第一数据寄存器包含:

一第一旁路寄存器，连接一第四复用器、该第一测试数据输入以及该第一测试访问端口控制器，该测试模式选择信号使该第一测试访问端口控制器处于一传送指令状态，该第一指令值经该第一指令译码器译码一第一旁路指令，该第一旁路指令从而对应到该第一旁路寄存器，该测试模式选择信号使该第一测试访问端口控制器处于一传送数据状态，使该第一测试数据输入经该第一旁路寄存器送一第一资料值到该第一测试数据输出；以及

一第一标示寄存器，连接该第一测试数据输入以及一第五复用器，该测试模式选择信号使该第一测试访问端口控制器于该传送指令状态，该第一指令值经该第一指令译码器译码一第一辨识指令，该第一辨识指令从而对应到该第一标示寄存器，该测试模式选择信号使该第一测试访问端口控制器于该传送数据状态，使该第一测试数据输入经该第一标示寄存器送一第二资料值到该第一测试数据输出。

6.如权利要求5所述的SIP器件测试系统，其特征在于，其中该第二数据寄存器包含:

一第二旁路寄存器，连接一第九复用器、该第二测试数据输入以及该第二测试访问端口控制器，该测试模式选择信号使该第二测试访问端口控制器处于一传送指令状态，该第二指令值经该第二指令译码器译码一第二旁路指令，该第二旁路指令从而对应到该第二旁路寄存器，该测试模式选择信号使该第二测试访问端口控制器处于一传送数据状态，使该第二测试数据输入经该第二旁路寄存器送一第三资料值到该第二测试数据输出；以及

一第二标示寄存器，连接该第二测试数据输入以及一第十复用器，该测试模式选择信号使该第二测试访问端口控制器于该传送指令状态，该第二指令值经该第二指令译码器译码一第二辨识指令，该第二辨识指令从而对应到该第二标示寄存器，该测试模式选择信号使该第二测试访问端口控制器于该传送数据状态，使该第二测试数据输入经该第二标示寄存器送一第四资料值到该第二测试数据输出；

其中，该测试模式端口决定是否旁路该第一旁路寄存器以及该第一标示寄存器，或决定是否旁路该第二旁路寄存器以及该第二标示寄存器。

7.如权利要求6所述的SIP器件测试系统，其特征在于，其中该第一数据寄存器还包含:

一第一系统逻辑；

一第一边界扫描寄存器；

该第四复用器，连接该第三复用器、该第一测试数据输入以及该测试模式端口；以及

该第五复用器，连接该第三复用器、该第一测试数据输入、该测试模式端口以及该第一边界扫描寄存器。

8.如权利要求7所述的SIP器件测试系统，其特征在于，其中该第二数据寄存器还包含:

一第二系统逻辑；

一第二边界扫描寄存器；

该第九复用器，连接该第二测试数据输入以及该测试模式端口；以及

该第十复用器，连接该第八复用器、该第二测试数据输入、该测试模式端口以及该第二边界扫描寄存器。

9.如前述权利要求8所述的SIP器件测试系统，其特征在于，其中该第一复用器、该第二复用器、该第三复用器、该第四复用器、该第五复用器、该第一指令寄存器、该第一指令译码器、该第一边界扫描寄存器、该第六复用器、该第七复用器、该第八复用器、该第九复用器、该第十复用器、该第二指令寄存器、该第二指令译码器以及该第二边界扫描寄存器符合IEEE1149.1标准；以及

其中，该第一测试访问端口控制器用于控制该测试模式选择信号、该测试时钟信号以及该第一测试数据输入，或该第二测试访问端口控制器用于控制该测试模式选择信号、该测试时钟信号以及该第二测试数据输入。

Images