CN102043124B - 一种具有扫描链的集成电路 - Google Patents

一种具有扫描链的集成电路 Download PDF

Info

Publication number
CN102043124B
CN102043124B CN2009101107518A CN200910110751A CN102043124B CN 102043124 B CN102043124 B CN 102043124B CN 2009101107518 A CN2009101107518 A CN 2009101107518A CN 200910110751 A CN200910110751 A CN 200910110751A CN 102043124 B CN102043124 B CN 102043124B
Authority
CN
China
Prior art keywords
interface
scan
interface group
integrated circuit
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101107518A
Other languages
English (en)
Other versions
CN102043124A (zh
Inventor
谢武洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Actions Technology Co Ltd
Original Assignee
Actions Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actions Semiconductor Co Ltd filed Critical Actions Semiconductor Co Ltd
Priority to CN2009101107518A priority Critical patent/CN102043124B/zh
Priority to PCT/CN2010/076448 priority patent/WO2011044796A1/zh
Priority to EP10823027.7A priority patent/EP2428808B1/en
Publication of CN102043124A publication Critical patent/CN102043124A/zh
Priority to US13/359,015 priority patent/US8438439B2/en
Application granted granted Critical
Publication of CN102043124B publication Critical patent/CN102043124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3172—Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing

Abstract

本发明适用于集成电路领域，提供了一种具有扫描链的集成电路，该集成电路包括第一接口组、第二接口组和扫描数据选择器；第一接口组和第二接口组各自分别包括至少两个可封装为集成电路外部引脚的输入输出接口；第一接口组的各输入输出接口与扫描数据选择器的输入端一一对应连接，扫描数据选择器的输出端与扫描链的扫描数据输入端连接；扫描链的扫描数据输出端与第二接口组的各输入输出接口连接。本发明实施例可极大地增加扫描链的条数，减少单条扫描链的寄存器数目，从而极大地降低芯片的测试成本，提高芯片的测试效率。

Description

一种具有扫描链的集成电路
技术领域
本发明属于集成电路技术领域，尤其涉及一种具有扫描链的集成电路和芯片测试方法。
背景技术
对由大规模集成电路构成的芯片的数字逻辑部分进行测试的方式通常为扫描链测试。扫描链由扫描寄存器组成。非扫描寄存器的一般结构如图1A所示，在时钟(clk)的上升沿，寄存器的数据输出端(q)得到数据输入端(d)的值，并保持到下一时钟上升沿时，再更新为新的数据输入端(d)的值。扫描寄存器的一般结构如图1B所示，相对于非扫描寄存器，扫描寄存器在数据输入端增加了一个数据输入选择器，在非扫描使能(即scan_enable＝0)时，寄存器数据输入d′为d，在扫描使能(即scan_enable＝1)时，寄存器数据输入d′为扫描数据输入scan_in，在时钟(clk)的上升沿，寄存器的输出(q/scan_out)得到的值依扫描使能信号(scan_enable)的值不同可以得到d或scan_in的值。前一个扫描寄存器的数据输出端q/scan_out与后一个的扫描数据输入scan_in连接在一起，可以形成一个长的寄存器条，称为扫描链(scan chain)。如图1C所示，为没有插入扫描链的原始设计简图，如图1D所示，为插入扫描链后的全扫描设计简图。
在扫描链上的寄存器具有扫描可控制与扫描可观测的特性。通过控制连接每个扫描寄存器的时钟与扫描使能信号及第一个与芯片引脚相连的扫描输入信号(scan_in)，自动测试向量产生(Automatic Test Program Generation，ATPG)工具可以控制整条扫描链上的任意一个扫描寄存器的数据输出端的值，也可以根据最后一个与芯片引脚相连的扫描输出信号(scan_out)得到扫描链上任意一个扫描寄存器的数据输出端的值，这样，在扫描使能状态(即scan_enable＝0)时，对扫描寄存器置初值，切换到非扫描使能状态(即scan_enable＝0)，即正常的数字电路的功能电路本身时，让时钟(clk)活动一次，功能电路下的逻辑数据输入(d)被锁存到寄存器输出(q/scan_out)，再切换到扫描使能状态(scan_enable＝1)，把寄存器的值移位输出，与预先知道的应该得到的值对比，就知道电路本身有无生产过程中导致的制造缺陷。
通常情况下，对于一个集成电路，为了满足不同的市场需求，可能需要进行多种类型的封装，那么，为了确保所有的封装都可以进行扫描链测试，就需要找出每种封装类型下均会被封装为外部引脚的输入输出接口，即每种封装类型下被封装为外部引脚的输入输出接口的交集，用这些输入输出接口的交集对应的外部引脚作为扫描链的可用引脚，才可以确保在所有的封装类型下都可以进行扫描链测试。请参阅图2A、2B和2C，是同一芯片的三种不同封装类型，只有输入输出接口io1、io2、io6、io7会在三种封装下都被封装为外部引脚，此时，为了确保可以对每种封装的芯片都可以进行扫描链测试，一般仅将输入输出接口io1、io2、io6、io7封装后对应的外部引脚pin1、pin2、pin4.、pin5作为扫描链的可用引脚，其扫描链的结构如图2D所示。
这种方法对于功能重叠度高的封装来说是可行的，但是如果各种封装差异很大，每种封装类型下均被封装为外部引脚的输入输出接口的数目就会很少，相应的，可以插入的扫描链的条数也会变少，在设计较大的情况下，每条扫描链的寄存器个数会很多。由于单条扫描链的寄存器个数越多，测试时间越长，测试成本越大，所以这种方法会极大地增加测试成本和测试时间。
发明内容
本发明提供一种具有扫描链的集成电路的实施例，能够减少集成电路的测试时间、降低测试成本。
本发明实施例是这样实现的，一种具有扫描链的集成电路所述集成电路还包括第一接口组、第二接口组以及扫描数据选择器、时钟接口组和时钟信号选择器；
所述第一接口组和第二接口组各自分别包括至少两个可封装为集成电路外部引脚的输入输出接口；
所述第一接口组的各输入输出接口与所述扫描数据选择器的输入端一一对应连接，所述扫描数据选择器的输出端与所述扫描链的扫描数据输入端连接；
所述扫描链的扫描数据输出端与所述第二接口组的各输入输出接口连接；
所述扫描数据选择器用于根据输入到其控制端的封装类型指示信号，选择所述第一接口组中与该指示信号对应的输入输出接口上的数据进行输出；
所述时钟接口组包括至少两个可封装为集成电路外部引脚的输入输出接口：
所述时钟接口组的各输入输出接口与所述时钟信号选择器的输入端一一对应连接，所述时钟信号选择器的输出端与所述扫描链的扫描时钟输入端连接；
所述时钟信号选择器用于根据输入到其控制端的封装类型指示信号，选择所述时钟接口组中与该指示信号对应的输入输出接口上的时钟信号输出到所述扫描链的扫描时钟输入端；
其中，在集成电路的每种封装类型下，所述第一接口组中至少有一个输入输出接口被封装为外部引脚，所述第二接口组中至少有一个输入输出接口被封装为外部引脚。
本发明实施例的另一目的在于提供一种具有扫描链的集成电路，所述集成电路包括多个扫描链单元，每个扫描链单元包括第一接口组、第二接口组、扫描链以及扫描数据选择器、时钟接口组和时钟信号选择器；
所述第一接口组和第二接口组各自分别包括至少两个可封装为集成电路外部引脚的输入输出接口；
所述第一接口组的各输入输出接口与所述扫描数据选择器的输入端一一对应连接，所述扫描数据选择器的输出端与所述扫描链的扫描数据输入端连接；
所述扫描链的扫描数据输出端与所述第二接口组的各输入输出接口连接；
所述扫描数据选择器用于根据输入到其控制端的封装类型指示信号，选择所述第一接口组中与该指示信号对应的输入输出接口上的数据进行输出；
所述时钟接口组包括至少两个可封装为集成电路外部引脚的输入输出接口；
所述时钟接口组的各输入输出接口与所述时钟信号选择器的输入端一一对应连接，所述时钟信号选择器的输出端与所述扫描链的扫描时钟输入端连接；
所述时钟信号选择器用于根据输入到其控制端的封装类型指示信号，选择所述时钟接口组中与该指示信号对应的输入输出接口上的时钟信号输出到所述扫描链的扫描时钟输入端；
其中，在集成电路的每种封装类型下，所述第一接口组中至少有一个输入输出接口被封装为外部引脚，所述第二接口组中至少有一个输入输出接口被封装为外部引脚。
本发明实施例的另一目的在于提供一种具有扫描链的集成电路，所述集成电路还包括时钟接口组、时钟信号选择器；
所述时钟接口组包括至少两个可封装为集成电路外部引脚的输入输出接口；
所述时钟接口组的各输入输出接口与所述时钟信号选择器的输入端一一对应连接，所述时钟信号选择器的输出端与所述扫描链的扫描时钟输入端连接；
所述时钟信号选择器用于根据输入到其控制端的封装类型指示信号，选择所述时钟接口组中与该指示信号对应的输入输出接口上的时钟信号输出到所述扫描链的扫描时钟输入端；
其中，在集成电路的每种封装类型下，所述时钟接口组中至少有一个输入输出接口被封装为外部引脚。
本发明实施例的另一目的在于提供一种具有扫描链的集成电路，其特征在于，所述集成电路还包括使能接口组以及使能信号选择器；
所述使能接口组各自分别包括至少两个可封装为集成电路外部引脚的输入输出接口；
所述使能接口组的各输入输出接口与所述使能信号选择器的输入端一一对应连接，所述使能信号选择器的输出端与所述扫描链的扫描使能输入端连接；
所述使能信号选择器用于根据输入到其控制端的封装类型指示信号，选择将所述使能接口组中与该指示信号对应的输入输出接口上的使能信号输出到所述扫描链的扫描使能输入端；
其中，在集成电路的每种封装类型下，所述使能接口组中至少有一个输入输出接口被封装为外部引脚。
在本发明实施例中，扫描数据选择器根据输入到其控制端的封装类型指示信号，选择第一接口组中与该指示信号对应的输入输出接口上的数据输出至第二接口组中的各个输入输出接口，从而针对芯片的功能差异较大的各种不同封装类型，可以极大地增加扫描链的数量，从而极大地节约集成电路测试成本，提高集成电路测试效率。
附图说明
图1A是现有技术提供的非扫描寄存器的结构示意图；
图1B是现有技术提供的扫描寄存器的结构示意图；
图1C是现有技术提供的没有插入扫描链的原始设计示意图；
图1D是现有技术提供的插入扫描链的全扫描设计示意图；
图2A、2B、2C是现有技术提供的同一集成电路的三种不同封装类型示意图；
图2D是现有技术提供的用于图2A、2B、2C所示芯片的扫描链的结构示意图；
图3是本发明第一实施例提供的具有扫描链的集成电路的结构框图；
图4是本发明第二实施例提供的具有扫描链的集成电路的结构框图；
图5A、5B是本发明实施例提供的在封装1类型和封装2类型时的具有扫描链的集成电路的结构示意图；
图6是本发明第三实施例提供的具有扫描链的集成电路的结构框图；
图7是本发明第四实施例提供的具有扫描链的集成电路的结构框图；
图8是本发明第五实施例提供的具有扫描链的集成电路的结构框图；
图9是本发明第六实施例提供的具有扫描链的集成电路的结构框图；
图10A、10B是本发明实施例提供的在封装1类型和封装2类型时的具有扫描链的集成电路的结构示意图；
图11是本发明一实施例的芯片测试方法的实现流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明实施例中，扫描数据选择器根据输入到其控制端的封装类型指示信号，选择第一接口组中与该指示信号对应的输入输出接口上的数据输出至第二接口组中的各个输入输出接口，从而针对芯片的功能差异较大的各种不同封装类型，可以极大地增加扫描链的数量，从而极大地节约集成电路测试成本，提高集成电路测试效率。
图3示出了本发明第一实施例提供的具有扫描链的集成电路的结构，为了便于说明，仅示出了与本发明实施例相关的部分。
该具有扫描链13的集成电路包括第一接口组11、第二接口组14以及扫描数据选择器12。其中扫描链13包括扫描数据输入端、扫描数据输出端、扫描时钟输入端、扫描使能输入端。其中：
第一接口组11和第二接口组14各自分别包括至少两个可封装为集成电路外部引脚的输入输出接口。其中第一接口组11的各输入输出接口与扫描数据选择器12的输入端一一对应连接，扫描数据选择器12的输出端与扫描链13的扫描数据输入端SI连接。扫描链13的扫描数据输出端SO与第二接口组14的各输入输出接口连接。
其中，扫描数据选择器12根据输入到其控制端(图中未示出)的封装类型指示信号，选择第一接口组11中与该指示信号对应的输入输出接口上的数据输出至扫描链13的扫描数据输入端SI。
其中，封装类型指示信号用于指示集成电路的封装类型。
本发明实施例的集成电路可被封装为不同的类型，在每种封装类型下，第一接口组11中至少有一个输入输出接口被封装为外部引脚，第二接口组14中至少有一个输入输出接口被封装为外部引脚。
图4示出了本发明第二实施例提供的具有扫描链的集成电路的结构，为了便于说明，仅示出了与本发明实施例相关的部分。
该集成电路在图3所示的集成电路中增加了时钟接口组15和时钟信号选择器16。
时钟接口组15包括至少两个可封装为集成电路外部引脚的输入输出接口。其中时钟接口组15的各输入输出接口与时钟信号选择器16的输入端一一对应连接，时钟信号选择器16的输出端与扫描链13的扫描时钟输入端CLK连接。
其中，时钟信号选择器16根据输入到其控制端(图中未示出)的封装类型指示信号，选择时钟接口组15中与该指示信号对应的输入输出接口上的时钟信号输出到扫描链13的扫描时钟输入端。
在本发明实施例中，在集成电路的每种封装类型下，时钟接口组15中至少有一个输入输出接口被封装为外部引脚。
更进一步的，本实施例的集成电路中还可以增加使能接口组17和使能信号选择器18。
使能接口组17包括至少两个可封装为集成电路外部引脚的输入输出接口。其中使能接口组17的各输入输出接口与使能信号选择器18的输入端一一对应连接，使能信号选择器18的输出端与扫描链13的扫描使能输入端Scan_enable连接。
其中，使能信号选择器18根据输入到其控制端(图中未示出)的封装类型指示信号，选择使能接口组17中与该指示信号对应的输入输出接口上的使能信号输出到扫描链13的扫描使能输入端。
在本发明实施例中，在集成电路的每种封装类型下，使能接口组17中至少有一个输入输出接口被封装为外部引脚。
以下以一个具体的实例，对本发明实施例提供的具有扫描链的集成电路进行详细的描述。
请参阅图5A，为本发明实施例提供的在封装1类型时的具有扫描链的集成电路的结构，详述如下：
在封装1类型下，第一接口组中的输入输出接口package1_fun1_io1被封装为外部引脚fun1_pin1，第二接口组中的输入输出接口package1_fun1_io2被封装为外部引脚fun1_pir2。则本发明实施例提供的具有扫描链的集成电路的扫描测试的过程如下：
扫描链(scan_chain)的可用引脚为fun1_pin1与fun1_pin2，由于在封装1类型下，第一接口组中的输入输出接口package1_fun1_io1被封装为外部引脚fun1_pin1，因此，扫描数据选择器12在输入到其控制端的封装类型指示信号的控制下选择将第一接口组中的输入输出接口package1_fun1_io1的数据输出至扫描链的扫描数据输入端，从而将从外部引脚fun1_pin1输入的数据作为此封装1类型下扫描链scan_chain的扫描数据输入信号。扫描链scan_chain的输出被传输至第二接口组中的输入输出接口package1_fun1_io2和package2_fun2_io2。由于第二接口组中的输入输出接口package1_fun1_io2在此封装1类型下被封装为外部引脚fun1_pin2，因此，通过该外部引脚fun1_pin2可以将传输至第二接口组中的输入输出接口package1_fun1_io2的数据输出，以使测试人员获得该条扫描链scan_chain的输出信号。
请参阅图5B，为本发明实施例提供的在封装2类型时的具有扫描链的集成电路的结构，详述如下：
在封装2类型下，第一接口组中的输入输出接口package2_fun2_io1被封装为外部引脚fun2_pin1，第二接口组中的输入输出接口package2_fun2_io2被封装为外部引脚fun2_pin2。则本发明实施例提供的具有扫描链的集成电路的扫描测试的过程如下：
扫描链(scan_chain)的可用引脚为fun2_pin1与fun2_pin2，由于在封装2类型下，第一接口组中的输入输出接口package2_fun2_io1被封装为外部引脚fun2_pin1，因此，扫描数据选择器12在输入到其控制端的封装类型指示信号的控制下选择将第一接口组中的输入输出接口package2_fun2_io1的数据输出至扫描链13的扫描数据输入端，从而将从外部引脚fun2_pin1输入的数据作为此封装2类型下扫描链scan_chain的扫描数据输入信号。扫描链scan_chain的输出被传输至第二接口组中的输入输出接口package1_fun1_io2和package2_fun2_io2。由于第二接口组中的输入输出接口package2_fun2_io2在此封装2类型下被封装为外部引脚fun2_pin2，因此，通过该外部引脚fun2_pin2可以将传输至第二接口组中的输入输出接口package2_fun2_io2的数据输出，以使测试人员获得该条扫描链scan_chain的输出信号。图6示出了本发明第三实施例提供的具有扫描链的集成电路的结构，为了便于说明，仅示出了与本发明实施例相关的部分。
该具有扫描链的集成电路包括多个扫描链单元1，每个扫描链单元1包括第一接口组11、第二接口组14、扫描链13以及扫描数据选择器12。其中扫描链13包括扫描数据输入端、扫描数据输出端、扫描时钟输入端和扫描使能输入端。其中：
第一接口组11和第二接口组14各自分别包括至少两个可封装为集成电路外部引脚的输入输出接口。第一接口组11的各输入输出接口与扫描数据选择器12的输入端一一对应连接，扫描数据选择器12的输出端与扫描链13的扫描数据输入端SI连接。扫描链13的扫描数据输出端SO与第二接口组14的各输入输出接口连接。
其中，扫描数据选择器12根据输入到其控制端(图中未示出)的封装类型指示信号，选择第一接口组11中与该指示信号对应的输入输出接口上的数据输出至扫描链13的扫描数据输入端SI。
其中，封装类型指示信号用于指示集成电路的封装类型。
本发明实施例的集成电路可被封装为不同的类型，在每种封装类型下，每个第一接口组11中至少有一个输入输出接口被封装为外部引脚，每个第二接口组14中至少有一个输入输出接口被封装为外部引脚。
在本发明实施例中，各扫描链单元1中第一接口组包括的输入输出接口的数量可以相同，也可以不同，各扫描链单元1中第二接口组包括的输入输出接口的数量可以相同，也可以不同。
图7示出了本发明第四实施例提供的具有扫描链的集成电路的结构，为了便于说明，仅示出了与本发明实施例相关的部分。
该集成电路在图6所示的集成电路中增加了时钟控制单元2，该时钟控制单元2包括时钟接口组15和时钟信号选择器16。
时钟接口组15包括至少两个可封装为集成电路外部引脚的输入输出接口。其中时钟接口组15的各输入输出接口与时钟信号选择器16的输入端一一对应连接，时钟信号选择器16的输出端与扫描链13的扫描时钟输入端CLK连接。
其中，时钟信号选择器16根据输入到其控制端(图中未示出)的封装类型指示信号，选择时钟接口组15中与该指示信号对应的输入输出接口上的时钟信号输出到扫描链13的扫描时钟输入端。
更进一步的，在图7所示的集成电路中还可以增加使能控制单元3，该使能控制单元3包括使能接口组17和使能信号选择器18。
使能接口组17包括至少两个可封装为集成电路外部引脚的输入输出接口。其中使能接口组17的各输入输出接口与使能信号选择器18的输入端一一对应连接，使能信号选择器18的输出端与扫描链13的扫描使能输入端Scan_enable连接。
其中，使能信号选择器18根据输入到其控制端(图中未示出)的封装类型指示信号，选择使能接口组17中与该指示信号对应的输入输出接口上的使能信号输出到扫描链13的扫描使能输入端。
图8示出了本发明第五实施例提供的具有扫描链的集成电路的结构，为了便于说明，仅示出了与本发明实施例相关的部分。
该具有扫描链的集成电路还包括时钟接口组15和时钟信号选择器16。其中扫描链13包括扫描时钟输入端、扫描数据输入端、扫描数据输出端、扫描使能输入端。其中：
时钟接口组15包括至少两个可封装为集成电路外部引脚的输入输出接口。其中时钟接口组15的各输入输出接口与时钟信号选择器16的输入端一一对应连接，时钟信号选择器16的输出端与扫描链13的扫描时钟输入端CLK连接。
其中，时钟信号选择器16根据输入到其控制端(图中未示出)的封装类型指示信号，选择时钟接口组15中与该指示信号对应的输入输出接口上的时钟信号输出到扫描链13的扫描时钟输入端。
本发明实施例的集成电路可被封装为不同的类型，在每种封装类型下，时钟接口组15中至少有一个输入输出接口被封装为外部引脚。
在本发明另一实施例中，该集成电路在图8所示的集成电路中还增加了使能接口组17和使能信号选择器18。该扫描链13还包括扫描使能输入端、扫描数据输入端、扫描数据输出端、扫描时钟输入端。其中：
使能接口组17包括至少两个可封装为集成电路外部引脚的输入输出接口。其中使能接口组17的各输入输出接口与使能信号选择器18的输入端一一对应连接，使能信号选择器18的输出端与扫描链13的扫描使能输入端连接。
其中，使能信号选择器18根据输入到其控制端(图中未示出)的封装类型指示信号，选择使能接口组17中与该指示信号对应的输入输出接口上的使能信号输出到扫描链13的扫描使能输入端。
在本发明实施例中，在集成电路的每种封装类型下，使能接口组17中至少有一个输入输出接口被封装为外部引脚。
图9示出了本发明第六实施例提供的具有扫描链的集成电路的结构，为了便于说明，仅示出了与本发明实施例相关的部分。
该具有扫描链的集成电路还包括使能接口组17和使能信号选择器18。其中扫描链13包括扫描使能输入端、扫描数据输入端、扫描数据输出端、扫描时钟输入端。其中：
使能接口组17包括至少两个可封装为集成电路外部引脚的输入输出接口。其中使能接口组17的各输入输出接口与使能信号选择器18的输入端一一对应连接，使能信号选择器18的输出端与扫描链13的扫描使能输入端Scan_enable连接。
其中，使能信号选择器18根据输入到其控制端(图中未示出)的封装类型指示信号，选择使能接口组17中与该指示信号对应的输入输出接口上的使能信号输出到扫描链13的扫描使能输入端。
在本发明实施例中，在集成电路的每种封装类型下，使能接口组17中至少有一个输入输出接口被封装为外部引脚。
请参阅图10A和图10B，为本发明实施例提供的在封装1类型和封装2类型时的具有扫描链的集成电路的结构示意图。
图11示出了本发明一实施例提供的芯片测试方法的实现流程，该芯片包括第一引脚、第二引脚、扫描链、第一接口组、第二接口组以及扫描数据选择器。其中：
第一接口组和第二接口组各自分别包括至少两个输入输出接口，第一接口组的其中一个输入输出接口与第一引脚连接，第二接口组的其中一个输入输出接口与第二引脚连接。第一接口组的各输入输出接口与扫描数据选择器的输入端一一对应连接，扫描数据选择器的输出端与扫描链的扫描数据输入端连接，扫描链的扫描数据输出端与第二接口组的各输入输出接口连接。
其中，芯片测试方法的流程详述如下：
在步骤S101中，从第一引脚输入测试输入数据；
在步骤S102中，扫描数据选择器依据芯片的封装类型信息，选择第一接口组中的对应输入输出接口，将测试输入数据输入到扫描数据输入端；
在步骤S103中，扫描链对测试输入数据进行响应，从扫描数据输出端输出测试输出数据至第二接口组中的各输入输出接口；
在步骤S104中，从第二引脚读取测试输出数据。
本发明实施例提供的具有扫描链的集成电路特别适用于多种封装类型的单核心芯片，特别是当单核心芯片在不同封装类型下的封装功能差异较大时，可以极大地增加扫描链的数量，从而减少每条扫描链的寄存器数量，极大地节约芯片测试成本和时间，提高芯片测试效率。
在本发明实施例中，扫描数据选择器根据输入到其控制端的封装类型指示信号，选择第一接口组中与该指示信号对应的输入输出接口上的数据输出至第二接口组中的各个输入输出接口，从而在集成电路的不同封装类型下都可以使用相应封装的输入输出接口作为扫描链的可用引脚，从而可以极大地增加集成电路中扫描链的条数，减少单条扫描链的寄存器数目，从而极大地降低集成电路的测试成本，提高集成电路的测试效率。另外还可以对集成电路的不同封装类型下的扫描链的扫描时钟信号和扫描使能信号进行灵活的控制。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种具有扫描链的集成电路，其特征在于，所述集成电路还包括第一接口组、第二接口组以及扫描数据选择器、时钟接口组和时钟信号选择器；
所述第一接口组和第二接口组各自分别包括至少两个可封装为集成电路外部引脚的输入输出接口；
所述第一接口组的各输入输出接口与所述扫描数据选择器的输入端一一对应连接，所述扫描数据选择器的输出端与所述扫描链的扫描数据输入端连接；
所述扫描链的扫描数据输出端与所述第二接口组的各输入输出接口连接；
所述扫描数据选择器用于根据输入到其控制端的封装类型指示信号，选择所述第一接口组中与该指示信号对应的输入输出接口上的数据输出至所述扫描数据输入端；
所述时钟接口组包括至少两个可封装为集成电路外部引脚的输入输出接口；
所述时钟接口组的各输入输出接口与所述时钟信号选择器的输入端一一对应连接，所述时钟信号选择器的输出端与所述扫描链的扫描时钟输入端连接；
所述时钟信号选择器用于根据输入到其控制端的封装类型指示信号，选择所述时钟接口组中与该指示信号对应的输入输出接口上的时钟信号输出到所述扫描链的扫描时钟输入端；
其中，在集成电路的每种封装类型下，所述第一接口组中至少有一个输入输出接口被封装为外部引脚，所述第二接口组中至少有一个输入输出接口被封装为外部引脚。
2.如权利要求1所述的集成电路，其特征在于，所述集成电路还包括使能接口组、使能信号选择器；
所述使能接口组包括至少两个可封装为集成电路外部引脚的输入输出接口；
所述使能接口组的各输入输出接口与所述使能信号选择器的输入端一一对应连接，所述使能信号选择器的输出端与所述扫描链的扫描使能输入端连接；
所述使能信号选择器用于根据输入到其控制端的封装类型指示信号，选择所述使能接口组中与该指示信号对应的输入输出接口上的使能信号输出到所述扫描链的扫描使能输入端。
3.一种具有扫描链的集成电路，其特征在于，所述集成电路包括多个扫描链单元，每个扫描链单元包括第一接口组、第二接口组、扫描链以及扫描数据选择器、时钟接口组和时钟信号选择器；
所述第一接口组和第二接口组各自分别包括至少两个可封装为集成电路外部引脚的输入输出接口；
所述第一接口组的各输入输出接口与所述扫描数据选择器的输入端一一对应连接，所述扫描数据选择器的输出端与所述扫描链的扫描数据输入端连接；
所述扫描链的扫描数据输出端与所述第二接口组的各输入输出接口连接；
所述扫描数据选择器用于根据输入到其控制端的封装类型指示信号，选择所述第一接口组中与该指示信号对应的输入输出接口上的数据进行输出；
所述时钟接口组包括至少两个可封装为集成电路外部引脚的输入输出接口；
所述时钟接口组的各输入输出接口与所述时钟信号选择器的输入端一一对应连接，所述时钟信号选择器的输出端与所述扫描链的扫描时钟输入端连接；
所述时钟信号选择器用于根据输入到其控制端的封装类型指示信号，选择所述时钟接口组中与该指示信号对应的输入输出接口上的时钟信号输出到所述扫描链的扫描时钟输入端；
其中，在集成电路的每种封装类型下，所述第一接口组中至少有一个输入输出接口被封装为外部引脚，所述第二接口组中至少有一个输入输出接口被封装为外部引脚。
4.如权利要求3所述的集成电路，其特征在于，所述集成电路还包括使能控制单元，所述使能控制单元包括使能接口组、使能信号选择器；
所述使能接口组包括至少两个可封装为集成电路外部引脚的输入输出接口；
所述使能接口组的各输入输出接口与所述使能信号选择器的输入端一一对应连接，所述使能信号选择器的输出端与所述扫描链的扫描使能输入端连接；
所述使能信号选择器用于根据输入到其控制端的封装类型指示信号，选择所述使能接口组中与该指示信号对应的输入输出接口上的使能信号输出到所述扫描链的扫描使能输入端。
5.如权利要求3或4所述的集成电路，其特征在于，各扫描链单元中第一接口组包括的输入输出接口的数量相同或者不同，各扫描链单元中第二接口组包括的输入输出接口的数量相同或者不同。
6.一种具有扫描链的集成电路，其特征在于，所述集成电路还包括时钟接口组、时钟信号选择器；
所述时钟接口组包括至少两个可封装为集成电路外部引脚的输入输出接口；
所述时钟接口组的各输入输出接口与所述时钟信号选择器的输入端一一对应连接，所述时钟信号选择器的输出端与所述扫描链的扫描时钟输入端连接；
所述时钟信号选择器用于根据输入到其控制端的封装类型指示信号，选择所述时钟接口组中与该指示信号对应的输入输出接口上的时钟信号输出到所述扫描链的扫描时钟输入端；
其中，在集成电路的每种封装类型下，所述时钟接口组中至少有一个输入输出接口被封装为外部引脚。
7.一种具有扫描链的集成电路，其特征在于，所述集成电路还包括使能接口组以及使能信号选择器；
所述使能接口组包括至少两个可封装为集成电路外部引脚的输入输出接口；
所述使能接口组的各输入输出接口与所述使能信号选择器的输入端一一对应连接，所述使能信号选择器的输出端与所述扫描链的扫描使能输入端连接；
所述使能信号选择器用于根据输入到其控制端的封装类型指示信号，选择将所述使能接口组中与该指示信号对应的输入输出接口上的使能信号输出到所述扫描链的扫描使能输入端；
其中，在集成电路的每种封装类型下，所述使能接口组中至少有一个输入输出接口被封装为外部引脚。
CN2009101107518A 2009-10-12 2009-10-12 一种具有扫描链的集成电路 Active CN102043124B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2009101107518A CN102043124B (zh) 2009-10-12 2009-10-12 一种具有扫描链的集成电路
PCT/CN2010/076448 WO2011044796A1 (zh) 2009-10-12 2010-08-30 一种具有扫描链的集成电路和芯片测试方法
EP10823027.7A EP2428808B1 (en) 2009-10-12 2010-08-30 Integrated circuit with scan chain and chip testing method
US13/359,015 US8438439B2 (en) 2009-10-12 2012-01-26 Integrated circuit having a scan chain and testing method for a chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101107518A CN102043124B (zh) 2009-10-12 2009-10-12 一种具有扫描链的集成电路

Publications (2)

Publication Number Publication Date
CN102043124A CN102043124A (zh) 2011-05-04
CN102043124B true CN102043124B (zh) 2013-07-17

Family

ID=43875821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101107518A Active CN102043124B (zh) 2009-10-12 2009-10-12 一种具有扫描链的集成电路

Country Status (4)

Country Link
US (1) US8438439B2 (zh)
EP (1) EP2428808B1 (zh)
CN (1) CN102043124B (zh)
WO (1) WO2011044796A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102495360B (zh) * 2011-12-16 2014-05-07 浙江大学 一种安全扫描寄存器、安全扫描链及其扫描方法
GB2520506B (en) * 2013-11-21 2020-07-29 Advanced Risc Mach Ltd Partial Scan Cell
CN104090226B (zh) * 2014-07-09 2017-01-18 四川和芯微电子股份有限公司 测试芯片管脚连通性的电路
CN106970311A (zh) * 2016-01-14 2017-07-21 北京君正集成电路股份有限公司 一种芯片测试方法
US10318370B2 (en) * 2016-03-25 2019-06-11 Seiko Epson Corporation Circuit device, physical quantity detection device, oscillator, electronic apparatus, vehicle, and method of detecting failure of master clock signal
CN107797046B (zh) * 2016-09-05 2020-03-17 扬智科技股份有限公司 集成电路及集成电路的一输入输出接口的测试方法
US11927630B1 (en) * 2020-10-13 2024-03-12 Marvell Asia Pte Ltd System and method for schedule-based I/O multiplexing for integrated circuit (IC) scan test
CN112345925A (zh) * 2020-10-30 2021-02-09 上海兆芯集成电路有限公司 扫描链控制电路
CN112345924A (zh) * 2020-10-30 2021-02-09 上海兆芯集成电路有限公司 扫描链控制电路
CN112557887A (zh) * 2020-11-17 2021-03-26 Oppo广东移动通信有限公司 片上时钟控制装置、芯片、芯片测试系统和测试方法
CN113534995B (zh) * 2021-06-24 2023-02-28 合肥松豪电子科技有限公司 一种spi接口共用的tddi芯片
CN113533936A (zh) * 2021-07-13 2021-10-22 上海矽昌微电子有限公司 一种芯片扫描链测试方法和系统
CN113533943B (zh) * 2021-09-16 2021-12-07 深圳市爱普特微电子有限公司 用于芯片的输入参数测试电路及方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717695A (en) * 1995-12-04 1998-02-10 Silicon Graphics, Inc. Output pin for selectively outputting one of a plurality of signals internal to a semiconductor chip according to a programmable register for diagnostics
US7013415B1 (en) * 1999-05-26 2006-03-14 Renesas Technology Corp. IC with internal interface switch for testability
US6848067B2 (en) * 2002-03-27 2005-01-25 Hewlett-Packard Development Company, L.P. Multi-port scan chain register apparatus and method
CN1516015B (zh) * 2003-01-09 2010-04-07 华为技术有限公司 多链边界扫描测试系统及多链边界扫描测试方法
CN100547425C (zh) * 2003-02-10 2009-10-07 Nxp股份有限公司 集成电路的测试
JP4579230B2 (ja) * 2003-02-10 2010-11-10 エヌエックスピー ビー ヴィ 集積回路の試験
US7418640B2 (en) * 2004-05-28 2008-08-26 Synopsys, Inc. Dynamically reconfigurable shared scan-in test architecture
US20070168799A1 (en) * 2005-12-08 2007-07-19 Alessandro Paglieri Dynamically configurable scan chain testing
US7600168B2 (en) * 2005-12-26 2009-10-06 Prolific Technology Inc. Apparatus with programmable scan chains for multiple chip modules and method for programming the same
CN1996035B (zh) * 2005-12-31 2012-01-25 旺玖科技股份有限公司 用于多芯片组件的具有可规划扫描链的装置
CN101663648B (zh) * 2007-02-12 2012-10-03 明导公司 低功耗扫描测试技术及装置
US7644329B2 (en) * 2007-09-11 2010-01-05 Ali Corporation Integrated circuit testing method and related circuit thereof
US20090132879A1 (en) * 2007-11-19 2009-05-21 Qualcomm, Incorporated Multiplexing of scan inputs and scan outputs on test pins for testing of an integrated circuit

Also Published As

Publication number Publication date
EP2428808A4 (en) 2012-11-28
WO2011044796A1 (zh) 2011-04-21
EP2428808A1 (en) 2012-03-14
US8438439B2 (en) 2013-05-07
EP2428808B1 (en) 2014-05-28
US20120124437A1 (en) 2012-05-17
CN102043124A (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
CN102043124B (zh) 一种具有扫描链的集成电路
CN100587508C (zh) 实现高速测试电路的扫描链和方法
US20030056183A1 (en) Scan test circuit, and semiconductor integrated circuit including the circuit
US8055965B2 (en) Semiconductor integrated circuit and method of testing the same
US20070226565A1 (en) Semiconductor integrated circuit device and method of testing same
US8539293B2 (en) Integrated circuit for compression mode scan test
CN103576076A (zh) 用于执行扫描测试的系统和方法
CN106526463B (zh) 具扫描测试的集成电路及其测试方法
CN102305907A (zh) 多芯片封装结构的测试方法和系统
CN102135930A (zh) 计算机系统的侦错装置及其方法
CN101515019B (zh) 基于可编程器件的动态边界扫描链路测试方法
CN108919006A (zh) 接口扩展模组、老化测试系统、老化测试方法及存储介质
US6785854B1 (en) Test access port (TAP) controller system and method to debug internal intermediate scan test faults
US20060156132A1 (en) Semiconductor device with built-in scan test circuit
US7152194B2 (en) Method and circuit for scan testing latch based random access memory
US20120278671A1 (en) Circuit and method for diagnosing scan chain failures
CN103345944A (zh) 存储器及通过测试机台对存储器进行测试的方法
CN101470170B (zh) Jtag链路测试方法及其装置
EP3047289B1 (en) Flexible interface
US6990618B1 (en) Boundary scan register for differential chip core
KR20100009053A (ko) 임베디드 플래시 메모리 테스트 회로
US7900103B2 (en) Scan chain architecture for increased diagnostic capability in digital electronic devices
US5754758A (en) Serial memory interface using interlaced scan
US20080022168A1 (en) Systems and Methods for Chip Testing
CN111292795B (zh) 存储器的内建自测试系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JUXIN(ZHUHAI) TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: JULI INTEGRATED CIRCUIT DESIGN CO., LTD.

Effective date: 20141215

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141215

Address after: 519085 C District, 1# workshop, No. 1, science and technology No. four road, hi tech Zone, Zhuhai, Guangdong, China

Patentee after: ACTIONS (ZHUHAI) TECHNOLOGY Co.,Ltd.

Address before: 15 -A101, 1, ha Da Gong Road, Tang Wan Town, Guangdong, Zhuhai, 519085

Patentee before: Juli Integrated Circuit Design Co., Ltd.

CP01 Change in the name or title of a patent holder

Address after: 519085 High-tech Zone, Tangjiawan Town, Zhuhai City, Guangdong Province

Patentee after: ACTIONS TECHNOLOGY Co.,Ltd.

Address before: 519085 High-tech Zone, Tangjiawan Town, Zhuhai City, Guangdong Province

Patentee before: ACTIONS (ZHUHAI) TECHNOLOGY Co.,Ltd.

CP01 Change in the name or title of a patent holder