CN113533936A - 一种芯片扫描链测试方法和系统 - Google Patents

Abstract

本发明属于芯片扫描链测试领域，本发明提供了一种芯片扫描链测试方法和系统，其方法包括：基于STIL语言将测试向量转换为测试镜像文件，并烧录至测试板；通过所述测试板基于所述测试镜像文件控制芯片PCB板，以使所述芯片PCB板进行芯片扫描链测试，并获取芯片扫描链测试数据，以及对比期望输出数据，分析得出芯片扫描链测试结果；通过终端显示扫描链测试结果。通过本发明能够高效率、低成本的实现芯片扫描链的测试。

Description

一种芯片扫描链测试方法和系统

技术领域

本发明涉及芯片扫描链测试领域，特别是涉及一种芯片扫描链测试方法和系统。

背景技术

扫描链测试是数字集成电路测试的重要方法之一，通过设置和观测芯片中所有的寄存器，来验证芯片电路的正确性。扫描链，也称Scan Chain，每条Chain由scan in(输入管脚)、Chain上的寄存器、scan out(输出管脚)组成。对于一个SCAN测试，通过ATPG(Automatic test pattern generation)生成测试测试激励，然后输入到芯片的scan in，再通过scan out读取输出，与期望的输出对比，来验证测试结果。

测试向量(Pattern)是按一定格式,如：STIL(Standard Test InterfaceLanguage，标准测试接口语言)等，描述测试激励、时序与期望输出的文件。

现有的芯片扫描链测试系统将测试向量转换为电脑上的测试程序，控制ATE测试机将测试激励通过Load Board(测试电路板)输入到芯片的scan in，再读取芯片的scanout状态，得到描链测试结果。

行业中现有的Pattern向测试程序的转换主要是通过Synopsys(新思科技)公司的软件完成，不仅使用价格不菲，测试系统也存在一些缺陷：

1、测试向量转换后的程序只能作用于特定的ATE(Automatic Test Equipment,自动化测试设备)上，不具跨平台性。而整套测试系统成本非常昂贵，ATE测试机的成本大约在三百万人民币以上，配套的测试程序运行电脑，成本需要数十万元，一般的芯片设计公司难以购买该系统，只能通过爱德万、泰瑞达等公司进行测试。由于扫描链测试比较复杂，出现问题时定位耗时较长，如果长期借助爱德万等公司的设备进行测试，会使得测试向量的调试周期非常漫长，增加了芯片测试的迭代周期，影响芯片的量产。

2、扫描链测试的测试向量具有数据量大，数据差异性强特点。现有工具的对扫描链测试的测试向量转换时间比较长，效率低，对于1G大小的Pattern文件，转换程序通常需要数十小时的时间。这严重影响了测试的效率。

3、对于一些非量产、MPW(Multi Project Wafer,多项目晶圆)阶段的芯片，由于不进行量产，出于成本考虑，不会专门制作Load Board进行测试，扫描链测试的设计无法得到验证。

发明内容

本发明的目的是提供一种芯片扫描链测试方法和系统，能够高效率、低成本的实现芯片扫描链的测试。

本发明提供的技术方案如下：

一种芯片扫描链测试方法，包括：

基于STIL语言将测试向量转换为测试镜像文件，并烧录至测试板；

通过所述测试板基于所述测试镜像文件控制芯片PCB板，以使所述芯片PCB板进行芯片扫描链测试，并获取芯片扫描链测试数据，以及对比期望数据，分析得出芯片扫描链测试结果，通过终端读取并显示所述芯片扫描链测试结果。

进一步优选的，在所述基于STIL语言将测试向量转换为测试镜像文件，并烧录至测试板之前，还包括：

解析STIL文件，获取测试激励数据，所述测试激励数据包括时钟数据、扫描链数据、测试流程数据、输入数据和期望输出数据。

进一步优选的，所述基于STIL语言将测试向量转换为测试镜像文件，并烧录至测试板，包括：

将所述扫描链数据，输入数据和期望输出数据，保存为.h头文件，并将所述时钟数据，测试流程数据保存为.c代码文件；

将分析芯片扫描测试结果及显示的流程，写入所述.c代码文件；

基于所述.h头文件和所述.c代码文件，编译所述测试镜像文件。

进一步优选的，所述解析STIL文件，获取测试激励数据，所述测试激励数据包括时钟数据、扫描链数据、测试流程数据、输入数据和期望输出数据，包括：

遍历STIL文件，按行读取字符串，并根据STIL的语法，判断所述字符串的语义，得到以下数据：

芯片扫描链测试的时钟周期和边沿信息；

读取所述扫描链数据，所述扫描链数据包括每条芯片扫描链的长度、输入管脚、输出管脚，并对每个所述输入管脚、所述输出管脚创建数组；

读取所述测试流程数据，所述测试流程数据包括测试周期总数、每个测试周期的时钟信号、输入管脚和输出管脚；

基于所述扫描链数据和所述测试流程数据，将每个测试周期中的各输入管脚和输出管脚的测试激励数据和期望输出数据加入对应数组。

进一步优选的，所述通过所述测试板基于所述测试镜像文件控制芯片PCB板，以使所述芯片PCB板进行芯片扫描链测试，并获取芯片扫描链测试数据，包括：

通过所述测试板基于所述测试镜像文件发送测试激励数据至芯片PCB板，并获取输出数据。

一种芯片扫描链测试系统，包括：

转换模块，用于基于STIL语言将测试向量转换为测试镜像文件，并烧录至测试板；

所述测试板，用于将所述测试镜像文件传输至芯片PCB板，以使所述芯片PCB板进行芯片扫描链测试，并获取芯片扫描链测试数据，以及对比期望输出数据，分析得出芯片扫描链测试结果；

终端，用于读取并显示所述芯片扫描链测试结果；

其中，所述终端通过串口与所述测试板通信连接，所述测试板与所述芯片PCB板连接。

进一步优选的，还包括解析模块，用于：

解析STIL文件，获取测试激励数据，所述测试激励数据包括时钟数据、扫描链数据、测试流程数据、输入数据和期望输出数据。

进一步优选的，所述转换模块，还用于：

将所述扫描链数据，输入数据和期望输出数据，保存为.h头文件，并将所述时钟数据，测试流程数据保存为.c代码文件；

将分析芯片扫描链测试结果及显示的流程，写入所述.c代码文件；

基于所述.h头文件和所述.c代码文件，编译所述测试镜像文件。

进一步优选的，所述解析模块，还用于：

遍历STIL文件，按行读取字符串，并根据STIL的语法，判断所述字符串的语义，得到以下数据：

芯片扫描链测试的时钟周期和边沿信息；

读取所述扫描链数据，所述扫描链数据包括每条芯片扫描链的长度、输入管脚、输出管脚，并对每个所述输入管脚、所述输出管脚创建数组；

读取所述测试流程数据，所述测试流程数据包括测试周期总数、每个测试周期的时钟信号、输入管脚和输出管脚；

基于所述扫描链数据和所述测试流程数据，将每个测试周期中的各输入管脚和输出管脚的测试激励数据和期望输出数据加入对应数组。

进一步优选的，所述终端还用于：

显示测试结果

进一步优选的，所述测试板，还用于：

基于所述测试镜像文件发送测试激励数据至芯片PCB板，并获取输出数据。

本发明提供的一种芯片扫描链测试方法和系统至少具有以下有益效果：通过本发明能够高效率、低成本的实现芯片扫描链的测试。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对一种芯片扫描链测试方法和系统的上述特性、技术特征、优点及其实现方式予以进一步说明。

图1是本发明中的一种芯片扫描链测试方法的一个实施例的示意图；

图2是本发明中测试镜像文件转换流程的示意图；

图3是本发明中测试镜像文件转换流程的部分示意图；

图4是本发明中一种芯片扫描链测试系统的一个实施例的示意图；

图5是本发明中一种芯片扫描链测试系统的应用示意图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

实施例一

本发明的一个实施例，如图1所示，本实施例提供一种芯片扫描链测试方法，包括：

S101基于STIL语言将测试向量转换为测试镜像文件，并烧录至测试板。

具体的，关于所述基于STIL语言将测试向量转换为测试镜像文件，并烧录至测试板，优选的一个方式包括：

解析STIL文件，获取测试激励数据，所述测试激励数据包括时钟数据，扫描链数据，测试流程数据，输入数据和期望输出数据。

将所述扫描链数据，输入数据和期望输出数据，保存为.h头文件，并将所述时钟数据，测试流程数据保存为.c代码文件。

示例性的，如图2所示，解析STIL文件，获取测试数据和测试过程，将测试数据保存为.h头文件，将测试过程保存为.c代码文件。使用gcc编译工具编译c代码，产生可以烧录到PCB板运行的.img软件镜像文件。

其中，所述测试向量为基于STIL语言的文件，用于描述测试激励。

其中，STIL是Standard Test Interface Language(标准测试接口语言)。

本实施例提供一种将测试向量转换为测试程序的方法，将基于STIL语言的测试向量转换文件转换为可烧录到PCB板运行的.IMG(软盘镜像)文件。同时通过特定的文件处理方法，缩短转换时间。

具体的，所述解析STIL文件，获取测试激励数据，所述测试激励数据包括扫描链数据和测试流程数据，优选的一种方式包括：

遍历STIL文件，按行读取字符串，并根据STIL的语法，判断所述字符串的语义，得到以下数据：

芯片扫描链测试的时钟周期和边沿信息；

读取所述扫描链数据，所述扫描链数据包括每条芯片扫描链的长度、输入管脚、输出管脚，并对每个所述输入管脚、所述输出管脚创建数组；

读取所述测试流程数据，所述测试流程数据包括测试周期总数、每个测试周期的时钟信号、输入管脚和输出管脚；

基于所述扫描链数据和所述测试流程数据，将每个测试周期中的各输入管脚和输出管脚的测试激励数据和期望输出数据加入对应数组。

示例性的，步骤1和步骤2的流程图如图3所示，步骤1：通过遍历文件的方式，按行读取字符，通过判断字符串的语义，获取Scan Chain(扫描链)测试的时钟周期、边沿信息，读取Scan Chain的数量，每条Scan Chain的长度和输入输出管脚，读取Cycle(测试周期)的总数。为每个输入、输出管脚创建数组变量，按行遍历，将每个Cycle中的各输入、输出管脚的0、1数据加入数组。

在判断字符串的语义时，是根据STIL语言的语法，在转换程序中预设了可能出现的语句结构。把实际出现的语句与这些可能出现的语句结构进行对比判断。

步骤2：把步骤一中的数据写入.h文件中，输入、期望输出的数据，以整形数组保存，测试时钟、Scan Chain的信息以整形数据和字符串保存。

步骤3：将步骤①中读取的测试流程转换为.c代码文件。由于最终编译的软件镜像文件运行在PCB板上，首先为各输入输出管脚绑定PCB板上GPIO(General-purpose input/output)接口。然后执行两轮循环，外层循环的总数为Cycle(测试周期)的总数，内层循环的总数为最长的Scan Chain的长度，则内层循环对应的是测试的每一个时钟周期。

在每一个内层循环中，按以下顺序执行：

a.从Scan Out(输出)的gpio接口读取高、低电平，与步骤②中.h文件的期望输出对比。

b.将Scan Clock(测试时钟)的gpio接口拉高电平或低电平(从.h文件中获取)。

c.将.h中的Scan In的数据，在对应的gpio口中拉高电平或低电平

d.将Scan Clock的gpio接口置为与b中相反的值，在所有循环结束后，即表示测试完成，可以输出测试结果。

步骤4：将步骤2和步骤3产生的.h文件和.c文件使用gcc(GNU compilerCollection)编译器编译。

步骤5：编译后得到可以烧录到PCB板中的.img(镜像)文件。

在本实施例中，将扫描链测试的STIL测试向量，先转换为c语言格式的测试程序代码，再编译产生可以烧录到PCB板中的软件镜像文件。使得原本只能在昂贵的ATE设备进行的扫描链测试，可以在PCB板中进行。提升了测试的便捷性，降低了测试向量调试的难度和成本。

在解析STIL文件时，采用按行读取，分析字符串语义的方式，而没有一次性读取整体文件，降低了转换时运行内存和运行时间。

S102通过所述测试板基于所述测试镜像文件控制芯片PCB板，以使所述芯片PCB板进行芯片扫描链测试，并获取芯片扫描链测试数据，以及对比期望输出数据，分析得出芯片扫描链测试结果。

具体的，所述通过所述测试板基于所述测试镜像文件控制芯片PCB板，以使所述芯片PCB板进行芯片扫描链测试，并获取芯片扫描链测试数据，包括：

通过所述测试板基于所述测试镜像文件发送测试激励数据至芯片PCB板，并获取输出数据。

S103通过终端读取并显示所述芯片扫描链测试结果。

在本实施例中，通过将基于STIL语言的测试向量转换文件转换为可烧录到PCB板运行的.IMG(软盘镜像)文件，通过特定的文件处理方法，缩短转换时间，以提高测试的效率，同时降低了扫描链测试的成本。

实施例二

基于上述实施例，在本实施例中与上述实施例相同的部分就不一一赘述了，如图4所示，本实施例提供一种芯片扫描链测试系统，包括：

转换模块101，用于基于STIL语言将测试向量转换为测试镜像文件，并烧录至测试板。

其中，所述转换模块用于将所述扫描链数据保存为.h头文件，并将所述测试流程数据保存为.c代码文件。基于所述.h头文件和所述.c代码文件，编译所述测试镜像文件。

所述测试板102，用于将所述测试镜像文件传输至芯片PCB板，以使所述芯片PCB板进行芯片扫描链测试，并获取芯片扫描链测试数据。

优选的，所述测试板基于所述测试镜像文件发送测试激励数据至芯片PCB板，并获取输出数据。

终端103，用于读取所述测试板中芯片扫描链测试数据，以分析得出芯片扫描链测试结果。

具体的，优选的，所述终端从测试板读取输出数据，对比期望输出数据，验证芯片扫描链测试结果。

其中，所述终端通过串口与所述测试板通信连接，所述测试板与所述芯片PCB板连接。

优选的，还包括解析模块，还用于：

解析STIL文件，获取测试激励数据，所述测试激励数据包括扫描链数据和测试流程数据。

其中，优选的一种解析方式为：

遍历STIL文件，按行读取字符串并判断所述字符串的语义，以得到芯片扫描链测试的时钟周期和边沿信息。

读取所述扫描链数据，所述扫描链数据包括每条芯片扫描链的长度、输入管脚、输出管脚，并对每个所述输入管脚、所述输出管脚创建数组。

读取所述测试流程数据，所述测试流程数据包括测试周期总数、每个测试周期的时钟信号、输入管脚和输出管脚。

基于所述扫描链数据和所述测试流程数据，按行遍历，将每个测试周期中的各输入管脚和输出管脚的测试激励数据和期望输出数据加入对应数组。

具体的，测试板包括GPIO测试板，本实施例中的芯片扫描链测试系统由控制PC、GPIO测试板、芯片PCB板、串口工具组成。

首先需将测试向量转换成测试激励，编译一个可以通过GPIO输出测试激励的镜像文件，并烧录到GPIO测试板，再通过GPIO将测试激励输入到芯片PCB板的input上，这些input分别连接到芯片的各个输入管脚，芯片的各个输出管脚从芯片PCB板的output上输出，由GPIO测试板完成数据采集。再将采集到的输出数据，对比期望输出数据，得到测试结果

最后，控制PC通过串口工具读取扫描链测试结果，终端显示芯片扫描链测试结果。

上述测试向量，需要通过转换程序提取SCAN IN、SCAN OUT、时钟及其他信号在每个cycle对应的值，生成相应的测试激励数据，用于后续测试激励镜像的编译。

上述测试镜像实现向被测芯片输入测试激励，包括SCAN IN、时钟及其他信号，读取测试输出，包括SCAN OUT的值，对比分析测试结果。通过控制时钟信号对应的GPIO口在每个cycle由低电平到高电平(或由高电平到低电平)变化，实现时钟的上升沿(或下降沿)。控制SCAN IN及其他输入信号对应的GPIO口在每个cycle为高电平(或低电平)，实现向芯片输入1(或0)。通过读取芯片SCAN OUT对应GPIO口的高电平(或低电平)，得到芯片的输出1(或0)。再通过对比芯片输出和镜像中保存的期望输出，分析得出测试结果其中上述GPIO测试板，需包含一定数量的GPIO口，具体数量由SCAN IN、SCAN OUT、测试时钟和常量信号的数量决定。

上述芯片PCB板需将芯片的SCAN IN、SCAN OUT、时钟及其他常量信号的管脚等引出到PCB板的管脚，用于和GPIO测试板的对接。

其中，GPIO测试板的output接芯片PCB板的input，output输出测试激励的输入，芯片PCB板的input为芯片的SCAN IN、时钟及其他常量信号引出的管脚。芯片PCB板的output为SCAN OUT引出的管脚，并接到GPIO测试板的input，将测试数据传输到GPIO测试板。

上述GPIO测试板将从芯片PCB板读取到的测试数据与期望输出对比，得到测试结果。

上述控制PC通过串口工具读取GPIO测试板的测试结果，并打印显示。

基于扫描链测试的需求，同时要降低测试的成本，考虑自制一套扫描链测试系统，要求能够将测试激励输入到芯片的SCAN IN上，从SCAN OUT获取输出并与期望对比，验证芯片扫描链测试结果。在本实施例中，芯片扫描链测试系统只需要一块带一定数量GPIO的PCB板作为测试板，成本比较低廉。整个测试流程简单，具备可操作性，且可以正确验证芯片中的扫描链测试设计。同时，由于实现了高效的测试向量转换模块，将测试向量转换为镜像文件，使其具备了可移植性和大规模重复性，提高了测试效率。

在本实施例中，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各程序模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的程序模块完成，即将所述装置的内部结构划分成不同的程序单元或模块，以完成以上描述的全部或者部分功能。实施例中的各程序模块可以集成在一个处理单元中，也可是各个单元单独物理存在，也可以两个或两个以上单元集成在一个处理单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件程序单元的形式实现。另外，各程序模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述或记载的部分，可以参见其他实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的实施例中，应该理解到，所揭露的系统，可以通过其他的方式实现。示例性的，以上所描述的实施例仅仅是示意性的，示例性的，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，示例性的，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性、机械或其他的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可能集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种芯片扫描链测试方法，其特征在于，包括：

基于STIL语言将测试向量转换为测试镜像文件，并烧录至测试板；

通过所述测试板基于所述测试镜像文件控制芯片PCB板，以使所述芯片PCB板进行芯片扫描链测试，并获取芯片扫描链测试数据，以及对比期望输出数据，分析得出芯片扫描链测试结果；

通过终端读取并显示所述芯片扫描链测试结果。

2.根据权利要求1所述的芯片扫描链测试方法，其特征在于，在所述基于STIL语言将测试向量转换为测试镜像文件，并烧录至测试板之前，还包括：

解析STIL文件，获取测试激励数据，所述测试激励数据包括时钟数据、扫描链数据、测试流程数据、输入数据和期望输出数据。

3.根据权利要求2所述的芯片扫描链测试方法，其特征在于，所述基于STIL语言将测试向量转换为测试镜像文件，并烧录至测试板，包括：

将所述扫描链数据、所述输入数据和所述期望输出数据保存为.h头文件，并将所述时钟数据和所述测试流程数据保存为.c代码文件；

将分析芯片扫描测试结果及显示的流程，写入所述.c代码文件；

基于所述.h头文件和所述.c代码文件，编译所述测试镜像文件。

4.根据权利要求2所述的芯片扫描链测试方法，其特征在于，所述解析STIL文件，获取测试激励数据，所述测试激励数据包括时钟数据、扫描链数据、测试流程数据、输入数据和期望输出数据，包括：

遍历STIL文件，按行读取字符串，并根据STIL的语法判断所述字符串的语义，得到以下数据：

芯片扫描链测试的时钟周期和边沿信息；

读取所述扫描链数据，所述扫描链数据包括每条芯片扫描链的长度、输入管脚、输出管脚，并对每个所述输入管脚、所述输出管脚创建数组；

读取所述测试流程数据，所述测试流程数据包括测试周期总数、每个测试周期的时钟信号、输入管脚和输出管脚；

基于所述扫描链数据和所述测试流程数据，将每个测试周期中的各输入管脚和输出管脚的测试激励数据和期望输出数据加入对应数组。

5.根据权利要求1～4中任一项所述的芯片扫描链测试方法，其特征在于，所述通过所述测试板基于所述测试镜像文件控制芯片PCB板，以使所述芯片PCB板进行芯片扫描链测试，并获取芯片扫描链测试数据，包括：

通过所述测试板基于所述测试镜像文件发送测试激励数据至芯片PCB板，并获取输出数据。

6.一种芯片扫描链测试系统，其特征在于，包括：

转换模块，用于基于STIL语言将测试向量转换为测试镜像文件，并烧录至测试板；

所述测试板，用于将所述测试镜像文件传输至芯片PCB板，以使所述芯片PCB板进行芯片扫描链测试，并获取芯片扫描链测试数据，以及对比期望输出数据，分析得出芯片扫描链测试结果；

终端，用于读取并显示所述芯片扫描链测试结果；

其中，所述终端通过串口与所述测试板通信连接，所述测试板与所述芯片PCB板连接。

7.根据权利要求6所述的芯片扫描链测试系统，其特征在于，还包括解析模块，用于：

解析STIL文件，获取测试激励数据，所述测试激励数据包括时钟数据、扫描链数据、测试流程数据、输入数据和期望输出数据。

8.根据权利要求7所述的芯片扫描链测试系统，其特征在于，所述转换模块，还用于：

将所述扫描链数据、所述输入数据和所述期望输出数据保存为.h头文件，并将所述时钟数据和所述测试流程数据保存为.c代码文件；

将分析芯片扫描测试结果及显示的流程，写入所述.c代码文件；

基于所述.h头文件和所述.c代码文件，编译所述测试镜像文件。

9.根据权利要求8所述的芯片扫描链测试系统，其特征在于，所述解析模块，还用于：

遍历STIL文件，按行读取字符串，并根据STIL的语法判断所述字符串的语义，得到以下数据：

芯片扫描链测试的时钟周期和边沿信息；

读取所述扫描链数据，所述扫描链数据包括每条芯片扫描链的长度、输入管脚、输出管脚，并对每个所述输入管脚、所述输出管脚创建数组；

读取所述测试流程数据，所述测试流程数据包括测试周期总数、每个测试周期的时钟信号、输入管脚和输出管脚；

基于所述扫描链数据和所述测试流程数据，将每个测试周期中的各输入管脚和输出管脚的测试激励数据和期望输出数据加入对应数组。

10.根据权利要求6～9中任一项所述的芯片扫描链测试系统，其特征在于，所述测试板，还用于：

基于所述测试镜像文件发送测试激励数据至芯片PCB板，并获取输出数据。

Images