TW202040401A - 測試電路之動態密鑰防禦架構與方法 - Google Patents
測試電路之動態密鑰防禦架構與方法 Download PDFInfo
- Publication number
- TW202040401A TW202040401A TW108113437A TW108113437A TW202040401A TW 202040401 A TW202040401 A TW 202040401A TW 108113437 A TW108113437 A TW 108113437A TW 108113437 A TW108113437 A TW 108113437A TW 202040401 A TW202040401 A TW 202040401A
- Authority
- TW
- Taiwan
- Prior art keywords
- scan
- key
- generation module
- dynamic key
- electrically connected
- Prior art date
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本發明有關於一種測試電路之動態密鑰防禦架構與方法，其架構包含有一掃描鏈組、一動態密鑰產生模組、一密鑰確認邏輯單元、一偽響應產生模組與一控制器；由掃描鏈組之掃描鏈接收測試向量，而動態密鑰產生模組可根據測試向量去產生不同的密鑰，密鑰確認邏輯單元再比對測試向量與密鑰是否相同，即可知道輸入的測試向量為合法或不合法；藉此，本發明提供動態的密鑰產生技術，以達到更高的安全層級，且密鑰不會預先儲存在記憶體內，使攻擊者不能透過攻擊記憶體去獲得密鑰。
Description
本發明係有關於一種測試電路之動態密鑰防禦架構與方法，尤其係指能夠隨著輸入之測試向量的不同，而產生不同之密鑰的架構與方法，經過比對後，即可知道輸入的測試向量是否為安全之向量，以達到對掃描攻擊進行防禦的功效。
按，沒有任何防護措施的電子系統測試電路可能會遭有心人士利用以竊取電子系統內部的機密資料，例如用於加密的密鑰或是電路設計內容，甚至侵入電子系統造成系統損毀，而造成公司或是使用者龐大損失。一般攻擊方式分為掃描旁道攻擊(Scan-based side channel attack)與記憶體攻擊(Memory attack)兩種；掃描旁道攻擊是一種基於掃描架構並且利用其特性所達成的攻擊方式，此攻擊利用了掃描設計的可觀察性(observability)及可控制性(controllability)，利用其存取電路內部資訊的功能來進入到電路內部去取得裡面的機密數據。
記憶體攻擊主要為冷啟動攻擊(Cold boot attack)，冷啟動攻擊利用了動態隨機存取記憶體(DRAM) 衰減(decay)的特性，將攻擊者可控制之輕量級作業系統連接到目標上並且重新啟動系統，在記憶體內部機密資料尚未消失前將其讀出並且分析，因為此種攻擊屬於較直接的物理攻擊(physical attacks)方式，所以很難從軟體進行防禦，通常需要由硬體方面著手。
目前防禦掃描架構攻擊可分三種防禦方法；第一種是在製造測試(manufacturing test)後直接切斷或燒斷對於掃描架構的連接，然而此種方法無法執行現場測試(in field test)；第二種是限制使用者可觀察的資料，使攻擊者只能觀察到最終結果，不過此種方法會降低診斷(diagnosis)的能力；第三種為混淆或是更改測試架構，例如將電路中的密鑰暫存器(key register)以鏡像密鑰暫存器(Mirror key register)替換掉，使真正的密鑰暫存器沒有包含在掃描鏈中。當電路在安全模式下，鏡像密鑰暫存器會加載密鑰資料，若使用者輸入的密鑰正確，真正的密鑰才會被讀入，並且在重置之前不能掃描鏡像密鑰暫存器的內容。從安全模式切換至非安全模式有兩種方法，一種方法是透過增加一個可以通過測試模式選擇(Test mode select)的安全模式新指令，並將電路驅動為安全模式，如此在電路重置或斷電之前，不會發生從安全模式到不安全模式的轉換。另一種方法是設計一個安全控制電路，當電路通電時，觸發器的初始值為0，一旦通過專用引腳接收到高脈衝安全模式的訊號，觸發器的輸出即變為1，使所有信號被驅動到對應於安全模式的值，如此，將會屏蔽掉任何來自安全模式腳位的任何輸入值，以將電路保持在安全模式，直到電路重置或斷電，而此種方法的缺點為測試覆蓋率(Test coverage)會下降。另亦可改變掃描鏈的連接方式，在真正的密鑰被輸入後，才會將正確的掃描鏈連接順序讀入；
又，混淆或是更改測試架構的防禦方法還有Dummy正反器(Dummy flip-flops)的方式，首先設計者會插入一些額外的正反器(flip-flops)，接下來將正確的密鑰加入在每一筆測試向量中對應的位置，以及將金鑰儲存於密鑰確認的部分中，當密鑰與金鑰比對正確的話，就可以輸出正確的測試響應，比對錯誤的話就會產生其他的輸出。然而，以上介紹的防禦方法皆有一個共同的缺點，就是掃描架構中僅儲存一組密鑰，係屬於靜態的密鑰，如此，攻擊者可以簡單的使用暴力猜測攻擊(brute force guessing attack)的方式去破解密鑰。
爰此，如何提供一種能夠抵擋掃描攻擊的防禦架構與防禦方法，使測試電路內的機密資料不會被竊取，實為欲達到較高安全層級之必要技術。
今，發明人即是鑑於上述現有之測試電路之防禦架構與防禦方法於實際實施使用時仍具有多處缺失，於是乃一本孜孜不倦之精神，並藉由其豐富專業知識及多年之實務經驗所輔佐，而加以改善，並據此研創出本發明。
本發明主要目的為提供一種測試電路之動態密鑰防禦架構與方法，其隨著輸入之測試向量的不同，而產生不同的密鑰，係屬於一種動態的密鑰，而再經過比對後，即可知道輸入的測試向量是否為安全之向量，以決定要輸出正確的響應或是偽響應。
為了達到上述實施目的，本發明一種測試電路之動態密鑰防禦架構，其包含有一掃描鏈組，係具有複數個掃描鏈，每一個掃描鏈其一端為一掃描輸入，另一端為一掃描輸出，掃描輸入接收一測試向量之輸入；一動態密鑰產生模組(Dynamic Key Generator)，係電性連接掃描鏈組，並接收來自掃描輸入之測試向量之輸入；一密鑰確認邏輯單元(Key Checking Logic)，係電性連接動態密鑰產生模組與掃描鏈組；一偽響應產生模組(Fake Response Generator)，係電性連接動態密鑰產生模組與密鑰確認邏輯單元；以及一控制器，係電性連接動態密鑰產生模組、密鑰確認邏輯單元與偽響應產生模組。
於本發明之一實施例中，掃描鏈組之各個掃描鏈之掃描輸入係選擇性電性連接至一輸入解壓縮器之輸出、掃描鏈組之各個掃描鏈之掃描輸出係選擇性電性連接至一輸出壓縮器之輸入。
於本發明之一實施例中，複數個掃描鏈係由複數個正反器串聯組成，其可由使用者任意選出複數個密鑰正反器(Key flip-flops, KFFs)。
於本發明之一實施例中，動態密鑰產生模組係包含有一改良線性反饋移位暫存器(Modified-LFSR)與一電性連接改良線性反饋移位暫存器之觸發邏輯(Trigger Logic)單元。
於本發明之一實施例中，密鑰確認邏輯單元係包含有複數個互斥或閘、一電性連接複數個互斥或閘之及閘與一電性連接及閘之D正反器(D flip-flop)。
於本發明之一實施例中，偽響應產生模組係包含有一電性連接動態密鑰產生模組之計數器、一電性連接計數器與掃描鏈組之多工器以及一電性連接多工器與動態密鑰產生模組之互斥或閘。
另，本發明又提供一種測試電路之動態密鑰防禦方法，其步驟包含有步驟一：於一掃描鏈組之複數個掃描鏈中選取複數個密鑰正反器(Key flip-flops, KFFs)；步驟二：將一測試向量之一種子輸入至掃描鏈組之複數個掃描鏈與一動態密鑰產生模組中，而測試向量同時會傳入複數個掃描鏈；步驟三：測試向量依序被輸入至複數個掃描鏈，直到測試向量完全輸入至掃描鏈後，動態密鑰產生模組產生出一密鑰，一控制器會送出比對訊號至一密鑰確認邏輯單元(Key Checking Logic)；以及步驟四：當密鑰確認邏輯單元比對複數個密鑰正反器內之測試向量與動態密鑰產生模組的密鑰相同時，即輸出正確的響應，若比對結果錯誤，一偽響應產生模組即輸出偽響應。
於本發明另一實施例中，掃描鏈組進一步具有一掃描輸入、一掃描輸出、一選擇性電性連接掃描輸入之解壓縮器以及一選擇性電性連接複數個掃描鏈與掃描輸出之壓縮器。
於本發明另一實施例中，動態密鑰產生模組係包含有一改良線性反饋移位暫存器(Modified-LFSR)與一電性連接改良線性反饋移位暫存器之觸發邏輯(Trigger Logic)單元，觸發邏輯單元即負責將測試向量之種子輸入至改良線性反饋移位暫存器。
於本發明另一實施例中，密鑰確認邏輯單元係包含有複數個互斥或閘、一電性連接複數個互斥或閘之及閘與一電性連接及閘之D正反器(D flip-flop)。
於本發明另一實施例中，偽響應產生模組係包含有一電性連接動態密鑰產生模組之計數器、一電性連接計數器與掃描鏈組之多工器以及一電性連接多工器與動態密鑰產生模組之互斥或閘。
本發明之目的及其結構功能上的優點，將依據以下圖面所示之結構，配合具體實施例予以說明，俾使審查委員能對本發明有更深入且具體之瞭解。
請參閱第一圖~第五圖，本發明一種測試電路之動態密鑰防禦架構，其包含有一掃描鏈組(1)，具有複數個掃描鏈(11)，係由複數個正反器(12)串聯組成，使用者可從中任意選出複數個密鑰正反器(13)，每一個掃描鏈(11)其一端為一掃描輸入(111)，另一端為一掃描輸出(112)，掃描輸入(111)接收一測試向量(2)之輸入，而各個掃描鏈(11)之掃描輸入(111)可選擇性電性連接至一習用之輸入解壓縮器(7)之輸出或是直接接收測試向量(2)，掃描鏈組(1)之各個掃描鏈(11)之掃描輸出(112)可選擇性電性連接至一習用之輸出壓縮器(8)之輸入或是不經壓縮後直接輸出；一動態密鑰產生模組(3)，係電性連接掃描鏈組(1)，並接收來自掃描輸入(111)之測試向量(2)之輸入，其包含有一改良線性反饋移位暫存器(31)與一電性連接改良線性反饋移位暫存器(31)之觸發邏輯單元(32)；一密鑰確認邏輯單元(4)，係電性連接動態密鑰產生模組(3)與掃描鏈組(1)，其包含有複數個互斥或閘(41)、一電性連接複數個互斥或閘(41)之及閘(42)與一電性連接及閘(42)之D正反器(43)；一偽響應產生模組(5)，係電性連接動態密鑰產生模組(3)與密鑰確認邏輯單元(4)，其包含有一電性連接動態密鑰產生模組(3)之計數器(51)、一電性連接計數器(51)與掃描鏈組(1)之多工器(52)以及一電性連接多工器(52)與動態密鑰產生模組(3)之互斥或閘(53)；以及一控制器(6)，係電性連接動態密鑰產生模組(3)、密鑰確認邏輯單元(4)與偽響應產生模組(5)。
另，本發明根據前述測試電路之動態密鑰防禦架構，亦提供一種測試電路之動態密鑰防禦方法，其步驟包含有步驟一：於一掃描鏈組(1)之複數個掃描鏈(11)中選取複數個密鑰正反器(13)；步驟二：將一測試向量(2)之一種子輸入至掃描鏈組(1)之複數個掃描鏈(11)與一動態密鑰產生模組(3)中，而測試向量(2)同時會傳入複數個掃描鏈(11)；步驟三：測試向量(2)依序被輸入至複數個掃描鏈(11)，直到測試向量(2)完全輸入至掃描鏈(11)後，動態密鑰產生模組(3)產生出一密鑰，一控制器(6)會送出比對訊號至一密鑰確認邏輯單元(4)；以及步驟四：當密鑰確認邏輯單元(4)比對複數個密鑰正反器(13)內之測試向量(2)與動態密鑰產生模組(3)的密鑰相同時，即輸出正確的響應，若比對結果錯誤，偽響應產生模組(5)即輸出偽響應。
此外，藉由下述具體實施例，可進一步證明本發明可實際應用之範圍，但不意欲以任何形式限制本發明之範圍。
請繼續參閱第一圖~第五圖，本發明實際實施時，可先從掃描鏈組(1)之複數個掃描鏈(11)中選取出複數個密鑰正反器(13)，並執行自動測試圖樣產生(Automatic test pattern generation, ATPG)，產生一測試向量(2)，從測試向量(2)中推算一種子，可參考第二圖，實施例中係從複數個密鑰正反器(13)回推出8位元的種子，並將種子輸入掃描鏈組(1)之4條掃描鏈(11)內，改良線性反饋移位暫存器(31)的LFSR_start一開始會設為0，而LFSR_enable也選到0去控制掃描時序(Scan clk)，使觸發邏輯單元(32)在輸入種子的時候不會影響到改良線性反饋移位暫存器(31)，種子被輸入完的時候，LFSR_enable設為1，並把種子輸入到動態密鑰產生模組(3)之改良線性反饋移位暫存器(31)中；
再請參閱第三圖，接續地，測試向量(2)會被傳入掃描鏈組(1)的4條掃描鏈(11)內，而密鑰正反器(13)同時也會接收到測試向量(2)，實施例中是依照掃描鏈(11)數量，以4個位元為一組依序傳入每條掃描鏈(11)，每組測試向量(2)在輸入時，觸發邏輯單元(32)會根據該組的數值對改良線性反饋移位暫存器(31)作改變，其作法是從種子中取出例如3個數值011，當測試向量(2)輸入的4個位元有與011重複時，觸發邏輯單元(32)就會發出觸發訊號，使改良線性反饋移位暫存器(31)內的互斥或閘(311)去改變改良線性反饋移位暫存器(31)的數值，直到測試向量(2)的最後一組完全輸入至掃描鏈(11)後，動態密鑰產生模組(3)之改良線性反饋移位暫存器(31)就會產生出一密鑰；
此時，控制器(6)會送出比對訊號至密鑰確認邏輯單元(4)，如第四圖所示，當密鑰確認邏輯單元(4)比對複數個密鑰正反器(13)內之測試向量(2)與動態密鑰產生模組(3)的密鑰相同時，正確的響應就會透過本架構輸出，若比對結果錯誤，則會透過偽響應產生模組(5)輸出偽響應；偽響應之產生作法可參考第五圖，係由偽響應產生模組(5)之計數器(51)根據觸發邏輯單元(32)在這筆測試向量(2)傳入時接收到幾次的觸發訊號從複數個掃描正反器(scan flip-flops)中來選擇一個掃描正反器(54)，此掃描正反器(54)不同於先前所選擇的密鑰正反器(13)，被選到之掃描正反器(54)的值會跟改良線性反饋移位暫存器(31)的密鑰經過互斥或閘(53)的運算，以產生偽響應，若攻擊者再重複輸入同一筆不合法的測試向量(2)，偽響應產生模組(5)之計數器(51)所選的掃描正反器(54)也會相同，所以對於同一筆不合法的測試向量(2)，其所產生出來的偽響應也會是固定的，讓攻擊者無法分析輸出的響應是正確或是錯誤的。
由上述之實施說明可知，本發明與現有技術相較之下，本發明具有以下優點:
1. 本發明測試電路之動態密鑰防禦架構與方法具有動態密鑰產生模組，能根據輸入的原始資料去生成不同的密鑰，相較於習知皆以固定的密鑰儲存在電路內，本發明係提供動態的密鑰產生技術，以達到更高的安全層級，且由於未有預先儲存的密鑰，因此攻擊者亦不能透過冷啟動攻擊去獲得密鑰。
2. 本發明測試電路之動態密鑰防禦架構與方法可由偽響應產生模組產生偽響應，且同一筆不合法的測試向量，仍會產生相同的偽響應，以混淆攻擊者。
綜上所述，本發明之測試電路之動態密鑰防禦架構與方法，的確能藉由上述所揭露之實施例，達到所預期之使用功效，且本發明亦未曾公開於申請前，誠已完全符合專利法之規定與要求。爰依法提出發明專利之申請，懇請惠予審查，並賜准專利，則實感德便。
惟，上述所揭之圖示及說明，僅為本發明之較佳實施例，非為限定本發明之保護範圍；大凡熟悉該項技藝之人士，其所依本發明之特徵範疇，所作之其它等效變化或修飾，皆應視為不脫離本發明之設計範疇。
(1):掃描鏈組(11):掃描鏈
(111):掃描輸入(112):掃描輸出
(12):正反器(13):密鑰正反器
(2):測試向量(3):動態密鑰產生模組
(31):改良線性反饋移位暫存器(311):互斥或閘
(32):觸發邏輯單元(4):密鑰確認邏輯單元
(41):互斥或閘(42):及閘
(43):D正反器(5):偽響應產生模組
(51):計數器(52):多工器
(53):互斥或閘(54):掃描正反器
(6):控制器(7):輸入解壓縮器
(8):輸出壓縮器
第一圖：本發明其較佳實施例之架構示意圖。
第二圖：本發明其較佳實施例之動態密鑰產生示意圖(一)。
第三圖：本發明其較佳實施例之動態密鑰產生示意圖(二)。
第四圖：本發明其較佳實施例之密鑰確認邏輯單元元件示意圖。
第五圖：本發明其較佳實施例之偽響應產生模組示意圖。
(1):掃描鏈組
(11):掃描鏈
(111):掃描輸入
(112):掃描輸出
(12):正反器
(13):密鑰正反器
(2):測試向量
(3):動態密鑰產生模組
(4):密鑰確認邏輯單元
(5):偽響應產生模組
(6):控制器
(7):輸入解壓縮器
(8):輸出壓縮器
Claims (11)
- 一種測試結構之動態密鑰防禦架構，其包含有： 一掃描鏈組，係具有複數個掃描鏈，每一該複數個掃描鏈其一端為一掃描輸入，另一端為一掃描輸出，該掃描輸入接收一測試向量之輸入； 一動態密鑰產生模組(Dynamic Key Generator)，係電性連接該掃描鏈組，並接收來自該掃描輸入之該測試向量； 一密鑰確認邏輯單元(Key Checking Logic)，係電性連接該動態密鑰產生模組與該掃描鏈組； 一偽響應產生模組(Fake Response Generator)，係電性連接該動態密鑰產生模組與該密鑰確認邏輯單元；以及 一控制器，係電性連接該動態密鑰產生模組、該密鑰確認邏輯單元與該偽響應產生模組。
- 如申請專利範圍第1項所述測試結構之動態密鑰防禦架構，其中該掃描鏈組之各個該複數個掃描鏈之掃描輸入係選擇性電性連接至一輸入解壓縮器之輸出、該掃描鏈組之各個該複數個掃描鏈之掃描輸出係選擇性電性連接至一輸出壓縮器之輸入。
- 如申請專利範圍第1項所述測試結構之動態密鑰防禦架構，其中該複數個掃描鏈係由複數個正反器串聯組成，其可由使用者任意選出複數個密鑰正反器(Key flip-flops, KFFs)。
- 如申請專利範圍第1項所述測試結構之動態密鑰防禦架構，其中該動態密鑰產生模組係包含有一改良線性反饋移位暫存器(Modified-LFSR)與一電性連接該改良線性反饋移位暫存器之觸發邏輯(Trigger Logic)單元。
- 如申請專利範圍第1項所述測試結構之動態密鑰防禦架構，其中該密鑰確認邏輯單元係包含有複數個互斥或閘、一電性連接該複數個互斥或閘之及閘與一電性連接該及閘之D正反器(D flip-flop)。
- 如申請專利範圍第1項所述測試結構之動態密鑰防禦架構，其中該偽響應產生模組係包含有一電性連接該動態密鑰產生模組之計數器、一電性連接該計數器與該掃描鏈組之多工器以及一電性連接該多工器與該動態密鑰產生模組之互斥或閘。
- 一種測試結構之動態密鑰防禦方法，其步驟包含有： 步驟一：於一掃描鏈組之複數個掃描鏈中選取複數個密鑰正反器(Key flip-flops, KFFs)； 步驟二：將一測試向量之一種子輸入至該掃描鏈組之複數個掃描鏈與一動態密鑰產生模組中，而該測試向量同時會傳入該複數個掃描鏈； 步驟三：該測試向量依序被輸入至該複數個掃描鏈，直到該測試向量完全輸入至掃描鏈後，該動態密鑰產生模組產生出一密鑰，一控制器會送出比對訊號至一密鑰確認邏輯單元(Key Checking Logic)；以及 步驟四：當該密鑰確認邏輯單元比對該複數個密鑰正反器內之該測試向量與該動態密鑰產生模組的密鑰相同時，即輸出正確的響應，若比對結果錯誤，一偽響應產生模組即輸出偽響應。
- 如申請專利範圍第7項所述測試結構之動態密鑰防禦方法，其中該掃描鏈組進一步具有一掃描輸入、一掃描輸出、一選擇性電性連接該掃描輸入之解壓縮器以及一選擇性電性連接該複數個掃描鏈與該掃描輸出之壓縮器。
- 如申請專利範圍第7項所述測試結構之動態密鑰防禦方法，其中該動態密鑰產生模組係包含有一改良線性反饋移位暫存器(Modified-LFSR)與一電性連接該改良線性反饋移位暫存器之觸發邏輯(Trigger Logic)單元，該觸發邏輯單元即負責將該測試向量之種子輸入至該改良線性反饋移位暫存器。
- 如申請專利範圍第7項所述測試結構之動態密鑰防禦方法，其中該密鑰確認邏輯單元係包含有複數個互斥或閘、一電性連接該複數個互斥或閘之及閘與一電性連接該及閘之D正反器(D flip-flop)。
- 如申請專利範圍第7項所述測試結構之動態密鑰防禦方法，其中該偽響應產生模組係包含有一電性連接該動態密鑰產生模組之計數器、一電性連接該計數器與該掃描鏈組之多工器以及一電性連接該多工器與該動態密鑰產生模組之互斥或閘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108113437A TWI727308B (zh) | 2019-04-17 | 2019-04-17 | 測試電路之動態密鑰防禦架構與方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108113437A TWI727308B (zh) | 2019-04-17 | 2019-04-17 | 測試電路之動態密鑰防禦架構與方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202040401A true TW202040401A (zh) | 2020-11-01 |
| TWI727308B TWI727308B (zh) | 2021-05-11 |
Family
ID=74201358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108113437A TWI727308B (zh) | 2019-04-17 | 2019-04-17 | 測試電路之動態密鑰防禦架構與方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI727308B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113533936A (zh) * | 2021-07-13 | 2021-10-22 | 上海矽昌微电子有限公司 | 一种芯片扫描链测试方法和系统 |
| TWI835601B (zh) * | 2023-03-20 | 2024-03-11 | 慧榮科技股份有限公司 | 資料加密的回合密鑰擴展裝置及方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7185249B2 (en) * | 2002-04-30 | 2007-02-27 | Freescale Semiconductor, Inc. | Method and apparatus for secure scan testing |
| EP2608039B1 (en) * | 2011-12-22 | 2014-05-21 | Nxp B.V. | Secure low pin count scan |
| KR102066661B1 (ko) * | 2013-09-02 | 2020-01-15 | 삼성전자 주식회사 | 스캔-체인으로 연결된 플립-플롭들의 값들을 jtag 인터페이스를 이용하여 재구성할 수 있는 집적 회로, 이의 동작 방법, 및 상기 집적 회로를 포함하는 장치들 |
| CN106707139B (zh) * | 2017-01-03 | 2019-06-04 | 大唐微电子技术有限公司 | 一种扫描链测试装置及实现方法 |
| CN108875431B (zh) * | 2018-06-07 | 2021-04-16 | 北京航空航天大学 | 防止集成电路知识产权剽窃的动态混淆封装接口控制单元 |
-
2019
- 2019-04-17 TW TW108113437A patent/TWI727308B/zh active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113533936A (zh) * | 2021-07-13 | 2021-10-22 | 上海矽昌微电子有限公司 | 一种芯片扫描链测试方法和系统 |
| TWI835601B (zh) * | 2023-03-20 | 2024-03-11 | 慧榮科技股份有限公司 | 資料加密的回合密鑰擴展裝置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI727308B (zh) | 2021-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Dupuis et al. | A novel hardware logic encryption technique for thwarting illegal overproduction and hardware trojans | |
| Becker et al. | Stealthy dopant-level hardware trojans | |
| Limaye et al. | Is robust design-for-security robust enough? Attack on locked circuits with restricted scan chain access | |
| Cui et al. | Static and dynamic obfuscations of scan data against scan-based side-channel attacks | |
| Francq et al. | Introduction to hardware Trojan detection methods | |
| US10361873B2 (en) | Test point-enhanced hardware security | |
| Dupuis et al. | Protection against hardware trojans with logic testing: Proposed solutions and challenges ahead | |
| Lesperance et al. | Hardware Trojan detection using exhaustive testing of k-bit subspaces | |
| Cui et al. | A new PUF based lock and key solution for secure in-field testing of cryptographic chips | |
| Das et al. | PUF-based secure test wrapper design for cryptographic SoC testing | |
| Dupuis et al. | New testing procedure for finding insertion sites of stealthy hardware Trojans | |
| TWI727308B (zh) | 測試電路之動態密鑰防禦架構與方法 | |
| Saeed et al. | Test-mode-only scan attack and countermeasure for contemporary scan architectures | |
| Liu et al. | Effects of embedded decompression and compaction architectures on side-channel attack resistance | |
| Gaine et al. | Electromagnetic fault injection as a new forensic approach for SoCs | |
| Becker et al. | Implementing hardware trojans: Experiences from a hardware trojan challenge | |
| Chandran et al. | SS-KTC: A high-testability low-overhead scan architecture with multi-level security integration | |
| Sao et al. | Co-relation scan attack analysis (COSAA) on AES: A comprehensive approach | |
| Lee et al. | A dynamic-key based secure scan architecture for manufacturing and in-field IC testing | |
| Chen et al. | Partial scan design against scan-based side channel attacks | |
| US20210083868A1 (en) | Dynamic secret key security system for test circuit and method of the same | |
| Hély et al. | Security challenges during VLSI test | |
| Chen et al. | BISTLock: Efficient IP piracy protection using BIST | |
| Moghaddam et al. | On test points enhancing hardware security | |
| Chen et al. | Balancing testability and security by configurable partial scan design |