JP2005214981A

JP2005214981A - スキャンベースａｔｐｇテスト回路、テスト方法及びスキャンチェーン再配置方法

Info

Publication number: JP2005214981A
Application number: JP2005023827A
Authority: JP
Inventors: Dong-Kwan Han; 東觀韓
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-01-31
Filing date: 2005-01-31
Publication date: 2005-08-11
Anticipated expiration: 2025-01-31
Also published as: KR20050078704A; US20050172192A1; JP5252769B2; US7343536B2

Abstract

【課題】スキャンベースＡＴＰＧテスト回路、テスト方法及びスキャンチェーン再配置方法を提供する。
【解決手段】スキャンベースＡＴＰＧテスト回路は、複数個のスキャンチェーン４０１，４０３，４０５，４０７についてのテスト及び診断が可能なように、これらを連結したスキャンチェーングループ４００、及びスキャンチェーンに存在する未知の値がテスト結果に影響を与えないように処理するスキャンテストポイントグループ４１０を含む。この構成により、複数個のスキャンチェーンについてのテスト及び診断が可能にし、スキャンチェーンに存在する未知の値がテスト結果に影響を与えないように処理することができる。又、スキャンチェーン再配置方法により、複数個のスキャンチェーンについてのテスト及び診断が可能にし、スキャンチェーンに存在する未知の値がテスト結果に影響を与えないようにすることができる。
【選択図】図４

Description

本発明は、半導体チップのテストに係り、特にＳＯＣ（ＳｙｓｔｅｍＯｎＣｈｉｐ）の電気的及び機能的特性を検証するために実施するスキャンテスト方法に使われるテスト回路に関する。

スキャンに基づいた自動テストパターン発生（ＡｕｔｏｍａｔｉｃＴｅｓｔＰａｔｔｅｒｎＧｅｎｅｒａｔｉｏｎ；ＡＴＰＧ）方法を利用したテストは、実現しようとする本来の回路に、前記の方法によって生成されたテスト回路を予め挿入し、それをスキャンテストすることにより行われる。テストは、製品の開発段階では設計の欠点を検証するようにし、販売段階では電気的及び機能的特性が仕様を満足するもののみを選択して出荷できるようにする。前記テスト方法は、ＥＤＡ（ＥｌｅｃｔｒｏｎｉｃＤｅｓｉｇｎＡｕｔｏｍａｔｉｏｎ）ツールを利用して自動化できるので、ほぼあらゆるＳＯＣ設計で採用されている。

スキャンベーステストに要求されるコストを決定する主な要素は、スキャンチェーンの個数、スキャンピンの個数、スキャンの長さ及びスキャンテストデータの量である。スキャンチェーンの構成要素は定められているので、スキャンチェーンの個数が増えるということは、スキャンの長さが減少することを意味する。これらの要素を考慮する時、テストコストを減らすための最善の方法は、最小限の数のスキャンピンを利用しつつも、最大限のスキャンチェーンを使用できるようにすることにより、スキャンの長さを減らすことである。これにより、結局テストデータの量及びテストにかかる時間を短縮することになる。

例えば、ＳＯＣデバイスが１０００個のフリップフロップを使用すると仮定する。ＡＴＥ（ＡｕｔｏｍａｔｉｃＴｅｓｔＥｑｕｉｐｍｅｎｔ）がスキャンチェーンを３個まで支援すれば、１つのスキャンチェーンの長さｎ（ｎは整数）は、少なくとも３３４（１０００/スキャンチェーンの数）以上としなければならない。したがって、１つのパターンセットオペレーションを行うためには、少なくとも３３５（３３４＋１）個のクロックを印加しなければならない。ここで、３３４個のクロックはシフト用に使われ、１つのクロックはキャプチャ用に使われることを意味する。フォールトカバレッジを９５％以上にするためには、若し、１０００個のテストパターンセットが必要であり、テストクロックの時間幅が１０ｎｓ（ｎａｎｏｓｅｃｏｎｄｓ）とすれば、数１の通り総計で３，３５０，０００ナノ（１０^−９）秒がかかる。

上述したように、従来の方法によるテストは、所要時間が非常に長いという短所がある。

図１は、従来のスキャンベースＡＴＰＧ構造の一例を示すダイヤグラムである。
図１を参照すると、従来のＡＴＰＧ構造は、４個のスキャンチェーンＳｃａｎＣｈａｉｎ＃１ないしＳｃａｎＣｈａｉｎ＃４を使用し、４個のスキャン入力ピンＳｃａｎ−ｉｎ及び４個のスキャン出力ピンＳｃａｎ−ｏｕｔなど８個のスキャンピンを使用する。一つのスキャンチェーンは、それぞれ一つのスキャン入力ピンＳｃａｎ−ｉｎと、一つのスキャン出力ピンＳｃａｎ−ｏｕｔとに連結されている。３番目及び４番目のスキャンチェーンＳｃａｎＣｈａｉｎ＃３及びＳｃａｎＣｈａｉｎ＃４でのＸは、スキャンチェーンに含まれた論理値が確定されていない未知の値を意味する。

図１に示した従来のＡＴＰＧを使用する場合、ＳＯＣのような集積度が高い装置をテストするためには、普通の装置をテストする場合に比べてテストデータの量が幾何級数的に増えるようになり、ＡＴＥのメモリの限界のため、テストコストが増加する。
図２は、従来のイリノイスキャンを示すダイヤグラムである。

図２を参照すると、イリノイスキャンは図１に示したＡＴＰＧを改善したものであって、４個のスキャンチェーンＳｃａｎｃｈａｉｎ＃１ないしＳｃａｎｃｈａｉｎ＃４、一つのスキャン入力ピンＳｃａｎ−ｉｎ及び４個のスキャン出力ピンＳｃａｎ−ｏｕｔを備える。４個のスキャンチェーンＳｃａｎｃｈａｉｎ＃１ないしＳｃａｎｃｈａｉｎ＃４は、一つのスキャン入力ピンＳｃａｎ−ｉｎを共通に使用し、それぞれ一つのスキャン出力ピンＳｃａｎ−ｏｕｔと連結されている。３番目及び４番目のスキャンチェーンＳｃａｎＣｈａｉｎ＃３及びＳｃａｎＣｈａｉｎ＃４でのＸは、スキャンチェーンに含まれた論理値が確定されていない未知の値を意味する。

イリノイスキャンは、一つのスキャン入力ピンＳｃａｎ−ｉｎをあらゆるスキャンチェーンが共有するので、テストデータ入力量を減らすことができるが、スキャン出力データは従来の方法と同一である。

図３は、図２に示された従来のイリノイスキャンを改善したスキャンベースＡＴＰＧを示すダイヤグラムである。
図３を参照すると、スキャンベースＡＴＰＧは、一つのスキャン入力ピンＳｃａｎ−ｉｎ、４個のスキャンチェーンＳｃａｎＣｈａｉｎ＃１ないしＳｃａｎＣｈａｉｎ＃４、３個のＸＯＲＸＯＲ＃１ないしＸＯＲ＃３、及び一つのスキャン出力ピンＳｃａｎ−ｏｕｔを備える。

３個のＸＯＲＸＯＲ＃１ないしＸＯＲ＃３は、４個のスキャンチェーンＳｃａｎＣｈａｉｎ＃１ないしＳｃａｎＣｈａｉｎ＃４の出力データを一つのスキャン出力ピンＳｃａｎ−ｏｕｔに伝達するために使われ、実質的に４個のスキャンチェーンＳｃａｎＣｈａｉｎ＃１ないしＳｃａｎＣｈａｉｎ＃４の出力データを圧縮するといえる。

第１ＸＯＲＸＯＲ＃１は、２個のスキャンチェーンＳｃａｎＣｈａｉｎ＃１及びＳｃａｎＣｈａｉｎ＃２の出力を受信し、第２ＸＯＲＸＯＲ＃２は、残りの２個のスキャンチェーンＳｃａｎＣｈａｉｎ＃３及びＳｃａｎＣｈａｉｎ＃４の出力を受信する。第３ＸＯＲＸＯＲ＃３は、第１ＸＯＲＸＯＲ＃１及び第２ＸＯＲＸＯＲ＃２の出力を受信する。ここで、ＸＯＲはＥｘｃｌｕｓｉｖｅＯＲゲートを意味し、論理的に２個の入力がいずれも同じ状態である時のみ、出力がロジックハイ状態を出力する特性を有する。

従来のスキャンベースＡＴＰＧの場合、若し、スキャンチェーン＃２ＳｃａｎＣｈａｉｎ＃２の２番目サイクルにエラーがあれば、スキャン出力ピンＳｃａｎ−ｏｕｔに検出されたエラーを反映する所定の約束された信号を出力する。この信号に基づいてエラーの有無を判断し、この事実をフィードバックさせて設計を正しく修正できるようにする。

しかし、スキャンチェーン＃２ＳｃａｎＣｈａｉｎ＃２の２番目サイクルにエラーが発生すると同時に、スキャンチェーン＃３ＳｃａｎＣｈａｉｎ＃３の２番目サイクルにも、論理状態が定められていない未知の状態値Ｘを有する場合が発生しうる。このような場合、２番目サイクルでのＸＯＲの出力が常にＸ状態であるので、スキャン出力ピンＳｃａｎ−ｏｕｔで二番目サイクルの値は、常にＸ状態となる。したがって、２番目サイクルではエラーが発生した事実について検証できなくなる。この未知の状態値を発生させるソースには、セットまたはリセットで初期化されていないフリップフロップが存在するか、またはシミュレーションモデルがブラックボックスである場合、及びバスでデータが互いに衝突するバスコンテンションが発生した場合などがある。

上述したように、図３に示された改善されたスキャンベースＡＴＰＧを利用しても、初期化されていないフリップフロップの存在、ブラックボックスのシミュレーション及びバスコンテンションが発生した場合のように、Ｘ値を誘発させる場合が存在する場合にはエラーを検出できない。

上述した問題点を補完するために、２つの解決方法がある。
第１は、根本的な解決方法であって、Ｘ値が発生するソースを遮断するものである。しかし、この方法は、デザイン実行オーバーヘッドが発生してデザインが修正されると、数回に渡る実行と検証とが追加で必要になるという短所がある。
第２は、Ｘ値が次のステージに伝えられることを防止するものである。

本発明が解決しようとする第１課題は、複数個のスキャンチェーンについてのテスト及び診断を可能にし、スキャンチェーンに存在する未知の値がテスト結果に影響を与えないように処理するスキャンベースＡＴＰＧテスト回路を提供することにある。
本発明が解決しようとする第２課題は、複数個のスキャンチェーンについてのテスト及び診断を可能にし、スキャンチェーンに存在する未知の値がテスト結果に影響を与えないように処理するスキャンベースＡＴＰＧテスト方法を提供することにある。
本発明が解決しようとする第３課題は、複数個のスキャンチェーンについてのテスト及び診断を可能にし、スキャンチェーンに存在する未知の値がテスト結果に影響を与えないように処理するスキャンチェーン再配置方法を提供することにある。

前記第１課題を解決するために、本発明の第１面によるテスト回路は、スキャンベースＡＴＰＧ方法を利用して、製品の電気的及び機能的特性を検証するのに使用するテスト回路において、スキャンチェーングループ、デコーダロジック回路、スキャンテストポイントグループ、及びテストデータ圧縮器を備える。

前記スキャンチェーングループは、テストする試料を複数個直列連結したスキャンチェーンを複数個備え、所定のスキャン入力ピンからテストデータを受信する。前記デコーダロジック回路は、複数個のスキャンテストポイントモード信号をデコーディングする。前記スキャンテストポイントグループは、前記デコーダロジック回路の出力に応答して、受信した前記スキャンチェーングループの出力値を調節して出力する。前記テストデータ圧縮器は、前記スキャンテストポイントグループの複数個の出力信号を一つの出力信号として圧縮する。

前記複数個のスキャンテストポイントモード信号は、論理状態が確定されていない未知の値を有するスキャンチェーンについての情報、及び前記スキャンチェーンで未知の値を有するところの位置についての情報が反映された信号である。
前記第１課題を解決するために、本発明の第２面によるテスト回路は、スキャンベースＡＴＰＧ方法を利用して、製品の電気的及び機能的特性を検証するのに使用するテスト回路において、第１スキャンチェーングループ、第２スキャンチェーングループ、デコーダロジック回路、スキャンテストポイントグループ及びテストデータ圧縮器を備える。

前記第１スキャンチェーングループは、所定のスキャン入力ピンからテストデータを受信し、論理状態が確定的な試料が含まれた複数個のスキャンチェーンを含む。前記第２スキャンチェーングループは、前記スキャン入力ピンからテストデータを受信し、論理状態が確定されていない未知の値を有する試料が含まれた複数個のスキャンチェーンを含む。前記デコーダロジック回路は、複数個のスキャンテストポイントモード信号をデコーディングする。前記スキャンテストポイントグループは、前記デコーダロジック回路の出力に応答して、受信した前記第２スキャンチェーングループの出力値を調節して出力する。前記テストデータ圧縮器は、前記第１スキャンチェーングループの出力信号、及び前記スキャンテストポイントグループの複数個の出力信号を受信して一つの出力信号として圧縮する。

前記複数個のスキャンテストポイントモード信号は、論理状態が確定されていない未知の値を有するスキャンチェーンについての情報、及び前記スキャンチェーンで未知の値を有するところの位置についての情報が反映された信号である。
前記第１課題を解決するために、本発明の第３面によるテスト回路は、スキャンベースＡＴＰＧ方法を利用して、製品の電気的及び機能的特性を検証するのに使用するテスト回路において、モード選択信号、スキャンチェーングループ、デコーダロジック回路、スキャンテストポイントグループ、テストデータ圧縮器、及び第１マルチプレクサを備える。

前記モード選択信号は、スキャンテストモードまたはスキャン診断モードを指示する。前記スキャンチェーングループは、テストする試料を複数個直列連結したスキャンチェーンを複数個備え、所定のスキャン入力ピンからテストデータを受信して前記モード選択信号に応答する。前記デコーダロジック回路は、複数個のスキャンテストポイントモード信号をデコーディングする。前記スキャンテストポイントグループは、前記デコーダロジック回路の出力に応答して、受信した前記スキャンチェーングループの出力値を調節して出力する。前記テストデータ圧縮器は、前記スキャンテストポイントグループの複数個の出力信号を一つの出力信号として圧縮する。前記第１マルチプレクサは、前記テストデータ圧縮器の出力、及び前記スキャンチェーングループの出力信号のうち一つの信号を前記モード選択信号によって選択的に出力する。

前記スキャンチェーングループは、前記モード選択信号がテストモードである場合には、複数個のスキャンチェーンの出力を外部にそれぞれ出力させるが、前記モード選択信号が診断モードである場合には、複数個のスキャンチェーンの出力を互いに直列連結させて最後に連結されたスキャンチェーンの出力を外部に出力させ、前記複数個のスキャンテストポイントモード信号は、論理状態が確定されていない未知の値を有するスキャンチェーンについての情報、及び前記スキャンチェーンで未知の値を有するところの位置についての情報が反映された信号である。

前記第１課題を解決するために、本発明の第４面によるテスト回路は、スキャンベースＡＴＰＧ方法を利用して、製品の電気的及び機能的特性を検証するのに使用するテスト回路において、モード選択信号、第１スキャンチェーングループ、第２スキャンチェーングループ、デコーダロジック回路、スキャンテストポイントグループ、テストデータ圧縮器、及び第１マルチプレクサを備える。

前記モード選択信号は、スキャンテストモードまたはスキャン診断モードを指示する。前記第１スキャンチェーングループは、所定のスキャン入力ピンからテストデータを受信し、前記モード選択信号に応答し、論理状態が確定的な試料が含まれた複数個のスキャンチェーンを含む。前記第２スキャンチェーングループは、前記スキャン入力ピンからテストデータを受信し、前記モード選択信号に応答し、論理状態が確定されていない未知の値を含む試料が含まれた複数個のスキャンチェーンを含む。前記デコーダロジック回路は、複数個のスキャンテストポイントモード信号をデコーディングする。前記スキャンテストポイントグループは、前記デコーダロジック回路の出力に応答して受信した前記第２スキャンチェーングループの出力値を調節して出力する。前記テストデータ圧縮器は、前記第１スキャンチェーングループの出力信号、及び前記スキャンテストポイントグループの複数個の出力信号を受信して一つの出力信号として圧縮する。前記第１マルチプレクサは、前記テストデータ圧縮器の出力、及び前記スキャンチェーングループの出力信号のうち一つの信号を前記モード選択信号によって選択的に出力する。

前記第２課題を解決するために、本発明によるテスト方法は、スキャンベースＡＴＰＧ方法を利用して、製品の電気的及び機能的特性を検証するテスト方法において、ＡＴＰＧを利用してテストパターンを発生させる段階と、スキャンテストモードまたはスキャン診断モードを指示するスキャンモード信号を受信して判断する段階と、前記受信されたスキャンモード信号がスキャンテストモード信号である場合、それぞれのスキャンチェーンの電気的及び機能的特性をテストするスキャンテスト段階と、前記受信されたスキャンモード信号がスキャン診断モード信号である場合、スキャンチェーンを構成するテスト試料のうちエラーが発生したところを診断するスキャン診断段階と、を備える。

前記第３課題を解決するために、本発明の一面によるスキャンチェーン再配置方法は、スキャンベースＡＴＰＧ方法を利用して、製品の電気的及び機能的特性を検証するテスト回路を使用するスキャンチェーン再配置方法において、論理状態が確定されていない未知の値を有するスキャンチェーンを配置して第１スキャンチェーングループに定義する段階と、論理状態がいずれも確定された値を有するスキャンチェーンを配置して、第２スキャンチェーングループに定義する段階と、を備える。

前記第３課題を解決するために、本発明の他の一面によるスキャンチェーン再配置方法は、前記第１スキャンチェーングループにおいて、同じサイクルに未知の値Ｘを有するスキャンチェーンが２個存在する場合、前記第１スキャンチェーングループに属するスキャンチェーンのうち何れか一つのスキャンチェーンを構成するテスト試料のチェーンの順序を変更し、前記２個のスキャンチェーンの出力が相異なるサイクルに未知の値Ｘが存在するように配置する。

本発明によるテスト回路及びスキャンチェーン再配置方法は、テストデータの量、及びテストチャンネルを画期的に減らすことができる。既存のスキャンベースＡＴＰＧベースのテストコストを１０倍以上に減少させることができ、少ないデザインオーバーヘッドで正常動作に影響を及ぼさない長所がある。

本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する添付図面及び添付図面に記載された内容を参照しなければならない。
以下、添付された図面を参照して本発明の望ましい実施例を説明することにより、本発明を詳細に説明する。各図面に付された同じ参照符号は同一部材を示す。

図４は、本発明の第１実施例によるスキャンベースＡＴＰＧテスト回路を示すダイヤグラムである。
図４を参照すれば、スキャンベースＡＴＰＧテスト回路は、スキャン入力ピンＳｃａｎ−ｉｎ、スキャンチェーングループ４００、スキャンテストポイントグループ４１０、デコーダロジック回路４２０、テストデータ圧縮器４３０、及びスキャン出力ピンＳｃａｎ−ｏｕｔを備える。

スキャン入力ピンＳｃａｎ−ｉｎを介して、ＡＴＰＧによるテストデータを受信する。
スキャンチェーングループ４００は、４個のスキャンチェーンＳｃａｎＣｈａｉｎ＃１ないしＳｃａｎＣｈａｉｎ＃４、４０１ないし４０７を備える。それぞれのスキャンチェーン４０１ないし４０７は、一定の規則によって連結したテスト試料のチェーンである。
スキャンテストポイントグループ４１０は、スキャンチェーンの個数だけのスキャンテストポイント回路４１１ないし４１７を有し、対応するスキャンチェーンの出力信号をデコーダロジック回路４２０の出力信号によって出力する。

デコーダロジック回路４２０は、複数個のスキャンテストポイントモード信号ＳＴＰ＿Ｍｏｄｅ０ないしＳＴＰ＿ＭｏｄｅＮをデコーディングして出力する。デコーディングされた信号は、スキャンテストポイント回路４１１ないし４１７に伝達され、スキャンチェーンに存在する未知の状態の値Ｘが、テストデータ圧縮器４３０に伝達されることを防止する役割を担当する。

スキャンチェーンについて、スキャンベースＡＴＰＧを行えば、それぞれのスキャンチェーンについてスキャン出力値を得ることができる。この時、このＡＴＰＧパターンを分析すれば、次の通り２つの事項を確認できる。
１．Ｘ値が存在するスキャンチェーンの番号
２．スキャンチェーンでのＸ値が存在する位置

これらの情報を分析すれば、任意のスキャンチェーンに存在するＸ値がテストデータ圧縮器４３０に伝達されることを防止可能にするスキャンテストポイントモードＳＴＰ＿Ｍｏｄｅ０ないしＳＴＰ＿ＭｏｄｅＮ値をセッティングすることができる。
テストデータ圧縮器４３０は、３個のＸＯＲ回路４３１ないし４３５を備え、スキャンテストポイントグループ４１０の出力を一つの出力信号として圧縮する。

図４を参照して、本発明の第１実施例によるスキャンベースＡＴＰＧテスト回路の動作を説明する。
例えば、３番目のスキャンチェーンＳｃａｎＣｈａｉｎ＃３の３番目サイクルにＸ値が存在する場合、それらについての情報を有するスキャンテストポイントモード信号ＳＴＰ＿Ｍｏｄｅ０ないしＳＴＰ＿ＭｏｄｅＮを生成してデコーダロジック回路４２０に伝達する。デコーダロジック回路４２０は、スキャンテストポイントモード信号ＳＴＰ＿Ｍｏｄｅ０ないしＳＴＰ＿ＭｏｄｅＮに応答して、３番目スキャンチェーン４０５の出力と連結されるスキャンテストポイント回路４１５を制御して、３番目スキャンチェーン４０５のＸ値が最終スキャン出力Ｓｃａｎ−ｏｕｔの動作に影響を及ぼさないようにする。

図５Ａ及び図５Ｂは、図４に示すテストポイント回路の実施例を示す回路図である。
図５Ａを参照すれば、スキャンテストポイント回路（４１１ないし４１７のうち一つ）は、スキャンフリップフロップ５２０及びマルチプレクサ５１０を利用して実現できる。スキャンチェーンの出力が正常な場合には、デコーダロジック回路４２０の出力信号によって、スキャンチェーンの出力をスキャンフリップフロップ５２０に保存しつつ出力し、現在のスキャンチェーンの出力にＸ値が含まれた場合には、以前クロック（図示せず）で受信されてスキャンフリップフロップ５２０に保存されたデータを出力する。そのために、スキャンチェーンの出力及びスキャンフリップフロップ５２０の出力を受信して、デコーダロジック回路の出力信号によって伝達するマルチプレクサ５１０を利用する。

図５Ｂを参照すると、スキャンテストポイント回路（４１１ないし４１７のうち一つ）は、ラッチ回路５３０を利用して実現できる。スキャンチェーンの出力が正常な場合には、デコーダロジック回路４２０の出力信号によってスキャンチェーンの出力をラッチ回路５３０にラッチしつつ出力し、現在のスキャンチェーンの出力にＸ値が含まれた場合には、以前クロック（図示せず）で受信されてラッチ回路５３０にラッチされたデータを出力する。

上述した内容を要約すれば、図５Ａまたは図５Ｂのスキャンテストポイント回路を、それぞれのスキャンチェーン、あるいはＸ値を有するスキャンチェーンの出力とテストデータ圧縮器４３０との間に挿入して、テスト応答データのうち望まないＸ値がテストデータ圧縮器４３０に伝達されることを防止できる。

本発明の第２実施例によるスキャンベースＡＴＰＧテスト回路は、図４及び図７を結合させたものである。図４のスキャンテストポイントグループに図７のスキャンテストポイントグループを構成する方法を適用したものである。以下、図７についての説明と上述した図４についての内容とを結合することによって、本発明の第２実施例によるスキャンベースＡＴＰＧテスト回路を容易に実現することができる。

図６は、本発明の第３実施例によるスキャンベースＡＴＰＧテスト回路を示すダイヤグラムである。
図６を参照すれば、スキャンベースＡＴＰＧテスト回路は、スキャン入力ピンＳｃａｎ−ｉｎ、モード選択信号ＳＴＤ＿Ｍｏｄｅ、スキャンチェーングループ６００、デコーダロジック回路６２０、テストデータ圧縮器６３０、及び第１マルチプレクサ６４７を備える。

スキャン入力ピンＳｃａｎ＿ｉｎは、ＡＴＰＧによって生成されたテストデータを受信する。
モード選択信号ＳＴＤ＿Ｍｏｄｅは、スキャンテストモードまたはスキャン診断モードを指示する。
スキャンチェーングループ６００は、テストする試料を複数個直列連結したスキャンチェーン（ＳｃａｎＣｈａｉｎ＃１ないしＳｃａｎＣｈａｉｎ＃４）６１１ないし６１７を複数個備え、スキャン入力ピンＳｃａｎ−ｉｎからテストデータを受信してモード選択信号ＳＴＤ＿Ｍｏｄｅに応答する。
スキャンチェーングループ６００は、第１スキャンチェーン６０１ないし第４スキャンチェーン６０７、第２マルチプレクサ６４１ないし第４マルチプレクサ６４５を備える。
第１スキャンチェーン６０１は、スキャン入力ピンＳｃａｎ−ｉｎからテストデータを受信する。

第２マルチプレクサ６４１は、スキャン入力ピンＳｃａｎ−ｉｎ及び第１スキャンチェーン６０１の出力を、モード選択信号ＳＴＤ＿Ｍｏｄｅに応答して選択的に出力する。第２スキャンチェーン６０３は、第２マルチプレクサ６４１の出力を受信する。
第３マルチプレクサ６４３は、スキャン入力ピンＳｃａｎ−ｉｎ及び第２スキャンチェーン６０３の出力を、モード選択信号ＳＴＤ＿Ｍｏｄｅに応答して選択的に出力する。第３スキャンチェーン６０５は、第３マルチプレクサ６４３の出力を受信する。
第４マルチプレクサ６４５は、スキャン入力ピンＳｃａｎ−ｉｎ及び第３スキャンチェーン６０５の出力をモード選択信号ＳＴＤ＿Ｍｏｄｅに応答して選択的に出力する。第４スキャンチェーン６０７は、第４マルチプレクサ６４５の出力を受信する。

スキャンチェーングループ６００は、複数個のスキャンチェーン６０１ないし６０７の出力をモード選択信号ＳＴＤ＿Ｍｏｄｅによって出力する。即ち、モード選択信号ＳＴＤ＿Ｍｏｄｅがテストモードを指定した場合には、複数個のスキャンチェーン６０１ないし６０７の出力をそれぞれ外部に並列出力させる。モード選択信号ＳＴＤ＿Ｍｏｄｅが診断モードを指定した場合には、複数個のスキャンチェーン６０１ないし６０７の出力を、複数個のスキャンチェーンを互いに直列連結させて最後に連結されたスキャンチェーン６０７を介して出力させる。出力された信号を分析すれば、エラーが発生したスキャンチェーンの番号及び位置を把握できる。

スキャンテストポイントグループ６１０は、スキャンチェーン６１０ないし６０７と同数のテストポイント回路６１１ないし６１７を備え、デコーダロジック回路６２０の出力に応答して受信したスキャンチェーングループ６１０の出力値を調節して出力する。
それぞれのスキャンテストポイント回路６１１ないし６１７は、デコーダロジック回路６２０の出力信号に対応して受信したスキャンチェーンの出力をバイパスさせるか、または一クロック以前に受信したスキャンチェーンの出力信号を保存して出力させる。スキャンテストポイント回路は、図５Ａ及び図５Ｂに示す回路を使用することが望ましい。
デコーダロジック回路６２０は、複数個のスキャンテストポイントモード信号ＳＴＰ＿Ｍｏｄｅ０ないしＳＴＰ＿ＭｏｄｅＮをデコーディングする。

複数個のスキャンテストポイントモード信号ＳＴＰ＿Ｍｏｄｅ０ないしＳＴＰ＿ＭｏｄｅＮは、論理状態が確定されていない未知の値Ｘを有するスキャンチェーンについての情報、及び前記スキャンチェーンで未知の値を有するところの位置についての情報が反映された信号である。これを生成させるために、スキャンテストモード信号発生装置（図示せず）をさらに備えることも可能である。

テストデータ圧縮器６３０は、テストポイントグループ６１０の複数個の出力信号を一つの出力信号として圧縮する機能を行う。これは従来使用中の一般的な回路と同一である。
第１マルチプレクサ６４７は、テストデータ圧縮器６３０の出力、及びスキャンチェーン６０７の出力信号をモード選択信号ＳＴＤ＿Ｍｏｄｅによって選択的に出力する。

図７は、本発明の第４実施例によるスキャンベースＡＴＰＧテスト回路を示すダイヤグラムである。
図７を参照すると、テスト回路は、スキャン入力ピンＳｃａｎ＿ｉｎ、モード選択信号ＳＴＤ＿Ｍｏｄｅ、第１スキャンチェーングループ７００−１、第２スキャンチェーングループ７００−２、デコーダロジック回路６２０、テストデータ圧縮器６３０、及び第１マルチプレクサ６４７を備える。

スキャン入力ピンＳｃａｎ−ｉｎは、ＡＴＰＧによって生成されたテストデータを受信する。
モード選択信号ＳＴＤ＿Ｍｏｄｅは、スキャンテストモードまたはスキャン診断モードを指示する。
第１スキャンチェーングループ７００−１は、スキャン入力ピンＳｃａｎ−ｉｎからテストデータを受信し、モード選択信号ＳＴＤ＿Ｍｏｄｅに応答し、論理状態が確定的な試料が含まれた複数個のスキャンチェーン７０１及び７０３を含む。

第１スキャンチェーングループ７００−１は、スキャン入力ピンＳｃａｎ−ｉｎからテストデータを受信する第１スキャンチェーン７０１、スキャン入力ピンＳｃａｎ−ｉｎ及び第１スキャンチェーン７０１の出力を、モード選択信号ＳＴＤ＿Ｍｏｄｅに応答して選択的に出力する第２マルチプレクサ７４１、及び第２マルチプレクサ７４１の出力を受信する第２スキャンチェーン７０３を備える。

第２スキャンチェーングループ７００−２は、スキャン入力ピンＳｃａｎ−ｉｎからテストデータを受信し、モード選択信号ＳＴＤ＿Ｍｏｄｅに応答し、論理状態が確定されていない未知の値を有する試料が含まれた複数個のスキャンチェーン７０５及び７０７を含む。

第２スキャンチェーングループ７００−２は、スキャン入力ピンＳｃａｎ−ｉｎ及び第２スキャンチェーン７０３の出力を、モード選択信号ＳＴＤ＿Ｍｏｄｅに応答して選択的に出力する第３マルチプレクサ７４３、第３マルチプレクサ７４３の出力を受信する第３スキャンチェーン７０５、スキャン入力ピンＳｃａｎ−ｉｎ及び第３スキャンチェーン７０５の出力をモード選択信号ＳＴＤ＿Ｍｏｄｅに応答して選択的に出力する第４マルチプレクサ７４５、及び第４マルチプレクサ７４５の出力を受信する第４スキャンチェーン７０７を備える。

スキャンチェーングループ７００−１及び７００−２は、モード選択信号ＳＴＤ＿Ｍｏｄｅがテストモードである場合には、複数個のスキャンチェーンの出力を外部にそれぞれ出力させるが、モード選択信号ＳＴＤ＿Ｍｏｄｅが診断モードである場合には、複数個のスキャンチェーンの出力を互いに直列連結させて最後に連結されたスキャンチェーン７０７の出力を外部に出力させる。

デコーダロジック回路７２０は、複数個のスキャンテストポイントモード信号ＳＴＰ＿Ｍｏｄｅ０ないしＳＴＰ＿ＭｏｄｅＮをデコーディングする。複数個のスキャンテストポイントモード信号ＳＴＰ＿Ｍｏｄｅ０ないしＳＴＰ＿ＭｏｄｅＮは、論理状態が確定されていない未知の値を有するスキャンチェーンについての情報、及びスキャンチェーンで未知の値を有するところの位置についての情報が反映された信号である。

スキャンテストポイントグループ７１０は、受信した第２スキャンチェーングループ７００−２の出力値、または以前に受信して保存している第２スキャンチェーングループ７００−２の出力値を、デコーダロジック回路７２０の出力に応答して出力する。スキャンテストポイントグループ７１０は、第２スキャンチェーングループ７００−２のスキャンチェーンと同数のスキャンテストポイント回路を備え、それぞれのスキャンテストポイント回路７１１及び７１３は、デコーダロジック回路７２０の出力信号に対応して受信したスキャンチェーンの出力をバイパスさせるか、または一クロック以前に受信したスキャンチェーンの出力信号をそのまま出力させる機能を行う。

テストデータ圧縮器７３０は、第１スキャンチェーングループ７００−１の出力信号、及びテストポイント回路７１１及び７１３の出力信号を受信して一つの出力信号として圧縮する。
第１マルチプレクサ７４７は、テストデータ圧縮器７３０の出力及びスキャンチェーン７０７の出力信号をモード選択信号ＳＴＤ＿Ｍｏｄｅによって選択的に出力する。

図７を参照すると、第４実施例によるスキャンベースＡＴＰＧテスト回路は、図４に示された本発明の一実施例によるスキャンベースＡＴＰＧテスト回路と比較すると、２個のテストポイント回路が減少したことが分かる。上述したように、Ｘ値のソースが存在すると強く予想される部分をスキャンチェーン＃３７０５及びスキャンチェーン＃４７０７に集中的に含ませ、スキャンチェーン＃３７０５及びスキャンチェーン＃４７０７の出力のみにテストポイントを連結すれば、より高いレベルのテストデータ圧縮比率を得ることができる。

図８は、スキャンチェーンの出力によって決定されるスキャンテストポイントモード信号ＳＴＰ＿Ｍｏｄｅの値を示すダイヤグラムである。
図８を参照すると、３番目スキャンチェーン（ＳｃａｎＣｈａｉｎ＃３）８１３の４番目サイクルで未知の値Ｘを有し、同時に４番目スキャンチェーン（ＳｃａｎＣｈａｉｎ＃４）８１４の２番目サイクルで未知の値Ｘを有する。

第１スキャンチェーン８１１の固有番号を“００”とし、連続して第４スキャンチェーン８１４の固有番号を“１１”とすれば、第３スキャンチェーン８１３の固有番号が“１０”となる。未知の値Ｘを含むスキャンチェーン、及び前記スキャンチェーン内部の位置を示すために、スキャンテストポイントモード信号（ＳＴＰ＿Ｍｏｄｅ０及びＳＴＰ＿Ｍｏｄｅ１）８２１及び８２２の２番目サイクルでは“１１”が指定され、４番目サイクルでは“１０”が指定されることによって、出力（Ｓｃａｎ＿ｏｕｔ）８１７にＸ値が伝えられないようにできる。

即ち、２番目及び４番目サイクル時の該当スキャンチェーンの値としてＸ値の代りに、既に以前に保存して分かっていた一定の論理値を出力して、スキャンチェーンのＸ値がスキャン出力Ｓｃａｎｏｕｔに影響を及ぼさないようにする。
上述したように、より高いレベルのテストデータ圧縮比率を得るためには、次の条件を満足しなければならない。

第１に、Ｘ値が存在するスキャンチェーンと存在していないスキャンチェーンとに分類しなければならない。第２に、第１と同様に、分類されたスキャンサイクル内で、Ｘ値が同時に複数個のスキャンチェーンから発生してはならない。
上述した第１の条件は、上述した４個の実施例でいずれも満足するが、第２の条件を満足するために、下の再配置方法を提案する。

図９は、本発明の一実施例によるスキャンチェーン間の再配置方法を示すブロックダイアグラムである。
図９を参照すると、Ｘ値が存在するフリップフロップが複数個のスキャンチェーンに存在しても、それが一つのスキャンチェーンに存在するかのように使用するレコーディング方法を示している。

ＡＴＰＧによって生成されたテストデータによって、スキャンチェーン＃１の第２フリップフロップ９１３にＸ値が存在し、スキャンチェーン＃２の第２フリップフロップ９１４にＸ値が存在する場合、人為的な操作によってスキャンチェーン＃１の第２フリップフロップ９１３の出力値をスキャンチェーン＃２の出力９２２値に再配置すれば、前述の第１の条件を満足する。即ち、Ｘ値が存在するスキャンチェーン＃１のフリップフロップ９１３と、Ｘ値が存在していないスキャンチェーン＃２のフリップフロップ９１４とは、互いに席を交換することにより、スキャンチェーン＃１の出力９２１には、Ｘ値が存在しなくなり、スキャンチェーン＃２の出力９２２にＸ値が再配置される。

図１０は、本発明の他の一実施例によるスキャンチェーン間の再配置方法を示すブロックダイアグラムである。
図１０を参照すると、同じスキャンサイクルにＸ値が存在するスキャンチェーンが同時に２個存在する時、これを解決する再配置方法を示している。

スキャンチェーン＃１及びスキャンチェーン＃２の２番目サイクルに同時にＸ値を有する場合、外部的な操作によってスキャンチェーン＃１の第２フリップフロップ１０１３の出力値と同じサイクルに存在するスキャンチェーン＃２のフリップフロップ１０１４の出力値が同時に出力されないようにすることができる。即ち、スキャンチェーン＃２のフリップフロップ１０１４と、スキャンチェーン＃２のフリップフロップ１０１５との席を互いに交換することにより、Ｘ値がスキャンチェーン＃１の出力１０２１と、スキャンチェーン＃２の出力１０２２とで相異なるサイクルに存在させる。

図１１は、本発明の一実施例によるスキャンベースＳＴＰＧテスト方法を示す信号フローチャートである。
図１１を参照すると、このテスト方法は、ＡＴＰＧ実行段階１１１０、スキャンモード信号を受信して判断する段階１１２０、スキャンテスト段階１１３０、及びスキャン診断段階１１４０を備える。

このテスト方法は、スキャンベースＡＴＰＧ方法を利用して製品の電気的及び機能的特性を検証するものである。
ＡＴＰＧ実行段階１１１０では、ＡＴＰＧを行ってテストパターンを発生させる。
スキャンモードを判断する段階１１２０は、スキャンモード信号を受信してスキャンテストモードＳＴＭ、またはスキャン診断モードＳＴＤのうちどちらを指示するかを判断する。

スキャンモード信号がスキャンテストモードＳＴＭである場合に動作するスキャンテスト段階１１３０は、スキャンテストポイントモード信号を発生させる段階１１３１、スキャンテストポイント制御信号を生成させる段階１１３３、及びバイパスまたは保存されたデータを出力する段階１１３５を備える。

スキャンテストポイントモード信号を発生させる段階１１３１は、発生したテストパターンを利用して論理状態が確定されていない未知の値を有するスキャンチェーンについての情報、及び前記スキャンチェーンで未知の値を有するところの位置についての情報が反映されたスキャンテストポイントモード信号を発生させる。スキャンテストポイント制御信号を生成させる段階１１３３は、スキャンテストポイントモード信号をデコーディングしてスキャンテストポイント制御信号を生成させる。バイパスまたは保存されたデータを出力する段階１１３５は、スキャンテストポイント制御信号によって、スキャンチェーンの出力信号をバイパスさせるか、または既に保存された一クロック以前に受信されて保存されたスキャンチェーンの出力値を出力させる。

スキャンモード信号がスキャンテストモードＳＴＤである場合に動作するスキャン診断段階１１４０は、スキャンチェーンを構成するテスト試料のうちエラーが発生したところを診断する。
スキャン診断段階１１４０は、複数個のスキャンチェーンを一つのスキャンチェーンに互いに結合する段階１１４１、及び一つのスキャンチェーンの電気的及び機能的特性をテストしてチェーンスキャンの何の部分にエラーが発生したかを判断するテスト段階を備える。

本発明では、連続されたスキャンチェーン方法を使用して、エラーが発生したスキャンチェーンの番号及びスキャンサイクルを検出する。連続されたスキャンチェーン方法は、スキャンテストモードとスキャン診断モードとに区分される。
スキャンテストモードは、スキャンチェーンの出力値がテストデータ圧縮器を介してデータの圧縮が行われるようにすることにより、スキャンベーステストを行うようにし、エラーの発生の可否を検出する。スキャン診断モードは、あらゆるスキャンチェーンを一つのチェーンに直列に連結し、スキャンチェーンの最終出力を利用してエラーが発生したスキャンチェーンの番号及びスキャンサイクルを検出する。

このスキャンテストポイントグループを使用する場合、テストデータの量をほぼ指数関数形態で減少させることができる。上述した場合は、テストポイント回路の数と、スキャンチェーンの数とが同一であるが、一定の場合、テストポイント回路の数を減らして使用できる。一般的に、回路設計及びシステムの特性上Ｘ値のソースが存在する部分は、ほぼ一定であるといえる。Ｘ値のソースが存在する部分、即ちＸ値について脆弱な部分を出来れば少ない数のスキャンチェーンに含まれるようにし、スキャンチェーンの出力のみにテストポイント回路を設置すれば、スキャンテストポイントモードで使用する制御信号ＳＴＰ＿Ｍｏｄｅの数を減少させることができる。

表１は、本発明によるスキャンベースＡＴＰＧテスト回路、及びスキャンチェーン再配置方法を使用する時の長所を示す。

表１を参照すると、スキャンテストポイントモード信号ＳＴＰ＿Ｍｏｄｅを７個使用すれば、２^７個のスキャンチェーンを選択できる。また、２^７個を３個のＸＯＲツリーを使用してテストデータを圧縮すれば、テスト所要時間を約１２分の１（Ｘ１２、１２８／１０）に減少させ得ることが分かる。
上述した説明では、スキャンチェーンを４個と仮定したが、実際に本発明によるテストデータ圧縮器を使用するスキャンベースＡＴＰＧは、４個以上の複数個のスキャンチェーンを含むように発明を確定することが可能である。

以上のように、図面と明細書で最適実施例が開示された。ここで、特定の用語が使われたが、これは、本発明を説明するための目的で使われたものであり、意味限定や特許請求範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者であれば、これから多様な変形及び均等な他の実施例が可能であるという点を理解できるであろう。従って、本発明の真の技術的な保護範囲は、特許請求範囲の技術的思想により決まらねばならない。

本発明の一実施例によるテスト回路は、半導体チップのテストに使用される回路であり、特に、ＳＯＣの電気的及び機能的特性を検証するために実施するスキャンテスト方法に使用される。

従来のスキャンベースＡＴＰＧ構造の一例を示すダイヤグラムである。従来のイリノイスキャンを示すダイヤグラムである。図２に示されたイリノイスキャンを改善したスキャンベースＡＴＰＧを示すダイヤグラムである。本発明の第１実施例によるスキャンベースＡＴＰＧテスト回路を示すダイヤグラムである。図４に示すテストポイント回路の実施例を示す回路図。（その１）図４に示すテストポイント回路の実施例を示す回路図（その２）である。本発明の第３実施例によるスキャンベースＡＴＰＧテスト回路を示すダイヤグラムである。本発明の第４実施例によるスキャンベースＡＴＰＧテスト回路を示すダイヤグラムである。スキャンチェーンの出力によって決定されるスキャンテストポイントモード信号ＳＴＰ＿Ｍｏｄｅの値を示すダイヤグラムである。本発明の一実施例によるスキャンチェーン間の再配置方法を示すブロックダイアグラムである。本発明の他の一実施例によるスキャンチェーン間の再配置方法を示すブロックダイアグラムである。本発明の一実施例によるスキャンベースＳＴＰＧテスト方法を示す信号フローチャートである。

符号の説明

４００スキャンチェーングループ
４０１ＳｃａｎＣｈａｉｎ＃１
４０３ＳｃａｎＣｈａｉｎ＃２
４０５ＳｃａｎＣｈａｉｎ＃３
４０７ＳｃａｎＣｈａｉｎ＃４
４１０スキャンテストポイントグループ
４１１，４１３，４１５，４１７スキャンテストポイント回路
４２０デコーダロジック回路
４３０テストデータ圧縮器
４３１ＸＯＲ＃１
４３３ＸＯＲ＃２
４３５ＸＯＲ＃３

Claims

スキャンベースＡＴＰＧ方法を利用して、製品の電気的及び機能的特性を検証するのに使用するテスト回路において、
テストする試料を複数個直列連結したスキャンチェーンを複数個備え、所定のスキャン入力ピンからテストデータを受信するスキャンチェーングループと、
複数個のスキャンテストポイントモード信号をデコーディングするデコーダロジック回路と、
前記デコーダロジック回路の出力に応答して、受信した前記スキャンチェーングループの出力値を調節するスキャンテストポイントグループと、
前記スキャンテストポイントグループの複数個の出力信号を一つの出力信号として圧縮するテストデータ圧縮器と、を備え、
前記複数個のスキャンテストポイントモード信号は、
論理状態が確定されていない未知の値を有するスキャンチェーンについての情報、及び前記スキャンチェーンで未知の値を有するところの位置についての情報が反映された信号であることを特徴とするテスト回路。
前記スキャンテストポイントグループは、
前記スキャンチェーンと同数のスキャンテストポイント回路を備え、
前記それぞれのスキャンテストポイント回路は、
対応するスキャンチェーンの出力及び前記デコーダロジック回路の出力信号を受信し、前記デコーダロジック回路の出力信号に応答して受信したスキャンチェーンの出力をバイパスさせるか、または一クロック以前に受信したスキャンチェーンの出力信号を保存して出力させることを特徴とする請求項１に記載のテスト回路。
前記それぞれのスキャンテストポイント回路は、
前記スキャンチェーンの出力及び所定のフリップフロップの出力信号を前記デコーダロジック回路の出力信号に応答して伝達するマルチプレクサと、
前記マルチプレクサの出力信号を受信し、それを保存して出力する前記フリップフロップと、を備えることを特徴とする請求項２に記載のテスト回路。
前記それぞれのスキャンテストポイント回路は、
前記デコーダロジック回路の出力信号に応答して、前記スキャンチェーンの出力を伝達するか、または一クロック以前に受信してラッチしていたデータを出力するラッチ回路であることを特徴とする請求項２に記載のテスト回路。
前記テスト回路は、
ＡＴＰＧデータを受信して、論理状態が確定されていない未知の値を有するスキャンチェーンについての情報、及び前記スキャンチェーンで未知の値を有するところの位置についての情報が反映された信号である、複数個のスキャンテストモード信号を発生させるスキャンテストモード信号発生装置をさらに備えることを特徴とする請求項１に記載のテスト回路。
スキャンベースＡＴＰＧ方法を利用して、製品の電気的及び機能的特性を検証するのに使用するテスト回路において、
スキャン入力ピンからテストデータを受信し、論理状態が確定的な試料が含まれた複数個のスキャンチェーンを含む第１スキャンチェーングループと、
所定のスキャン入力ピンからテストデータを受信し、論理状態が確定されていない未知の値を有する試料が含まれた複数個のスキャンチェーンを含む第２スキャンチェーングループと、
複数個のスキャンテストポイントモード信号をデコーディングするデコーダロジック回路と、
前記デコーダロジック回路の出力に応答して、受信した前記第２スキャンチェーングループの出力値を調節するスキャンテストポイントグループと、
前記第１スキャンチェーングループの出力信号、及び前記スキャンテストポイントグループの複数個の出力信号を受信して一つの出力信号として圧縮するテストデータ圧縮器と、を備え、
前記複数個のスキャンテストポイントモード信号は、
論理状態が確定されていない未知の値を有するスキャンチェーンについての情報、及び前記スキャンチェーンで未知の値を有するところの位置についての情報が反映された信号であることを特徴とするテスト回路。
前記スキャンテストポイントグループは、
前記第２スキャンチェーングループを構成するスキャンチェーンと同数のスキャンテストポイント回路を備え、
前記それぞれのスキャンテストポイント回路は、
対応するスキャンチェーンの出力及び前記デコーダロジック回路の出力信号を受信し、前記デコーダロジック回路の出力信号に応答して受信したスキャンチェーンの出力をバイパスさせるか、または一クロック以前に受信したスキャンチェーンの出力信号を保存して出力させることを特徴とする請求項６に記載のテスト回路。
前記スキャンテストポイント回路は、
前記スキャンチェーンの出力及びフリップフロップの出力信号を前記デコーダロジック回路の出力信号に応答して伝達するマルチプレクサと、
前記マルチプレクサの出力信号を受信し、保存して出力するフリップフロップと、を備えることを特徴とする請求項７に記載のテスト回路。
前記スキャンテストポイント回路は、
前記デコーダロジック回路の出力信号に応答して前記スキャンチェーンの出力を伝達するか、または一クロック以前に受信してラッチしていたデータを出力するラッチ回路であることを特徴とする請求項７に記載のテスト回路。
前記テスト回路は、
ＡＴＰＧデータを受信し、論理状態が確定されていない未知の値を有するスキャンチェーンについての情報、及び前記スキャンチェーンで未知の値を有するところの位置についての情報が反映された信号である、複数個のスキャンテストモード信号を発生させるスキャンテストモード信号発生装置をさらに備えることを特徴とする請求項６に記載のテスト回路。
スキャンベースＡＴＰＧ方法を利用して、製品の電気的及び機能的特性を検証するのに使用するテスト回路において、
スキャンテストモードまたはスキャン診断モードを指示するモード選択信号と、
テストする試料を複数個直列連結したスキャンチェーンを複数個備え、所定のスキャン入力ピンからテストデータを受信して前記モード選択信号に応答するスキャンチェーングループと、
複数個のスキャンテストポイントモード信号をデコーディングするデコーダロジック回路と、
前記デコーダロジック回路の出力に応答して受信した前記スキャンチェーングループの出力値を調節するスキャンテストポイントグループと、
前記スキャンテストポイントグループの複数個の出力信号を一つの出力信号として圧縮するテストデータ圧縮器と、
前記テストデータ圧縮器の出力、及び前記スキャンチェーングループの出力信号のうち一つの信号を前記モード選択信号によって選択的に出力する第１マルチプレクサと、備え、
前記スキャンチェーングループは、
前記モード選択信号がテストモードである場合には、複数個のスキャンチェーンの出力を外部にそれぞれ出力させるが、前記モード選択信号が診断モードである場合には、複数個のスキャンチェーンの出力を互いに直列連結させて、最後に連結されたスキャンチェーンの出力を外部に出力させ、
前記複数個のスキャンテストポイントモード信号は、
論理状態が確定されていない未知の値を有するスキャンチェーンについての情報、及び前記スキャンチェーンで未知の値を有するところの位置についての情報が反映された信号であることを特徴とするテスト回路。
前記スキャンチェーングループは、
前記テストデータを受信する第１スキャンチェーンと、
前記テストデータ及び前記第１スキャンチェーンの出力を前記モード選択信号に応答して選択的に出力する第２マルチプレクサと、
前記第２マルチプレクサの出力を受信する第２スキャンチェーンと、
前記テストデータ及び前記第２スキャンチェーンの出力を前記モード選択信号に応答して選択的に出力する第３マルチプレクサと、
前記第３マルチプレクサの出力を受信する第３スキャンチェーンと、
前記テストデータ及び前記第３スキャンチェーンの出力を前記モード選択信号に応答して選択的に出力する第４マルチプレクサと、
前記第４マルチプレクサの出力を受信する第４スキャンチェーンと、を備えることを特徴とする請求項１１に記載のテスト回路。
前記スキャンテストポイントグループは、
前記スキャンチェーンと同数のスキャンテストポイント回路を備え、
前記それぞれのスキャンテストポイント回路は、
前記デコーダロジック回路の出力信号に対応して受信したスキャンチェーンの出力をバイパスさせるか、または一クロック以前に受信したスキャンチェーンの出力信号をそのまま出力させることを特徴とする請求項１１に記載のテスト回路。
前記スキャンテストポイント回路は、
前記スキャンチェーンの出力、及び所定のフリップフロップの出力信号を前記デコーダロジック回路の出力信号に応答して伝達する第５マルチプレクサと、
前記第５マルチプレクサの出力信号を受信し、保存して出力する前記フリップフロップと、を備えることを特徴とする請求項１３に記載のテスト回路。
前記スキャンテストポイント回路は、
前記デコーダロジック回路の出力信号に応答して前記スキャンチェーンの出力を伝達するか、または一クロック以前に受信してラッチしていたデータを出力するラッチ回路であることを特徴とする請求項１３に記載のテスト回路。
前記テスト回路は、
ＡＴＰＧデータを受信し、論理状態が確定されていない未知の値を有するスキャンチェーンについての情報、及び前記スキャンチェーンで未知の値を有するところの位置についての情報が反映された信号である複数個のスキャンテストモード信号を発生させるスキャンテストモード信号発生装置をさらに備えることを特徴とする請求項１１に記載のテスト回路。
スキャンベースＡＴＰＧ方法を利用して、製品の電気的及び機能的特性を検証するのに使用するテスト回路において、
スキャンテストモードまたはスキャン診断モードを指示するモード選択信号と、
所定のスキャン入力ピンからテストデータを受信し、前記モード選択信号に応答し、論理状態が確定的な試料が含まれた複数個のスキャンチェーンを含む第１スキャンチェーングループと、
前記スキャン入力ピンからテストデータを受信し、前記モード選択信号に応答し、論理状態が確定されていない未知の値を有する試料が含まれた複数個のスキャンチェーンを含む第２スキャンチェーングループと、
複数個のスキャンテストポイントモード信号をデコーディングするデコーダロジック回路と、
前記デコーダロジック回路の出力に応答して受信した前記第２スキャンチェーングループの出力値を調節して出力するスキャンテストポイントグループと、
前記第１スキャンチェーングループの出力信号、及び前記スキャンテストポイントグループの複数個の出力信号を受信して一つの出力信号として圧縮するテストデータ圧縮器と、
前記テストデータ圧縮器の出力、及び前記スキャンチェーングループの出力信号のうち一つの信号を前記モード選択信号によって選択的に出力する第１マルチプレクサと、を備え、
前記スキャンチェーングループは、
前記モード選択信号がテストモードである場合には、複数個のスキャンチェーンの出力を外部にそれぞれ出力させるが、前記モード選択信号が診断モードである場合には、複数個のスキャンチェーンの出力を互いに直列連結させて最後に連結されたスキャンチェーンの出力を外部に出力させ、
前記複数個のスキャンテストポイントモード信号は、
論理状態が確定されていない未知の値を有するスキャンチェーンについての情報、及び前記スキャンチェーンで未知の値を有するところの位置についての情報が反映された信号であることを特徴とするテスト回路。
前記第１スキャンチェーングループは、
前記テストデータを受信する第１スキャンチェーンと、
前記テストデータ及び前記第１スキャンチェーンの出力を前記モード選択信号に応答して選択的に出力する第２マルチプレクサと、
前記第２マルチプレクサの出力を受信する第２スキャンチェーンと、を備え、
前記第２スキャンチェーングループは、
前記テストデータ及び前記第２スキャンチェーンの出力を前記モード選択信号に応答して選択的に出力する第３マルチプレクサと、
前記第３マルチプレクサの出力を受信する第３スキャンチェーンと、
前記テストデータ及び前記第３スキャンチェーンの出力を前記モード選択信号に応答して選択的に出力する第４マルチプレクサと、
前記第４マルチプレクサの出力を受信する第４スキャンチェーンと、を備えることを特徴とする請求項１７に記載のテスト回路。
前記スキャンテストポイントグループは、
前記第２スキャンチェーングループのスキャンチェーンと同数のテストポイント回路を備え、
前記それぞれのテストポイント回路は、
前記対応するスキャンチェーンの出力及び前記デコーダロジック回路の出力信号を受信し、前記デコーダロジック回路の出力信号に応答して、受信したスキャンチェーンの出力をバイパスさせるか、または一クロック以前に受信したスキャンチェーンの出力信号をそのまま出力させることを特徴とする請求項１７に記載のテスト回路。
前記スキャンテストポイント回路は、
前記スキャンチェーンの出力、及びフリップフロップの出力信号を前記デコーダロジック回路の出力信号に応答して伝達する第５マルチプレクサと、
前記第５マルチプレクサの出力信号を受信し、保存して出力するフリップフロップと、を備えることを特徴とする請求項１９に記載のテスト回路。
前記スキャンテストポイント回路は、
前記デコーダロジック回路の出力信号に応答して前記スキャンチェーンの出力を伝達するか、または一クロック以前に受信してラッチしていたデータを出力するラッチ回路であることを特徴とする請求項１９に記載のテスト回路。
スキャンベースＡＴＰＧ方法を利用して、製品の電気的及び機能的特性を検証するテスト方法において、
ＡＴＰＧを利用してテストパターンを発生させる段階と、
スキャンテストモードまたはスキャン診断モードを指示するスキャンモード信号を受信して判断する段階と、
前記受信されたスキャンモード信号がスキャンテストモード信号である場合、それぞれのスキャンチェーンの電気的及び機能的特性をテストするスキャンテスト段階と、前記受信されたスキャンモード信号がスキャン診断モード信号である場合、スキャンチェーンを構成するテスト試料のうちエラーが発生したところを診断するスキャン診断段階と、を備えることを特徴とするテスト方法。
前記スキャンテスト段階は、
前記発生したテストパターンを利用して、論理状態が確定されていない未知の値を有するスキャンチェーンについての情報、及び前記スキャンチェーンで未知の値を有するところの位置についての情報が反映されたスキャンテストポイントモード信号を発生させる段階と、
スキャンテストポイントモード信号をデコーディングしてスキャンテストポイント制御信号を生成させる段階と、
前記スキャンテストポイント制御信号によって、スキャンチェーンの出力信号をバイパスさせるか、または既に保存された一クロック以前に受信されて保存されたスキャンチェーンの出力値を出力させる段階と、を備え、
前記スキャン診断段階は、
前記受信されたスキャンモード信号がスキャン診断モード信号である場合、スキャンチェーンを一つのスキャンチェーンとして互いに結合する段階と、
前記一つのスキャンチェーンの電気的及び機能的特性をテストして、スキャンチェーンのどの部分にエラーが発生したかを判断するテスト段階と、を備えることを特徴とする請求項２２に記載のテスト方法。
スキャンベースＡＴＰＧ方法を利用して、製品の電気的及び機能的特性を検証するテスト回路を使用するスキャンチェーン再配置方法において、
論理状態が確定されていない未知の値を有するスキャンチェーンを配置して、第１スキャンチェーングループに定義する段階と、
論理状態がいずれも確定された値を有するスキャンチェーンを配置して、第２スキャンチェーングループに定義する段階と、を備えることを特徴とするスキャンチェーン再配置方法。
前記スキャンチェーン再配置方法は、
前記第１スキャンチェーングループにおいて、
同じサイクルに未知の値を有するスキャンチェーンが２個存在する場合、
前記第１スキャンチェーングループに属するスキャンチェーンのうち何れか一つのスキャンチェーンを構成するテスト試料のチェーンの順序を変更し、前記２個のスキャンチェーンの出力が相異なるサイクルに未知の値が存在するように配置することを特徴とする請求項２４に記載のスキャンチェーン再配置方法。