CN107689247B - 机台测试中扫描路径上的保持时间违例处理方法及系统 - Google Patents
机台测试中扫描路径上的保持时间违例处理方法及系统 Download PDFInfo
- Publication number
- CN107689247B CN107689247B CN201611213494.7A CN201611213494A CN107689247B CN 107689247 B CN107689247 B CN 107689247B CN 201611213494 A CN201611213494 A CN 201611213494A CN 107689247 B CN107689247 B CN 107689247B
- Authority
- CN
- China
- Prior art keywords
- register
- violation
- output
- input
- control instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000012545 processing Methods 0.000 title claims abstract description 29
- 230000014759 maintenance of location Effects 0.000 claims abstract description 22
- 238000003672 processing method Methods 0.000 claims description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56012—Timing aspects, clock generation, synchronisation
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提出一种机台测试中扫描路径上的保持时间违例处理方法及系统，该方法包括以下步骤：获取发生保持时间违例的违例寄存器在当前扫描链中的位置；根据违例寄存器在当前扫描链中的位置，向自动测试向量生成工具发送第一至第三控制指令；自动测试向量生成工具根据第一控制指令对违例寄存器之前的寄存器的输入和输出进行控制，以及根据第二控制指令对违例寄存器之后的寄存器的输入和输出进行控制，以及根据第三控制指令对违例寄存器的输入和输出进行控制。本发明能够尽可能恢复保持时间违例所引起的测试覆盖率损失，从而有效恢复丢失的测试覆盖率。
Description
技术领域
本发明涉及机台测试技术领域，特别涉及一种机台测试中扫描路径上的保持时间违例处理方法及系统。
背景技术
目前在机台测试时，一旦发现扫描链上存在保持时间违例，由于已经无法修改设计电路，常见的处理方法是在测试向量生成过程中需要将整条扫描链从ATPG(AutomaticTest Pattern Generation，自动测试向量生成)中移除，重新生成向量，ATPG工具在处理扫描链时，将不会对链上寄存器进行控制和观测，相应的错误点也将无法检测，因此大幅降低测试覆盖率。
发明内容
本发明旨在至少解决上述技术问题之一。
为此，本发明的一个目的在于提出一种机台测试中扫描路径上的保持时间违例处理方法，该方法能够尽可能恢复保持时间违例所引起的测试覆盖率损失，从而有效恢复丢失的测试覆盖率。
本发明的另一个目的在于提出一种机台测试中扫描路径上的保持时间违例处理系统。
为了实现上述目的，本发明第一方面的实施例提出了一种机台测试中扫描路径上的保持时间违例处理方法，包括以下步骤：获取发生保持时间违例的违例寄存器在当前扫描链中的位置；根据所述违例寄存器在当前扫描链中的位置，向自动测试向量生成工具发送第一至第三控制指令；所述自动测试向量生成工具根据所述第一控制指令对所述违例寄存器之前的寄存器的输入和输出进行控制，以及根据所述第二控制指令对所述违例寄存器之后的寄存器的输入和输出进行控制，以及根据所述第三控制指令对所述违例寄存器的输入和输出进行控制。
另外，根据本发明上述实施例的机台测试中扫描路径上的保持时间违例处理方法还可以具有如下附加的技术特征：
在一些示例中，所述根据所述第一控制指令对所述违例寄存器之前的寄存器的输入和输出进行控制，以及根据所述第二控制指令对所述违例寄存器之后的寄存器的输入和输出进行控制，以及根据所述第三控制指令对所述违例寄存器的输入和输出进行控制，进一步包括：控制所述违例寄存器之前的寄存器进行正常输入，并忽略输出；控制违例寄存器之后的寄存器进行正常输出，忽略输入；控制所述违例寄存器忽略输入和输出。
在一些示例中，所述第一控制指令为：add_cell_constraints OX；所述第二控制指令为：add_cell_constraints X；所述第三控制指令为：add_cell_constraints XX。
在一些示例中，所述自动测试向量生成工具为TetraMax。
根据本发明实施例的机台测试中扫描路径上的保持时间违例处理方法，通过区分对待扫描链中保持时间违例寄存器前后扫描寄存器部分可控性与可观测性，尽可能恢复保持时间违例所引起的测试覆盖率损失，从而有效恢复丢失的测试覆盖率。
为了实现上述目的，本发明第二方面的实施例提出了一种机台测试中扫描路径上的保持时间违例处理系统，包括：获取模块，所述获取模块用于获取发生保持时间违例的违例寄存器在当前扫描链中的位置；指令发送模块，所述指令发送模块与所述获取模块相连，用于根据所述违例寄存器在当前扫描链中的位置，向自动测试向量生成工具发送第一至第三控制指令；所述自动测试向量生成工具，用于根据所述第一控制指令对所述违例寄存器之前的寄存器的输入和输出进行控制，以及根据所述第二控制指令对所述违例寄存器之后的寄存器的输入和输出进行控制，以及根据所述第三控制指令对所述违例寄存器的输入和输出进行控制。
另外，根据本发明上述实施例的机台测试中扫描路径上的保持时间违例处理系统还可以具有如下附加的技术特征：
在一些示例中，所述自动测试向量生成工具用于：控制所述违例寄存器之前的寄存器进行正常输入，并忽略输出；控制违例寄存器之后的寄存器进行正常输出，忽略输入；控制所述违例寄存器忽略输入和输出。
在一些示例中所述第一控制指令为：add_cell_constraints OX；所述第二控制指令为：add_cell_constraints X；所述第三控制指令为：add_cell_constraints XX。
在一些示例中，所述自动测试向量生成工具为TetraMax。
根据本发明实施例的机台测试中扫描路径上的保持时间违例处理系统，通过区分对待扫描链中保持时间违例寄存器前后扫描寄存器部分可控性与可观测性，尽可能恢复保持时间违例所引起的测试覆盖率损失，从而有效恢复丢失的测试覆盖率。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本发明实施例的机台测试中扫描路径上的保持时间违例处理方法的流程图；以及
图2是根据本发明一个具体实施例的机台测试中扫描路径上的保持时间违例处理方法的原理示意图；以及
图3是根据本发明实施例的机台测试中扫描路径上的保持时间违例处理系统的结构框图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
以下结合附图描述根据本发明实施例的机台测试中扫描路径上的保持时间违例处理方法及系统。
在描述本发明实施例的本发明实施例的机台测试中扫描路径上的保持时间违例处理方法及系统之前，首先对本发明实施例涉及到的相关专业词汇及其背景进行简单描述。具体如下：
扫描测试技术：扫描测试技术是指通过将集成电路中普通时序寄存器转换成扫描寄存器，并将这些扫描寄存器串接成扫描链从而极大增加电路可测试性的一种测试技术。这种测试技术是利用扫描链将测试激励通过扫描操作输入集成电路来实现测试激励施加，通过时序寄存器的采样来实现测试响应观测，并再次通过扫描链的扫描操作将观测到的测试响应输出到测试输出端口进行测试数据比对分析。这种测试技术的前提是扫描链能够正确传输测试数据(包括测试激励和测试响应)。当扫描链中某个扫描寄存器如果出现保持时间违例，扫描链就无法正常传送测试数据，从而大幅降低测试覆盖率。
保持时间：保持时间是指寄存器的时钟信号上升沿到来以后，数据也必须保持一段时间。如果数据无法在规定时间内保持不变，扫描寄存器将会输出错误结果从而导致测试结果出错。
扫描链上的扫描寄存器保持时间违例：从上文描述可知，扫描链是用来传输测试向量的，如果扫描链上的寄存器出现保持时间违例，就意味着该条扫描链已经散失测试向量的传输功能，一般而言就需要将整条扫描链从ATPG中移除，这样将大幅降低测试覆盖率。
基于此，本发明提出了一种机台测试中扫描路径上的保持时间违例处理方法。
图1是根据本发明一个实施例的机台测试中扫描路径上的保持时间违例处理方法的流程图。如图1所示，该方法包括以下步骤：
步骤S1：获取发生保持时间违例的违例寄存器在当前扫描链中的位置
具体地，首先应确定测试失败是由扫描链上扫描寄存器保持时间违例引起的，即扫描链上有寄存器发生保持时间违例，并确定发生保持时间违例的违例寄存器在当前扫描链中的位置，以便后续对违例寄存器前后的寄存器进行不同的控制。
步骤S2：根据违例寄存器在当前扫描链中的位置，向自动测试向量生成(ATPG)工具发送第一至第三控制指令，进而，在自动测试向量生成工具正常执行时加入第一至第三控制指令对应的修改。
步骤S3：自动测试向量生成工具根据第一控制指令对违例寄存器之前的寄存器的输入和输出进行控制，以及根据第二控制指令对违例寄存器之后的寄存器的输入和输出进行控制，以及根据第三控制指令对违例寄存器的输入和输出进行控制。
具体地，在步骤S3中，根据第一控制指令对违例寄存器之前的寄存器的输入和输出进行控制，以及根据第二控制指令对违例寄存器之后的寄存器的输入和输出进行控制，以及根据第三控制指令对违例寄存器的输入和输出进行控制，进一步包括：控制违例寄存器之前的寄存器进行正常输入，并忽略输出；控制违例寄存器之后的寄存器进行正常输出，忽略输入；控制违例寄存器忽略输入和输出。
具体地说，即自动测试向量生成工具根据第一控制指令，充分利用保持时间违例寄存器之前扫描链的可控制性，控制违例寄存器之前的寄存器进行正常输入，由于后续扫描链无法正常输出，因此忽略寄存器之前的寄存器的输出。
另一方面，自动测试向量生成工具根据第二控制指令，充分利用保持时间违例寄存器之后扫描链的可观测性，控制违例寄存器之后的寄存器进行正常输出，即对违例寄存器之后的寄存器进行正常观测，由于之前扫描链无法正常传入负载，因此忽略违例寄存器之后的寄存器的输入负载，只观测其对应输出。
进一步地，由于违例寄存器发生了保持时间违例，因此，自动测试向量生成工具根据第三控制指令，控制违例寄存器忽略其输入和输出。
其中，在本发明的一个实施例中，第一控制指令例如为：add_cell_constraintsOX；第二控制指令例如为：add_cell_constraints X；第三控制指令例如为：add_cell_constraints XX。
在本发明的一个实施例中，自动测试向量生成工具例如为TetraMax。
为了便于更好地理解本发明，以下结合附图2，以具体的实施例对本发明实施例的机台测试中扫描路径上的保持时间违例处理方法进行进一步详细描述。
在本实施例中，结合图2(a)至图2(d)所示，包括三条扫描链，分别为CHAIN1、CHAIN2、CHAIN3，FF1至FF9分别为寄存器，其中，结合图2(b)所示，扫描链CHAIN2上的寄存器FF5发生保持时间违例，即FF5为违例寄存器。目前的处理方法如图2(c)所示，即移除整条扫描链CHAIN2。本发明实施例的机台测试中扫描路径上的保持时间违例处理方法如图2(d)所示，即控制FF1-FF4正常加载数值，忽略输出，FF5忽略输入输出，FF6-FF9忽略SDI输入，正常输出。
具体地，在本实施例中，结合图2所示，该方法的处理流程如下：
首先确定测试失败是由扫描链上扫描寄存器保持时间违例引起的；其次确定违例寄存器FF5所在的扫描链CHAIN2以及违例寄存器FF5在扫描链CHAIN2中的位置；最后调用相关ATPG工具(例如TetraMax)，在工具正常执行时加入对应修改，相应的控制指令如下：
add_cell_constraints OX CHAIN2/FF1；
add_cell_constraints OX CHAIN2/FF2；
add_cell_constraints OX CHAIN2/FF3；
add_cell_constraints OX CHAIN2/FF4；
add_cell_constraints XX CHAIN2/FF5；
add_cell_constraints X CHAIN2/FF6；
add_cell_constraints X CHAIN2/FF7；
add_cell_constraints X CHAIN2/FF8；
add_cell_constraints X CHAIN2/FF9。
具体地说，充分利用保持时间违例寄存器之前扫描链的可控制性，对CHAIN2/FF1-CHAIN2/FF4进行正常输入，由于后续扫描链无法正常输出，因此忽略CHAIN2/FF1-CHAIN2/FF4的输出，对应命令为“add_cell_constraints OX”
充分利用保持时间违例寄存器之后扫描链的可观测性，对CHAIN2/FF6-CHAIN2/FF9进行正常观测，由于之前扫描链无法正常传入负载，因此忽略CHAIN2/FF6-CHAIN2/FF9的输入负载，只观测其对应输出，对应命令为“add_cell_constraints X”。
CHAIN2/FF5由于发生保持时间违例，因此忽略输入输出。对应命令为“add_cell_constraints XX”。
正常执行ATPG工具后，可利用产生的相关向量进行后续的机台测试。
经过上述操作之后，可发现对比原有移除整条扫描链的做法，本发明可提高测试覆盖率，相应覆盖率的提高量与保持时间违反寄存器所在扫描链中的位置有关，该寄存器约靠近SO，则提高量越大。
综上，根据本发明实施例的机台测试中扫描路径上的保持时间违例处理方法，通过区分对待扫描链中保持时间违例寄存器前后扫描寄存器部分可控性与可观测性，尽可能恢复保持时间违例所引起的测试覆盖率损失，从而有效恢复丢失的测试覆盖率。
本发明的进一步实施例还提出了一种机台测试中扫描路径上的保持时间违例处理系统。
图3是根据本发明一个实施例的机台测试中扫描路径上的保持时间违例处理系统的结构框图。如图3所示，该系统100包括：获取模块110、指令发送模块120和自动测试向量生成工具130。
获取模块110用于获取发生保持时间违例的违例寄存器在当前扫描链中的位置。具体地，首先应确定测试失败是由扫描链上扫描寄存器保持时间违例引起的，即扫描链上有寄存器发生保持时间违例，并确定发生保持时间违例的违例寄存器在当前扫描链中的位置，以便后续对违例寄存器前后的寄存器进行不同的控制。
指令发送模块120与获取模块110相连，用于根据违例寄存器在当前扫描链中的位置，向自动测试向量生成(ATPG)工具130发送第一至第三控制指令，进而，在自动测试向量生成工具130正常执行时加入第一至第三控制指令对应的修改。
自动测试向量生成工具130用于根据第一控制指令对违例寄存器之前的寄存器的输入和输出进行控制，以及根据第二控制指令对违例寄存器之后的寄存器的输入和输出进行控制，以及根据第三控制指令对违例寄存器的输入和输出进行控制。
具体地，自动测试向量生成工具130用于：控制违例寄存器之前的寄存器进行正常输入，并忽略输出；控制违例寄存器之后的寄存器进行正常输出，忽略输入；控制违例寄存器忽略输入和输出。
具体地说，即自动测试向量生成工具130根据第一控制指令，充分利用保持时间违例寄存器之前扫描链的可控制性，控制违例寄存器之前的寄存器进行正常输入，由于后续扫描链无法正常输出，因此忽略寄存器之前的寄存器的输出。
另一方面，自动测试向量生成工具130根据第二控制指令，充分利用保持时间违例寄存器之后扫描链的可观测性，控制违例寄存器之后的寄存器进行正常输出，即对违例寄存器之后的寄存器进行正常观测，由于之前扫描链无法正常传入负载，因此忽略违例寄存器之后的寄存器的输入负载，只观测其对应输出。
进一步地，由于违例寄存器发生了保持时间违例，因此，自动测试向量生成工具130根据第三控制指令，控制违例寄存器忽略其输入和输出。
其中，在本发明的一个实施例中，第一控制指令例如为：add_cell_constraintsOX；第二控制指令例如为：add_cell_constraints X；第三控制指令例如为：add_cell_constraints XX。
在本发明的一个实施例中，自动测试向量生成工具130例如为TetraMax。
需要说明的是，本发明实施例的机台测试中扫描路径上的保持时间违例处理系统的具体实现方式与本发明实施例的机台测试中扫描路径上的保持时间违例处理方法的具体实现方式类似，具体请参见方法部分的描述，为了减少冗余，此处不再赘述。
综上，根据本发明实施例的机台测试中扫描路径上的保持时间违例处理系统，通过区分对待扫描链中保持时间违例寄存器前后扫描寄存器部分可控性与可观测性，尽可能恢复保持时间违例所引起的测试覆盖率损失，从而有效恢复丢失的测试覆盖率。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同限定。
Claims (6)
1.一种机台测试中扫描路径上的保持时间违例处理方法，其特征在于，包括以下步骤：
获取发生保持时间违例的违例寄存器在当前扫描链中的位置；
根据所述违例寄存器在当前扫描链中的位置，向自动测试向量生成工具发送第一至第三控制指令；
所述自动测试向量生成工具根据所述第一控制指令对所述违例寄存器之前的寄存器的输入和输出进行控制，以及根据所述第二控制指令对所述违例寄存器之后的寄存器的输入和输出进行控制，以及根据所述第三控制指令对所述违例寄存器的输入和输出进行控制，具体包括：
控制所述违例寄存器之前的寄存器进行正常输入，并忽略输出；
控制违例寄存器之后的寄存器进行正常输出，忽略输入；
控制所述违例寄存器忽略输入和输出。
2.据权利要求1所述的机台测试中扫描路径上的保持时间违例处理方法，其特征在于，
所述第一控制指令为：add_cell_constraints OX，OX表示忽略观测值；
所述第二控制指令为：add_cell_constraints X，X表示寄存器的输入为任意不需要关心的值；
所述第三控制指令为：add_cell_constraints XX，XX表示寄存器的输入为任意不需要关心的值，并且忽略寄存器的输出。
3.根据权利要求1所述的机台测试中扫描路径上的保持时间违例处理方法，其特征在于，所述自动测试向量生成工具为TetraMax。
4.一种机台测试中扫描路径上的保持时间违例处理系统，其特征在于，包括：
获取模块，所述获取模块用于获取发生保持时间违例的违例寄存器在当前扫描链中的位置；
指令发送模块，所述指令发送模块与所述获取模块相连，用于根据所述违例寄存器在当前扫描链中的位置，向自动测试向量生成工具发送第一至第三控制指令；
所述自动测试向量生成工具，用于根据所述第一控制指令对所述违例寄存器之前的寄存器的输入和输出进行控制，以及根据所述第二控制指令对所述违例寄存器之后的寄存器的输入和输出进行控制，以及根据所述第三控制指令对所述违例寄存器的输入和输出进行控制，具体包括：
控制所述违例寄存器之前的寄存器进行正常输入，并忽略输出；
控制违例寄存器之后的寄存器进行正常输出，忽略输入；
控制所述违例寄存器忽略输入和输出。
5.根据权利要求4所述的机台测试中扫描路径上的保持时间违例处理系统，其特征在于，
所述第一控制指令为：add_cell_constraints OX，OX表示忽略观测值；
所述第二控制指令为：add_cell_constraints X，X表示寄存器的输入为任意不需要关心的值；
所述第三控制指令为：add_cell_constraints XX，XX表示寄存器的输入为任意不需要关心的值，并且忽略寄存器的输出。
6.根据权利要求4所述的机台测试中扫描路径上的保持时间违例处理系统，其特征在于，所述自动测试向量生成工具为TetraMax。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611213494.7A CN107689247B (zh) | 2016-12-23 | 2016-12-23 | 机台测试中扫描路径上的保持时间违例处理方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611213494.7A CN107689247B (zh) | 2016-12-23 | 2016-12-23 | 机台测试中扫描路径上的保持时间违例处理方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107689247A CN107689247A (zh) | 2018-02-13 |
| CN107689247B true CN107689247B (zh) | 2020-10-13 |
Family
ID=61152323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611213494.7A Active CN107689247B (zh) | 2016-12-23 | 2016-12-23 | 机台测试中扫描路径上的保持时间违例处理方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107689247B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112698187B (zh) * | 2020-12-08 | 2023-08-04 | 重庆百瑞互联电子技术有限公司 | 一种提高集成电路测试覆盖率的方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101996687A (zh) * | 2010-10-27 | 2011-03-30 | 山东大学 | 基于扫描测试的多个sram的内建自测试方法 |
| CN103176875A (zh) * | 2013-03-19 | 2013-06-26 | 卡斯柯信号有限公司 | 一种嵌入式系统上电自检方法 |
| CN105445641A (zh) * | 2014-06-30 | 2016-03-30 | 国际商业机器公司 | 用于扫描链诊断的方法和装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050078704A (ko) * | 2004-01-31 | 2005-08-08 | 삼성전자주식회사 | 스캔 베이스 ａｔｐｇ 테스트회로, 테스트방법 및 스캔체인 재배열방법 |
| JP2012145467A (ja) * | 2011-01-13 | 2012-08-02 | Renesas Electronics Corp | 半導体集積回路及び電源電圧適応制御システム |
-
2016
- 2016-12-23 CN CN201611213494.7A patent/CN107689247B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101996687A (zh) * | 2010-10-27 | 2011-03-30 | 山东大学 | 基于扫描测试的多个sram的内建自测试方法 |
| CN103176875A (zh) * | 2013-03-19 | 2013-06-26 | 卡斯柯信号有限公司 | 一种嵌入式系统上电自检方法 |
| CN105445641A (zh) * | 2014-06-30 | 2016-03-30 | 国际商业机器公司 | 用于扫描链诊断的方法和装置 |
Non-Patent Citations (1)
| Title |
|---|
| 一种基于部分扫描链的针对故障注入攻击的密码芯片安全测试方法;周剑斌;《中国优秀硕士学位论文全文数据库信息科技辑》》;20160331;33-35 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107689247A (zh) | 2018-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009003618A (ja) | 消費電力解析装置および消費電力解析方法 | |
| WO2021179871A1 (zh) | 自动化抓取方法、装置、设备和存储介质 | |
| WO2018217434A1 (en) | Efficient test architecture for multi-die chips | |
| US7676698B2 (en) | Apparatus and method for coupling a plurality of test access ports to external test and debug facility | |
| TW200624843A (en) | Automatic fault-testing of logic blocks using internal at-speed logic-BIST | |
| CN107689247B (zh) | 机台测试中扫描路径上的保持时间违例处理方法及系统 | |
| CN103675576B (zh) | 基于边界扫描的芯片连接测试系统及其方法 | |
| US20090212818A1 (en) | Integrated circuit design method for improved testability | |
| CN106405277B (zh) | 核电站保护系统中主处理单元的试验装置和方法 | |
| US20080174331A1 (en) | Structure of test area for a semiconductor tester | |
| CN102104792A (zh) | 视频图像数组信号测试控制系统及方法 | |
| US7111212B2 (en) | Debugging system for semiconductor integrated circuit | |
| JP2008249622A (ja) | 故障診断装置及び故障診断方法 | |
| US9329235B2 (en) | Localizing fault flop in circuit by using modified test pattern | |
| TW200905220A (en) | Semiconductor test system | |
| US8356217B2 (en) | Storage circuit, integrated circuit, and scanning method | |
| CN112527710B (zh) | 一种jtag数据捕获分析系统 | |
| JP2009301676A (ja) | 半導体装置 | |
| CN102645609B (zh) | Jtag链路测试装置及其测试方法 | |
| JP2005257366A (ja) | 半導体回路装置及び半導体回路に関するスキャンテスト方法 | |
| JP2009025138A (ja) | 半導体試験装置 | |
| US7941773B2 (en) | Simulation system to verify multicycle path based on circuit operational specification and circuit design specification | |
| JP4111801B2 (ja) | 半導体装置の故障位置特定方法 | |
| CN111198774A (zh) | 无人车仿真异常追踪方法、装置、设备及计算机可读介质 | |
| US20100153056A1 (en) | Method of generating a restricted inline resistive fault pattern and a test pattern generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20180928 Address after: 100085 west 4 Street 5, five street, Haidian District, Beijing. Applicant after: Beijing Guorui Zhongshu Technology Co.,Ltd. Applicant after: No. 14 Inst., China Electronic Science & Technology Group Corp. Address before: 100085 Haidian District, Beijing, Shanghai Information Road 5 Street high Li two thousand science and Technology Building 4 story West. Applicant before: Beijing Guorui Zhongshu Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |