JP2009003618A - 消費電力解析装置および消費電力解析方法 - Google Patents
消費電力解析装置および消費電力解析方法 Download PDFInfo
- Publication number
- JP2009003618A JP2009003618A JP2007162510A JP2007162510A JP2009003618A JP 2009003618 A JP2009003618 A JP 2009003618A JP 2007162510 A JP2007162510 A JP 2007162510A JP 2007162510 A JP2007162510 A JP 2007162510A JP 2009003618 A JP2009003618 A JP 2009003618A
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- rtl
- clock
- clock gating
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Abstract
【解決手段】消費電力解析装置は、RTL供給部1と、RTL解析部2と、ネットリスト生成部3と、RTL/ネットリスト比較部4と、形式検証情報供給部5と、マッピングファイル生成部6と、モニター信号生成部7と、テストベンチ記述生成部8と、テストデータ供給部9と、RTLシミュレーション部10と、モニター部11と、消費電力解析部12とを備えている。RTLデータとネットリストを比較して、RTLデータに存在しないがネットリストには存在するクロックゲーティングセルに関する記述をRTLデータに追加し、追加後のRTLデータに基づいてRTLシミュレーションを行い、各種クロックゲーティングセルの入出力信号のトグル率やデューティ比を検出して、各種クロックゲーティングセルの消費電力を解析するため、クロックゲーティングセルを含む回路の消費電力を簡易かつ精度よく解析できる。
【選択図】図1
Description
前記クロックゲーティングセル検出手段により検出されたクロックゲーティングセルに関する記述を前記RTLデータに追加するテストベンチ記述生成手段と、
前記クロックゲーティングセルに関する記述を追加した前記RTLデータの中から、消費電力解析用のモニター信号を抽出するモニター信号抽出手段と、
前記クロックゲーティングセルに関する記述を追加した前記RTLデータを用いて、前記対象となる回路の動作シミュレーションを実行するRTLシミュレーション実行手段と、
前記動作シミュレーション中に、前記モニター信号のトグル率およびデューティ比の少なくとも一方を検出するモニター手段と、
前記モニター手段の検出結果に基づいて、前記対象となる回路内に含まれる少なくともフリップフロップのクロック端子のトグルによる消費電力を解析する消費電力解析手段と、を備えることを特徴とする消費電力解析装置が提供される。
2 RTL解析部
4 ネットリスト生成部
5 RTL/ネットリスト比較部
6 形式検証情報供給部
7 マッピングファイル生成部
8 モニター信号生成部
9 テストベンチ記述生成部
10 テストデータ供給部
11 RTLシミュレーション部
13 モニター部
14 消費電力解析部
Claims (5)
- 対象とする回路のRTLデータとこのRTLデータに対応するネットリストとに基づいて、前記RTLデータには存在しないが前記ネットリストには存在するクロックゲーティングセルを検出するクロックゲーティングセル検出手段と、
前記クロックゲーティングセル検出手段により検出されたクロックゲーティングセルに関する記述を前記RTLデータに追加するテストベンチ記述生成手段と、
前記クロックゲーティングセルに関する記述を追加した前記RTLデータの中から、消費電力解析用のモニター信号を抽出するモニター信号抽出手段と、
前記クロックゲーティングセルに関する記述を追加した前記RTLデータを用いて、前記対象となる回路の動作シミュレーションを実行するRTLシミュレーション実行手段と、
前記動作シミュレーション中に、前記モニター信号のトグル率およびデューティ比の少なくとも一方を検出するモニター手段と、
前記モニター手段の検出結果に基づいて、前記対象となる回路内に含まれる少なくともフリップフロップのクロック端子のトグルによる消費電力を解析する消費電力解析手段と、を備えることを特徴とする消費電力解析装置。 - 前記RTLデータに追加される前記クロックゲーティングセルに関する記述に含まれる信号名と、前記ネットリスト中の信号名との対応関係を記録したマッピングファイルを生成するマッピングファイル生成手段を備え、
前記消費電力解析手段は、前記マッピングファイルを参照して、前記クロックゲーティングセルが接続された伝搬経路上に配置される前記フリップフロップのクロック端子のトグルによる消費電力を解析することを特徴とする請求項1に記載の消費電力解析装置。 - 前記クロックゲーティングセル検出手段は、前記ネットリストに含まれるフリップフロップおよびクロックバッファのクロック信号の伝搬経路上に接続されて、前記RTLデータ中に存在しないクロックゲーティングセルを検出し、
前記消費電力解析手段は、前記対象となる回路内に含まれるフリップフロップおよびクロックバッファのクロック端子のトグルによる消費電力を解析することを特徴とする請求項1または2に記載の消費電力解析装置。 - 前記モニター手段は、前記RTLデータに追加される前記クロックゲーティングセルのクロック信号およびイネーブル信号の少なくとも一方について、トグル率およびデューティ比の少なくとも一方を検出することを特徴とする請求項3に記載の消費電力解析装置。
- 対象とする回路のRTLデータとこのRTLデータに対応するネットリストとに基づいて、前記RTLデータには存在しないが前記ネットリストには存在するクロックゲーティングセルを検出するステップと、
前記検出されたクロックゲーティングセルに関する記述を前記RTLデータに追加するステップと、
前記クロックゲーティングセルに関する記述を追加した前記RTLデータの中から、消費電力解析用のモニター信号を抽出するステップと、
前記クロックゲーティングセルに関する記述を追加した前記RTLデータを用いて、前記対象となる回路の動作シミュレーションを実行するステップと、
前記動作シミュレーション中に、前記モニター信号のトグル率およびデューティ比の少なくとも一方を検出するステップと、
前記モニター信号の検出結果に基づいて、前記対象となる回路内に含まれる少なくともフリップフロップのクロック端子のトグルによる消費電力を解析するステップと、を備えることを特徴とする消費電力解析方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007162510A JP4729007B2 (ja) | 2007-06-20 | 2007-06-20 | 消費電力解析装置および消費電力解析方法 |
US12/142,073 US7908100B2 (en) | 2007-06-20 | 2008-06-19 | Power consumption analyzing apparatus and power consumption analyzing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007162510A JP4729007B2 (ja) | 2007-06-20 | 2007-06-20 | 消費電力解析装置および消費電力解析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009003618A true JP2009003618A (ja) | 2009-01-08 |
JP4729007B2 JP4729007B2 (ja) | 2011-07-20 |
Family
ID=40161583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007162510A Expired - Fee Related JP4729007B2 (ja) | 2007-06-20 | 2007-06-20 | 消費電力解析装置および消費電力解析方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7908100B2 (ja) |
JP (1) | JP4729007B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014016830A (ja) * | 2012-07-09 | 2014-01-30 | Fujitsu Ltd | 電力見積支援プログラム、電力見積支援装置および電力見積支援方法 |
WO2016052844A1 (ko) * | 2014-09-30 | 2016-04-07 | 주식회사 바움 | 집적 회로 장치 및 집적 회로 장치의 소비 전력을 계산하는 방법 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2050897A (en) * | 1996-02-12 | 1997-08-28 | Charles Scott Carmody | Data communications computer |
US8287491B2 (en) * | 2008-11-26 | 2012-10-16 | Becton, Dickinson And Company | Single-use auto-disable syringe |
US20100217451A1 (en) * | 2009-02-24 | 2010-08-26 | Tetsuya Kouda | Energy usage control system and method |
JP5262996B2 (ja) * | 2009-05-26 | 2013-08-14 | 富士通セミコンダクター株式会社 | 論理シミュレーション装置、方法、及びプログラム |
WO2011130670A2 (en) * | 2010-04-15 | 2011-10-20 | Yale University | Consumption breakdown monitoring through power state sensing |
KR101139603B1 (ko) * | 2010-08-24 | 2012-04-27 | 광운대학교 산학협력단 | 클럭 게이팅 집적 회로 장치의 소비 전력 예측 방법 |
US20130194016A1 (en) * | 2012-01-31 | 2013-08-01 | Shmuel Wimer | System and method for generating a clock gating network for logic circuits |
WO2014098845A1 (en) * | 2012-12-19 | 2014-06-26 | Intel Corporation | Vector mask driven clock gating for power efficiency of a processor |
US10387597B2 (en) | 2013-06-21 | 2019-08-20 | Cryptography Research, Inc. | Energy analysis for differential power analysis resistance |
US9639641B1 (en) * | 2015-08-20 | 2017-05-02 | Microsemi Storage Solutions (U.S.), Inc. | Method and system for functional verification and power analysis of clock-gated integrated circuits |
US9928323B2 (en) | 2015-08-20 | 2018-03-27 | Microsemi Solutions (U.S.), Inc. | Method and system for functional verification and power analysis of clock-gated integrated circuits |
CN105701294B (zh) * | 2016-01-13 | 2018-12-25 | 盛科网络(苏州)有限公司 | 实现芯片复杂工程修改的方法及系统 |
GB2542215B (en) * | 2016-01-18 | 2018-04-11 | Imagination Tech Ltd | Dynamic power measurement using a formal verification tool |
CN108235760A (zh) * | 2017-12-27 | 2018-06-29 | 深圳前海达闼云端智能科技有限公司 | 智能终端的功耗稳定方法、其装置及电子设备 |
CN109274612B (zh) * | 2018-11-19 | 2021-03-16 | 上海亨通海洋装备有限公司 | 海底设备接口转换器 |
CN112134685B (zh) * | 2020-10-27 | 2024-02-13 | 深圳安捷丽新技术有限公司 | 一种防dpa攻击的待测电路安全仿真分析方法和装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190149A (ja) * | 2005-01-07 | 2006-07-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路の低消費電力設計方法 |
JP2008134824A (ja) * | 2006-11-28 | 2008-06-12 | Fujitsu Ltd | 消費電力解析方法及びプログラム |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6552572B1 (en) * | 2001-10-24 | 2003-04-22 | Lsi Logic Corporation | Clock gating cell for use in a cell library |
-
2007
- 2007-06-20 JP JP2007162510A patent/JP4729007B2/ja not_active Expired - Fee Related
-
2008
- 2008-06-19 US US12/142,073 patent/US7908100B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190149A (ja) * | 2005-01-07 | 2006-07-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路の低消費電力設計方法 |
JP2008134824A (ja) * | 2006-11-28 | 2008-06-12 | Fujitsu Ltd | 消費電力解析方法及びプログラム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014016830A (ja) * | 2012-07-09 | 2014-01-30 | Fujitsu Ltd | 電力見積支援プログラム、電力見積支援装置および電力見積支援方法 |
WO2016052844A1 (ko) * | 2014-09-30 | 2016-04-07 | 주식회사 바움 | 집적 회로 장치 및 집적 회로 장치의 소비 전력을 계산하는 방법 |
Also Published As
Publication number | Publication date |
---|---|
US7908100B2 (en) | 2011-03-15 |
JP4729007B2 (ja) | 2011-07-20 |
US20090006012A1 (en) | 2009-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4729007B2 (ja) | 消費電力解析装置および消費電力解析方法 | |
JP5432126B2 (ja) | 自動回路設計及びシミュレーションに使用するための技術 | |
Cha et al. | Efficient Trojan detection via calibration of process variations | |
Liu et al. | On signal tracing for debugging speedpath-related electrical errors in post-silicon validation | |
JP2007108863A (ja) | 遅延解析装置、遅延解析方法、遅延解析プログラム、および記録媒体 | |
US20110295536A1 (en) | Clock jitter analyzing method and apparatus | |
US20090070619A1 (en) | Multi-cycle path information verification method and multi-cycle path information verification device | |
US9449127B1 (en) | System for verifying timing constraints of IC design | |
US20050114805A1 (en) | Device, system and method for VLSI design analysis | |
JP2008065457A (ja) | 半導体集積回路の設計方法及び設計システム | |
CN112526326A (zh) | 时序测试方法、系统、装置及存储介质 | |
US7103859B2 (en) | System and method for improving testability independent of architecture | |
US20080295050A1 (en) | Semiconductor integrated circuit and method of designing thereof based on TPI | |
US20130019134A1 (en) | Apparatus and method for designing semiconductor device, and semiconductor device | |
Kuentzer et al. | On the reuse of timing resilient architecture for testing path delay faults in critical paths | |
JP2010249662A (ja) | ディレイ故障診断プログラム | |
US10733346B1 (en) | Systems and methods for arc-based debugging in an electronic design | |
JP4899927B2 (ja) | テストパターン自動生成方法およびテストパターン自動生成プログラム | |
TW201706888A (zh) | 數位電路設計的時序分析方法及其系統 | |
JP2013061229A (ja) | 半導体集積回路、半導体集積回路の設計支援方法、及び設計支援プログラム | |
Sinha et al. | AdvanceTechnique to Accompolish Power Aware CDC Verification | |
JP3573692B2 (ja) | スキャンパス回路、スキャンパス回路の生成方法、および、そのプログラムを記録した記録媒体 | |
EP3923472A1 (en) | Timing error detection and correction circuit | |
JP2005031890A (ja) | 遅延検証装置 | |
JP2010049385A (ja) | クロックドメインチェック方法及びクロックドメインチェック用プログラム並びに記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110325 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110415 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |