CN114253184A - 一种jtag控制装置 - Google Patents

一种jtag控制装置 Download PDF

Info

Publication number
CN114253184A
CN114253184A CN202111432123.9A CN202111432123A CN114253184A CN 114253184 A CN114253184 A CN 114253184A CN 202111432123 A CN202111432123 A CN 202111432123A CN 114253184 A CN114253184 A CN 114253184A
Authority
CN
China
Prior art keywords
tap controller
port
slave
test
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111432123.9A
Other languages
English (en)
Inventor
马恒
苏建龙
王明明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202111432123.9A priority Critical patent/CN114253184A/zh
Publication of CN114253184A publication Critical patent/CN114253184A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25257—Microcontroller

Abstract

本发明涉及一种JTAG控制装置，其包括：主TAP控制器和多个从TAP控制器；第一选择单元，连接主TAP控制器和每个从TAP控制器的测试时钟信号，配置为根据主TAP控制器中的第一寄存器选通主TAP控制器与任意从TAP控制器之间的测试时钟信号；第二选择单元，连接主TAP控制器和每个从TAP控制器的测试数据输入信号，配置为根据主TAP控制器中的第二寄存器选通主TAP控制器与任意从TAP控制器之间的测试数据信号；第三选择单元，与主TAP控制器和每个TAP控制器的输出数据信号连接，配置为根据主TAP控制器中的第三寄存器将主TAP控制器和多个从TAP控制器的输出之一作为JTAG的测试数据输出端口。

Description

一种JTAG控制装置
技术领域
本发明涉及电子控制技术领域，尤其涉及一种JTAG控制装置。
背景技术
在超大规模数字集成电路设计中，尤其是SoC(System on Chip，系统级芯片)，因为功能复杂，性能完整，整个芯片设计一般分为不同的功能模块。总的设计流程是先完成单个功能模块的设计和验证，然后整个成一个大的芯片。在芯片级测试中，模块之间，模块与外部之间，目前使用的最多的是基于JTAG(Joint Test Action Group，联合测试工作组)协议的通讯及其扩展。因此，在ATE(Automatic Test Equipment，自动测试设备)测试向量中，设计工程师和DFT(Design For Test，用于芯片测试而设计的电路)工程师通常需要提供基于JTAG指令的ATE测试向量，将该ATE测试向量交给ATE测试工程师用来进行ATE测试。而一个完整的JTAG TAP(Test Access Port，测试访问端口)由16位状态机组成，所有的测试指令围绕JTAG作开发完成。
传统的JTAG连接方式测试向量冗余，模式固化单一，随着SoC规模和复杂度的不断增加，传统JTAG连接方式已经很难满足当前SoC的测试需求。因此，如何实现一种高效灵活的JTAG连接方式来减小测试输入向量，缩短测试时间和节约测试成本变得越来越重要。
发明内容
有鉴于此，有必要针对以上技术问题，提供一种JTAG控制装置，所述装置包括：
主TAP控制器和多个从TAP控制器；
第一选择单元，所述第一选择单元连接所述主TAP控制器和每个从TAP控制器的测试时钟信号，配置为根据主TAP控制器中的第一寄存器选通主TAP控制器与任意从TAP控制器之间的测试时钟信号；
第二选择单元，所述第二选择单元连接所述主TAP控制器和每个从TAP控制器的测试数据输入信号，配置为根据主TAP控制器中的第二寄存器选通主TAP控制器与任意从TAP控制器之间的测试数据信号；
第三选择单元，所述第三选择单元与所述主TAP控制器和每个TAP控制器的输出数据信号连接，配置为根据主TAP控制器中的第三寄存器将主TAP控制器和多个从TAP控制器的输出之一作为JTAG的测试数据输出端口。
在一些实施例中，所述主TAP控制器和每个从TAP控制器均包括测试时钟端口、测试复位端口、测试数据输入端口、测试模式选择端口和测试数据输出端口；
每个从TAP控制器的测试时钟端口均与主TAP控制器的测试时钟端口连接，每个从TAP控制器的测试复位端口均与主TAP控制器的测试复位端口连接。
在一些实施例中，JTAG的测试时钟端口、测试复位端口、测试数据输入端口、测试模式选择端口分别对应于与所述主TAP控制器的测试时钟端口、测试复位端口、测试数据输入端口、测试模式选择端口。
在一些实施例中，所述主TAP控制器还包括与每个从TAP控制器对应的第一片选端口，所述第一选择单元包括与每个从TAP控制器对应的开关；
所述开关的一端与对应从TAP控制器的测试模式选择端口连接，另一端与从TAP控制器对应的第一片选端口连接。
在一些实施例中，所述开关为与门。
在一些实施例中，所述主TAP控制器还包括第二片选端口，所述第二选择单元包括与每个从TAP控制器对应的第一选择器；
每个第一选择器的输出端口与对应从TAP控制器的测试数据输入端口连接，每个第一选择器的第一输入端口与所述主TAP控制器的测试数据输出端口连接，首个从TAP控制器对应的第一选择器的第二输入端与预设参考端连接，任意相邻两个从TAP控制器对应的两个第一选择器中，在后的第一选择器的第二输入端与在前的第一选择器对应的从TAP控制器的测试数据输出端口连接，每个第一选择器的控制端口均与所述第二片选端口连接。
在一些实施例中，所述预设参考端接地。
在一些实施例中，所述第一选择器为二选一选择器。
在一些实施例中，所述主TAP控制器还包括第三片选端口，所述第三选择单元包括第二选择器；
所述第二选择器具有与每个从TAP控制器对应的输入端口、控制端口和输出端口，所述第二选择器的每个输入端与对应从TAP控制器的测试数据输出端口连接，所述第二选择器的控制端口与所述第三片选端口连接。
在一些实施例中，所述装置包括单主TAP控制器模式和主从TAP控制器混合模式，其中，所述主从TAP控制器包括单TAP控制器与单从TAP控制器串联模式，多个从TAP控制器串联模式和多个从TAP控制器并联模式。
本发明的上述一种JTAG控制装置，可以根据满足SoC中不同的设计以及测试场景的需求，如单个模块或子系统的层次化设计，单模块或子系统的多实例的测试系统控制，顶层的通用性好，复用性强的连接方式，通过不同模式切换改变电路的连接方式起到减小测试向量和缩短测试时间的目的，进而提高测试效率，显著地降低测试成本，具有较佳的通用性和灵活性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明一个实施例提供的一种JTAG控制装置的结构示意图；
图2为本发明一个实施例提供JTAG控制装置的测试流程示意图；
图3A为本发明一个实施例提供的单主TAP控制器模式示意图；
图3B为本发明一个实施例提供的单TAP控制器与单从TAP控制器串联模式示意图；
图3C为本发明一个实施例提供的多个从TAP控制器串联模式示意图；
图3D为本发明一个实施例提供的多个从TAP控制器并联模式示意图。
【附图标记说明】
10：主TAP控制器；
20：从TAP控制器；
30：第一选择单元；31：开关；
40：第二选择单元；41：第一选择器；411：第一输入端口；412：第二输入端口；
50：第三选择单元；51：第二选择器；
TCK：测试时钟端口；TRST：测试复位端口；TDI：测试数据输入端口；TMS：测试模式选择端口；TDO：测试数据输出端口；
tms_en：第一片选端口；tdi_sel：第二片选端口；tdo_sel：第三片选端口。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
在一个实施例中，请参照图1所示，本发明提供了一种JTAG控制装置，所述装置包括：
主TAP控制器10和多个从TAP控制器20；
第一选择单元30，所述第一选择单元30连接所述主TAP控制器10和每个从TAP控制器20的测试时钟信号，配置为根据主TAP控制器中的第一寄存器(图中未示出)选通主TAP控制器10与任意从TAP控制器20之间的测试时钟信号；
第二选择单元40，所述第二选择单元40连接所述主TAP控制器10和每个从TAP控制器20的测试数据输入信号，配置为根据主TAP控制器中的第二寄存器(图中未示出)选通主TAP控制器10与任意从TAP控制器20之间的测试数据信号；
第三选择单元50，所述第三选择单元50与所述主TAP控制器10和每个TAP控制器的输出数据信号连接，配置为根据主TAP控制器中的第三寄存器(图中未示出)将主TAP控制器10和多个从TAP控制器20的输出之一作为JTAG的测试数据输出端口TDO。
上述一种JTAG控制装置，可以根据满足SoC中不同的设计以及测试场景的需求，如单个模块或子系统的层次化设计，单模块或子系统的多实例的测试系统控制，顶层的通用性好，复用性强的连接方式，通过不同模式切换改变电路的连接方式起到减小测试向量和缩短测试时间的目的，进而提高测试效率，显著地降低测试成本，具有佳的通用性和灵活性，。
在一些实施例中，请继续参照图1所示，所述主TAP控制器10和每个从TAP控制器20均包括测试时钟端口TCK、测试复位端口TRST、测试数据输入端口TDI、测试模式选择端口TMS和测试数据输出端口TDO；
每个从TAP控制器20的测试时钟端口TCK均与主TAP控制器10的测试时钟端口TCK连接，每个从TAP控制器20的测试复位端口TRST均与主TAP控制器10的测试复位端口TRST连接。
在一些实施例中，JTAG的测试时钟端口TCK、测试复位端口TRST、测试数据输入端口TDI、测试模式选择端口TMS分别对应于与所述主TAP控制器10的测试时钟端口TCK、测试复位端口TRST、测试数据输入端口TDI、测试模式选择端口TMS。
在一些实施例中，请再次参照图1所示，所述主TAP控制器10还包括与每个从TAP控制器20对应的第一片选端口tms_en，所述第一选择单元30包括与每个从TAP控制器20对应的开关31；
所述开关31的一端与对应从TAP控制器20的测试模式选择端口TMS连接，另一端与从TAP控制器20对应的第一片选端口tms_en连接。
在一些实施例中，所述开关31为与门。
在一些实施例中，请继续参照图1所示，所述主TAP控制器10还包括第二片选端口tdi_sel，所述第二选择单元40包括与每个从TAP控制器20对应的第一选择器41；
每个第一选择器41的输出端口与对应从TAP控制器20的测试数据输入端口TDI连接，每个第一选择器41的第一输入端411口与所述主TAP控制器10的测试数据输出端口TDO连接，首个从TAP控制器20对应的第一选择器41的第二输入端412与预设参考端连接，任意相邻两个从TAP控制器20对应的两个第一选择器41中，在后的第一选择器41的第二输入端412与在前的第一选择器41对应的从TAP控制器20的测试数据输出端口TDO连接，每个第一选择器41的控制端口均与所述第二片选端口tdi_sel连接。
优选地，所述预设参考端接地。
优选地，所述第一选择器41为二选一选择器。
在一些实施例中，请继续参照图1所示，所述主TAP控制器10还包括第三片选端口tdo_sel，所述第三选择单元50包括第一选择器51；
所述第一选择器51具有与每个从TAP控制器20对应的输入端口、控制端口和输出端口，所述第一选择器51的每个输入端与对应从TAP控制器20的测试数据输出端口TDO连接，所述第一选择器51的控制端口与所述第三片选端口tdo_sel连接。
在一些实施例中，所述装置包括单主TAP控制器模式和主从TAP控制器混合模式，其中，所述主从TAP控制器包括单TAP控制器与单从TAP控制器串联模式，多个从TAP控制器串联模式和多个从TAP控制器并联模式。
在又一个实施例中，为了便于理解本发明的技术方案，下面以n个(n为大于等于2的正整数)TAP控制器为例，结合图1示出JTAG控制装置的结构说明本发明装置的实现原理：
主TAP控制器根据测试时钟端口TMS的输入序列进行控制状态机的跳转，进而完成指令寄存器和不同数据寄存器的更新，进而完成功能模块的工作状态的控制。本发明模式状态切换控制对应主TAP控制器中的指令寄存器一个指令控制；所有从TAP控制器的开关控制位，第一选择器和第二选择器的输出控制位对应主TAP控制器中的一个数据寄存器。测试控制流程通过主TAP控制器完成，请参照图2所示，测试控制流程如下：
步骤一，指令寄存器更新，即模式控制指令；
步骤二，模式控制数据寄存器更新；
步骤三，指令寄存器更新，测试工作指令，
步骤四，其他数据寄存器更新，测试数据，并返回步骤二。
本发明的JTAG控制装置支持的连接模式主要包括：
一、单主TAP控制器模式
请参照图3A所示，在单主TAP控制器模式下，只有主TAP控制器使能，所有从TAP控制器均关闭。切换该模式时须将主TAP控制器中的从TAP开关关闭，将第二选择器的控制选择到主TAP控制器的TDO输出。
在该模式下指令寄存器和数据控制寄存器的长度仅为主TAP控制器中对应的寄存器长度，不需要通过旁路从TAP控制器的方式额外引入从TAP控制器中的指令寄存器和数据寄存器，输入的向量最短。该模式可以用于芯片顶层一些测试模式下的测试控制和向量输入。
二、主从TAP控制器混合模式
(1)单TAP控制器与单从TAP控制器串联模式
请参照图3B所示，在单TAP控制器与单从TAP控制器串联模式下，只有主TAP控制器和任一从TAP控制器使能，其他TAP控制器均关闭。切换该模式时须将通过主TAP控制器中的开关寄存器，将某一从TAP开关打开，其他开关关闭，将该从TAP控制器的第一选择器的第二输入端口，并且将第二选择器选择到打开的从TAP控制器的TDO输出。
在该模式下指令寄存器和数据控制寄存器的长度为主TAP和使能的从TAP控制器中对应寄存器的长度之和，在此测试模式下测试向量可以精准的控制某一个从TAP控制寄存器，用于某一模块或者子系统下的测试工作。
(2)多个从TAP控制器串联模式
请参照图3C所示，在多个从TAP控制器串联模式下，主从TAP控制器将以传统的菊花链的方式连接，进入该模式须要将特定连续的从TAP开关打开，其他关闭。第一级从TAP控制器的TDI输入选择到主TAP的TDO输出端口，其他从TAP控制器的TDI输入选择为前一级从TAP的TDO输出端口，将输出第二选择器选择到最后一级使能的从TAP控制器的TDO输出。
在该模式下测试控制向量的长度较长，为主TAP和所有使能的从TAP控制器的测试向量之和，此模式可用于多模块或者子系统间相互交互的复杂的测试场景。
(3)多个从TAP控制器并联模式
请参照图3D所示，在多个从TAP控制器并联模式下，从TAP并联模式下，主TAP可以通过广播的方式控制使能的从TAP控制器。进入该模式须将需要使能的从TAP开关打开，其他关闭，从TAP的TDI第一选择器输入选择到第一输入端口。
在该模式下，测试控制向量的长度为主TAP和一个从TAP向量长度之和，该连接结构用于同一功能模块或者子系统在芯片中多次实例化的测试场景，可完成相同功能模块的并行化测试，提高测试效率，节约测试成本。
上述一种JTAG控制装置属于通用结构，适用于不同的模块设计，具有多种工作模式，各模式切换灵活，满足不同测试场景需求，串并联的应用方式提高控制的灵活性和缩短测试向量。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种JTAG控制装置，其特征在于，所述装置包括：
主TAP控制器和多个从TAP控制器；
第一选择单元，所述第一选择单元连接所述主TAP控制器和每个从TAP控制器的测试时钟信号，配置为根据主TAP控制器中的第一寄存器选通主TAP控制器与任意从TAP控制器之间的测试时钟信号；
第二选择单元，所述第二选择单元连接所述主TAP控制器和每个从TAP控制器的测试数据输入信号，配置为根据主TAP控制器中的第二寄存器选通主TAP控制器与任意从TAP控制器之间的测试数据信号；
第三选择单元，所述第三选择单元与所述主TAP控制器和每个TAP控制器的输出数据信号连接，配置为根据主TAP控制器中的第三寄存器将主TAP控制器和多个从TAP控制器的输出之一作为JTAG的测试数据输出端口。
2.根据权利要求1所述的JTAG控制装置，其特征在于，所述主TAP控制器和每个从TAP控制器均包括测试时钟端口、测试复位端口、测试数据输入端口、测试模式选择端口和测试数据输出端口；
每个从TAP控制器的测试时钟端口均与主TAP控制器的测试时钟端口连接，每个从TAP控制器的测试复位端口均与主TAP控制器的测试复位端口连接。
3.根据权利要求2所述的JTAG控制装置，其特征在于，JTAG的测试时钟端口、测试复位端口、测试数据输入端口、测试模式选择端口分别对应于与所述主TAP控制器的测试时钟端口、测试复位端口、测试数据输入端口、测试模式选择端口。
4.根据权利要求2所述的JTAG控制装置，其特征在于，所述主TAP控制器还包括与每个从TAP控制器对应的第一片选端口，所述第一选择单元包括与每个从TAP控制器对应的开关；
所述开关的一端与对应从TAP控制器的测试模式选择端口连接，另一端与从TAP控制器对应的第一片选端口连接。
5.根据权利要求4所述的JTAG控制装置，其特征在于，所述开关为与门。
6.根据权利要求4所述的JTAG控制装置，其特征在于，所述主TAP控制器还包括第二片选端口，所述第二选择单元包括与每个从TAP控制器对应的第一选择器；
每个第一选择器的输出端口与对应从TAP控制器的测试数据输入端口连接，每个第一选择器的第一输入端口与所述主TAP控制器的测试数据输出端口连接，首个从TAP控制器对应的第一选择器的第二输入端与预设参考端连接，任意相邻两个从TAP控制器对应的两个第一选择器中，在后的第一选择器的第二输入端与在前的第一选择器对应的从TAP控制器的测试数据输出端口连接，每个第一选择器的控制端口均与所述第二片选端口连接。
7.根据权利要求6所述的JTAG控制装置，其特征在于，所述预设参考端接地。
8.根据权利要求6所述的JTAG控制装置，其特征在于，所述第一选择器为二选一选择器。
9.根据权利要求6所述的JTAG控制装置，其特征在于，所述主TAP控制器还包括第三片选端口，所述第三选择单元包括第二选择器；
所述第二选择器具有与每个从TAP控制器对应的输入端口、控制端口和输出端口，所述第二选择器的每个输入端与对应从TAP控制器的测试数据输出端口连接，所述第二选择器的控制端口与所述第三片选端口连接。
10.根据权利要求9所述的JTAG控制装置，其特征在于，所述装置包括单主TAP控制器模式和主从TAP控制器混合模式，其中，所述主从TAP控制器包括单TAP控制器与单从TAP控制器串联模式，多个从TAP控制器串联模式和多个从TAP控制器并联模式。
CN202111432123.9A 2021-11-29 2021-11-29 一种jtag控制装置 Pending CN114253184A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111432123.9A CN114253184A (zh) 2021-11-29 2021-11-29 一种jtag控制装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111432123.9A CN114253184A (zh) 2021-11-29 2021-11-29 一种jtag控制装置

Publications (1)

Publication Number Publication Date
CN114253184A true CN114253184A (zh) 2022-03-29

Family

ID=80791332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111432123.9A Pending CN114253184A (zh) 2021-11-29 2021-11-29 一种jtag控制装置

Country Status (1)

Country Link
CN (1) CN114253184A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024027110A1 (zh) * 2022-08-04 2024-02-08 南京邮电大学 一种2.5d chiplet绑定后测试电路及测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010037479A1 (en) * 2000-04-28 2001-11-01 Whetsel Lee D. Selectable dual mode test access port method and apparatus
US20020184562A1 (en) * 2001-04-27 2002-12-05 Benoit Nadeau-Dostie Method of designing circuit having multiple test access ports, circuit produced thereby and method of using same
US20040017219A1 (en) * 2002-07-23 2004-01-29 Dong-Kwan Han System on chip (SOC) and method of testing and/or debugging the system on chip
US20100174958A1 (en) * 2009-01-06 2010-07-08 Nec Electronics Corporation Test circuit including tap controller selectively outputting test signal based on mode and shift signals
CN103033736A (zh) * 2011-09-30 2013-04-10 飞思卡尔半导体公司 测试多集成电路器件的方法及装置
US20130139015A1 (en) * 2011-11-30 2013-05-30 Freescale Semiconductor, Inc. Methods and apparatus for testing multiple-ic devices
CN106610462A (zh) * 2015-10-27 2017-05-03 晶心科技股份有限公司 电子系统、系统诊断电路与其操作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010037479A1 (en) * 2000-04-28 2001-11-01 Whetsel Lee D. Selectable dual mode test access port method and apparatus
US20020184562A1 (en) * 2001-04-27 2002-12-05 Benoit Nadeau-Dostie Method of designing circuit having multiple test access ports, circuit produced thereby and method of using same
US20040017219A1 (en) * 2002-07-23 2004-01-29 Dong-Kwan Han System on chip (SOC) and method of testing and/or debugging the system on chip
US20100174958A1 (en) * 2009-01-06 2010-07-08 Nec Electronics Corporation Test circuit including tap controller selectively outputting test signal based on mode and shift signals
CN103033736A (zh) * 2011-09-30 2013-04-10 飞思卡尔半导体公司 测试多集成电路器件的方法及装置
US20130139015A1 (en) * 2011-11-30 2013-05-30 Freescale Semiconductor, Inc. Methods and apparatus for testing multiple-ic devices
CN106610462A (zh) * 2015-10-27 2017-05-03 晶心科技股份有限公司 电子系统、系统诊断电路与其操作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024027110A1 (zh) * 2022-08-04 2024-02-08 南京邮电大学 一种2.5d chiplet绑定后测试电路及测试方法

Similar Documents

Publication Publication Date Title
US4799004A (en) Transfer circuit for operation test of LSI systems
CN100442074C (zh) 通过单个测试访问端口连接多个测试访问端口控制器
US5506851A (en) Analog-digital mixed master including therein a test circuit
US4933575A (en) Electric circuit interchangeable between sequential and combination circuits
CN1519573B (zh) 包括扫描测试电路的集成电路器件及其测试方法
JP3996055B2 (ja) 内部中間スキャンテスト故障をデバッグするテストアクセスポート（ｔａｐ）コントローラシステムおよび方法
CN114253184A (zh) 一种jtag控制装置
JP2738351B2 (ja) 半導体集積論理回路
CN107300666B (zh) 一种soc片上嵌入式ip硬核的测试访问隔离结构
US20230204661A1 (en) Test circuit in chip and circuit test method
JPH0511027A (ja) スキヤン回路を内蔵した集積回路
CN108712165B (zh) 一种用于异步交互接口监测的管脚复用电路
CN102445636B (zh) 一种fpga六长线及其斜向互连开关的测试方法
JPH032577A (ja) 試験回路
CN215768888U (zh) 一种扫描测试交换网络
US5894483A (en) Integrated circuit arrangement
JP3193979B2 (ja) 集積回路及びそのテスト方法
US6321355B1 (en) Semiconductor integrated circuit and method of testing the same
KR100396096B1 (ko) 반도체 집적 회로의 테스트 회로
CN112445663B (zh) 测试存取端口电路
Cota et al. Test and diagnosis of routers
CN101470165A (zh) 微电子装置与管脚安排方法
Sziray Test calculation for logic and delay faults in digital circuits
CN113655376A (zh) 一种扫描测试交换网络和扫描测试方法
US20040163055A1 (en) Mode selector

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination