CN101470165A - 微电子装置与管脚安排方法 - Google Patents

微电子装置与管脚安排方法 Download PDF

Info

Publication number
CN101470165A
CN101470165A CNA200710305454XA CN200710305454A CN101470165A CN 101470165 A CN101470165 A CN 101470165A CN A200710305454X A CNA200710305454X A CN A200710305454XA CN 200710305454 A CN200710305454 A CN 200710305454A CN 101470165 A CN101470165 A CN 101470165A
Authority
CN
China
Prior art keywords
pin
microelectronic device
test
signal
general utility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710305454XA
Other languages
English (en)
Inventor
吴祥煌
李明哲
李日农
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CNA200710305454XA priority Critical patent/CN101470165A/zh
Publication of CN101470165A publication Critical patent/CN101470165A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明揭示一种微电子装置,其包含共享预定数目的预选管脚的核心集成电路及外围扫描测试接口,在进入外围扫描测试模式时,外围扫描测试接口可以控制测试信号经由共享的预选管脚输入或输出。

Description

微电子装置与管脚安排方法
技术领域
本发明是关于一种微电子装置,特别是一种核心集成电路及外围扫描测试接口共享预定管脚的的微电子装置。
背景技术
印刷电路板上通常安装有多个例如集成电路(IC)等的微电子装置,而为了确保板上各个IC之间正确的互连,通常以执行互连测试的方式来做确认。例如,符合IEEE 1149.1规范的外围扫描(Boundary Scan)测试,即为互连测试的一种典型方式。
一般而言,一个微电子装置包含用以执行主要功能的核心集成电路及用于测试的外围扫描测试接口。图1是显示已知的微电子装置100,其包含核心集成电路101、以及用于外围扫描测试的外围扫描测试接口架构及其专用管脚。如图1所示,外围扫描测试接口包含测试存取端口(TAP)控制器102、指令暂存器103、旁通暂存器104、及多个外围扫描单元105。在图1中所示的五个管脚TDI、TDO、TCK、TMS、及TRST是专用于外围扫描测试的管脚,在微电子装置100的其它功能模式时并不会使用到这些管脚。当执行外围扫描测试模式时,TDI是作为串行数据输入之用,TDO是作为串行数据输出之用,TMS是作为模式选择输入之用,TCK是作为时钟输入之用,而TRST是作为系统重设之用。其中TRST为非必要的选项,可以依设计而使用或不使用。
一般的TAP控制器102会根据TMS管脚输入的信号而进入扫描测试模式。举例而言,当TMS管脚输入的信号为0(低电平)时,TAP控制器101进入外围扫描测试模式。在外围扫描测试模式时,TAP控制器101控制串行测试数据从TDI管脚输入,经过多个外围扫描单元105形成的扫描链后,经由TDO管脚输出至另一电子装置,以测试微电子装置100与另一电子装置之间的互连是否正常。当完成此测试之后,微电子装置100在正常操作模式下操作时,外围扫描测试接口即不再作用且这些专用的管脚亦不被使用。换言之,这些管脚在其它操作模式下将是一种浪费。
有关于指令暂存器103、旁通暂存器104、及多个外围扫描单元105在外围扫描测试模式时的作用,请另参考IEEE 1149.1规范,于此将不再赘述。
由于在IC芯片中,管脚数目会影响其制造成本,亦即,管脚数目愈多,成本愈高。因此,若能减少管脚而不影响正常功能,即可显著地降低成本。
发明内容
鉴于上述,本发明提供外围扫描测试模式与其它模式可共享管脚的微电子装置。
此外,本发明的另一目的是提供可减少成本的管脚安排方法。
根据其中一个观点,本发明提出一种微电子装置,包含:(a)核心集成电路;及(b)外围扫描测试接口,与该核心集成电路共享预定数目的预选管脚,各共享管脚可在外围扫描测试模式或一般功能操作模式间切换。在一较佳实施型态中,该接口包括:(b1)一个模式选择输入管脚;与(b2)测试存取端口控制器,根据自该模式选择输入管脚输入的模式选择信号以启动外围扫描测试模式,使测试信号经由该共享的预选管脚输入或输出。
根据本发明,该外围扫描测试接口可还包含测试信号路径选择器,以决定该共享预选管脚为外围扫描测试模式或一般功能操作模式,或/并决定该共享预选管脚为输入或输出管脚。测试信号路径选择器可根据该测试存取端口控制器的状态来决定,或根据该测试存取端口控制器的状态与模式选择信号的逻辑运算结果来决定。
共享的管脚数目可为1、2、3或4,其在测试模式中的功能可为数据输入、数据输出、时钟输入、或系统重设输入。
又根据本发明,也提出一种微电子装置的管脚安排方法,包含:提供具有多个管脚的微电子装置,此微电子装置具有外围扫描测试模式与一般功能操作模式;使其中一个管脚在外围扫描测试模式中作为数据输入、数据输出、时钟输入、或系统重设输入;以及使该管脚在一般功能操作模式中作为一般功能管脚。
本发明的一或更多实施例的细节揭示于附图中及下述说明中。从说明及图式、以及申请专利范围中,将清楚本发明的上述及其它特点、目的、及优点。
附图说明
图1显示先前技术的具有外围扫描测试接口的微电子装置;
图2显示根据本发明一实施例的具有外围扫描测试接口的微电子装置;
图3显示测试存取端口(TAP)控制器的状态机的状态图;及
图4显示根据本发明的另一实施例的具有外围扫描测试接口的微电子装置。
[主要元件标号说明]
100  微电子装置                      220  双向电路
101  核心集成电路                    222  双向电路
102  测试存取端口控制器              230  模拟前端装置
103  指令暂存器                      300  微电子装置
104  旁通暂存器                      301  核心集成电路
105  外围扫描单元                    302  测试存取端口控制器
200  微电子装置                      303  指令暂存器
201  核心集成电路                    304  旁通暂存器
202  测试存取端口控制器              305  外围扫描单元
203  指令暂存器                      306  反相器
204  旁通暂存器                      310  多工器
205  外围扫描单元                    312  多工器
206  接收反相输入的或门              314  多工器
207  多工器                          316  多工器
212  多工器                          320  双向电路
213  多工器                          322  双向电路
216  多工器                          330  模拟前端装置
具体实施方式
于以下详细说明中,将揭示众多具体细节以助于完整了解本发明。但于本领域技术人员应了解,在不使用所述的特定细节,本发明亦可实施。因此,下述实施例的相对应变形亦应属于本发明的范畴。
首先,请参考图2及图3。图2是绘示本发明微电子装置200的一实施例。图3是一状态图,用以显示图2的测试存取端口(以下简称TAP)控制器的状态机(state machine)的状态。
如图2所示,微电子装置200包含用以执行正常操作功能的核心集成电路核201、TAP控制器202、指令暂存器203、旁通暂存器204、外围扫描单元205、接受反相输入的或门206、及多工器210、212、及214。
在图2中,为了便于说明而将一些管脚分别标示为TDI、TDO、TCK、及TRST,但是根据本发明,它们并非如先前技术般作为专用于外围扫描测试模式的管脚,而是可由外围扫描测试模式与核心集成电路201的功能操作模式所共享。在功能操作模式时,它们可能为单向输入管脚、单向输出管脚、及双向(输入/输出)管脚以配合核心集成电路的正常功能操作模式。在本实施例中,将以双向管脚为例,说明它们在外围扫描测试模式时作为TDI及TDO。然而,必须了解的是,根据本发明,亦可以选取单向输入的管脚及单向输出的管脚分别作为外围扫描测试模式时的TDI及TDO管脚。至于选取单向或双向管脚作为可切换的管脚则视IC设计的需求而定。
请参考图3,图3是说明微电子装置200的外围扫描测试模式(亦称为JTAG模式)与一般功能操作模式之间的切换。如同在先前技术一节中所述般,在外围扫描测试模式时,对安装于电路板上的微电子装置与其它IC或电子装置之间的互连进行测试,而在非外围扫描模式的其它操作模式中,则核心集成电路执行其功能操作。
如图3所示,当经由TMS管脚输入的外部信号为0时,状态机会离开Test_Logic_Reset状态,进入Run_Test/Idle状态,亦即外围扫描测试模式。在TMS管脚的输入信号为1时,即进入Test_Logic_Reset状态,亦即,进入非外围扫描测试模式。微电子装置200在开机时,由图2中所示的模拟前端装置(AFE)230输出信号以致动TAP控制器202,使其进入Test_Logic_Reset状态。
状态信号TAP_CTRL表示TAP控制器202的状态。当微电子装置200为一般功能操作模式时,状态信号TAP_CTRL为1(高电平);进入外围扫描测试模式时,状态信号TAP_CTRL为0(低电平)。在图2中以1’b1(高电平)代表此状态信号处于Test_Logic_Reset,1’b0(低电平)代表处于外围扫描测试状态。此时,以状态信号TAP_CTRL为一输入而另一输入为TMS信号的逻辑门206的输出信号BS_MODE为1(高电平)。逻辑门206可为接受反相输入的或门,亦可等效视为与非门(NAND)。当BS_MODE信号为1时,会使多工器210及212分别选取1’b0及1’b1作为其输出OE1及OE2,以致OE1及OE2分别为低电平及高电平。
如图2所示,连接至管脚TDI的双向电路220会受OE1(=0)的控制而使此管脚成为信号输入管脚,而连接至标示为TDO的管脚的双向电路222会受OE2(=1)的选取而成为信号输出管脚,且多工器214受BS_MODE信号的致动而选取来自多工器216的信号作为输出,亦即TDI管脚输入的信号。
在TAP控制器202的状态处于Test_Logic_Reset状态时,逻辑门206的输出信号BS_MODE为0,因而不会使多工器210及212致动,所以,所选取的TDI及TDO管脚可在其它模式下使用。简言之,当输出信号BS_MODE为1时,所有共享管脚处于外围扫描测试模式,当输出信号BS_MODE为0时,所有共享管脚处于一般功能操作模式。
至于图3所显示状态机的其它状态,是供举例说明外围扫描测试如何进行,所示外围扫描测试的细节于此将不予详细说明,仅提供图示供本领域技术人员作为参考。
在上述关于本实施例的说明中,以双向管脚作为共享的TDI及TDO管脚,亦可使用单向输入管脚及单向输出管脚分别作为共享的TDI及TDO管脚,或是使用单向输入管脚、双向管脚分别作为共享的TDI及TDO管脚、或是双向输入管脚、单向输出管脚分别作为共享的TDI及TDO管脚,其各种不同的组合亦应属本发明的范畴。
此外,在图2中所示的管脚TCK亦可被选为共享的管脚,而TRST由于是非必要的选项,因此也可以视设计需求而成为共享管脚或不设置。共享管脚TCK与TRST的硬件结构细节,可参照图示中TDI或TDO管脚的电路,在此将不另绘示。需说明的是,逻辑门206的设计,即是因应管脚TCK共享而设置。若管脚TCK不共享,则并不需要使用逻辑门206。详言之,由于TAP控制器202是根据时钟信号TCK来操作,故当管脚TCK共享时,在电路启始阶段,TAP控制器202的状态会保持为Test_Logic_Reset,管脚TCK将保持为一般功能管脚,而不会提供测试时钟信号给TAP控制器202;由于不会接收到测试时钟信号TCK,TAP控制器202将不会改变状态。因此,此实施例是根据TMS信号来将管脚TCK从一般功能操作模式切换成外围扫描测试模式,使TAP控制器202得以变换。当然,如管脚TCK不共享,或以其它方式切换使TAP控制器202得以接受测试时钟信号,即可不需要使用逻辑门206,此种变形亦应属本发明的范围。
图4显示根据本发明的微电子装置的另一实施例。图4中所示的微电子装置300与图3不同之处在于反相器306取代原有的接受反相输入的或门206。至于图4中的其余部分的操作类同于图3,于此将不再赘述。反相器306将状态控制信号TAP_CTRL反相而成为BS_MODE信号。而在此实施例中,并非根据TMS信号来切换管脚模式。本实施例中以反相器306取代仅是一实施例,若TAP控制器202的状态信号所代表的意义相反,即可不需要反相器306。
根据本发明的微电子装置可以允许仅设置TMS管脚专用于外围扫描测试模式,而外围扫描测试模式中其它的管脚TDI、TDO、TCK或TRST可以依据设计需求而成为与其它功能模式共享的管脚,亦即,这些管脚可以由核心集成电路与外围扫描测试接口所共享。再者,被共享的管脚可为单向或双向管脚,因此,提供设计者更大的设计弹性。如此,根据本发明,由于可以在外围扫描模式与一般功能操作模模式时共享多个预定的管脚,因而将可降低微电子装置的成本。
虽然已于前述说明书中说明本发明的较佳实施例,但是,上述说明仅为说明之用且不应被解译为限定本发明的范围,本领域技术人员在不悖离本发明的精神之下,可以执行很多修改、替代,所附的权利要求范围是涵盖所有这些落在本发明范围及精神之内的修改、替代及均等性。

Claims (13)

1.一种微电子装置,包含:
核心集成电路;及
外围扫描测试接口,与该核心集成电路共享预定数目的预选管脚,其至少包括一共享管脚在外围扫描测试模式或一般功能操作模式之间切换。
2.根据权利要求1所述的微电子装置,其中,该外围扫描测试接口根据该共享管脚在外围扫描测试模式或一般功能操作模式而决定模式选择信号。
3.根据权利要求2所述的微电子装置,其中,该外围扫描测试接口包含:
测试存取端口控制器,用以根据该模式选择信号以启动外围扫描测试模式,使测试信号经由该共享预选管脚输入或输出。
4.根据权利要求3所述的微电子装置,其中,该外围扫描测试接口还包含:
测试信号路径选择器,用以根据该测试存取端口控制器的状态以决定该共享预选管脚为外围扫描测试模式或一般功能操作模式。
5.根据权利要求4所述的微电子装置,其中,该测试信号路径选择器根据该测试存取端口控制器的状态与该模式选择信号的逻辑运算结果,而决定该共享预选管脚为外围扫描测试模式或一般功能操作模式。
6.根据权利要求5所述的微电子装置,其中,该测试信号路径选择器包含:
逻辑门,接收代表该测试存取端口控制器的状态的信号与该模式选择信号,并输出路径控制信号;及
多工器,根据该路径控制信号,使该测试信号经由该共享预选管脚输入或输出。
7.根据权利要求1所述的微电子装置,其中,该预定数目小于IEEE 1149.1规范的管脚数目。
8.根据权利要求1所述的微电子装置,其中,该预定数目的预选管脚中至少有一为单向输出型管脚。
9.根据权利要求3所述的微电子装置,其中,该预定数目的预选管脚中至少有一为双向输入/输出型管脚。
10.根据权利要求9所述的微电子装置,其中,该双向输入/输出型管脚根据该测试存取端口控制器的状态与该模式选择信号的逻辑运算结果的至少其中之一,而决定为输入管脚或输出管脚。
11.一种微电子装置的管脚安排方法,包含:
提供具有多个管脚的微电子装置,此微电子装置具有外围扫描测试模式与一般功能操作模式;
至少使其中一个管脚在外围扫描测试模式中,至少作为数据输入、数据输出、时钟输入以及系统重设输入的其中之一用途;以及
使该管脚在一般功能操作模式中作为一般功能管脚。
12.根据权利要求11所述的管脚安排方法,还包含:
提供模式选择信号,以使该管脚在外围扫描测试模式与一般功能操作模式之间切换。
13.根据权利要求11所述的管脚安排方法,还包含:
在该微电子装置中提供一个测试存取端口控制器;以及
根据该测试存取端口控制器的状态与该模式选择信号间的逻辑运算结果的至少其中之一,使该管脚在外围扫描测试模式与一般功能操作模式之间切换。
CNA200710305454XA 2007-12-28 2007-12-28 微电子装置与管脚安排方法 Pending CN101470165A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA200710305454XA CN101470165A (zh) 2007-12-28 2007-12-28 微电子装置与管脚安排方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA200710305454XA CN101470165A (zh) 2007-12-28 2007-12-28 微电子装置与管脚安排方法

Publications (1)

Publication Number Publication Date
CN101470165A true CN101470165A (zh) 2009-07-01

Family

ID=40827816

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710305454XA Pending CN101470165A (zh) 2007-12-28 2007-12-28 微电子装置与管脚安排方法

Country Status (1)

Country Link
CN (1) CN101470165A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109154633A (zh) * 2016-04-29 2019-01-04 德州仪器公司 全垫覆盖边界扫描
CN112462245A (zh) * 2019-09-09 2021-03-09 英业达科技有限公司 边界扫描互联线路的生成方法与装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109154633A (zh) * 2016-04-29 2019-01-04 德州仪器公司 全垫覆盖边界扫描
CN112462245A (zh) * 2019-09-09 2021-03-09 英业达科技有限公司 边界扫描互联线路的生成方法与装置

Similar Documents

Publication Publication Date Title
US4860290A (en) Logic circuit having individually testable logic modules
US6861866B2 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
CN114578217B (zh) 一种可控的Chiplet串行测试电路
US11680981B2 (en) Test access port with address and command capability
JPS6134173B2 (zh)
US7013415B1 (en) IC with internal interface switch for testability
KR20070007092A (ko) 테스트 랩퍼 아키텍처, 랩퍼 입/출력 셀 및 이의 테스트방법, 집적회로, 자동 테스트 장치
CN111624478B (zh) 一种时钟信号控制电路及设备
US6909303B2 (en) Multichip module and testing method thereof
US7949919B2 (en) Microelectronic device and pin arrangement method thereof
CN100465856C (zh) 实现单板强制复位的方法和系统
US6988228B2 (en) Configurable scan path structure
CN101470165A (zh) 微电子装置与管脚安排方法
US20030226079A1 (en) Scan-path flip-flop circuit for integrated circuit memory
JPH032577A (ja) 試験回路
JP2001203322A (ja) 半導体集積装置
US7747916B2 (en) JTAG interface
CN117079701A (zh) 探测fpga内ip硬核制造性缺陷的方法
CN116781129A (zh) 中继单元、布局方法、启动方法、芯片及相关设备
CN116400192A (zh) 扫描测试装置及其操作方法、电子装置
KR100669073B1 (ko) 패키지 옵션을 고려한 경계 스캔 방법
CN101446624A (zh) 联合测试组链路成链方法及联合测试组链路装置
KR101116956B1 (ko) Tam 기반 테스트가 가능한 시스템 온 칩 및 이의 테스트 방법
CN116736060A (zh) 一种晶圆级系统的测试结构及其运行方法
Van Treuren et al. JTAG system test in a MicroTCA world

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090701