CN100465856C - 实现单板强制复位的方法和系统 - Google Patents
实现单板强制复位的方法和系统 Download PDFInfo
- Publication number
- CN100465856C CN100465856C CNB2007100803344A CN200710080334A CN100465856C CN 100465856 C CN100465856 C CN 100465856C CN B2007100803344 A CNB2007100803344 A CN B2007100803344A CN 200710080334 A CN200710080334 A CN 200710080334A CN 100465856 C CN100465856 C CN 100465856C
- Authority
- CN
- China
- Prior art keywords
- veneer
- wdt
- pin
- repositioning information
- processing capacity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
本发明公开了一种实现单板强制复位的方法和系统,其核心是:主控板内嵌的CPU根据单板中各个器件的复位需求获取相应的复位信息,以及利用主控板中的测试控制器芯片将所述复位信息通过系统背板上的系统总线传输给单板上具有逻辑或处理功能的边界扫描BS器件;所述具有逻辑或处理功能的BS器件根据所述复位信息,对单板中相应的器件进行复位。通过本发明,能够在单板业务不正常,但清狗软件正常工作的情况下,通过标准的系统总线实现单板的复位,从而能够恢复单板业务的正常运行;而且通过系统总线实现单板复位,操作更加灵活,在遇到单板发生未知故障时,不需要单板软件的支持,就可以灵活地对指定单板实现复位操作。
Description
技术领域
本发明涉及通信领域,尤其涉及单板复位技术。
背景技术
为了解决VLSI(Very Large Scale Integration,超大规模集成电路)的测试问题,由Philips、Siemens等公司成立的JETAG(Joint European Test ActionGroup,欧洲联合测试行动组)提出了一种边界扫描技术,它通过设置在单板上的器件的输入输出管脚与所述器件的内核电路之间的BSC(Boundary ScanCell,边界扫描单元),对所述器件及其外围电路进行测试。后来JETAG改名为JTAG(Joint Test Action Group,联合测试行动组)。1990年,IEEE正式承认了JTAG标准,经过补充和修订以后,命名为IEEE 1149.1-90标准。IEEE 1149.1标准大大地推动了边界扫描技术的发展和广泛应用。
现在边界扫描技术的应用越来越普遍,主要应用在互连测试、FLASH加载、逻辑编程等技术。应用层面也从芯片级、电路板级发展到系统级。通过所述边界扫描技术保证了当单板出现故障后,能够对所述单板进行及时的复位。
与本发明相关的现有技术提供了一种采用WDT(Watchdog Timer,“看门狗”计时器)电路实现单板复位的方法。所述WDT电路是一个独立的计时器,其种类很多,但基本原理相同。WDT常有的重要引脚如图1所示,包括RESET引脚、MR引脚、WDI引脚、WDO引脚、VCC引脚和GND引脚。
其中所述RESET引脚为复位信号输出引脚;
所述MR引脚的含义为MANUAL RESET INPUT,表示手动操作输入引脚,当该引脚接收到低电平时,能在所述/RESET复位引脚上输出低电平的复位信号;
WDI引脚的含义为WATCHDOG INPUT,是WDT的输入信号,当WDI保持高电平或者低电平的时间超过WDT的设定时限时,则/WDO会输出低电平的复位信号,并且任何一个从高电平到低电平,或者从低电平到高电平的跳变都会将WDT清零;
WDO引脚的含义为WATCHDOG OUTPU,是WDT的输出信号;
VCC引脚和GND引脚表示电源和地。
采用WDT电路实现单板复位时,可以通过手动操作MR引脚,实现单板的复位;也可以通过单板的清狗软件实现单板的复位,主要思想是:
单板的清狗软件在正常运行中不断发出计时清零信号给WDT,清WDT计时器(也称为“清狗”),使WDT无法产生复位信号。如果WDT计时器无法接收到清零信号,则开始计时,当达到WDT的设定时间时,就产生溢出信号使所述单板复位,恢复单板程序的正常运行。
现有技术在实际应用中有时会出现如下情况:
1、系统在运行过程中,有时会出现单板业务不正常(也就是单板程序出现“死机”现象),但清狗软件正常运行的情况,此时单纯利用WDT电路无法实现单板的自动复位,以至于不能恢复正常业务。
2、现有技术中手动操作MR控制单板复位的方式无法实现远程操作;而采用单板的清狗软件控制单板的复位时,对单板清狗软件有依赖性,如果单板清狗软件出现异常情况,则无法实现该功能。因此现有技术缺乏灵活性。
3、根据统计数据,如果单板一直处于复位状态,功耗只有正常工作时的20%左右,因此在实际应用过程中,有时会要求单板保持复位状态,如由于风扇故障导致无法控制下电的单板温度升高,出现过热的现象时,就要求这些单板进入并保持复位状态。现有技术只能实现单板的反复复位,无法满足单板保持复位状态的要求,这是因为:在单板保持复位状态的过程中,单板的清狗软件已经无法正常运行,因此也就根本无法满足单板保持复位状态的要求。
发明内容
本发明的实施例提供一种实现单板强制复位的方法和系统,其在单板业务不正常,但清狗软件正常工作的情况下,能够实现单板的自动复位,从而能够恢复单板业务的正常运行,而且通过系统总线实现单板强制复位,操作更加灵活,在遇到单板发生未知故障时,不需要单板软件的支持,就可以灵活地对指定单板实现强制复位操作。
本发明的实施例通过如下的技术方案实现:
本发明的实施例提供了一种实现单板强制复位的方法,其包括:
主控板内嵌的CPU根据单板中各个器件的复位需求获取相应的复位信息,以及利用主控板中的测式控制器芯片将所述复位信息通过系统总线传输给单板上具有逻辑或处理功能的BS(边界扫描)器件;
所述具有逻辑或处理功能的BS器件根据所述复位信息,对单板中相应的器件进行复位。
本发明的实施例还提供了一种实现单板强制复位的系统,其包括:
主控板、业务板以及系统总线;
所述主控板,用于利用内嵌的CPU根据所述业务板中各个器件的复位需求获取相应的复位信息,并利用内嵌的测试控制器芯片将所述复位信息通过系统总线传输给所述业务板上具有逻辑或处理功能的BS器件;
所述业务板,用于通过其内具有逻辑或处理功能的BS器件根据所述复位信息,对所述业务板中相应的器件进行复位。
由上述本发明提供的具体实施方案可以看出,系统将所述复位信息通过系统总线传输给单板上具有逻辑或处理功能的BS器件;所述具有逻辑或处理功能的BS器件根据所述复位信息,对单板中相应的器件进行强制复位。因此本发明能够在单板业务不正常,但清狗软件正常工作的情况下,通过系统总线实现单板的复位,从而能够恢复单板业务的正常运行;而且通过系统总线实现单板强制复位,操作更加灵活,在遇到单板发生未知故障时,不需要单板软件的支持,就可以灵活地对指定单板实现强制复位操作。
附图说明
图1为背景技术中提供的WDT的结构示意图;
图2为本发明提供的第一实施例中通过系统总线实现单板强制复位的系统框图;
图3为本发明提供的第一实施例中单板链路连接示意图;
图4为本发明提供的第一实施例中单板上WDT的/MR引脚由单板上BS器件控制时的示意图;
图5为本发明提供的第一实施例中单板上WDT的/WDI引脚由单板上BS器件控制时的示意图;
图6为本发明提供的第四实施例的流程图。
具体实施方式
因为WDT的几个重要引脚或者其余复位电路器件的复位引脚常常连接到具有处理或逻辑功能的器件上,而这些具有处理或逻辑功能的器件一般都是BS器件,都具有BSC。这些BS器件通过BSC可以控制外部引脚的输出。因此,本发明的实施例基于上述考虑,通过系统中的系统总线,将复位信息传输给所述具有处理或逻辑功能的器件,并通过所述具有处理或逻辑功能的器件的BSC控制所述具有处理或逻辑功能的器件的外部引脚的输出,实现单板的强制复位。
本发明提供的第一实施例是一种实现单板强制复位的系统,其实现框架如图2所示,包括:系统总线、主控板和各个业务板。
所述系统总线可以是1149.1标准定义的JTAG总线,也可以是其它总线,如IPMI(Intelligent Platform Management Interface,智能平台管理接口)、CAN(Control Area Network,控制局域网)总线,所述系统总线可以设置在背板上。
所述主控板和各个业务板中均设置有多个BS器件和ASP(可寻址扫描端口芯片)器件;其中所述ASP器件与槽位ID相连接。所述多个BS器件通过所述系统总线连接成一条或者多条链。所述系统总线包括五根信号线:TMS(Test ModeSelector,测试模式选择)、TCK(Test Clock,测试时钟)、TDI(Test Data Input,测试数据输入)、TDO(Test Data Output,测试数据输出)和TRST(Test ResetInput,测试复位输入)信号线。
如图3所示给出了单板上的多个BS器件通过JTAG系统总线连接成一条链的情况,所述系统总线上的每根信号线与业务板上各个BS器件的对应引脚相连接,如TMS信号线与各个BS器件的TMS引脚相连接;TCK信号线与各个BS器件的TCK引脚相连接;TDI信号线与各个BS器件的TDI引脚相连接;TDO信号线与各个BS器件的TDO引脚相连接;TRST信号线与各个BS器件的TRST引脚相连接。
所述主控板上还内嵌有CPU、存储器、测试控制器芯片(TBC)BC。所述存储器中存储有复位信息等。所述CPU能够调用存储器中的复位信息,并能够利用所述复位数据控制所述TBC。所述TBC用于完成复位信息的并串转换及对各个单板上ASP的寻址等功能。
系统框架中的各个元器件之间的信号传递关系如下:
当主控板CPU得知业务板功能故障时,所述CPU根据业务板的复位需求来从存储器中调用相应的复位信息,并根据所述复位信息来发送复位指令给所述TBC;所述复位指令中包含有指定需要复位的槽位ID号;所述TBC根据指定的槽位ID号,通过所述系统总线,寻址定位到槽位ID号对应的ASP,然后所述TBC通过所述系统总线,将所述复位信息传输给所述业务板上具有处理功能或逻辑功能的BS器件。
所述具有处理功能或逻辑功能的BS器件中的BSC根据所述复位信息输出相应的复位信号。
所述复位信号中包括对指定的一个或多个器件进行复位的复位信息。当为了实现单板在设定条件或指定时间长度下保持复位状态时,所述复位信息中还包括在设定条件或指定时间长度下使器件保持复位状态的复位信息。如果需要对器件进行单次复位,所述复位信息中还可以包括单次对器件进行复位的复位信息。
通过所述具有处理功能或逻辑功能的BS器件输出的复位信号,对单板中相应的器件进行复位。
在本发明提供的第一实施例中可以看出,由于CPU通过背板上的系统总线来控制具有处理功能或逻辑功能的BS器件的输出,所以控制比较灵活,既能够实现单板单次复位的功能,也能够通过指定条件或指定时间长度的复位信号给BS器件,实现单板按照指定条件或指定时间长度保持复位状态的功能;而且还能够分别控制单板上一个或多个器件的复位。因此这种方法最为直接,应用也最为便利。
本发明提供的第二实施例是在所述第一实施例的基础上增加了设置在所述主控板和各个业务板上的WDT。如图4所示,所述WDT的/MR引脚连接单板上具有逻辑功能或处理功能的BS器件。实施过程如下:
当主控板CPU得知业务板功能故障时,所述CPU根据业务板的复位需求,从存储器中来获取相应的复位信息,并通过所述系统总线,将所述复位信息传输给所述业务板上具有处理功能或逻辑功能的BS器件。具体过程与第一实施例中的相关描述雷同,这里不再详细描述。
根据所述复位信息,所述具有处理功能或逻辑功能的BS器件中通过其边界扫描单元,输出相应信号给WDT的/MR引脚;所述WDT根据所述/MR引脚的输入信息,产生相应的复位信号,并通过WDT的/RESET引脚输出给与所述WDT的/RESET引脚连接的各个器件,并触发所述各个器件复位。
所输出的复位信号中包括:对所有器件进行单次复位的复位信息。当为了实现单板在设定条件或指定时间长度下保持复位状态时,所述复位信息中还包括在设定条件或指定时间长度下使所有器件保持复位状态的复位信息。
在第二实施例中,由于BS器件控制WDT的/MR输入信号,所以只能对输出的复位信号进行统一控制,也就是说能够实现对单板中的所有器件进行单次复位,或者是能够实现使单板中的所有器件在指定条件下保持指定时间长度的复位状态。
本发明提供的第三实施例是在所述第一实施例的基础上增加了设置在所述主控板和各个业务板上的WDT。如图5所示,所述WDT的/WDI引脚连接单板上具有逻辑功能或处理功能的BS器件,所述WDT的/WDO引脚连接所述WDT的/MR引脚;所述WDT根据/MR引脚的输入信号产生相应的复位信号,并通过/RESET引脚输出所述复位信号来控制单板上各个器件的复位。实施过程如下:
当主控板CPU得知业务板功能故障时,所述CPU根据业务板的复位需求,来获取相应的复位信息,并通过背板上的系统总线将所述复位信息传输给所述业务板上具有处理功能或逻辑功能的BS器件。具体实施过程与第一实施例中的相关描述雷同,这里不再详细描述。
所述具有逻辑功能或处理功能的BS器件,通过其边界扫描单元输出相应的信号给WDT的WDI引脚;所述WDT根据所述从WDI引脚输入的WDI信号,产生相应的WDO信号,并通过/WDO引脚输出给所述WDT的/MR引脚;所述WDT根据所述/MR引脚的输入信号,产生相应的复位信号,并通过/RESET引脚输出给与所述WDT的RESET引脚连接的各个器件,并触发所述各个器件复位。
可见本实施例中,通过系统总线将复位信息传输给BS器件,并控制BS器件的输出,使得输入给WDT的/WDI引脚的输入信号在一定时间内保持不变,当所述WDI输入信号保持高电平或者低电平的时间超过WDT的设定时限时,导致WDT的/WDO引脚输出一个低电平信号,将所述低电平信号输入给所述WDT的/MR引脚;所述WDT根据/MR引脚的输入信号,产生相应的复位信号,并通过/RESET引脚输出给与所述WDT的/RESET引脚相连接的所有的器件,并触发所述器件复位。因此本实施例不论单板正常与否,主控板都能够通过系统总线控制WDT的/WDI引脚的输入,只要控制WDI输入信号不产生清狗信号,就能够实现单板单次复位的功能。
完成单次复位以后,WDT的/WDO引脚输出的WDO信号保持一定时间的低电平后又会变高,WDO信号从低电平到高电平的跳变将WDT清零。在保持继续不清狗的情况下,WDT会从0开始重新计时,再次达到超时时限,此时/WDO引脚再次产生复位信号,WDT也再次清零并重新计时,这样单板中的所有器件会处于反复复位状态。
上述具有逻辑或处理功能的BS器件并不限于单个具有逻辑或处理功能的BS器件,可以是多个具有逻辑或处理功能的BS器件。当通过多个具有逻辑或处理功能的BS器件来控制各个复位引脚时,可以通过同时控制多个具有逻辑或处理功能的BS器件通过系统总线连成的链路来实现。
本发明提供的第四实施例是一种实现单板强制复位的方法,其具体实施过程如图6所示,包括:
步骤S101,系统根据单板中各个器件的复位需求配置相应的复位信息,并将所述复位信息通过系统总线传输给单板上的具有逻辑或处理功能的BS器件。
步骤S102,所述具有逻辑或处理功能的BS器件根据所述复位信息对单板中相应的器件进行强制复位。
在步骤S102中,存在三种情况:
第一种情况,直接通过BS器件根据所述复位信息输出对应的复位信号给单板中相应的器件,并触发所述器件进行复位。此时所述复位信号包括:对指定的一个或多个器件进行单次复位的复位信息,还可以包括在设定条件或指定时间长度下使指定的一个或多个器件保持复位状态的复位信息。其具体实施过程与第一实施例中的相关描述雷同,这里不再详细描述。
这种情况下,完全由BS器件中的BSC来控制输出的复位信号,因此可以实现对单板中的一个或多个器件进行单次复位,也可以实现使单板中的一个或多个器件在指定条件下保持指定时间长度的复位状态,从而能够满足很多特殊的需求,如要求保持复位状态来散热等。
第二种情况,所述BS器件根据所述复位信息控制WDT的/MR引脚的输入信号;所述WDT根据所述/MR引脚的输入信号产生相应的复位信号,并通过/RESET引脚输出给与所述WDT的/RESET引脚连接的各个器件,并利用所述RESET复位信号控制所述各个器件的复位。此时,所述复位信号包括:对单板中所有器件进行单次复位的复位信息,还可以包括在设定条件或指定时间长度下使单板中所有器件保持复位状态的复位信息。其具体实施过程与第二实施例中的相关描述雷同,这里不再详细描述。
在第二种情况下,由于BS器件控制WDT的/MR引脚的输入信号,所以只能对输出的复位信号进行统一控制,也就是说能够实现对单板中的所有器件进行单次复位,或者是能够实现使单板中的所有器件在指定条件下保持指定时间长度的复位状态。
第三种情况,所述BS器件根据所述复位信息控制WDT的/WDI引脚的输入信号;所述WDT根据所述/WDI引脚的输入信号,产生WDO输出信号,并通过所述/WDO引脚输出给所述WDT的/MR引脚;所述WDT根据/MR引脚的输入信号产生相应的复位信号,并通过/RESET引脚输出给与所述WDT的/RESET引脚连接的各个器件,并利用所述RESET复位信号控制所述各个器件的复位其具体实施过程与第三实施例中的相关描述雷同,这里不再详细描述。
在第三种情况下,BS器件控制WDT的/WDI引脚的输入信号,此时只要控制WDI输入信号不产生清狗信号就能够对单板中的所有器件实现单次复位的功能,另外,可以控制WDI输入信号,使单板中的所有器件处于反复复位状态。
由上述本发明提供的具体实施方案可以看出,能够在单板业务不正常,但清狗软件正常工作的情况下,能借助标准系统总线实现单板复位,恢复正常业务的功能,从而提高了产品的可靠性;并且在已经实现系统总线的产品上不需要额外增加任何硬件。另外,通过系统总线实现单板强制复位,操作更加灵活,在遇到单板发生未知故障时,不需要单板软件的支持,就可以灵活地对指定单板实现强制复位操作。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (11)
1、一种实现单板强制复位的方法,其特征在于,包括:
主控板内嵌的CPU根据单板中各个器件的复位需求获取相应的复位信息,以及利用主控板中的测试控制器芯片将所述复位信息通过系统总线传输给单板上具有逻辑或处理功能的边界扫描BS器件;
所述具有逻辑或处理功能的BS器件根据所述复位信息,对单板中相应的器件进行复位。
2、如权利要求1所述的方法,其特征在于,所述具有逻辑或处理功能的BS器件根据所述复位信息,对单板中相应的器件进行复位的过程,具体包括:
所述具有逻辑或处理功能的BS器件根据所述复位信息,输出对应的复位信号给单板中相应的器件,并触发所述器件进行复位。
3、如权利要求2所述的方法,其特征在于,所述复位信号包括:
对指定的一个或多个器件进行复位的复位信息。
4、如权利要求1所述的方法,其特征在于,所述具有逻辑或处理功能的BS器件根据所述复位信息,对单板中相应的器件进行强制复位的过程,具体包括:
所述具有逻辑或处理功能的BS器件根据所述复位信息控制“看门狗”计时器WDT的/MR引脚的输入信号;
所述WDT根据所述/MR引脚的输入信号输出相应的复位信号,并利用所述复位信号控制单板上各个器件的复位。
5、如权利要求4所述的方法,其特征在于,所述复位信号包括:
对单板上的各个器件进行复位的复位信息。
6、如权利要求3或5所述的方法,其特征在于,所述复位信号还包括:
单次对单板上的器件进行复位的复位信息,或,在设定条件或指定时间长度下使单板上的器件保持复位状态的复位信息。
7、如权利要求1所述的方法,其特征在于,所述具有逻辑或处理功能的BS器件根据所述复位信息,对单板中相应的器件进行强制复位的过程,具体包括:
所述具有逻辑或处理功能的BS器件,根据所述复位信息控制WDT的/WDI引脚的输入信号;
所述WDT根据所述/WDI引脚的输入信号产生相应的/WDO输出信号,并利用所述/WDO输出信号控制所述WDT的/MR引脚的输入信号;
所述WDT根据/MR引脚的输入信号产生相应的复位信号,并利用所述复位信号控制单板上各个器件的复位。
8、一种实现单板强制复位的系统,其特征在于,包括:
主控板、业务板以及系统总线;
所述主控板,用于利用内嵌的CPU根据所述业务板中各个器件的复位需求获取相应的复位信息,并利用内嵌的测试控制器芯片将所述复位信息通过系统总线传输给所述业务板上具有逻辑或处理功能的边界扫描BS器件;
所述业务板,用于通过其内具有逻辑或处理功能的BS器件根据所述复位信息,对所述业务板中相应的器件进行复位。
9、如权利要求8所述的系统,其特征在于,所述业务板具体用于:
通过其内具有逻辑或处理功能的BS器件根据所述复位信息,输出对应的复位信号给所述业务板中相应的器件,并触发所述器件进行复位。
10、如权利要求8或9所述的系统,其特征在于,还包括:“看门狗”计时器WDT;
所述业务板内具有逻辑或处理功能的BS器件根据所述复位信息控制所述WDT的/MR引脚的输入信号;
所述WDT据所述/MR引脚的输入信号产生相应的复位信号,并利用所述复位信号控制单板上各个器件的复位。
11、如权利要求8或9所述的系统,其特征在于,还包括:WDT;
所述业务板内具有逻辑或处理功能的BS器件,根据所述复位信息控制所述WDT的/WDI引脚的输入信号;
所述WDT根据所述/WDI引脚的输入信号产生相应的/WDO输出信号,并利用所述/WDO输出信号控制所述WDT的/MR引脚的输入信号;
所述WDT根据/MR引脚的输入信号产生相应的复位信号,并利用所述复位信号控制单板上各个器件的复位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007100803344A CN100465856C (zh) | 2007-03-02 | 2007-03-02 | 实现单板强制复位的方法和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007100803344A CN100465856C (zh) | 2007-03-02 | 2007-03-02 | 实现单板强制复位的方法和系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101021740A CN101021740A (zh) | 2007-08-22 |
CN100465856C true CN100465856C (zh) | 2009-03-04 |
Family
ID=38709530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007100803344A Active CN100465856C (zh) | 2007-03-02 | 2007-03-02 | 实现单板强制复位的方法和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100465856C (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101751368B (zh) * | 2009-12-30 | 2013-08-07 | 中兴通讯股份有限公司 | 单板通信方法、系统和装置 |
CN102270500A (zh) * | 2011-03-29 | 2011-12-07 | 西安华芯半导体有限公司 | 可实现dram自复位的方法及可自复位的dram |
CN104908644B (zh) * | 2015-05-26 | 2017-03-08 | 北京智视信息科技有限公司 | 远程车联网车辆的监控方法 |
CN104932349B (zh) * | 2015-05-26 | 2018-02-16 | 北京智视信息科技有限公司 | 用于安全信号传输的车联网终端系统 |
CN109933178A (zh) * | 2019-01-16 | 2019-06-25 | 浙江众合科技股份有限公司 | 一种列车信号系统中实现单板复位的装置 |
CN111596747A (zh) * | 2020-05-21 | 2020-08-28 | 深圳市信锐网科技术有限公司 | 一种部件复位方法、装置、设备及可读存储介质 |
CN113033134B (zh) * | 2021-03-18 | 2021-10-22 | 杭州加速科技有限公司 | 多业务板间触发信号同步系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006132994A (ja) * | 2004-11-02 | 2006-05-25 | Nec Electronics Corp | バウンダリスキャン回路内臓lsi |
CN1798072A (zh) * | 2004-12-29 | 2006-07-05 | 华为技术有限公司 | 一种通信设备单板及其控制方法 |
CN1855066A (zh) * | 2005-04-21 | 2006-11-01 | 华为技术有限公司 | 单板任务异常检测及处理方法 |
CN1905700A (zh) * | 2006-08-01 | 2007-01-31 | 华为技术有限公司 | 网元复位方法及其系统 |
-
2007
- 2007-03-02 CN CNB2007100803344A patent/CN100465856C/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006132994A (ja) * | 2004-11-02 | 2006-05-25 | Nec Electronics Corp | バウンダリスキャン回路内臓lsi |
CN1798072A (zh) * | 2004-12-29 | 2006-07-05 | 华为技术有限公司 | 一种通信设备单板及其控制方法 |
CN1855066A (zh) * | 2005-04-21 | 2006-11-01 | 华为技术有限公司 | 单板任务异常检测及处理方法 |
CN1905700A (zh) * | 2006-08-01 | 2007-01-31 | 华为技术有限公司 | 网元复位方法及其系统 |
Also Published As
Publication number | Publication date |
---|---|
CN101021740A (zh) | 2007-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100465856C (zh) | 实现单板强制复位的方法和系统 | |
CN100440805C (zh) | 一种atca中jtag器件远程维护的方法及系统 | |
US7661048B2 (en) | Apparatus and method for embedded boundary scan testing | |
CN102087621B (zh) | 一种具有自诊断功能的处理器装置 | |
CN105224345A (zh) | 一种可编程逻辑器件远程更新系统及其方法 | |
CN103699112B (zh) | 基于io信号故障仿真的航电自检测验证设备及其验证方法 | |
CN101432699A (zh) | 在多个处理器/核的测试与调试进程期间控制电源、时钟和复位的装置和方法 | |
WO2001053844A1 (en) | Hierarchical test circuit structure for chips with multiple circuit blocks | |
CN101329385A (zh) | 一种片上系统的调测系统、调测方法以及片上系统 | |
CN112463243B (zh) | 基于边界扫描的在线级联加载固件系统及其方法 | |
CN103376340A (zh) | 一种转接板、多平台串行测试系统及方法 | |
US11680985B2 (en) | Falling clock edge JTAG bus routers | |
CN102043747A (zh) | Jtag下载方式下fpga逻辑代码的下载方法 | |
CN100427964C (zh) | 一种电路板的边界扫描测试方法 | |
CN101738580B (zh) | 一种面向同构多核处理器的可测性设计方法 | |
CN1230885C (zh) | 一种边界扫描芯片容错测试方法及系统 | |
US20110202811A1 (en) | Test access port with address and command capability | |
CN101782626A (zh) | 一种jtag端口控制器 | |
CN107122274A (zh) | 基于fpga重构技术的cpu测试系统及方法 | |
CN104156288B (zh) | 一种基于jtag链的故障定位和软件升级电路及其实现方法 | |
CN113609807B (zh) | 替代逻辑器件实现jtag桥交换功能的ip核 | |
CN202956473U (zh) | 一种电机驱动板的质量检测电路 | |
CN101055613A (zh) | 一种芯片数据输出信号的保护方法及其电路 | |
CN104834535A (zh) | Soc芯片系统及其开机方法 | |
CN102645609B (zh) | Jtag链路测试装置及其测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |