CN101169467A - 用于控制访问部分扫描链和/或从其退出的方法和装置 - Google Patents

用于控制访问部分扫描链和/或从其退出的方法和装置 Download PDF

Info

Publication number
CN101169467A
CN101169467A CNA200710166880XA CN200710166880A CN101169467A CN 101169467 A CN101169467 A CN 101169467A CN A200710166880X A CNA200710166880X A CN A200710166880XA CN 200710166880 A CN200710166880 A CN 200710166880A CN 101169467 A CN101169467 A CN 101169467A
Authority
CN
China
Prior art keywords
scan chain
visit
routine
withdraws
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710166880XA
Other languages
English (en)
Other versions
CN101169467B (zh
Inventor
约翰·埃利奥特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101169467A publication Critical patent/CN101169467A/zh
Application granted granted Critical
Publication of CN101169467B publication Critical patent/CN101169467B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种用于提供受控的访问部分扫描链和/或从其退出的方法、装置和程序产品。该方法、装置和程序产品利用置于扫描链中要控制的扫描链部分之前的第一控制器件、置于扫描链中要控制的扫描链部分之后的第二控制器件、以及耦合到第一控制器件和第二控制器件的访问控制机制，其中访问控制机制控制访问在第一控制器件和第二控制器件之间的部分扫描链和/或从其退出。当从例程接收指令时，访问控制机制选择性地允许访问受保护部分和/或从其退出，其中例程只对授权用户可访问。

Description

用于控制访问部分扫描链和/或从其退出的方法和装置
技术领域
本发明一般涉及集成电路(IC)，并且更具体地，涉及用于在器件已经离开制造工厂后，阻止未授权访问包括在IC器件中的专有信息(proprietaryinformation)和/或从其退出的装置、方法以及计算机程序产品。
背景技术
由于集成电路(IC)和印刷电路板(PCB)已经变得更小、更复杂和更强大，所以测试这样的部件已经变得越来越困难。这样的高密度器件产生了若干独特的制造挑战：如在设计中的测试点的可达性(accessibility)和测试设备的高成本。
在80年代中期，一群欧洲公司形成了称为联合欧洲测试行动组(JETAG)的团体，来处理设计中的测试点的可达性和测试设备的高成本的问题。JETAG团体提出将硬件并入标准部件(由软件控制)中，由此消除对于复杂的电路内测试设备的需要。在1988年，该构思在北美获得契机(momentum)，并且若干公司形成了联合测试访问组(JTAG)联盟来正式化该概念。在1990年，电气和电子工程师协会(IEEE)精炼了该构思，并且创建了被称为IEEE标准测试访问端口和边界扫描架构的1149.1标准。
设计的JTAG规范使用边界扫描技术，其使工程师能通过许多专用测试管脚(pin)在系统上执行广泛的调试和诊断。信号被扫描入和扫描出串行连接到器件的各I/O管脚的各寄存器，以在各种条件下控制它的输入和测试输出。通过它们自身，各I/O管脚提供有限的可见度(visibility)到器件的工作中。然而在可扫描的器件中，各寄存器以专用路径在器件边界周围连接。该路径创建了围绕正常输入的虚拟访问能力，并且提供了器件的直接控制和在其输出的详细的可见度。现今，边界扫描技术是用于工业中的测试技术的最流行和广泛使用的设计。
在测试期间，I/O信号通过边界扫描寄存器进入和离开芯片。边界扫描寄存器能够被配置来支持各芯片之间互连的外部测试、或芯片内逻辑的内部测试。为了提供边界扫描能力，IC供应商增加额外的逻辑到他们的器件，包括多种其它寄存器类型、连接到这些其它寄存器的专用扫描路径、四或五个额外的管脚以及控制电路。用于该额外逻辑的费用(overhead)通常很值得为具有有效的测试能力的代价。
被总称为测试访问端口(TAP)的边界各扫描控制信号，定义了用于基于扫描的器件的串行协议。这些信号的第一个，TCK/时钟同步内部状态机各操作。第二信号，TMS/模式选择在TCK的上升沿采样以确定下一个状态。第三信号，TDI/数据入(data-in)在TCK的上升沿被采样，并且当内部状态机处于正确状态时被移入器件的测试或编程逻辑。第四信号，TDO/数据出(data-out)表示移出器件的测试或编程逻辑的数据，并且当内部状态机处于正确状态时在TCK的下降沿有效。最后，当驱动低时，TRST/重置(可选)信号重置内部状态机。除TAP之外，边界扫描链还包括以下各器件：TAP控制器、指令寄存器、至少一个可扫描的测试数据寄存器、以及多个边界扫描寄存器。
TCK、TMS和TRST输入管脚驱动16态TAP控制器状态机。TAP控制器管理数据和各指令的交换。在TCK的每个上升沿，控制器基于TMS信号的值前进到下一个状态。用适当的布线，能够同时测试多个IC/板。被称为边界扫描描述语言(BDSL)文件的外部文件，定义了任何单个器件的边界扫描逻辑的能力。
在正常操作中，指令寄存器通过TDI接收指令，将它解码，并且依赖于TAP控制器的状态选择合适的数据寄存器。指令寄存器用来为一个或更多数据寄存器设置操作的模式，并且由TAP信号控制，并且能够放置于TDI和TDO之间用于加载和卸载串行移位的数据。除了指令寄存器之外，能够利用许多其它寄存器，包括：数据寄存器、旁路寄存器、器件身份(identity)寄存器、以及多个用户定义的寄存器。操作的特定寄存器由来自指令寄存器的指令控制。
边界扫描单元以四种不同的功能模式操作：正常模式、捕获模式、扫描模式和更新模式。每个模式状态由模式信号控制。在正常模式下，边界扫描单元是透明的(transparent)并且数据入值对应于数据出值。在正常的IC活动期间，数据入和数据出自由地通过每个边界扫描单元。在捕获模式下，数据入移动穿过边界扫描单元并且被存储，因此在IR时钟上应用时钟脉冲信号。数据出值依赖于模式。在扫描模式下，边界扫描单元串联连接以形成扫描入(scan in)和扫描出(scan out)信号通过的链。移位操作由IR时钟信号控制。在更新模式下，先前通过扫描或捕获操作加载的存入值，用IR时钟脉冲锁存到修正触发器(flip flop)中。一旦被锁存，信号可以通过该链并最终变成数据出值。
TAP控制器是添加到IC管芯(die)自身的16态有限状态机，并且其识别通信协议、并生成由边界扫描链的剩余部分使用的内部控制信号。TAP控制器只由TCK、TMS以及可选地TRST驱动。这些信号编程TAP控制器，生成用于指令和测试数据寄存器的控制信号和时钟。只有三种事件能够触发TAP控制器状态的改变：TCK上升沿、断定(assertion)逻辑0在TRST上(如果它存在)、以及系统通电。通过TAP控制器的移动由TMS的值控制，该值为先于TCK上升沿的设立时间。邻近每个状态转变弧的1s和0s显示该值，其必须在下一个TCK上升沿时呈现在TMS上。TRST的断定将总是使TAP控制器到重置状态。
标准测试过程或使用边界扫描技术检验器件或电路板步骤如下：首先，测试在设备的各输入管脚施加测试或诊断数据。接下来，边界扫描单元在监视输入管脚的边界扫描系统中捕获数据。为了检验，数据然后经由TDO管脚扫描出器件。然后数据能够经由TDI管脚扫描入器件。最后测试器能够检验在器件输出管脚上的数据。
扫描测试能够发现制造缺陷，如电路板上未连接的管脚、缺少的器件、不正确或旋转的器件，甚至故障或坏(dead)器件。扫描测试技术的一个优点是独立于应用逻辑观测器件输入处的数据和控制输出处的数据的能力。扫描测试的另一个好处是能够察看和/或访问内部数据，否则该数据在I/O管脚处是不可用的。另一个好处是减少用于器件访问所需要的总的测试点数目的能力。用边界扫描，不存在物理的测试点。这能够帮助降低板制作成本并且增加封装密度。
边界扫描提供了一套比其它测试技术更好的诊断法。传统的技术将测试矢量(模式)施加到器件的输入并且监视输出。如果测试存在问题，那么分离该问题会是费时的。必须运行另外的测试来分离该故障。用JTAG边界扫描，边界扫描寄存器通过监视器件的各输入管脚来观测器件的响应。这使得能容易地分离各类测试故障，如管脚没有与电路板接触。边界扫描能够用于从内部IC测试到板级(board-level)测试的各种级别的功能测试和调试。该技术甚至可用于硬件/软件集成测试。
尽管边界扫描现在是特别好的测试扫描链设计，但是另一种扫描设计是电平敏感扫描设计(LSSD)，其使用分离的系统和扫描时钟来区别正常和测试模式。成对使用锁存器(latch)，每个具有正常的数据输入、数据输出和时钟用于系统操作。为了测试操作，两个锁存器形成主/从对，其具有一个扫描输入、一个扫描输出和非重叠的扫描时钟A和B，该扫描时钟在系统操作期间保持为低，但当在扫描期间脉冲高时导致扫描数据被锁存。使用LSSD设计的优点在于：使用LSSD，测试问题变为组合电路测试而不是顺序电路测试，并且LSSD测试增加了扫描控制器状态变量的可控性。LSSD的缺点在于：LSSD锁存器需要更大的面积，将下一状态锁存到LSSD寄存器中以及将测试矢量扫描入和出需要更多时间，并且时钟生成和分配更加复杂。另外较少使用的扫描链设计是随机访问扫描(RAS)和通用扫描设计(GSD)。
LSSD、JTAG或等效设计为硬件或软件黑客提供了接口或“后门”，黑客即未授权访问包括在可扫描器件中的信息，并且更具体地，获得对嵌入在器件中的制造者的或其它被授权方(制造商的客户)的专有信息的访问、和/或从该专有信息退出的人。通过侵入(hack into)这些可扫描器件的内部专有信息，可以得到大量的经济受益，例如，入侵(hacking)能够被用来激活或解锁意图在于付费类型升级的特征。在这些系统中，通常使用加密力图来保护专有数据。然而近来入侵技术的优势已经允许黑客通过LSSD、JTAG或等效测试接口克服许多加密处理。例如，通过用计算机辅助的卡诺图或通过输出模式检查分析LSSD、JTAG或等效可扫描系统的输出模式，盗窃者能够推断可扫描器件的内部逻辑。
另外，在传统的集成电路器件制造中，芯片上系统(SOC)和其它器件被设计和生产为用于相对专门的用途。按照这种类型的制造过程，固有地存在制造的比其它的更加先进的芯片，并且一般而言，更先进的芯片通常可以包括执行次先进的芯片的功能的能力。在该情形下，由于更先进和次先进芯片之间每块芯片的成本差通常可以忽略，所以仅仅制造更先进的芯片并将这些芯片用于全部应用，从制造成本的观点通常是可行的。在该情形下，更复杂的芯片可以实现为次复杂的配置，其具有未激活的芯片的未使用或更先进的部分或模块。类似地，当更复杂的芯片实现为次复杂的应用时，制造者具有当需要成为必要时使芯片未激活的部分能够升级芯片的选择。
然而，从商业的观点，由于芯片黑客可以开发处于次复杂配置的更先进芯片的使用，例如，黑客将用未授权的方法解锁未激活的芯片模块，所以制造用于多个复杂应用的单个芯片、并且不激活在次复杂的配置中使用的复杂芯片的更先进部分会有问题。未授权的访问芯片的未激活部分和/或从其退出减少了制造商的利润，使得作为只制造更先进芯片的结果的制造成本节约通常被消除。另外，在一些情况下，入侵可以导致器件可靠性的劣化，并且如果操作频率升高可能导致灾难性的故障(例如，器件过热)。如果黑客不是终端用户，例如，如果黑客在供应链中并且将被侵入的器件传递到信任的终端用户，该用户然后将其返回到制造者或从制造者寻求对损害的赔偿，那么这可能对于制造者是特别地成问题的。
因此，需要这样的方法和系统，其用于在器件已经离开制造工厂后，阻止通过测试接口未授权访问内部器件信息和/或从其退出。
发明内容
本发明提供了一种方法、装置和程序产品，用于提供对可扫描器件内的扫描链(JTAG、LSSD、RAS、GSD等)的部分的受控的访问、和/或从其退出。该方法、装置和程序产品利用放置在扫描链内在要控制的扫描链部分之前的第一控制器件、放置在扫描链内紧接要控制的扫描链部分之后的第二控制器件、以及耦合到第一控制器件和第二控制器件的访问控制机制，其中该访问控制机制控制访问第一控制器件和第二控制器件之间的扫描链部分和/或从其退出。
控制器件是当接收阻止信号时能阻止访问边界扫描链部分和/或从其退出、以及当接收访问信号时允许访问边界扫描链部分和/或从其退出的器件。访问控制机制为控制器件提供阻止或访问信号。在进行这些时，访问控制机制能够选择性地为控制器件提供阻止访问或允许访问的信号。
在本发明的一个实施例中，使用例程来指令访问控制机制应该发送什么信号到控制器件。为了提供具有选择性访问功能的访问控制机制，选择性地调用该例程。作为示例，例程可以指令访问控制机制以允许访问模式或可替代地以阻止访问模式操作。在允许访问模式下，访问控制机制为第一控制器件、或第二控制器件、或两者提供访问信号。然后一个或更多控制器件可以允许访问边界扫描链部分和/或从其退出，该边界扫描链部分先前是被阻止或被允许的。在另一个实施例中，访问控制机制是TAP控制器。
在另一个本发明的实施例中，计算机例程包括编程指令，并且第一和第二控制器件是电熔丝(fuse)。该例程为访问控制机制提供访问控制机制应该提供哪个信号到控制器件。在默认条件下，不调用例程并且访问控制机制以默认模式操作。然而当调用例程时，例程指令访问控制机制来编程电熔丝。于是访问控制机制发信号通知第一、或第二电熔丝或两者。该信号提供编程能力到第一、或第二熔丝或两者。在本发明的另一个实施例中，移除了例程。以这种方式，手动提供了编程指令(即，外部检测器)。例如，通过直接为每个电熔丝提供编程信号编程电熔丝。
附图说明
以下结合附图描述本发明的各种实施例：
图1描绘现有技术电平敏感扫描设计扫描链；
图2描绘现有技术通用扫描设计扫描链；
图3描绘现有技术JTAG扫描链；
图4描绘电平敏感扫描设计链，其中访问部分链和/或从其退出用TAP控制器控制；
图5描绘GSD扫描链，其中访问部分链和/或从其退出用TAP控制器控制；
图6描绘访问部分链和/或从其退出用电熔丝控制的扫描链；
图7描绘访问部分链和/或从其退出用TAP控制器和电熔丝控制器件控制的扫描链；
图8描绘访问部分链和/或从其退出被控制的扫描链，其中访问控制机制是专用集成电路(ASIC)；
图9A是控制访问部分扫描链和/或从其退出的示例性方法的流程图；
图9B是允许访问部分扫描链和/或从其退出的示例性方法的流程图；
图9C是接收访问指令的访问控制机制的流程图；
图10A是阻止访问部分扫描链和/或从其退出的示例性方法的流程图；
图10B是接收阻止指令的访问控制机制的流程图。
然而，要注意的是：附图仅仅图示本发明的示例实施例，并且由于本发明可以允许其它等效的实施例，所以不认为是限制它的范围。
具体实施方式
本发明的实施例提供了各种技术和系统，凭借该技术和系统，在器件已经离开制造者的控制后，访问电子器件的特殊逻辑和/或从其退出的操作可以被控制。器件可以包括用于制造、资格证明(qualification)、可靠性等的扫描链。然而这些扫描链能够被用作用于入侵的后门，或为硬件或软件黑客提供接口或“后门”，并且更具体地，获得对嵌入器件中的制造者的或其它被授权方(制造者的客户)的专有信息的访问、和/或从其退出。因此本发明的各实施例教导控制访问扫描链的一个或更多部分和/或从其退出。
以下，参考本发明的各实施例。然而，应该理解的是本发明不限于具体描述的各实施例。而是，不管是否涉及不同的实施例，下面各特征和各元件的任何组合被预期来实现和实践本发明。此外，在各种实施例中本发明提供了许多超过现有技术的优势。然而，尽管本发明的各实施例可以获得超过其它可能的解决方案和/或超过现有技术的优势，但是是否通过给定的实施例获得特定的优势不是对本发明的限制。因此，以下的各方面、特征、实施例和优势仅仅是说明性的，并且不被认为是权利要求的元素或限制，除了明确地在权利要求中陈述的情况外。同样地，参考“本发明”不应解释为在此公开的任何发明主题的概括，并且也不应认为是权利要求的元素或限制，除了明确地在权利要求中陈述的情况外。
本发明的各实施例通常包括方法和系统，其配置为通过器件上的、用于在制造过程期间测试该器件的接口，提供对集成电路器件的特定内部部件(即，包括专有信息的指定的内部存储元件)的受限的访问和/或从其退出。由于通常不激活本发明的方法和系统直到完成包括器件测试的器件制造过程，所以可以允许在制造过程期间访问器件的内部部件和/或从其退出。在完成器件的制造过程之后，本发明的方法和系统被激活或被提供以激活。此后，选择性地允许访问器件的内部部件和/或从其退出。
本发明的各实施例可以实现为用于与计算机或微处理器型系统一起使用的程序产品。该程序产品定义各实施例的功能(包括在此描述的各种方法)并且能够被包括在多种信号载体介质上。说明性信号载体介质包括但是不限于：(i)永久地存储在非可写存储介质上(例如，计算机中的只读存储器设备，如由CD-ROM驱动器可读的CD-ROM盘)的信息；(ii)存储在可写存储介质上(例如，磁盘驱动器中的软盘驱动器或硬盘驱动器)的可变信息；以及(iii)通过包括无线通信的通信介质(如通过计算机或电话网络)传送到计算机的信息。后面的实施例特别地包括从因特网和其它网络下载的信息。当携带指导本发明功能的计算机可读的指令时，这样的信号载体介质表示本发明的实施例。
扫描设计的主要思想是获得对于触发器的控制和可观察性。当所有的触发器形成一个或更多连接到可扫描器件的内部逻辑的移位寄存器时，测试协议被并扫描入设计中。这些被称为存储元件。输入到这些存储元件的数据入与原始的扫描入输入耦合，并且存储元件的输出与原始输出复用。因此在测试协议期间，扫描链中的任何触发器能够通过移位各值被设为特定值。以同样的方式，通过从存储元件移出各值，观测了触发器的逻辑值。每个触发器能够以时钟周期的方式被设置或观测。上述所有操作能够被同时执行。当存储元件中的一组值被读取时，新的一组被移入。
用于测试扫描链的通常过程如下：切换到移位寄存器模式，并且将用于测试模式的初始状态加载到触发器中。返回正常功能模式并且应用测试输入模式。切换到移位寄存器模式，并且在为下一次迭代移入开始状态时移出最终状态。这样，能够设计顺序电路使得它能够被视为纯组合电路，触发器输入和输出分别被视为伪原始输入和伪原始输出。存在扫描链设计的若干变化，包括但不限于：电平敏感扫描设计(LSSD)、随机访问扫描(RAS)、边界扫描、以及通用扫描设计(GSD)。
图1图示现有技术电平敏感扫描设计(LSSD)扫描链100。LSSD扫描链100由一串存储元件101a-101h组成。每个存储元件101a-101h包括主锁存器102a-102h和从锁存器103a-103h。存储元件101a-101h、主锁存器102a-102h、和从锁存器103a-103h在此统称为存储元件101、主锁存器102和从锁存器103。主锁存器102和从锁存器103都由多功能时钟控制以避免时序/竞争(timing/race)错误；ACK，BCK。主锁存器102由ACK控制，并且从锁存器103由BCK控制。主锁存器102和从锁存器103从不用相同的时钟控制。在扫描模式中，ACK产生脉冲并且扫描入值被锁存到主锁存器102中。当BCK产生脉冲时，主锁存器102的值被复制到从锁存器103中。ACK和BCK从不同时变高。当TCK产生脉冲时，数据入(来自I/O管脚的值)(未示出)被锁存到主锁存器102中。当BCK产生脉冲时，主锁存器102的值被复制到从锁存器103中。此外，ACK和BCK从不同时变高。
例如，在扫描入由主锁存器102a和从锁存器103a锁存后，ACK产生脉冲，并且从锁存器103a的输扫描出值被锁存到扫描链的下一个存储元件：主锁存器102b。从锁存器103a的输扫描出值通过线104连接到主锁存器102b的输入。在数据入由主锁存器102a和从锁存器103a锁存后，TCK产生脉冲，并且从锁存器103a的输数据出值被传入内部逻辑和电路110。从锁存器103a的输数据出值通过线105连接到内部逻辑和电路100。在一些应用中，线104和线105是相同的线。类似地，在一些应用中，线106和线107是相同的线。
存储元件101a-101d的数据入典型地是来自I/O管脚(未示出)的输入。尽管只显示四个这样的存储元件，即101a-101d，但是能够存在多个这样的存储元件。可替代地，存储元件101a-101d的数据入也能够是来自先前的扫描链的数据出。从从锁存器103退出时，存储元件101a-101d的数据输出由内部逻辑100接收，并且在处理后变成任何一个或更多存储元件101e-101h的数据入。如上所述，通过主和从锁存器102和103，存储元件101e-101h的数据入被锁存，并且最终变成存储元件101e-101h的数据出。存储元件101e-101h的数据出典型地被发送到I/O管脚。可替代地，数据出也能够是随后的扫描链的数据入。链中最后的存储元件101e的扫描输出是扫描出。
图2图示现有技术通用扫描设计(GSD)扫描链200。GSD扫描链200是使用一个功能时钟的扫描链、以及存储元件的替代配置的说明性示例。在LSSD中存在好处：因为扫描测试将通过使用两个独立的功能时钟信号进行，所以将不会出现时序错误，从而消除了竞争情形的可能性。然而LSSD链的大小将增加。以这种方式，与LSSD的电路结构相比，GSD的电路结构能够简化。参照图2，本发明图示的实施例，GSD扫描链200包括多个存储元件201a-201d。在存储元件201a-201d中存在多路复用器202a-202d和边缘触发锁存器203a-203d。在边缘触发锁存器203中存在触发器电路(未示出)。存储元件201a-201d、多路复用器202a-202d和边缘触发锁存器203a-203d由此统称为存储元件201、多路复用器202和边缘触发锁存器203。
多路复用器202在对应的输入0和1分别地接收扫描入信号和数据入信号，并且依赖于接收的扫描使能指令，多路复用器202将扫描或数据信号传递到边缘触发锁存器203。通常扫描使能指令为低，其中数据传递到I/O管脚(未示出)或多个内部逻辑(未示出)、和/或从其传递。因此在通常操作中，多路复用器202从扫描使能接收低信号。当扫描使能为低时，多路复用器选择数据入以传递到边缘触发锁存器203。当扫描使能为高时，多路复用器选择扫描入以传递到边缘触发锁存器203。
边缘触发锁存器201从多路复用器202接收扫描或数据信号，并且由功能时钟CLK控制。当CLK从低转换到高时，来自多路复用器202的信号被锁存到边缘触发锁存器203中并且传到I或Do。例如，来自边缘触发锁存器203a的输出信号在扫描线204或数据线205上退出边缘触发锁存器203a。如果边缘触发锁存器203a从多路复用器201a接收扫描信号，那么边缘触发锁存器203a的输出将为扫描型，并且在扫描线204上进入到存储元件201b。如果边缘触发锁存器203a从多路复用器201a接收数据信号，那么边缘触发锁存器203a的输出将为数据型，并且在扫描线204上进入到内部逻辑(未示出)或作为I/O管脚(未示出)的输出。在一些应用中，信号线204和数据线205合并为一根线。来自链中最后的存储元件(即，存储元件203d)的扫描输出是扫描出。
图3图示具有边界可扫描IC252的JTAG边界可扫描系统250，该边界可扫描IC 252具有内部逻辑258。总称为测试访问端口(TAP)251的各边界扫描控制信号为边界可扫描IC252定义串行移位协议。这些信号的第一个，TCK(测试时钟)同步内部状态机操作。第二信号，TMS(测试模式选择)在TCK的上升沿被采样以确定下一个状态。第三信号，TDI(测试数据入)在TCK的上升沿被采样，并且当内部状态机处于正确态时被移入器件的测试或编程逻辑。第四信号，TDO(测试数据出)表示移出器件测试或编程逻辑的数据，并且当内部状态机处于正确态时在TCK的下降沿有效。最后，TRST/重置(可选的)信号，当其驱动为低时重置内部状态机。除了TAP 251以外，边界可扫描IC252还包括以下器件：TAP控制器253、指令寄存器254、至少一个可扫描测试数据寄存器255、以及多个存储元件301a-301f。TCK、TMS和TRST输入管脚驱动16态TAP控制器253。例如，TAP控制器253管理扫描型数据从存储元件301b到随后的存储元件301c的交换，以及正常操作数据穿过存储元件301b进入内部逻辑258，其中输入从I/O管脚257b接收，并且最终穿过存储元件301e结果成为I/O管脚257e的输出。注意到存储元件301一般地描绘为存储元件并且能够使用各种存储元件配置，如存储元件101和存储元件102的配置。
在每个TCK的上升沿，基于TMS信号的值TAP控制器253前进到新的状态。使用合适的布线，能够同时测试多个边界可扫描IC252。在正常操作中，指令寄存器254从TAP控制器253(即，通过TDI)接收指令，将其解码，并且根据TAP控制器253的状态选择合适的测试数据寄存器255。指令寄存器254用于为一个或更多测试数据寄存器255设置操作模式，并由TAP251控制，并且能够被放置在用于加载和卸载移位数据的TDI和TDO之间。除测试数据寄存器255之外，能够利用许多其它寄存器，包括：旁路寄存器(未示出)、器件身份寄存器(未示出)、以及多个用户定义的寄存器(未示出)。特定的寄存器操作由来自指令寄存器254的指令控制。多个存储元件301a-301f放置邻近每个I/O管脚257a-257f，允许串行数据进出边界可扫描IC252。存储元件301a-301f允许测试者使用扫描测试原理控制和观察边界可扫描IC 252。
图4描绘本发明的实施例：LSSD链300，其中访问链的受保护部分305和/或从其退出由控制器件304和310控制。注意到：为了简化，图1中所示的用于将数据从I/O管脚的输入移位穿过存储元件101、穿过内部逻辑、以及最终穿过I/O管脚(数据入、TCK、I/O管脚、内部逻辑等)作为输出的元件，没有在图4中显示。
受保护部分305是具有一个或更多存储元件101k和101l的扫描链的部分，其中第一控制器件304就放置在受保护部分305之前，并且第二控制器件310就放置于受保护部分305之后。控制器件304和310是当接收阻止信号时能够阻止访问LSSD扫描链300的受保护部分305和/或从其退出、并且是当接收访问信号时允许访问LSSD扫描链300的受保护部分305和/或从其退出的器件。如图3中所示，控制器件304和310是多路复用器。然而控制器件304和310能够是任何在收到激励时能够改变输出逻辑值的器件。
访问控制机制311为控制器件304和310提供阻止或访问信号。依赖于用作控制器件304和310的器件的类型，访问控制机制311能够提供不同于阻止或访问信号的信号。生成阻止、访问或其它信号并选择性地提供给控制器件304和310。如图4中所示，访问控制机制311是TAP控制器，然而访问控制机制311能够是能够为一个或更多控制器件304和310选择性地提供一个或更多信号类型(即，阻止信号、访问信号、编程信号等)的其它机制。
作为代表性的实施例，当控制器件304和310正从访问控制机制311接收阻止信号时，控制器件304和310选择0输入以传递到随后的存储元件101。例如，当控制器件正从访问控制机制311接收低(0)信号时，不选择来自存储元件101j的输出来由控制器件304传递到存储元件101k。而是，控制器件304选择空/接地信号(该信号对应于控制器件304输入0)。该空/接地扫描信号通过存储元件101k和101l被移位，从而创建受保护部分305。控制器件310也从访问控制机制311接收低(0)信号。不选择之前通过存储元件101k和101l移位的空/接地信号来由控制器件310传到存储元件101m。而是，选择退出存储元件101j的值作为到存储元件101m的输入(该信号对应于控制器件310输入0)。
当控制器件304和310正从访问控制机制311接收访问信号时，控制器件304和310选择1输入以传递到随后的存储元件101。例如，选择来自存储元件101j的输出以由控制器件304传递到存储元件101k(该信号对应于输入1)。然后该扫描值通过存储元件101k和101l被移位。控制器件310也从访问控制机制311接收高(1)信号。选择之前通过存储元件101k和102l被移位的值，以由控制器件310传递到存储元件101m(该信号对应于输入1)。
因此依赖于控制器件304和310从访问控制机制311接收什么信号，控制器件304和310选择不同的信号以传递到随后的存储元件。(即，来自访问控制311的低(0)信号导致控制器件304和310传送空/接地信号，并且来自访问控制机制311的高(1)信号导致控制器件304和310传递在前的存储元件101中的值)。从访问控制机制311发送的低(0)信号导致扫描链305的受保护部分在扫描测试中被旁路。从访问控制机制311发送的高(1)信号导致扫描链305的受保护部分包括在扫描测试中。
如图4中所示的代表性实施例，访问控制机制311被描绘为TAP控制器，其中TAP控制器为LSSD扫描设计中的控制器件304和310提供访问或阻止信号。尽管传统上在LSSD扫描设计中没有利用TAP控制器，但是将TAP控制器包括到LSSD扫描设计中、以利用TAP控制器的功能的方法和装置在本领域是公知的。在Amini等人的美国专利5497378“用于通过不同的边界扫描结构测试具有可测试元件的电路网络的系统和方法(System and Method forTesting a Circuit Network Having Elements Testable by Different Boundary ScanStructures)”中，描述了一种这样的方法和装置，在此通过引用并入。因为将TAP控制器添加到各种扫描链设计在本领域是公知的，所以代表性实施例的范围不应被限于JTAG边界扫描链设计，而是应该也包括其它扫描设计(LSSD、RAS、GSD等)。
当接收位于例程313中的指令314时，访问控制机制311选择性地生成和提供访问、阻止或其它信号到控制器件304和310。例程313是能够保持和/或处理由访问控制机制311调用的系列指令314的硬件或软件处理器。指令314用以控制访问控制机制311传递什么信号到控制器件304和310。为了提供访问控制机制311选择性地访问功能，例程313被选择性地调用。当边界可扫描器件的授权用户识别例程特征315时，例程313被调用。实质上例程特征315是允许信号访问受保护部分305或从其退出的“密码”。授权用户定义为被可扫描器件的制造者授权以访问包括在可扫描器件中的信息、和或被授权以执行扫描测试(JTAG、LSSD等)的个人、公司、企业等。
当授权用户期望执行包括受保护部分305的扫描测试时，他们必须识别例程特征315。例程特征315可以是具有对应的定位代码的例程313定位。然而例程特征315能够利用例程313的任何特征，其中授权用户能够通过特定的例程315特征识别例程313。作为代表性实施例，其中例程特征315是具有对应的定位代码的例程313定位，为了在执行扫描测试时允许访问受保护部分305和/或从其退出，授权用户必须将正确的定位代码315输入到访问控制机制311中。
配置访问控制机制311，来识别和接收例程特征315或导出代码或对应于例程特征315的信号。一旦接收了例程特征315或导出代码或对应于例程特征315的信号，访问控制机制311就通过调用例程313处理例程特征315或导出代码或对应于例程特征315的信号。如果例程特征315或导出代码或对应于例程特征315的信号没有被访问控制机制311识别，那么访问控制机制311将不调用例程313。当例程313被调用时，访问控制机制311接收指令314，并且最终为控制器件304和310提供阻止或访问信号。
现在描述如图4中所示的本发明的代表性实现。制造者测试包括LSSD链300的可测试器件，并且成功的LSSD测试时设置可扫描器件的操作状态为阻止态。如上所述的阻止(低(0))态，迫使控制器件304和310阻止访问LSSD扫描链300的受保护部分305和/或从其退出。制造者将该器件出售给授权或未授权用户。如果客户是授权用户，那么制造者使特定的例程特征对授权用户可用。因为在现今的市场上，授权用户然后能够将器件出售给第三方，所以选择允许制造者根据终端用户选择性地使特定例程特征315可用的分布式系统对于制造者是有益的。以这种方式授权用户能够要求制造者永不使特定例程特征315可用。如果授权用户知道在将来环境下不应存在完全可扫描的(没有受保护部分305)LSSD链300，那么这将是有益的。如果客户是非授权用户，那么制造者将不会使特定例程特征315对未授权用户可用。这创建具有受保护部分305的LSSD链300，其中未授权用户能够执行部分扫描。
如果授权用户期望执行LSSD链300的完全扫描，其中允许访问受保护部分305和/或从其退出，那么授权用户必须将可扫描器件的状态从阻止(低(0))态改变为访问(高(1))态。以这种方式，授权用户将例程定位或对应于例程定位的代码(即例程特征315)或导出代码或对应于例程特征315的信号，作为TDI输入TAP控制器。位于TAP控制器中的指令寄存器312通过TDI接收例程定位或对应于例程定位的代码，将其解码，并且调用例程313。当接收指令314(即访问指令)时，TAP控制器发送访问(高(1))信号到控制器件304和310。
图5描绘了本发明的另一个实施例：GSD扫描链400，其中访问链的受保护部分404和/或从其退出由控制器件304和310控制。注意到：为了简化，用于将来自I/O管脚的输入的数据移位穿过存储元件101、穿过内部逻辑、以及最终穿过I/O管脚(数据出、I/O管脚等)作为输出的各元件没有在图5中显示。与图2相比，也简化了边缘触发锁存器203的图。
当控制器件304和310从访问控制机制311接收阻止信号时，控制器件304和310选择对应于输入0的信号以传到随后的存储元件。例如，当访问控制机制311发送阻止(低(0))信号到控制器件304时，不选择来自存储元件201f的输出来传到存储元件201g。而是，控制器件304选择空/接地扫描值来传到存储元件201g。该空/接地扫描值移位通过存储元件201g、201h、202i和201j，从而创建受保护部分404。控制器件310也从访问控制机制311接收低(0)信号。不选择之前移位通过存储元件201g、201h、202i和201j的空/接地信号来由控制器件310传到存储元件201k。而是，由控制器件310选择退出存储元件201f的值来传到存储元件201k。
当访问控制机制311将访问(高(1))信号发送到控制器件304时，选择来自存储元件201f的输出来传到存储元件201g。然后该值被移位通过存储元件201g、201h、202i和201j。控制器件310也从访问控制机制311接收高(1)信号。选择之前通过存储元件201g、201h、202i和201j移位的值来由控制器件310传到存储元件201k。
因此依赖于控制器件304和310从访问控制机制311接收什么信号，控制器件304和310选择不同的信号来传到随后的存储元件。(即，来自访问控制机制311的低(0)信号导致控制器件304和310传送空/接地信号，并且来自访问控制机制311的高(1)信号导致控制器件304和310传送在前的存储元件201中的值)。来自访问控制机制311的低(0)信号导致扫描链305的受保护部分在扫描测试中被旁路。来自访问控制机制311的高(1)信号导致扫描链305的受保护部分被包括在扫描测试中。
在本发明实施例中增加了锁存器412。锁存器412是设置或重置主导锁存器，使得当访问控制机制311停止为控制器件304和310提供访问信号时(即，在系统功率下降时)，锁存器412发送低(0)信号到控制器件304和310，其中访问受保护部分404和/或从其退出被阻止。在这种方式下，控制器件304和310的默认状态是低(0)，其中信号访问受保护部分404和/或从其退出被禁止。增加锁存器412以确保信号访问受保护部分404和/或从其退出被禁止的默认操作模式是有利的。
图6描绘了本发明的另一个实施例：GSD扫描链500，其中访问控制机制515显示为电熔丝(eFUSE)。电熔丝通常包括可编程元件，其在具有扫描链500的器件的制造和测试过程完成后被编程。电熔丝被编程为完整的(intact)或熔断的(blown)，其中完整的电熔丝在正常器件操作参数下是导电的，而其中熔断的电熔丝在正常器件操作参数下通常为非传导。电熔丝的传导或完整态可以用来生成高(1)信号以提供给控制器件304和310，并且熔断的或非传导态可以用来生成低(0)信号以提供给控制器件304和310。可以包括电熔丝控制逻辑(未示出)来通过应用熔断电压控制电熔丝的熔断。例如，在制造和/或测试过程期间，可以从外部测试器件(未示出)接收熔断电压。
当控制器件304和310从访问控制机制311接收低(0)信号时，控制器件304和310选择对应于输入0的信号以传到随后的存储元件。例如，当访问控制机制311发送低(0)信号到控制器件304时，不选择来自存储元件201f的输出来传到存储元件201g。而是，控制器件304选择空/接地扫描值来传到存储元件201g。该空/接地扫描值移位通过存储元件201g、201h、202i和201j，从而创建受保护部分404。控制器件310也从访问控制机制311接收低(0)信号。不选择之前移位通过存储元件201g、201h、202i和201j的空/接地信号来由控制器件310传到存储元件201k。而是，由控制器件310选择退出存储元件201f的值来传到存储元件201k。
当访问控制机制311发送访问(高(1))信号到控制器件304时，选择来自存储元件201f的输出以传到存储元件201g。然后该值被移位通过存储元件201g、201h、202i和201j。控制器件310也从访问控制机制311接收高(1)信号。选择之前通过存储元件201g、201h、202i和201j移位的值，以由控制器件310传到存储元件201k。
因此依赖于控制器件304和310从访问控制机制311接收什么信号，控制器件304和310选择不同的信号以传到随后的存储元件。(即，来自访问控制311的低(0)信号导致控制器件304和310传送空/接地信号，并且来自访问控制机制311的高(1)信号导致控制器件304和310传送在前的存储元件201中的值)。来自访问控制机制311的低(0)信号导致扫描链305的受保护部分在扫描测试中被旁路。来自访问控制机制311的高(1)信号导致扫描链305的受保护部分被包括在扫描测试中。
注意到：在本发明的实施例中，一旦电熔丝熔断，电熔丝不能回复到熔断前状态。因此一旦电熔丝给控制器件304和310提供低(0)或阻止信号，控制器件304和310将永远 选择对应于输入0的值。如果期望有选择性的，则提供了可替代的实施例，其中访问控制机制515是多个电熔丝即电熔丝组。在这个实施例中，一个与多个电熔丝相关联的电熔丝可以熔断，导致访问控制机制发送低(0)或阻止信号到控制器件304和310。如上所述，这导致阻止信号访问受保护部分404和/或从其退出。如果然后期望允许信号访问受保护部分404和/或从其退出，则另一个与多个电熔丝相关联的、之前没有熔断的电熔丝能够发送高(1)或访问指令到控制器件304和310。这需要额外的逻辑来提供装置以切换连接到控制器件304和310的电熔丝。额外的逻辑能够提供从之前熔断的电熔丝切换到非熔断的电熔丝的装置。一旦非熔断电熔丝连接到控制器件304和310，非熔断电熔丝就能够发送高(1)或访问信号到控制器件304和310。如上所述，由控制器件304和310接收的高(1)或访问信号导致允许包括受保护部分404的完整扫描链500的扫描。一旦完成完整扫描，并且期望在随后的扫描中再次阻止访问受保护部分404，那么之前非熔断的电熔丝可以被熔断导致信号访问和/或退出被禁止。
本领域的技术人员将认识到：电熔丝可以最初处于非传导态并且编程为非传导(熔断)态，如上所述或可替代地，可以最初处于非传导态并且编程为传导态(后面的电熔丝通常称为反熔丝(antifuse))。反熔丝通常包括两个由绝缘体分开的导体。编程通过形成穿过绝缘体的传导路线并且改变对传导元件的开口完成。
图7描绘了本发明的另一个实施例：扫描链600，其中访问链的受保护部分305和/或从其退出由控制器件304和310控制，其中访问控制机制311编程(各)电熔丝605，其中(各)电熔丝605依次提供低(0)信号给控制器件304和310。本实施例的优点在于：能够与访问控制机制311(即，TAP控制器)一起控制熔断(各)电熔丝605。
在本实施例中，指令314是编程指令(即，熔断指令)，其为访问控制机制311提供指令以发送编程信号到(各)电熔丝605。当用户识别例程特征313时，访问控制机制311调用例程315。然后访问控制机制311为电熔丝605提供熔断信号。注意，在本实施例中访问控制机制不发送阻止或访问信号到控制器件304和310，而是访问控制机制发送熔断信号到(各)电熔丝605。当(各)电熔丝从访问控制机制311接收熔断信号时，(各)电熔丝熔断，从而创建非传导态。该非传导态用来生成提供给控制器件304和310的低(0)或阻止信号。可以包括电熔丝电压源(未示出)，以通过施加熔断电压到电熔丝605提供用于各电熔丝的熔断。如上所述，提供给控制器件304和310的低(0)信号导致扫描链600的受保护部分305在扫描测试中被旁路。
当控制器件304和310从(各)电熔丝605接收低(0)信号时，控制器件304和310选择对应于输入0的信号以传到随后的存储元件。例如，当访问控制机制311发送低(0)或阻止信号到控制器件304时，不选择来自存储元件101j的输出来传到存储元件101k。而是，控制器件304选择空/接地扫描值来传到存储元件101k。该空/接地扫描值移位通过存储元件101k和101l，从而创建受保护部分305。控制器件310也从访问控制机制311接收低(0)信号。不选择之前移位通过存储元件101k和101l的空/接地扫描值来由控制器件310传到存储元件101m。而是，由控制器件310选择退出存储元件101j的值来传到存储元件101m。因此来自(各)电熔丝605的低(0)信号导致扫描链的受保护部分305在扫描测试中被旁路。
注意到：在选择性地提供的可替代的实施例中，其中(各)电熔丝605是多个电熔丝即电熔丝组。在这个实施例中，(各)电熔丝605中的一个特定熔丝可以被熔断，导致(各)电熔丝605发送低(0)或阻止信号到控制器件304和310。如上所述，这导致阻止信号访问受保护的部分305和/或从其退出。如果然后期望允许信号访问受保护部分305和/或从其退出，则(各)电熔丝605中的、之前没有熔断的另一个电熔丝能够发送高(1)或访问指令到控制器件304和310。访问控制机制311提供额外逻辑来将连接到控制器件304和310的、(各)电熔丝605中的之前熔断的熔丝，切换为(各)电熔丝605中的非熔断的电熔丝。指令606(即改变电熔丝指令)给访问控制机制311提供用于将之前熔断的电熔丝切换到非熔断的电熔丝的指令。类似于指令314，指令606能够被访问控制机制调用。一旦非熔断的电熔丝连接到控制器件304和310，非熔断的电熔丝就发送高(1)或访问信号到控制器件304和310。如上所述，由控制器件304和310接收的高(1)或访问信号，导致允许包括受保护部分305的完整扫描链600的扫描。一旦完成完整扫描、并且在接下来的扫描中期望在此阻止访问受包含保护的部分305，之前非熔断的电熔丝就可以被熔断，导致信号访问和/或退出被禁止。
图8描绘了本发明的实施例：扫描链1000，其中访问控制机制1005显示为专用集成电路(ASIC)。在访问控制机制1005中存在电可擦除可编程只读存储器(EEPROM)1006。在包括扫描链1000的可扫描器件制造期间，制造者用n位访问代码和n位阻止代码编程EEPROM1006。控制机制1005中还包括比较功能1007。比较功能1007从包括扫描链1000的可扫描器件的用户接收数据。
访问控制机制1005为控制器件304和310提供阻止或访问信号。生成阻止、访问或其它信号并选择性地提供给控制器件304和310。例如，通过将阻止代码作为数据入输入到比较功能1007中，由访问控制机制1005生成了阻止信号。然后比较功能1007将输入的阻止代码与制造者编程到EEPROM1006中的n位阻止代码比较。如果阻止代码匹配，那么访问控制机制1005为控制器件304和310提供低(0)或阻止信号。可替代地，通过将访问代码作为数据入输入到比较功能1007，由访问控制机制1005生成访问信号。然后比较功能1007将输入的访问代码与制造者编程到EEPROM1006中的n位访问代码比较。如果访问代码匹配，那么访问控制机制1005为控制器件304和310提供高(1)或访问信号。
当控制器件304和310从访问控制机制1005接收低(0)信号时，控制器件304和310选择对应于输入0的信号以传到随后的存储元件。例如，当访问控制机制1005发送低(0)或阻止信号到控制器件304时，不选择来自存储元件101j的输出来传到存储元件101k。而是，控制器件304选择空/接地扫描值来传到存储元件101k。该空/接地扫描值移位通过存储元件101k和101l，从而创建受保护部分305。控制器件310也从访问控制机制311接收低(0)信号。不选择之前移位通过存储元件101k和101l的空/接地扫描值来由控制器件310传到存储元件101m。而是，由控制器件310选择退出存储元件101j的值来传到存储元件101m。
当控制器件304和310从访问控制机制1005接收高(1)或访问信号时，控制器件304和310选择1输入来传到存储元件101k。然后这个扫描值移位通过存储元件101k和101l。控制器件310也从访问控制机制311接收高(1)信号。选择之前移位通过存储元件101k和1021的值来由控制器件310传到存储元件101m。
因此依赖于控制器件304和310从访问控制机制1005接收什么信号，控制器件304和310选择不同的信号以传到随后的存储元件。从访问控制机制1005发送的低(0)信号导致扫描链305的受保护部分在扫描测试中被旁路。从访问控制机制1005发送的高(1)信号导致扫描链的受保护部分305被包括在扫描测试中。
图9A、9B和9C是本发明的各种示例性实施例的流程图，它们按照为了允许信号访问扫描链的受保护部分和/或从其退出的顺序跟随。方法700从开始块701开始。如方法块702中所示的下一个步骤，要用第一控制器件正好在扫描链的受保护部分之前阻止信号访问。类似地如方法块703中所示的下一个步骤，要用第二控制器件正好在部分扫描链之后阻止信号访问。在判定块704中描述的下一个步骤，要决定是否允许访问受保护部分和/或从其退出。如果“是”，那么允许访问扫描链的受保护部分和/或从其退出。如果“否”，那么方法700在开始块701处再次开始。
如方法块705中所示，为了允许访问扫描链的受保护部分和/或从其退出，跟随如图9B中所示的方法705。方法705在开始块706处开始。如方法块707中所示的下一个方法步骤，要决定访问控制机制是否正接收访问指令。如果“是”，那么访问控制机制发送访问信号到一个或更多控制器件，如方法块708中所述。如果“否”，那么方法705在开始块706处再次开始。如方法块709中所示，下一个方法步骤是控制器件以允许访问扫描链的受保护部分。方法705以结束块715结束。
如图9B中的方法块707中所示，为了确定是否访问控制机制正接收访问指令，跟随了如图9C中所示的方法707。方法707从开始块710开始。如方法711中所示的下一个步骤要为访问控制机制接收例程特征。接下来在判定块712中确定是否例程特征是正确的。如果“否”，那么方法707从开始块710再次开始。如果“是”，那么然后访问控制机制发现并调用例程，分别地如方法块713和714中所示。如方法块715中所示，当访问控制机制接收访问指令时，方法707完成。
图10A和10B是本发明各种示例性实施例的流程图，其描述阻止访问扫描链的受保护部分和/或从其退出的方法。如方法块805中所示，为了阻止访问扫描链的受保护部分和/或从其退出，跟随图10A中所示的方法805。方法805从开始块806开始。如方法块807中所示，下一个方法步骤要决定访问控制机制是否正接收访问指令。如果“是”，那么如方法块808中所述的访问控制机制发送访问信号到一个或更多控制器件。如果“否”，那么方法805在开始块806处再次开始。如方法块809中所示，下一个方法步骤为控制器件允许访问扫描链的受保护部分。方法805以结束块815结束。
如图10B中方法块807中所示，为了确定访问控制机制是否正接收访问指令，跟随图10B中的方法807。方法807从开始块810开始。如方法块811中所示的下一个步骤要为访问控制机制接收例程特征。在判定块812中确定是否例程特征是正确的。如果“否”，那么方法807在开始块810处再次开始。如果“是”，那么访问控制机制发现并调用例程，分别地如方法块813和814中所示。如方法块815中所示，当访问控制机制接收访问指令时，方法807完成。
尽管前述贯注于本发明的各实施例，但是可以设计本发明其它和另外的实施例而不背离其基本范围，并且其范围由权利要求确定。

Claims (17)

1.一种用于提供受控的访问可扫描器件中的部分扫描链和/或从其退出的装置，该装置包括：
置于要控制的扫描链部分之前的扫描链中的第一控制器件；
置于要紧接控制的扫描链部分之后的扫描链中的第二控制器件，以及；
耦合到第一控制器件和第二控制器件的访问控制机制，其中访问控制机制控制访问在第一控制器件和第二控制器件之间的部分扫描链和/或从其退出。
2.如权利要求1所述的、用于提供受控的访问可扫描器件中部分扫描链和/或从其退出的装置，还包括：
包括访问指令的例程，该访问指令耦合到访问控制机制，其中当调用例程时，该访问指令指导访问控制机制以允许访问边界扫描的部分和/或从其退出。
3.如权利要求2所述的、用于提供受控的访问可扫描器件中部分扫描链和/或从其退出的装置，其中通过识别正确的例程特征，由授权用户选择性地调用例程。
4.如权利要求3所述的、用于提供受控的访问可扫描器件中部分扫描链和/或从其退出的装置，其中耦合到第一和第二控制器件的访问控制机制是测试访问端口TAP控制器。
5.如权利要求4所述的、用于提供受控的访问可扫描器件中部分扫描链和/或从其退出的装置，其中具有包括在内的指令寄存器的TAP控制器，接受例程定位信号并且将例程定位信号传到指令寄存器，其中指令寄存器定位并调用例程。
6.如权利要求1所述的、用于提供受控的访问可扫描器件中部分扫描链和/或从其退出的装置，其中第一和第二控制器件是多路复用器，并且耦合到第二和第二控制器件的访问控制机制是电熔丝。
7.如权利要求1所述的、用于提供受控的访问可扫描器件中部分扫描链和/或从其退出的装置，其中第一和第二控制器件是电熔丝，并且耦合到第二和第二控制器件的访问控制机制是测试访问端口TAP控制器。
8.如权利要求7所述的、用于提供受控的访问可扫描器件中部分扫描链和/或从其退出的装置，还包括：
包括触发指令的例程，该触发指令耦合到TAP控制器，当例程被调用时，该触发指令指导访问控制机制以触发在边界扫描的部分的每个末端处的各电熔丝；
其中包括指令寄存器的TAP控制器，接受例程定位信号并且将例程定位信号传到指令寄存器，其中指令寄存器定位并调用例程。
9.一种用于提供受控的访问可扫描器件中部分扫描链和/或从其退出的方法，该方法包括以下步骤：
正好在要控制的扫描链部分之前阻止边界扫描信号访问；
正好在要控制的扫描链部分之后阻止边界扫描信号访问；
允许选择性的访问要控制的扫描链部分和/或从其退出。
10.如权利要求9所述的、提供受控的访问可扫描器件中部分扫描链和/或从其退出的方法，其中允许选择性的访问要控制的扫描链部分和/或从其退出还包括以下步骤：
从例程接收访问指令，其中当例程被调用时，该访问指令允许访问边界扫描的部分和/或从其退出。
11.如权利要求10所述的、提供受控的访问可扫描器件中部分扫描链和/或从其退出的方法，其中从例程接收访问指令由测试访问端口TAP控制器完成。
12.如权利要求11所述的、提供受控的访问可扫描器件中部分扫描链和/或从其退出的方法，其中例程是隐藏的。
13.如权利要求12所述的、提供受控的访问可扫描器件中部分扫描链和/或从其退出的方法，其中允许选择性的访问要受控的扫描链部分和/或从其退出还包括以下步骤：
将例程定位信号接收到TAP控制器中，该TAP控制器具有包括在内的指令寄存器；以及
将例程定位信号传送到指令寄存器，其中指令寄存器定位并调用例程。
14.如权利要求9所述的、提供受控的访问可扫描器件中部分扫描链和/或从其退出的方法，其中正好在要控制的扫描链部分之前和之后阻止边界扫描信号访问由多路复用器完成，并且允许选择性的访问要控制的部分扫描链和/或从其退出由电熔丝完成。
15.如权利要求9所述的、提供受控的访问可扫描器件中部分扫描链和/或从其退出的方法，其中正好在要控制的扫描链部分之前和之后阻止边界扫描信号访问由电熔丝电路完成，并且允许选择性的访问要控制的部分扫描链和/或从其退出由测试访问端口TAP控制器完成。
16.如权利要求15所述的、提供受控的访问可扫描器件中部分扫描链和/或从其退出的方法，其中允许选择性的访问要控制的部分扫描链和/或从其退出由TAP控制器完成，包括以下步骤：
接收包括触发指令的例程定位信号，将例程定位信号传送到耦合到并包括在TAP控制器中的指令寄存器，其中指令寄存器定位并调用例程；
触发电熔丝电路不允许访问要控制的边界部分链。
17.一种用于使得计算机能够控制访问可扫描器件中的部分扫描链和/或从其退出的计算机可读的程序，该计算机可读的程序存储在计算机可读的介质上，并且被配置来执行方法9到16的任何一个的各步骤。
CN200710166880XA 2006-10-26 2007-10-23 用于控制访问部分扫描链和/或从其退出的方法和装置 Expired - Fee Related CN101169467B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/553,122 US7620864B2 (en) 2006-10-26 2006-10-26 Method and apparatus for controlling access to and/or exit from a portion of scan chain
US11/553,122 2006-10-26

Publications (2)

Publication Number Publication Date
CN101169467A true CN101169467A (zh) 2008-04-30
CN101169467B CN101169467B (zh) 2011-06-15

Family

ID=39331844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710166880XA Expired - Fee Related CN101169467B (zh) 2006-10-26 2007-10-23 用于控制访问部分扫描链和/或从其退出的方法和装置

Country Status (2)

Country Link
US (1) US7620864B2 (zh)
CN (1) CN101169467B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102692595A (zh) * 2011-03-25 2012-09-26 Nxp股份有限公司 保护扫描链数据的电路
CN103973268A (zh) * 2013-02-05 2014-08-06 德克萨斯仪器股份有限公司 具有双端口从锁存器的正边沿触发器
CN106291337A (zh) * 2016-07-25 2017-01-04 瑞萨集成电路设计(北京)有限公司 一种用于扫描链测试中调整芯片模式的装置及方法
CN106610462A (zh) * 2015-10-27 2017-05-03 晶心科技股份有限公司 电子系统、系统诊断电路与其操作方法
CN107462829A (zh) * 2016-06-02 2017-12-12 台湾积体电路制造股份有限公司 用于3d集成电路中的互连测试的扫描结构
CN107783028A (zh) * 2017-10-16 2018-03-09 苏州国芯科技有限公司 一种芯片进入测试模式的控制方法及系统
CN110622016A (zh) * 2017-05-08 2019-12-27 赛灵思公司 集成电路中的动态扫描链重新配置
CN111579974A (zh) * 2020-06-09 2020-08-25 中国电子科技集团公司第十四研究所 实现边界扫描测试的被测模块、嵌入式系统及测试方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007119300A1 (ja) * 2006-03-15 2007-10-25 Nec Corporation 再構成可能デバイスのテストシステム及びその方法並びにそれに用いる再構成可能デバイス
JP4974665B2 (ja) * 2006-12-19 2012-07-11 キヤノン株式会社 電子装置
US8176355B2 (en) * 2007-06-07 2012-05-08 International Business Machines Corporation Recovery from hardware access errors
US20110298490A1 (en) * 2010-06-08 2011-12-08 Alan Scott Hearn Asymmetrical aging control system
US20120324302A1 (en) * 2011-06-17 2012-12-20 Qualcomm Incorporated Integrated circuit for testing using a high-speed input/output interface
US8984355B2 (en) * 2011-12-07 2015-03-17 International Business Machines Corporation Efficiency of compression of data pages
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
US8643168B1 (en) 2012-10-16 2014-02-04 Lattice Semiconductor Corporation Integrated circuit package with input capacitance compensation
US9086457B2 (en) * 2013-03-26 2015-07-21 International Business Machines Corporation Scan chain latch design that improves testability of integrated circuits
US11037651B2 (en) * 2018-11-07 2021-06-15 Qualcomm Incorporated Dual tap architecture for enabling secure access for DDR memory test controller

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5357572A (en) * 1992-09-22 1994-10-18 Hughes Aircraft Company Apparatus and method for sensitive circuit protection with set-scan testing
US5497378A (en) 1993-11-02 1996-03-05 International Business Machines Corporation System and method for testing a circuit network having elements testable by different boundary scan standards
US6615380B1 (en) * 1999-12-21 2003-09-02 Synopsys Inc. Dynamic scan chains and test pattern generation methodologies therefor
ATE355534T1 (de) * 2001-09-20 2006-03-15 Koninkl Philips Electronics Nv Elektronisches gerät
JP2003121497A (ja) * 2001-10-09 2003-04-23 Fujitsu Ltd 論理回路テスト用スキャンパス回路及びこれを備えた集積回路装置
US7308631B2 (en) * 2002-09-13 2007-12-11 Arm Limited Wrapper serial scan chain functional segmentation
US7085978B2 (en) * 2002-09-17 2006-08-01 Arm Limited Validating test signal connections within an integrated circuit
US7539915B1 (en) * 2003-01-07 2009-05-26 Marvell Israel (Misl) Ltd. Integrated circuit testing using segmented scan chains
EP1439398A1 (en) * 2003-01-16 2004-07-21 STMicroelectronics Limited Scan chain arrangement
US7047468B2 (en) 2003-09-25 2006-05-16 International Business Machines Corporation Method and apparatus for low overhead circuit scan
US7398441B1 (en) * 2005-12-21 2008-07-08 Rockwell Collins, Inc. System and method for providing secure boundary scan interface access

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102692595B (zh) * 2011-03-25 2014-10-15 Nxp股份有限公司 保护扫描链数据的电路
CN102692595A (zh) * 2011-03-25 2012-09-26 Nxp股份有限公司 保护扫描链数据的电路
CN103973268A (zh) * 2013-02-05 2014-08-06 德克萨斯仪器股份有限公司 具有双端口从锁存器的正边沿触发器
CN103973268B (zh) * 2013-02-05 2018-05-08 德克萨斯仪器股份有限公司 具有双端口从锁存器的正边沿触发器
CN106610462A (zh) * 2015-10-27 2017-05-03 晶心科技股份有限公司 电子系统、系统诊断电路与其操作方法
CN106610462B (zh) * 2015-10-27 2019-11-15 晶心科技股份有限公司 电子系统、系统诊断电路与其操作方法
CN107462829A (zh) * 2016-06-02 2017-12-12 台湾积体电路制造股份有限公司 用于3d集成电路中的互连测试的扫描结构
CN107462829B (zh) * 2016-06-02 2021-05-11 台湾积体电路制造股份有限公司 用于3d集成电路中的互连测试的扫描结构
CN106291337B (zh) * 2016-07-25 2020-01-07 瑞萨集成电路设计(北京)有限公司 一种用于扫描链测试中调整芯片模式的装置及方法
CN106291337A (zh) * 2016-07-25 2017-01-04 瑞萨集成电路设计(北京)有限公司 一种用于扫描链测试中调整芯片模式的装置及方法
CN110622016A (zh) * 2017-05-08 2019-12-27 赛灵思公司 集成电路中的动态扫描链重新配置
CN110622016B (zh) * 2017-05-08 2022-10-28 赛灵思公司 集成电路中的动态扫描链重新配置
CN107783028A (zh) * 2017-10-16 2018-03-09 苏州国芯科技有限公司 一种芯片进入测试模式的控制方法及系统
CN111579974A (zh) * 2020-06-09 2020-08-25 中国电子科技集团公司第十四研究所 实现边界扫描测试的被测模块、嵌入式系统及测试方法

Also Published As

Publication number Publication date
US7620864B2 (en) 2009-11-17
US20080104464A1 (en) 2008-05-01
CN101169467B (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
CN101169467B (zh) 用于控制访问部分扫描链和/或从其退出的方法和装置
CN101238382B (zh) 测试包含秘密信息的集成电路的方法
EP2331979B1 (en) Method for testing a partially assembled multi-die device, integrated circuit die and multi-die device
US5357572A (en) Apparatus and method for sensitive circuit protection with set-scan testing
US5404359A (en) Fail safe, fault tolerant circuit for manufacturing test logic on application specific integrated circuits
CN1329833C (zh) 用于容错和柔性测试签名生成器的方法和装置
US20050289426A1 (en) Functional pattern logic diagnostic method
JP3605361B2 (ja) デアクティブ可能なスキャン経路を有する回路装置
US8412994B2 (en) Design-for-test technique to reduce test volume including a clock gate controller
CN101238381A (zh) 测试包含秘密信息的集成电路的方法
US8195995B2 (en) Integrated circuit and method of protecting a circuit part of an integrated circuit
RU2260813C2 (ru) Проверка схемы на асинхронный сброс
US7058868B2 (en) Scan testing mode control of gated clock signals for memory devices
US9995788B2 (en) Receiving addresses on moving TLR to R/TI when TDI high
US7426705B1 (en) Combined hardware/software assertion checking
US7398441B1 (en) System and method for providing secure boundary scan interface access
US10393796B2 (en) Testing integrated circuits during split fabrication
US7694197B2 (en) Integrated circuit comprising a test mode secured by detection of the state of a control signal
Quddus et al. Configuration self-test in FPGA-based reconfigurable systems
US7428676B2 (en) Boundary scan device
US7516375B2 (en) Methods and systems for repairing an integrated circuit device
KR20060095283A (ko) 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기
US6243843B1 (en) Post-mission test method for checking the integrity of a boundary scan test
US20040030976A1 (en) Partial BIST with recording of the connections between individual blocks
EP0898282B1 (en) Semiconductor integrated circuit and method for designing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110615

Termination date: 20151023

EXPY Termination of patent right or utility model