CN1667810A - 半导体装置的可靠性仿真方法 - Google Patents

半导体装置的可靠性仿真方法 Download PDF

Info

Publication number
CN1667810A
CN1667810A CNA2005100039924A CN200510003992A CN1667810A CN 1667810 A CN1667810 A CN 1667810A CN A2005100039924 A CNA2005100039924 A CN A2005100039924A CN 200510003992 A CN200510003992 A CN 200510003992A CN 1667810 A CN1667810 A CN 1667810A
Authority
CN
China
Prior art keywords
substrate current
formula
drain
voltage
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100039924A
Other languages
English (en)
Inventor
小池典雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1667810A publication Critical patent/CN1667810A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/04—Ageing analysis or optimisation against ageing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/08—Thermal analysis or thermal optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

新生成高精度的衬底电流模型，设Id、Vds、Vdsat分别是上述MOS晶体管的漏极电流、漏极电压、饱和漏极电压，lc是特性长，Ai是模型参数，Bi是规定的常数，当采用以Isub＝(Ai/Bi)·(Vds－Vdsat)·Id·exp(－Bi·lc/(Vds－Vdsat)表示的衬底电流模型公式计算上述的衬底电流Isub时，令所述特性长lc为所述MOS晶体管的栅漏间电压Vgd的一次式的函数lc＝lc[lc0+lc1·Vgd]，其中：Vgd＝Vgs－Vds，Vgs是MOS晶体管的栅电压；所述Vgd的一次式为(lc0+lc1·Vgd)，其中lc0、lc1分别是模型参数。通过使用该模型，实现高精度的、应用范围广泛的热载流子退化仿真。

Description

半导体装置的可靠性仿真方法
技术领域
本发明涉及一种对在由MOS型晶体管构成的电路中，由于MOS型晶体管的热载流子退化引起的电路特性恶化进行仿真的方法，特别涉及仿真精度的提高。
背景技术
随着半导体集成电路装置的高密度化、高集成化以及微细化的发展，构成它的MOS(金属氧化物半导体)晶体管尺寸的微细化变得显著。由于此MOS晶体管尺寸的微细化，以及其中沟道长的微细化，作为MOS晶体管可靠性上的大问题的热载流子退化现象，成为了重要的问题。
此热载流子退化现象，是在MOS晶体管的漏端，由于强电场产生高能量的电子以及空穴(以下合称为“热载流子”)，此热载流子使栅氧化膜的特性产生退化的现象。此热载流子退化中有多种退化模式，其中衬底电流最大条件的退化模式中，无论在N型还是P型MOS晶体管中，漏极电流都随时间减少。其结果，产生了电路的延迟时间随时间增大的恶化。如果此延迟时间的增大超过某种程度，在半导体集成电路内进行信号的输入输出动作或者该电路和外部之间进行信号的输入输出动作时，会产生定时误差，其结果，会引起包含半导体集成电路的系统全体的误动作。
对于此热载流子退化，以往，对MOS晶体管采用在DC条件下的应力加速实验进行热载流子可靠性评估。然后，通过最适化制造过程来满足热载流子评估标准，从而提高产品的可靠性。
但是，近年，通过在DC条件下的热载流子可靠性评估，满足现有的热载流子评估标准正变得越来越难。因此，出现了进行半导体集成电路的热载流子退化现象的仿真(以下，称为“电路可靠性仿真”)、并通过其使产品可靠性得到提高的技术。电路可靠性仿真中，基于通过电路仿真器SPICE计算出的各个晶体管各端子的电压和电流的计算值，利用热载流子寿命模型和退化后的SPICE参数进行热载流子退化后的电路动作仿真。
作为代表性的电路可靠性仿真器，有美国加利福尼亚大学伯克利分校开发的BERT(参照非专利文献1)或者它的销售版本BTABERT。利用这些电路可靠性仿真技术预测半导体集成电路中的退化、故障的位置，通过在设计时针对该预测位置采取对策，可以提高可靠性或者进行可靠性设计。
作为对MOS晶体管的热载流子退化的仿真方法，有例如非专利文献2中所记载的方法。用于实施此方法的电路可靠性仿真器中所使用的热载流子寿命模型的特征如下。
MOS晶体管的热载流子退化，通过漏极电流的变化量ΔId对初始漏极电流Id的比率ΔId/Id等来评估。在由DC(直流)形成的静态的热载流子应力的条件下，热载流子退化率ΔId/Id由下式(1)表示。
ΔId/Id＝A·tn···(1)
在公式(1)中，t表示热载流子应力时间，符号A以及n可看作是由晶体管的制造过程和应力条件决定的参数。
若将漏极电流的变化比率(热载流子退化率)达到所规定的值(ΔId/Id)f为止的应力时间看作是晶体管的寿命时间τ，从公式(1)能得到下式(2)。
(ΔId/Id)f＝A·τn···(2)
利用公式(2)，例如将(ΔId/Id)f＝10％为止的时间t定义为寿命τ。
另外根据非专利文献2，MOS晶体管的寿命τ，可用采用了热载流子寿命模型的以下的实验公式(3)表示。
τ＝((ΔId/Id)f)1/n·H·W·Isub -m·Id m-1···(3)
在公式(3)中，W表示栅的宽度，H是由晶体管的制造条件决定的参数，Isub表示衬底电流，m表示考虑到和碰撞离子化以及界面电平的产生相关的指数。
对于退化后的MOS晶体管的I-V特性，可以采用ΔId模型进行仿真。作为采用了ΔId模型的仿真方法有，例如在非专利文献3中记载的方法。
在ΔId模型中，如下式(4)所示，通过在施加应力前的初始的漏极电流(初始漏极电流)Id中添加漏极电流的退化量ΔId，模拟退化后的漏极电流Id’。
Id’＝Id(Vds，Vgs)+ΔId(Age，Vds，Vgs)···(4)
此处，Id是漏极电压Vds以及栅电压Vgs的函数，ΔId是漏极电压Vds及栅电压Vgs的函数同时也是Age的函数。此Age表示，到热载流子寿命模型中的热载流子应力开始后的时间(热载流子应力时间)t为止的应力量。另外物理上表示至时间t为止产生的热载流子之中，具有MOS晶体管产生毁坏所必要的临界能量以上的能量的热载流子的总和。
对由AC(交流)形成的动态的应力条件下的电路中的Age进行计算时，利用了对时间积分的下式(5)。
Age＝∫[(W·H)-1·Isub m·Id 1-m]dt···(5)
此处，在公式(5)中的被积分函数，是将用公式(3)所表示的寿命标准化了的数的倒数。
仿真时，为了计算公式(3)或者公式(5)中的漏极电流Id，使用了SPICE模型。作为此SPICE模型的一例，采用了例如在非专利文献4中详细记载的BSIM(伯克利短沟道IGFET模型)法。
另外，在仿真时为了决定公式(3)或者公式(5)中的衬底电流Isub，使用了衬底电流模型。计算衬底电流Isub的方法的一例在非专利文献5中公开。
此衬底电流模型由下式(6)表示。
Isub＝(Ai/Bi)·(Vds-Vdsat)·Id·exp(-Bi·lc/(Vds-Vdsat))
···(6)
在公式(6)中，Vds是漏极电压，Vdsat是饱和漏极电压，Ai以及Bi为常数，lc是特性长度。此特性长度lc是表示在漏端，电场强度峰值以指数函数衰减的长度的量，可近似地看作常数。具体地说，特性长度lc用栅氧化膜厚度Tox和漏结合深度Xj近似地由公式(7)表示。
lc＝(εsi·Tox·Xj/εox)1/2···(7)
在公式(7)中，εsi是硅的介电常数，εox是硅氧化膜的介电常数。
使漏结合深度Xj在公式(7)中出现的必要条件是，在漏结合深度Xj中漏端的纵向电场能够忽略。导出公式(7)的方法的一例在非专利文献6中公开。由公式(7)表示的lc虽然不由MOS晶体管的各端子电压决定，但由于实际上lc由各端子电压决定，所以在前述的电路可靠性仿真器BTABERT中，采用了下式(8)这样的、具有漏极电压Vds依赖性的lc的模型公式。
lc＝(lc0+lc1·Vds)·(Tox)1/2···(8)
在公式(8)中，lc0及lc1是表示lc的Vds依赖性的参数。使用公式(8)的衬底电流模型的一例在非专利文献7中有记载。
以下，对于从实验数值提取出这些参数lc0以及lc1还有前述的常数Ai的方法详细阐述。
图7是从实验数值提取出现有的衬底电流模型的参数的方法的说明图。具体地说，图7表示用于求取现有的衬底电流模型的实验公式(6)以及(8)中包含的参数lc0以及lc1还有常数Ai的绘图。在图7中，纵坐标表示将衬底电流Isub对漏极电流Id的比Isub/Id，用漏极电压Vds和饱和漏极电压Vdsat的差Vds-Vdsat去除之后的值Isud/(Id·(Vds-Vdsat))的对数数值范围；横坐标表示漏极电压Vds和饱和漏极电压Vdsat的差Vds-Vdsat的倒数1/(Vds-Vdsat)。另外，21是与基于MOS晶体管的各漏极电压Vds中的Isub测定及Id测定的多个测定点相关的数据；22是对与各漏极电压Vds中的各测定点相关的数据拟合后的直线。MOS晶体管的漏极电流Id和衬底电流Isub，是通过在多个漏极电压Vds、例如在4个漏极电压Vds(＝2.3V、2.7V、3.1V、3.5V)的条件下使栅电压Vgs变化而测定的。此时，设衬底电压Vbs＝0。根据此漏极电流Id及衬底电流Isub的测定结果，将饱和漏极电压Vdsat作为栅电压Vgs的函数求出。求取此饱和漏极电压Vdsat方法的一例在非专利文献5中有记述。然后，利用此饱和漏极电压Vdsat对各个测定点求出Isud/(Id·(Vds-Vdsat))以及1/(Vds-Vdsat)，并令纵坐标为Isud/(Id·(Vds-Vdsat))的对数范围、令横坐标为1/(Vds-Vdsat)将其结果绘出。
若如上所述设定坐标轴，根据公式(6)，当lc和Ai一定时，对各测定点的数据拟合后的直线截距(y截距)成为ln(Ai/Bi)(其中，ln表示自然对数)，该直线的斜率为-Bi·lc。即能从这些ln(Ai/Bi)的值以及-Bi·lc的值求出lc和Ai。另外对各漏极电压Vds测定点的数据，能由最小二乘法求出公式(6)以及公式(8)的参数lc0以及lc1还有常数Ai。图7的直线22，就是利用这样求出的各参数基于公式(6)以及公式(8)对各漏极电压Vds计算后得到的直线。
图8(a)以及(b)为，表示利用了这些参数的衬底电流Isub的计算值和衬底电流Isub的实测值的一致度的图。具体地说，图8(a)以及(b)表示的是，将漏极电压Vds作为参数，将利用现有的衬底电流模型的实验公式(6)以及(8)得到的衬底电流Isub的计算值和衬底电流Isub的实测值比较后的样子。在图8(a)中，纵坐标表示衬底电流Isub的对数范围，横坐标表示栅电压Vgs，23是衬底电流Isub的实测值，24是在图7中求出的参数和利用了公式(6)以及(8)得到的衬底电流Isub的计算结果。同样在图8(b)中，纵坐标表示衬底电流Isub，横坐标表示栅电压Vgs，25是衬底电流Isub的实测值，26是用在图7中求出的参数和公式(6)以及(8)得到的衬底电流Isub的计算结果。
图9为，表示使用现有技术中的衬底电流模型，模拟电路的热载流子退化的方法的顺序的流程图。图9的流程图中所示的方法，包括按照公式(4)～(6)以及(8)、可靠性仿真器用于模拟晶体管的热载流子退化的步骤S1～S4。
首先在步骤S1中，用预先提取出的施加应力前的晶体管参数，仿模拟初始的漏极电流。
接着在步骤S2中，基于用公式(6)及(8)表示的衬底电流模型公式、和用图7说明的方法决定的参数lc0以及lc1还有常数Ai，模拟衬底电流Isub。
接着在步骤S3中，基于公式(5)表示各晶体管的退化的Age，被通过对电路中的漏极电流Id以及衬底电流Isub的函数进行时间积分计算出来。此时，使用了用步骤S1模拟的漏极电流Id和用步骤S2模拟的衬底电流Isub。
接着在步骤S4中，基于用步骤S3算出的Age，使用公式(4)模拟晶体管的热载流子退化(具体地说是退化后的漏极电流Id’)。
但是，如果用现有的热载流子退化的仿真方法，如图8(a)以及(b)所示，通过现有的衬底电流模型得到的衬底电流Isub的计算结果、和实测值有误差，特别是漏极电压Vds低的情况下，误差变大。即所谓必须要对热载流子退化正确地仿真，是针对当漏极电压Vds是比应力时的电压还要低的、实际使用时的电压程度的情况来说，然而在现有的衬底电流模型中，这种漏极电压Vds较低的情况下误差过大。因此，如图9的流程图中所示，在对MOS晶体管的热载流子退化进行模拟的方法的步骤S3中的Age的计算误差变大，其结果，产生了在步骤S4中的、对晶体管的热载流子退化的仿真误差变大这样的问题。另外，伴随此问题，还产生了另一个问题，即热载流子退化仿真技术的应用也受到限制。
鉴于上述问题，本发明的目的在于：新生成一个高精度的衬底电流模型，通过使用该模型，以更高精度实现应用范围广的热载流子退化仿真。
非专利文献1：R.H.Tu等，伯克利可靠性工具-BERT、IEEE Trans.Compt.-帮助手册，集成电路与系统，美国，1993年10月，vol.12、no.10、p.1524-1534
非专利文献2：Kuo等，IEEE Trans.电子器件，美国，1988年7月，vol.35、p.1004-1011
非专利文献3：Quader等，IEEE Trans.电子器件，美国，1993年12月，vol.40、p.2245-2254
非专利文献4：Sheu等，IEEE J.固态电路，美国，1987年8月，vol.SC-22、p.558-566
非专利文献5：Chan等，IEEE电子器件集，美国，1984年12月，vol.EDL-5、p.505-507
非专利文献6：Y.Taur等，现代VLSI器件基础，美国，剑桥大学学报，1998年，p.154-158
非专利文献7：BTA技术研究所，BTABERT用户手册2.31版、美国，BTA技术研究所，1996年9月12日，p.2-1～2-3
发明内容
为了达成上述目的，本专利发明人对以往的衬底电流模型精度较差的原因进行研究，结果得到下面的认识。
(A)以往的热载流子退化的仿真方法中，衬底电流模型公式(6)中特性长lc的各端子电压依赖性的公式(8)，是只与单一漏极电压Vds相关的一次式的近似式，因而缺乏物理上的基础。
(B)在模型公式(6)中，令Ai为常数也缺乏物理上的基础。
因此，本专利发明人基于以上的认识，创造了具有物理基础的新的衬底电流模型，通过应用该模型，解决了热载流子退化的仿真精度低这个问题。
具体地说，本发明中的半导体装置的可靠性仿真方法，是基于构成半导体装置的MOS晶体管的衬底电流Isub的预测值，进行半导体装置的可靠性仿真的方法，当采用由以下的公式表示的衬底电流模型公式计算衬底电流Isub时，
Isub＝(Ai/Bi)·(Vds-Vdsat)·Id·exp(-Bi·lc/(Vds-Vdst))
(其中，Id、Vds、Vdsat分别为MOS晶体管的漏极电流、漏极电压、饱和漏极电压，lc为特性长，Ai为模型参数，Bi为规定的常数)，将特性长lc作为MOS晶体管的栅漏间电压Vgd(＝Vgs-Vds：Vgs是MOS晶体管的栅电压)的一次式(lc0+lc1·Vgd)的函数lc＝lc[lc0+lc1·Vgd](其中，lc0、lc1分别是模型参数)。
另外，在本发明的半导体装置的可靠性仿真方法中，优选函数lc[lc0+lc1·Vgd]和(lc0+lc1·Vgd)1/4成比例。
另外，在本发明的半导体装置的可靠性仿真方法中，优选模型参数Ai是栅漏间电压Vgd的一次式(lc0+lc1·Vgd)的函数Ai＝Ai[lc0+lc1·Vgd]。此种情况下，函数Ai[lc0+lc1·Vgd]和(lc0+lc1·Vgd)A i1成比例(其中，Ai1是模型参数)。
通过此发明，对于衬底电流模型的公式(6)中的lc以及Ai，因为赋予其具有物理基础的各端子电压依赖性的模型公式，所以对于衬底电流的计算结果的实测值，误差变小。其结果，能以高精度仿真MOS晶体管的热载流子退化。另外，能广范围地应用热载流子退化的仿真技术。
附图说明
图1是说明本发明的衬底电流模型中物理基础的图。
图2是说明本发明的衬底电流模型中物理基础的图。
图3是说明从实验数值中提取出，本发明中的一种实施方式的半导体装置的可靠性仿真方法中的、衬底电流模型的参数的方法的图。
图4(a)是说明求取，本发明中的一种实施方式的半导体装置的可靠性仿真方法中的、参数lc0以及lc1的方法的图；(b)是说明求取，本发明中的一种实施方式中的半导体装置的可靠性仿真方法中的、参数Ai0以及Ai1的方法的图。
图5(a)以及(b)是表示通过本发明的一种实施方式的半导体装置的可靠性仿真方法得到的衬底电流的计算值、与衬底电流的实测值的一致程度的图。
图6是表示本发明中的一种实施方式的半导体装置可靠性仿真方法的顺序的流程图。
图7是说明从实验数值中提取出以往的衬底电流模型的参数的方法的图。
图8(a)以及(b)是表示通过以往的衬底电流模型得到的衬底电流的计算值、与衬底电流的实测值的一致程度的图。
图9是表示利用以往的衬底电流模型模拟电路的热载流子退化的方法的顺序的流程图。
图中：1～硅衬底，2～栅极，3～栅氧化膜，4～漏区，5～沟道，6～载流子速度饱和的点，7～载流子流经路径，8～载流子耗尽区，11～有关于各栅漏极电压中多个测定点的数据，12～对数据11拟合后的直线，13～绘出的数据，14～对数据13拟合后的直线，15～绘出的数据，16～对数据15拟合后的直线，17～衬底电流的实测值，18～衬底电流的计算结果，19～衬底电流的实测值，20～衬底电流的计算结果，Xd～载流子耗尽区8的深度，Xj～漏结合深度，nc～载流子流经路径7中的载流子密度。
具体实施方式
在对关于本发明的一种实施方式的半导体装置的可靠性仿真方法进行说明之前，利用附图对本发明的衬底电流模型的物理基础进行说明，然后再对本发明的衬底电流模型公式进行说明。
图1是本发明的衬底电流模型中的物理基础的说明图。具体地说，图1表示在饱和区域工作的N沟道型MOS晶体管的漏端载流子的分布。还有，此载流子在N沟道型MOS晶体管中虽然是电子，但在P沟道型MOS晶体管中就变为空穴。即以下的说明，若变换载流子等的类型和极性的话，在P沟道型的MOS晶体管中也同样成立。
如图1所示，在硅衬底1上介由栅氧化膜3形成栅极2。在硅衬底1中栅极2的一侧设置了漏区4。在栅极2上施加有栅电压Vgs，在漏区4中施加有漏极电压Vds(＞饱和漏极电压Vdsat)。
对于在饱和区工作的MOS晶体管的沟道5中的载流子，该载流子在到达速度饱和点6之前，纵向(垂直)电场的影响是主要的；另一方面，由于沟道5内的横向(水平)电场强度弱，所以沟道5中的载流子通过栅氧化膜3的纵向电场流向硅衬底1的表面。但是，随着该载流子接近漏区4，横向电场强度增加，由此引起载流子移动速度的饱和。从载流子速度达到饱和的点6开始到漏区4为止的速度饱和区域中，载流子以一定的饱和速度Vsat向着漏区4流动。在此速度饱和区域中，随着接近漏区4，向下的纵向电场减少，另一方面，横向电场增加。因此，在速度饱和区域内的电场强度具有2维的分布，其结果从载流子速度饱和点6开始至漏区4为止之间的载流子流经路径7，形成为：离开硅衬底的表面，扩大至与漏结合深度Xj同样程度的深度为止。另外，在速度饱和区域内如果进一步接近漏区4，纵向电场的朝向翻转变为朝上，由此形成载流子的耗尽区8。
然而，在涉及衬底电流模型公式(6)中出现的特性长lc的、以往的模型公式(7)中，出现漏结合深度Xj的理由是，假设了忽略漏端的纵向电场而得到的深度、与漏结合深度Xj相等。但是，如果基于前述的速度饱和区域中的载流子分布来观察的话，忽略漏端的纵向电场而得到的深度不是漏结合深度Xj，而是载流子的耗尽区8的深度Xd。之所以如此，是因为在载流子流经路径7中，横向电场是主要的，而纵向电场是能够忽略的。因此，在本发明的衬底电流模型中，将特性长lc如下式(9)那样模型化。
lc＝(εSi·Tox·Xd/εox)1/2···(9)
另外，在关于本发明的新的衬底电流模型中，如以下所述，将对公式(6)中的lc及Ai中的栅电压Vgs及漏极电压Vds的依赖性模型化。此处，假设在漏端载流子流经路径7中的载流子密度是一定的，设此载流子的密度为nc(/cm3)。另外，在载流子的耗尽区8中载流子密度近似为0，再假设产生与等于载流子密度减少量-nc的电荷密度相当的向上的纵向电场。此向上的纵向电场是由漏区4的正电荷产生的电场。基于这些假设，漏端的纵向电场由以下的公式(10)表示。
Ex(0)＝-q·nc·Xd/εSi···(10)
在公式(10)中，q是电常量，nc是载流子流经路径7中的载流子密度，Xd是载流子耗尽区8的深度，εSi是硅的介电常数。如前面所述，在载流子流经路径7中，由于横向电场是主要的、纵向电场可以忽略，所以载流子流经路径7中的电位φ在深度方向(X方向)上是等电位的。此电位和在载流子耗尽区8中深度Xd的电位相等。如果此电位为φ(Xd)，通过公式(10)，漏端的表面电位φ(0)能由下面的公式(11)表示。
φ(0)＝φ(Xd)-q·nc·Xd 2/2εSi···(11)
图2表示漏端的纵向电位分布。如图2所示，载流子流经路径7(X＞Xd)中的电位φ在纵向(深度方向)变为一定，其值与载流子耗尽区8中的深度Xd处的电位φ(Xd)相等。另一方面，在载流子耗尽区8(X≤Xd)中随着接近表面电位φ减少，在漏端表面上的表面电位φ(0)成为由公式(11)表示的值。此处，漏端的表面电位φ(0)、与载流子耗尽区8中的深度Xd处的电位φ(Xd)的差φ(0)-φ(Xd)，能以和栅漏间电压Vgd(＝Vgs-Vds)相关的一次式近似。即下式(12)成立。
φ(0)＝φ(Xd)-(p0+p1·Vgd)···(12)
在公式(12)中，p0及p1为常数。
此处，如果通过公式(9)、(11)以及(12)，将Xd、φ(0)以及φ(Xd)消去的话，则下式(13)成立。
lc＝[2εSi 3/(εox 2·q·nc)]1/4·(p0+p1·Vgd)1/4·(Tox)1/2＝(lc0+lc1·Vgd)1/4·(Tox)1/2···(13)
此处，引入了由下式(14-1)以及(14-2)表示的新的参数lc0以及lc1。
lc0＝[2εSi 3/(εox 2·q·nc)]·p0···(14-1)
lc1＝[2εSi 3/(εox 2·q·nc)]·p1···(14-2)
再有，这些参数lc0以及lc1虽然和以往的衬底电路模型中公式(8)中的lc0以及lc1采用了同一个记号表示，但是和公式(8)中的lc0以及lc1是不同的参数。
如以上，在本发明的衬底电流模型中，通过包含公式(14-1)以及公式(14-2)中所示的参数lc0以及lc1的公式(13)，将公式(6)中的lc模型化。
另一方面，在本发明的衬底电流模型中，公式(6)中的Ai如下这样模型化。根据本专利发明人的研究，Ai并非是在现有技术中的那种常数，而是硅衬底表面上载流子密度的函数。由于此硅衬底表面上的载流子密度是表面电位φ(0)的函数，因此可将Ai作为栅漏间电压Vgd的函数，例如以下式(15)表示。
Ai＝Ai0·(lc0+lc1·Vgd)Ai1···(15)
在公式(15)中，Ai0以及Ai1是参数。
在利用本发明中的新的衬底电流模型对MOS晶体管热载流子退化进行模拟的方法中，在衬底电流模型公式(6)中，使用关于lc及Ai的本发明的新的模型公式(13)及(15)，实施热载流子退化的仿真。
以下，对于采用本发明中的新的衬底电流模型，对MOS晶体管的热载流子退化进行模拟的方法，即对本发明的一种实施方式中的半导体装置的可靠性仿真方法，参照附图进行说明。
首先，对从实验数值中提取出本发明中的新的衬底电流模型中的参数(模型参数)lc0、lc1、Ai0以及Ai1的方法进行详细说明。
图3是从实验数值中提取出本发明中的新的衬底电流模型的模型参数的方法的说明图。具体地说，图3表示的是，用于求出表示以往的衬底电流模型的实验公式(6)中的Ai及lc的本发明的模型公式(13)及(15)中、所包含的模型参数lc0、lc1、Ai0以及Ai1的图形。在图3中，纵坐标表示将衬底电流Isub对漏极电流Id的比Isub/Id，用漏极电压Vds和饱和漏极电压Vdsat的差Vds-Vdsat去除之后的值Isud/(Id·(Vds-Vdsat))的对数范围；横坐标表示漏极电压Vds和饱和漏极电压Vdsat的差Vds-Vdsat的倒数1/(Vds-Vdsat)。另外，11是与基于MOS晶体管的各栅漏间电压Vgd(＝Vgs-Vds)中的Isub测定以及Id测定的多个测定点相关的数据；12是对与各栅漏极电压Vgd中的各测定点相关的数据进行拟合之后的直线。MOS晶体管的漏极电流Id和衬底电流Isub，是通过在多个漏极电压Vds、例如在4个漏极电压Vds(＝2.3V、2.7V、3.1V、3.5V)的条件下，使栅电压Vgs变化而测定的。此时，衬底电压Vbs＝0。由此漏极电流Id以及衬底电流Isub的测定结果，将饱和漏极电压Vdsat作为栅电压Vgs的函数求出。求出此饱和漏极电压Vdsat方法的一例在非专利文献5中有记述。然后，利用此饱和漏极电压Vdsat，对各个测定点求出Isud/(Id·(Vds-Vdsat))以及1/(Vds-Vdsat)，并令纵坐标为Isub/(Id·(Vds-Vdsat))的对数范围、横坐标为1/(Vds-Vdsat)，将其结果绘成各个栅漏极电压Vgd。在图3中，为了简化说明，对Vgd＝-2.5V、-2.0V、-1.5V、-1.0V、-0.5V、0.0V以及0.5V这7个栅漏极电压Vgd进行了绘图，但实际上要对比这些栅漏极电压Vgd更宽范围的Vgd进行绘图。
如果进行了以上这样的坐标轴的设定，也就是如果对纵坐标使用了自然对数，通过公式(6)，得到对各测定点的数据进行拟合后的直线的截距(y截距)为ln(Ai/Bi)(其中，ln表示自然对数)，该直线的斜率为-Bi·lc。从而，根据这些ln(Ai/Bi)以及-Bi·lc各自的值，能求出对于各个栅漏极电压Vgd的lc及Ai。另外，对于各栅漏极电压Vgd中的测定点的数据，可通过例如最小二乘法，求出公式(13)的参数lc0以及lc1还有公式(15)的参数Ai0以及Ai1。
图4(a)表示根据各栅漏极电压Vgd中的测定点的数据、通过最小二乘法，求出公式(13)的参数lc0以及lc1的方法；图4(b)表示根据各栅漏极电压Vgd中的测定点的数据、通过最小二乘法，求出公式(15)的参数Ai0以及Ai1的方法。
在图4(a)中，将刚才求出的对应各Vgd的lc的4次方lc 4作为纵坐标，将栅漏极电压Vgd作为横坐标作图。另外，在图4(a)中，13是描绘的数据，14是对此数据通过最小二乘法拟合的直线。通过公式(13)，在“lc 4”对“Vgd”的图中，直线14的截距(y轴截距)变为lc0·Tox 2，该直线的斜率为lc1·Tox 2。从而，能从此lc0·Tox 2及lc1·Tox 2各自的值中求出lc0及lc1。具体地说，在本实施方式中，使用栅氧化膜厚度Tox＝5.0nm的MOS晶体管时，分别作为参数lc0及lc1的值，得到lc0＝1.13×10-8cm2及lc1＝-1.07×10-8cm2/V。
另外在图4(b)中，将刚才求出的对应各Vgd的Ai的对数范围作为纵坐标、将使用了刚才求出的参数lc0及lc1的(lc0+lc1·Vgd)的对数范围作为横坐标作图。另外，在图4(b)中，15是描绘的数据，16是对该数据通过最小二乘法拟合后的直线。通过公式(15)，在“Ai的对数范围”对“(lc0+lc1·Vgd)的对数范围”的图中，即对纵坐标及横坐标的都使用自然对数的图中，直线16的截距为ln(Ai0)(其中，ln表示自然对数)，该直线的斜率为Ai1。从而，根据这些值，能求出参数Ai0和Ai1。具体地说，在本实施方式中，使用栅氧化膜厚度Tox＝5.0nm的MOS晶体管时，分别作为参数Ai0及Ai1的值，得到Ai0＝4.60×1018/cm及Ai1＝1.583。
图5(a)及(b)，是表示利用以上这样求出的参数的衬底电流Isub的计算值与衬底电流的实测值之间的一致程度的图。具体地说，图5(a)及(b)表示将漏极电压Vds作为参数，将采用以往的衬底电流模型的实验公式(6)以及本发明中的新的衬底电流模型公式(13)及(15)得到的衬底电流Isub的计算值、与衬底电流Isub的实测值相比较的样子。在图5(a)中，纵坐标表示衬底电流Isub的对数范围，横坐标表示栅电压Vgs，17是衬底电流Isub的实测值，18是用在图3及图4中求出的参数、与公式(6)、(13)以及(15)得到的衬底电流Isub的计算结果。同样地，在图5(b)中，纵坐标表示衬底电流Isub，横坐标表示栅电压Vgs，19是衬底电流Isub的实测值，20是用在图3及图4中求出的参数、和公式(6)、(13)以及(15)得到的衬底电流Isub的计算结果。
如图5(a)及(b)所示，根据本发明中的新的衬底电流模型得到的衬底电流Isub的计算结果中的、与实测值相对的误差较小，与利用以往的衬底电流模型的情况相比，特别是当漏极电压Vds低的情况下的误差变小。
还有，作为求取公式(13)以及(15)中的参数lc0、lc1、Ai0以及Ai1的方法，代替前述的这种作图的方法，还能利用：进行与该图等价的数值计算的方法；过使用用非线性最小二乘法的数值反复计算，将参数最优化的方法；或者将这些方法组合后的方法等。另外，通过将用于求出的参数lc0、lc1、Ai0以及Ai1的各种方法的一部分或者全部作为程序，编写到参数提取软件中，能使计算参数lc0、lc1、Ai0以及Ai1的一部分或者全部自动化。
图6是表示利用本发明中的新的衬底电流模型，对电路的热载流子退化进行模拟的方法，即表示本发明的一种实施方式的半导体的可靠性仿真方法的顺序的流程图。图6的流程图所示的方法，包含按照公式(4)～(6)、(13)以及(15)，使用例如被编程了的计算机实现的可靠性仿真器，模拟晶体管的热载流子退化的步骤S11～S14。
首先在步骤S11中，通过预先提取的施加应力前的晶体管参数，模拟初始的漏极电流Id。
接着在步骤S12中，基于由公式(6)、(13)以及(15)表示的衬底电流模型公式，和利用以图3以及图4说明的方法决定的参数lc0、lc1、Ai0以及Ai1，模拟衬底电流Isub。
接着在步骤S13中，基于公式(5)，对表示各个晶体管的退化的Age，通过将电路中的漏极电流Id以及衬底电流Isub的函数时间积分进行计算。此时，使用在步骤S11中模拟的漏极电流Id、和在步骤S12中模拟的衬底电流Isub。
接着在步骤S14中，基于在步骤S13中算出的Age，使用公式(4)模拟晶体管的热载流子退化(具体地说是退化后的漏极电流Id’)。
如以上说明的那样，通过本实施方式，表示衬底电流模型公式(6)中的lc以及Ai的本发明中的新的衬底电流模型公式(依赖于各端子电压的公式)(13)以及(15)是栅漏间电压Vgd的函数，具有和以往的依赖于lc的漏极电压的公式(8)等不同的物理基础。因此，如图5(a)以及(b)所示，衬底电流Isud的计算结果相对于实测值高精度地一致，特别是当漏极电压Vds低的情况下，实现了和以往的衬底电流模型相比更高的精度。
具体地说，所谓需要正确地模拟热载流子退化，是针对当漏极电压Vds为比应力时的电压低的、实际使用时的电压程度的情况，在本发明中的新的衬底电流模型中，当漏极电压Vds低时精度很高。因此，如图6的流程图所示的、对MOS晶体管的热载流子退化进行模拟的方法的步骤S13中的Age的计算精度变高，其结果，在步骤S14中的、晶体管的热载流子退化的仿真精度，与现有技术相比大幅度提高。因此，获得了将热载流子退化的仿真技术的应用范围扩大的效果。
还有，在本实施方式中，如模型公式(13)所示，虽然采用了与(lc0+lc1·Vgd)1/4成比例的函数表示特性长lc，但也可代之采用Vgd的一次式(lc0+lc1·Vgd)的其他函数lc[lc0+lc1·Vgd]来表示。
另外，在本实施方式中，如模型公式(15)所示，虽然采用了与(lc0+lc1·Vgd)Ai1成比例的函数表示参数Ai，但也可代之采用Vgd的一次式(lc0+lc1·Vgd)的其他函数Ai[lc0+lc1·Vgd]来表示。
如以上所说明的那样，当本发明的半导体装置的可靠性仿真方法，应用到半导体集成电路的热载流子退化现象的仿真方法等中时，能获得减小MOS晶体管的热载流子退化仿真中的误差、的这种效果，因此十分有用。

Claims (4)

1、一种半导体装置的可靠性仿真方法，基于构成半导体装置的MOS晶体管的衬底电流Isub的预测值，进行上述的半导体装置的可靠性仿真，其特征在于：
设Id、Vds、Vdsat分别是上述MOS晶体管的漏极电流、漏极电压、饱和漏极电压，lc是特性长，Ai是模型参数，Bi是规定的常数，当采用以
Isub＝(Ai/Bi)·(Vds-Vdsat)·Id·exp(-Bi·lc/(Vds-Vdsat))
表示的衬底电流模型公式计算上述的衬底电流Isub时，
令所述特性长lc为所述MOS晶体管的栅漏间电压Vgd的一次式的函数lc＝lc[lc0+lc1·Vgd]，其中：Vgd＝Vgs-Vds，Vgs是MOS晶体管的栅电压；所述Vgd的一次式为(lc0+lc1·Vgd)，其中lc0、lc1分别是模型参数。
2、根据权利要求1所述的半导体装置的可靠性仿真方法，其特征在于：
上述函数lc[lc0+lc1·Vgd]与(lc0+lc1·Vgd)1/4成比例。
3、根据权利要求1所述的半导体装置的可靠性仿真方法，其特征在于：
令上述模型参数Ai，为上述栅漏间电压Vgd的一次式(lc0+lc1·Vgd)的函数Ai＝Ai[lc0+lc1·Vgd]。
4、根据权利要求3所述的半导体装置的可靠性仿真方法，其特征在于：
上述函数Ai[lc0+lc1·Vgd]与(lc0+lc1·Vgd)A i1成比例，其中Ai1是模型参数。
CNA2005100039924A 2004-03-09 2005-01-14 半导体装置的可靠性仿真方法 Pending CN1667810A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004065624 2004-03-09
JP2004065624A JP2005259778A (ja) 2004-03-09 2004-03-09 半導体装置の信頼性シミュレーション方法

Publications (1)

Publication Number Publication Date
CN1667810A true CN1667810A (zh) 2005-09-14

Family

ID=34918261

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100039924A Pending CN1667810A (zh) 2004-03-09 2005-01-14 半导体装置的可靠性仿真方法

Country Status (3)

Country Link
US (1) US20050203719A1 (zh)
JP (1) JP2005259778A (zh)
CN (1) CN1667810A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114314B (zh) * 2006-07-25 2011-05-25 株式会社液晶先端技术开发中心 仿真设备和仿真方法以及半导体器件制造方法
CN102171834A (zh) * 2008-10-06 2011-08-31 广岛大学 模拟方法及模拟装置
CN102393501A (zh) * 2011-10-14 2012-03-28 哈尔滨工业大学 一种mosfet可靠性测试分析系统及方法
CN102890229A (zh) * 2012-10-12 2013-01-23 南京邮电大学 一种基于导纳谱原理研究有机半导体性能的方法
CN113567842A (zh) * 2021-09-26 2021-10-29 成都嘉纳海威科技有限责任公司 一种基于梯度自校验的芯片筛选方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929726B1 (ko) * 2007-12-26 2009-12-03 주식회사 동부하이텍 고전압 소자에서의 기판 전류 예측 방법
JP5262952B2 (ja) * 2009-04-22 2013-08-14 日本電気株式会社 シミュレーションシステムおよびシミュレーション方法
JP2011198948A (ja) * 2010-03-18 2011-10-06 Toshiba Corp 回路シミュレータおよび半導体装置の設計方法
US20140095139A1 (en) * 2012-10-03 2014-04-03 Lsi Corporation Hot-carrier injection reliability checks based on back bias effect on threshold voltage
CN115618785B (zh) * 2022-12-16 2023-03-21 电子科技大学 一种基于调和平均函数的氮化镓晶体管物理基大信号模型

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6314390B1 (en) * 1998-11-30 2001-11-06 International Business Machines Corporation Method of determining model parameters for a MOSFET compact model using a stochastic search algorithm
US20050086033A1 (en) * 2002-08-30 2005-04-21 Cadence Design Systems, Inc. Extracting semiconductor device model parameters

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114314B (zh) * 2006-07-25 2011-05-25 株式会社液晶先端技术开发中心 仿真设备和仿真方法以及半导体器件制造方法
CN102176216B (zh) * 2006-07-25 2012-11-21 株式会社液晶先端技术开发中心 作为半导体器件的面板的制造方法
CN102171834A (zh) * 2008-10-06 2011-08-31 广岛大学 模拟方法及模拟装置
CN102171834B (zh) * 2008-10-06 2013-11-13 广岛大学 模拟方法及模拟装置
CN102393501A (zh) * 2011-10-14 2012-03-28 哈尔滨工业大学 一种mosfet可靠性测试分析系统及方法
CN102393501B (zh) * 2011-10-14 2013-11-13 哈尔滨工业大学 一种mosfet可靠性测试分析系统的mosfet静态参数测试方法
CN102890229A (zh) * 2012-10-12 2013-01-23 南京邮电大学 一种基于导纳谱原理研究有机半导体性能的方法
CN113567842A (zh) * 2021-09-26 2021-10-29 成都嘉纳海威科技有限责任公司 一种基于梯度自校验的芯片筛选方法

Also Published As

Publication number Publication date
US20050203719A1 (en) 2005-09-15
JP2005259778A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
CN1667810A (zh) 半导体装置的可靠性仿真方法
JP4214775B2 (ja) 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ
US5825673A (en) Device, method, and software products for extracting circuit-simulation parameters
US8954908B1 (en) Fast monte carlo statistical analysis using threshold voltage modeling
US8151240B2 (en) Effective gate length circuit modeling based on concurrent length and mobility analysis
CN106991201B (zh) 一种soi mosfet总剂量模型参数确定方法
JP2004200461A5 (zh)
US20220114317A1 (en) Systems, methods, and computer program products for transistor compact modeling using artificial neural networks
CN1959684A (zh) 混合信号电路模拟器
Larcher et al. A new compact DC model of floating gate memory cells without capacitive coupling coefficients
JP5504506B2 (ja) シミュレーション方法及びシミュレーション装置
US8849643B2 (en) Table-lookup-based models for yield analysis acceleration
Thakker et al. A novel table-based approach for design of FinFET circuits
US8798981B2 (en) Circuit simulation using step response analysis in the frequency domain
Power et al. An enhanced SPICE MOSFET model suitable for analog applications
Singh et al. BSIM3v3 to EKV2. 6 Model Parameter Extraction and Optimisation using LM Algorithm on 0.18 μ Technology node
TW202213156A (zh) 建模方法
CN111553121A (zh) 一种层次化数字电路可靠性验证方法
CN100442298C (zh) 栅极根部缺陷与mosfet器件性能相关性的仿真方法
JP2013232135A (ja) レイアウト設計装置、レイアウト設計方法およびプログラム
US20200004922A1 (en) Estimation of Effective Channel Length for FinFets and Nano-Wires
US8332199B1 (en) Graphical user interface for viewing intermediate calculations from a device model
JP2005064164A (ja) Ｍｏｓｆｅｔの特性抽出方法
Hu Compact modeling for the changing transistor
CN102841960A (zh) 一种用于电路快速仿真的二极管内部结点消去方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication