CN102171834A - 模拟方法及模拟装置 - Google Patents
模拟方法及模拟装置 Download PDFInfo
- Publication number
- CN102171834A CN102171834A CN2009801393202A CN200980139320A CN102171834A CN 102171834 A CN102171834 A CN 102171834A CN 2009801393202 A CN2009801393202 A CN 2009801393202A CN 200980139320 A CN200980139320 A CN 200980139320A CN 102171834 A CN102171834 A CN 102171834A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- soi
- surface potential
- value
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
由运算装置基于存储在存储装置的数学式和器件参数进行运算,计算出硅层的表面电位(步骤4)。同样地,分别计算在硅层处于部分耗尽状态时以及处于完全耗尽状态时的埋入氧化膜之下的基体层的表面电位(步骤5、6),由运算装置基于计算出的硅层的表面电位、计算出的基体层的表面电位及存储在存储装置的数学式进行运算,通过反复计算求出基体层的表面电位(步骤7)。然后,由运算装置基于通过反复计算求出的基体层的表面电位、存储在存储装置的数学式进行运算,计算出硅层的背面的电位(步骤8)。
Description
技术领域
本发明涉及用于进行SOI-MOSFET的器件设计或电路模拟的模拟方法及模拟装置。
背景技术
近年来,随着便携式设备的增加,对高速且低功耗的装置的要求越来越高。为了应对这样的要求,作为实现CMOS(互补型金属氧化物半导体晶体管)LSI(大规模集成电路)的高速化和低功耗化的技术,使用了在SOI(silicon on insulator:硅绝缘体)基板上形成MOSFET(金属氧化物半导体场效应晶体管)的所谓SOI-MOSFET。
SOI-MOSFET是在bulk-MOSFET(通常的MOSFET)的沟道区之下形成被称为BOX(buried oxide)的埋入氧化膜,并在该埋入氧化膜之上的薄硅层中形成沟道。
图1(a)、图1(b)示出了上述bulk-MOSFET和SOI-MOSFET的剖面结构。在图1(a)、图1(b)中,附图标记11为半导体基板(在SOI-MOSFET 的情况也称为基体(bulk)),附图标记12为埋入氧化膜(BOX),附图标记13为硅层(SOI层),附图标记14为源区,附图标记15为漏区,附图标记16为沟道区,附图标记17为栅氧化膜(在SOI-MOSFET中为FOX:front oxide(前端氧化膜)),附图标记18为栅电极。
SOI-MOSFET通过在沟道区16之下设置埋入氧化膜12,使其与bulk-MOSFET相比寄生电容变小,所以能够减少开关延时,也能够减少向半导体基板11的漏电流。
该SOI-MOSFET根据上述硅层(SOI层)的厚度分为完全耗尽型、部分耗尽型、非完全耗尽型这三种。非完全耗尽型SOI-MOSFET在通常的电压条件下SOI层13中的耗尽层不会到达埋入氧化膜12,表现出接近于bulk-MOSFET的特性。部分耗尽型SOI-MOSFET在通常的电压条件下仅有SOI层13的漏极端的耗尽层到达埋入氧化膜12。完全耗尽型SOI-MOSFET在通常的电压条件下SOI层13整体都耗尽化,表现出与bulk-MOSFET最不相同的特性。
上述完全耗尽型SOI-MOSFET具备下述优点。
(1)形成沟道的硅层较薄,因此抑制了栅电极下的较深部分的漏电流。
(2)在SOI层处于耗尽状态时,栅极电容较小,所以亚阈值摆幅(sub-threshold swing)变小。
(3)阈值电压对基板电压的依赖性较小,因此饱和电流较大。
(4)在源区和漏区(扩散层)与基板之间设置有绝缘体,所以结电容较小。
这样,完全耗尽型SOI-MOSFET为高速且低功耗的器件,被认为能够在大范围内应用。并且,为了能够进行发挥该完全耗尽型SOI-MOSFET的优点的电路设计,开发有数个电路模拟模型。作为现有的主要模型,例如,已知有如非专利文献1所述的BSIM(Berkeley short-channel IGFET model-SOI)、如非专利文献2所述的UFSIM(University of Florida SOI)。这些模型具有如寄生双极效应和产生电流-复合电流那样的SOI-MOSFET所特有的重要的特长。此外,还考虑到了从部分耗尽状态向完全耗尽状态的平滑的迁移。
然而,这些模型是作为bulk-MOSFET模型的扩展而开发的,所以无法解决在电路模拟中不收敛的问题。认为该收敛的问题会导致对电荷守恒定律的损害。
然而,在HiSIM(Hiroshima-Univ.STARC IGFET Model)中采用了如下的方法:对MOSFET的弱翻转至强翻转的动作,通过单个方程(扩散-漂移方程)导出表面电位来计算表面电荷,求出电流(例如参照非专利文献3)。通过该方法得到的MOSFET的电压-电流特性能够通过比较简单的计算极好地再现实测值。但是,由于HiSIM也还是bulk-MOSFET模型,所以若用于SOI-MOSFET则会导致稳定性和精度的降低。
即,如图2的电位图所示,SOI-MOSFET在基体与BOX的边界面BB、BOX与SOI层的边界面BS、SOI层与FOX的边界面SF处分别产生电位φs0.bulk、φb0.SOI、φs0.SOI。另外,在图2中,Qbulk为每单位面积所对应的基体中的电荷,QSOI为单位面积所对应的SOI层中的电荷,φSOI为在SOI层的电位变化,Vgs为栅极-源极间电压,Vfb为平带(flat-band)电压。
上述电位φs0.bulk、φb0.SOI、φs0.SOI通过电容耦合会使得HiSIM的bulk-MOSFET模型所使用的源区端、漏区端的表面电位发生变动,从而成为使稳定性降低和精度降低的原因。因此,希望有将HiSIM扩展成能够涵盖SOI-MOSFET结构的模型从而能够稳定且高精度地进行模拟的模拟方法和模拟装置。
现有专利文献
非专利文献
非专利文献1:
Samuel K.H.Fung,Pin Su,and Chenming Hu,″Present Status and Future Direction of BSIM SOI Model for High-Performance/Low-Power/RF Application″in proc.Model.Simul.Microsysst,2002,pp.690-693.
非专利文献2:
S.Veeratoghavan and J.G.Fogsum.″A physical short-channel model for the thin-film SOI MOSFET applicable to the device and circuit CAD.″IEEE Trans.Electron Devices,Vol.35.no.11,pp.1866-1875,Nov.1988.
非专利文献3:
M.Miura-Mattausch,N.Sadachika,D.Navarro,G.Suzuki,Y.Takeda,M.Miyake,T.Warabino,Y.Mizukane,R.Inagaki,T.Ezaki,H.J.Mattausch,T.Ohguro,T.Iizuka,M.Taguchi,S.Kumashiro,and S.Miyamoto,″HiSIM2:Advanced MOSFET Model Valid for RF Circuit Simulation,″IEEE Trans.Electron Devices,vol.53,p.1994.2006.
发明内容
本发明提供能够稳定且高精度地对SOI-MOSFET的器件特性进行模拟的模拟方法及模拟装置。
本发明的一个方式提供一种模拟方法,对晶体管的器件特性进行模拟,该晶体管中,在埋入氧化膜之上的硅层中分隔地形成源区及漏区,在这些源区、漏区之间的沟道区之上隔着栅绝缘膜地形成栅电极,其特征在于,该模拟方法具备:从输入装置输入表示上述晶体管的特性的数据的一个表现形式即数学式,并将其存储在存储装置中的步骤;从上述输入装置输入上述晶体管的器件参数,并将其存储在上述存储装置中的步骤;由运算装置基于存储在上述存储装置中的数学式和器件参数进行运算,计算出上述硅层的表面电位的第一值的步骤;由上述运算装置基于存储在上述存储装置中的数学式和器件参数进行运算,分别计算出上述硅层处于部分耗尽状态时及上述硅层处于完全耗尽状态时的、上述埋入氧化膜之下的基体层的表面电位的第一值的步骤;由上述运算装置基于计算出的上述硅层的表面电位的第一值、计算出的上述基体层的表面电位的第一值以及存储在上述存储装置中的数学式进行运算,通过反复计算来求出上述基体层的表面电位的第二值的步骤;以及由上述运算装置基于通过上述反复计算求出的基体层的表面电位的第二值和存储在上述存储装置中的数学式进行运算,计算出上述硅层的背面电位的第一值的步骤。
此外,提供执行上述模拟方法的各步骤来模拟晶体管的器件特性的模拟装置。
附图说明
图1是表示bulk-MOSFET和SOI-MOSFET的剖面结构的示意图。
图2是用于对SOI-MOSFET的电位进行说明的图。
图3是表示本发明的第一实施方式的模拟装置的概略结构的框图。
图4是表示本发明的第一实施方式的模拟方法的流程图。
图5是表示本发明的第二实施方式的模拟方法的流程图。
图6是表示二维器件模拟器(2D-Device)模型的SOI层的表面电位、SOI层的背面电位及基体层的表面电位与栅极-源极间电压之间的关系的特性图。
图7是表示HiSIM-SOI(initial value:初始值)模型的SOI层的表面电位、SOI层的背面电位及基体层的表面电位与栅极-源极间电压之间的关系的特性图。
图8是表示HiSIM-SOI(Newton loop:牛顿循环)模型的SOI层的表面电位、SOI层的背面电位及基体层的表面电位与栅极-源极间电压之间的关系的特性图。
图9是表示在二维器件模拟器模型中,在使基体-源极间电压变化时SOI层的表面电位、SOI层的背面电位及基体层的表面电位与栅极-源极间电压之间的关系的特性图。
图10是表示在HiSIM-SOI模型中,在使基体-源极间电压变化时SOI层的SOI层的表面电位、SOI层的背面电位及基体层的表面电位与栅极-源极间电压之间的关系的特性图。
图11示出了第三实施方式,是用于求出器件特性的流程图。
图12示出了第四实施方式,是表示图5的变形例的流程图。
具体实施方式
在下文中,参照附图对本发明的实施方式进行说明。
首先,对本发明所使用的SOI-MOSFET模型的概要和得到该模型为止进行研究的过程进行说明,然后,对使用该SOI-MOSFET模型的本实施方式的模拟方法和模拟装置进行说明。
本发明的基本思路如下。
如上所述,在SOI-MOSFET中,在基体与BOX的边界面BB、BOX与SOI层的边界面BS、SOI层与FOX的边界面SF处分别存在有电位。这三个表面电位能够通过泊松方程式建立关联。为求出上述三个表面电位,需要有三个方程式。这些电位随着SOI-MOSFET的结构而改变。
SOI-MOSFET在结构上具有很高的自由度,为了对SOI-MOSFET的结构进行最优化,必须针对所有结构都能够稳定地解开该方程式。这是由于电位分布决定了器件特性。但是,通过反复计算来稳定地对泊松方程式求解并不容易。
因此,通过采用所谓的(i)导出初始解、(ii)使用雅可比矩阵求解(牛顿法)这两个方法,总能得到稳定的解。
在导出初始解时,独立地解出三个表面电位。SOI层的表面电位φs0.SOI和SOI层的背面电位φb0.SOI通过解析式而求出,关于基体层的表面电位φs0.bulk,利用反复计算来求出正确的值。该反复计算利用例如单变量的牛顿法。
初始解导出的步骤如下述(a)~(d)所述。
(a)SOI层的表面电位φs0.SOI的初始解利用bulk-MOSFET模型的HiSIM2的初始解(解析式)。
(b)分为SOI层处于部分耗尽(PD:partially depleted)状态或处于完全耗尽(FD:fully depleted)状态,并针对各个状态的情况导出基体层的表面电位φs0.bulk的解析解。然后,将该解析解用作下述(c)的反复计算的初始解。
(c)利用上述(a)所求出的SOI层的表面电位φs0.SOI和上述(b)所求出的基体层的表面电位φs0.bulk的初始解,通过反复计算来求出基体层的表面电位φs0.bulk。
(d)利用上述(c)所求出的基体层的表面电位φs0.bulk,通过解析式求出SOI层的背面的电位φb0.SOI。
接下来,详细地说明具体的初始值的计算。
将SOI层的表面电位φs0.SOI的初始值设定成与HiSIM2的(基体-源极间电压Vbs=0V时的)沟道内源极端的表面电位φs0的初始值相同,对数式进行求导。
基体层的表面电位φs0.bulk通过求解牛顿法(单变量)来求出。在求解时,使用将SOI的下述两个泊松方程式相加而消去了SOI层的背面电位φb0.SOI之后的式(1)。
[数式1]
[数式2]
[数式3]
在此,分别用下述数式表示SOI层的电容CSOI和基体层的表面电位φs0.bulk。
[数式4]
[数式5]
另外,在上式中,Qs0.bulk为变为FD状态后在基体上感应的电荷,Qdep.SOI为SOI层的耗尽电荷,Vbi.SOI为SOI层与基体层之间的内置电位(built-in potential),Vbs为基体-源极间电压,CBOX为埋入氧化膜的电容,Qbulk为单位面积对应的基体中的电荷,εSi为硅的介电常数,tSOI为SOI层的厚度,q为元电荷量,β为热电压的倒数,Nsub.bulk为基体的杂质浓度。
接下来,作为用于在初始值的计算(单变量的牛顿法)中使用的解析的初始值,进行(I)FD状态、(II)PD状态的情况区分,在各个情况下再考虑基体处于(A)耗尽状态、(B)翻转状态这两种情况。由此,考虑四种状态。
在FD状态和PD状态的情况区分时,若SOI层的耗尽层宽度Wd.SOI比SOI层的厚度tSOI大则为FD状态,若SOI层的耗尽层宽度Wd.SOI比SOI层的厚度tSOI小则为PD状态。
在此,由下式表示耗尽层宽度Wd.SOI。
[数式6]
另外,Nsub.SOI为SOI层的杂质浓度。
基体表面的情况区分以下式为基准来进行。
[数式7]
φs0.bulk=φs0.bulk_iniA(φs0.bulk_iniA<2ΨB.bulk)
φs0.bulk=φs0.bulk_iniA和φs0.bulk_iniB的光滑值(smothing)(φs0.bulk_iniA>2ΨB.bulk)
在此,φs0.bulk_iniA为基体处于耗尽状态的表面电位的初始值,φs0.bulk_iniB为基体处于翻转状态的表面电位的初始值,ΨB.bulk为本征费米能级和费米能级之差。
<初始值计算(解析式)>
(I.A)在FD状态下基体处于耗尽状态的情况
将基体上感应的电荷Qs0.bulk近似为下式,对式(1)进行求解。
[数式8]
这样,则有下式。
[数式9]
其中,A1、A2如下式所示,
[数式10]
[数式11]
Qdep.SOI如下式所示。
[数式12]
Qdep.SOI=-qNsub.SOItSOI
(I.B)在FD状态下基体处于翻转状态的情况
使在基体中感应出的电荷Qs0.bulk与下式近似,从而对式(1)进行求解。
[数式13]
这样,则φs0.bulk_FD_iniB变为下式。
[数式14]
其中,A3、A4分别如下式所示。
[数式15]
[数式16]
在此,ni为本征载流子密度。
(II.A)在PD状态下基体处于耗尽状态的情况
在PD状态下,若SOI层的表面电位φs0.SOI增加,则耗尽层扩大,下述关系成立。
[数式17]
在变为Wd.SOI=tSOI时,认为有上面的关系成立的同时式(1)也成立。因此,式(1)变为式(2)。
[数式18]
与FD状态时同样地与下式进行近似,从而对式(2)进行求解。
[数式19]
这样,则变为下式。
[数式20]
其中,A5、A6分别如下式所示。
[数式21]
A6=-Vbs-Vbi.SOI
(II.B)在PD状态下基体处于翻转状态的情况
与下式进行近似而对数式(2)进行求解。
[数式22]
这样,则变为下式。
[数式23]
其中,A7、A8分别如下式所示。
[数式24]
A8=-Vbs-Vbi.SOI
<初始值计算(单变量的牛顿法)>
(2.1)FD状态的情况
根据数式(1),将f(φs0.bulk)表达为下式,通过牛顿法更新基体层的表面电位φs0. bulk。
[数式25]
这样,φs0.bulk n+1变为下式。
[数式26]
(2.2)PD状态的情况
根据数式(2),将f(φs0.bulk)表示为下式,通过牛顿法更新基体层的表面电位φs0.bulk。
[数式27]
这样,φs0.bulk n+1变为下式。
[数式28]
<SOI层的表面电位φs0.SOI的导出>
利用由上述牛顿法求出的基体层的表面电位φs0.bulk,通过下式能够将SOI层的表面电位φs0.SOI导出成下式那样。
[数式29]
<变为FD状态时的SOI层的表面电位φs0.SOI的校正>
若SOI层的耗尽层宽度Wd.SOI到达SOI层的厚度tSOI,则SOI层表面的翻转变快。变为FD之后在基体中感应出的电荷Qs0.bulk与若没有BOX本应该产生的耗尽电荷“-qNsub.SOI·(Wd.SOI-tSOI)”相比是能够忽略程度的大小,若在此将其忽略,则认为将会示出与耗尽层宽度被固定成SOI层的厚度tSOI的bulk-MOSFET相同的电位变化。
为了在bulk-MOSFET中将耗尽层宽度(=tSOI)保持为恒定,如下式那样向基板施加被称为A的偏压(bias)即可。
[数式30]
若对上式求解A,则变为下式。
[数式31]
设定为在基板上施加了该偏压A,重新求解SOI层的表面电位的初始解φs0.SOI_iniA,则变为下式。
[数式32]
其中,Vgp为从栅极-源极间电压中减去平带电压之后的值,CFOX为栅氧化膜的电容,通过下式表示cnst0。
[数式33]
如上述那样,能够导出三个初始解。
利用如上述那样求出的初始解和解析式,通过模拟装置进行模拟。
[第一实施方式]
接下来,通过图3及图4来说明利用了上述SOI-MOSFET模型的本发明的第一实施方式的模拟方法和模拟装置。图3是表示本发明的实施方式的模拟装置的概略结构的框图,图4是表示本发明的实施方式的模拟方法的流程图。
如图3所示,模拟装置具备由例如键盘、操作面板、声音输入装置或各种数据读取装置等构成的输入装置21、进行各种处理的处理装置22、半导体存储器或硬盘等存储装置23、以及监视器、打印机及记录装置等输出装置24。上述处理装置22包括CPU等控制装置22-1和ALU等运算装置22-2,由上述控制装置22-1控制输入装置21、运算装置22-2、存储装置23及输出装置24等的动作。
上述模拟装置也可以构成为专用,也能够例如对应于个人计算机的各装置来实现。
在上述存储装置23中作为程序记述并存储有表示晶体管的特性的数据的一个表现形式的数学式,即,上述HiSIM-SOI模型中的各种运算式、解析式、关系式等。例如存储有:记述了表面电位模型下的基于漂移-扩散近似的数式的程序;记述了计算上述SOI-MOSFET的源极端的电位的运算式的程序;记述了计算上述SOI-MOSFET的漏极端的电位的运算式的程序;记述了上述SOI-MOSFET的漏极-源极间电流的运算式的程序;记述了用于计算SOI层的表面电位的解析式的程序;记述了用于计算基体层的表面电位的解析式的程序;记述了用于计算SOI层的背面的电位的解析式的程序等。此外,在该存储装置23中存储有从上述输入装置21输入的器件参数和参数的初始值等(也可以预先存储),并且存储有运算装置22-2的运算结果。
在上述结构中,如图4的流程图所示,首先,从输入装置21输入栅氧化膜厚tFOX、SOI层的厚度tSOI、基体的杂质浓度Nsub.bulk、SOI层的杂质浓度Nsub.SOI等用于SOI-MOSFET的器件参数和模型参数(步骤1),设定栅极-源极间电压Vgs、漏极-源极间电压Vds、基体-源极间电压Vbs、平带电压Vfb等施加在SOI-MOSFET上的电压(步骤2)。
从上述输入装置21输入的SOI-MOSFET的模型参数、SOI-MOSFET的栅极-源极间电压Vgs、漏极-源极间电压Vds、基体-源极间电压Vbs及平带电压Vfb,通过处理装置22中的控制装置22-1的控制被取入并存储在存储装置23中(步骤3)。
在上述存储装置23中存储的SOI-MOSFET的模型参数、记述了用于计算SOI层的表面电位φs0.SOI的解析式的程序、记述了用于计算基体层的表面电位φs0.bulk的解析式的程序、记述了用于计算SOI层的背面的电位φb0.SOI解析式的程序,通过上述控制装置22-1的控制被传送至运算装置22-2,根据上述[数式1]至[数式33]的函数式进行初始解的导出。
即,利用HiSIM2的解析式来导出SOI层的表面电位φs0.SOI的初始解(步骤4),导出在SOI层处于PD状态时的基体层的表面电位φs0.bulk的解析解(步骤5),导出在SOI层处于FD状态时的基体层的表面电位φs0.bulk的解析解(步骤6)。将这些初始解和解析解传送至存储装置23进行存储。
将在上述步骤4求出的SOI层的表面电位φs0.SOI和在上述步骤5、步骤6求出的基体层的表面电位φs0.bulk的解析解作为初始值来使用,通过反复计算求出基体层的表面电位φs0.bulk(步骤7)。
然后,按照存储在上述存储装置23中的记述了用于计算SOI层的背面的电位φb0.SOI的解析式的程序,利用在上述步骤7求出的基体层的表面电位φs0.bulk,通过解析式求出SOI层的背面的电位φb0.SOI(步骤8)。
这样,能够将HiSIM扩展成能够涵盖SOI-MOSFET构造的模型。由此,能够稳定且高精度地模拟SOI-MOSFET的器件特性。
[第二实施方式]
通过在上述第一实施方式中说明的基于HiSIM-SOI的模拟方法,能够求出SOI-MOSFET构造中的、作为初始解的SOI层的表面电位φs0.SOI(在下文中称为φ1)、SOI层的背面的电位φb0.SOI(在下文中称为φ2)、基体层的表面电位φs0.bulk(在下文中称为φ3)。
在下文中说明的第二实施方式是用于通过将如上述那样求出的电位φ1、φ2、φ3的值用作初始值来更高精度且高速地模拟多变量的方法。
在下文中,参照图5对第二实施方式的模拟方法进行说明。另外,该模拟与第一实施方式同样地由通用的计算机系统执行。
首先,与图4所示模拟同样地,从输入装置21输入栅氧化膜厚tFOX、SOI层的厚度tSOI、基体的杂质浓度Nsub.bulk、SOI层的杂质浓度Nsub.SOI等用于SOI-MOSFET的器件参数、模型参数及作为初始解的电位φ1、φ2、φ3,并将其存储在存储装置23中(步骤11、12)。
接下来,从计算机系统的规定的输入装置21输入计算所需的数学式即程序,并将其存储在存储装置23中。将这些程序存储在存储程序执行式计算机系统中的作为规定存储装置的外部存储装置(例如硬盘)等中。在该程序执行模拟时,从执行用存储装置(RAM等)载入该程序,并通过运算装置(CPU等)依次或并列地执行(步骤13)。
接下来,对该数学式进行说明。
假设SOI层的表面电位φ1、SOI层的背面的电位φ2、及基体层的表面电位φ3分别有例如下式(A)、(B)、(C)所示例的解析式的关系成立。
另外,显然式(A)、(B)、(C)并不限定于此,也可以通过其它表现或其它解析式进行表示。
[数式34]
[数式35]
[数式36]
在此,Vgp为从栅极-源极间的电压中减去平带电压之后的值,Qs0.bulk为基体的电荷量,Qn为SOI表面的翻转电荷量,Qdep.SOI为SOI层的耗尽电荷量,CBOX为BOX的电容,CFOX为栅氧化膜的电容。此外,CSOI为εsi/tSOI,εsi为硅的介电常数,tSOI为SOI层的厚度。
以使上述解析式(A)、(B)、(C)的f1、f2、f3同时为0的方式,来决定SOI层的表面电位φ1、SOI层的背面的电位φ2、基体层的表面电位φ3即可。即,归结到获得三个变量的连立方程式的解。然后,在通过计算机得到这些解的过程中,需要进行基于牛顿法的三个变量的反复计算。
接下来,执行步骤14。三个变量的反复计算就是,利用雅可比矩阵J(式(D)),通过式(E)反复计算各表面电位的校正差分量δφ=(δφ1,δφ2,δφ3)T(T表示转置)。
[数式37]
[数式38]
即,在该步骤14中,将式(E)作为三个变量的反复计算的程序从计算机系统的规定输入装置输入并存储在其存储装置中。
接下来,将SOI层的表面电位φ1、SOI层的背面的电位φ2、基体层的表面电位φ3的初始值,从计算机系统的规定输入装置输入并存储在其存储装置中。将这些电位存储在存储程序执行式计算机系统中的作为规定存储装置的外部存储装置等中,在执行时将其载入RAM等执行用存储装置中。
另外,对步骤11和步骤12的处理顺序没有限定。也能够在步骤12之后执行步骤11。
(步骤15、16)
通过步骤11至步骤14,已经将反复计算的程序和执行该程序时的初始值存储在外部存储装置等中,所以只要将它们在任意的定时载入RAM等中并通过CPU等依次或并列地执行即可。在此,执行的结束条件是在计算过程中校正差分量δφ达到了规定阈值的情况。在校正差分量δφ未达到阈值的情况下,控制被移至步骤13,重复上述动作。
通过上述动作,能够基于作为初始值取得的SOI层的表面电位φ1、SOI层的背面的电位φ2、基体层的表面电位φ3,得到反复计算后的解即精度更高的SOI层的表面电位φ1、SOI层的背面的电位φ2、基体层的表面电位φ3。
通过上述处理得到的电位φ1、φ2、φ3的值不会是反复计算中的极值。其原因在于,这些初始值已经具有一定程度的精度。
(步骤17)
在上述步骤14中,在校正差分量δφ达到了阈值的情况下,基于电位φ1、φ2、φ3(反复计算后的解),求出SOI-MOSFET的器件特性、例如电流、电容等。所谓器件特性是指MOSFET的栅极-源极和漏极端子间的电流及电容,以及这些端子与基体间的电流及电容。
此外,通过导入雅可比矩阵J(式(D)),能够由计算机同时且高速地执行多变量(虽然在此示例了三个变量,但并不限定于此)的反复计算。其结果,能够兼得计算机模拟的高精度和高速性。
因此,根据第二实施方式,将由上述第一实施方式求出的电位值作为初始值利用,能够进一步高精度且高速地模拟多变量。
图6是表示二维器件模拟器(2D-Device)模型中的SOI层的表面电位、SOI层的背面电位及基体层的表面电位与栅极-源极间电压之间的关系的特性图。在此示出了利用二维器件模拟器MEDICI进行模拟的结果。
图7是表示HiSIM-SOI(initial value:初始值)模型中的SOI层的表面电位、SOI层的背面电位及基体层的表面电位与栅极-源极间电压之间的关系的特性图。此外,图8是表示HiSIM-SOI(Newton loop:牛顿循环)模型中的SOI层的表面电位、SOI层的背面电位及基体层的表面电位与栅极-源极间电压之间的关系的特性图。图6至图8示出了基体-源极间电压Vbs为-2V时的模拟结果。
图9是表示在二维器件模拟器(2D-Device)模型中,在使基体-源极间电压变化时的SOI层的SOI层的表面电位与栅极-源极间电压之间的关系的特性图。图10是表示在HiSIM-SOI模型中,在使基体-源极间电压变化时的SOI层的SOI层的表面电位与栅极-源极间电压之间的关系的特性图。在图9及图10中,将基体-源极间电压Vbs设定为0.0V、-0.5V、-1.0V、-2.0V。
即,HiSIM-SOI相对于2D模型的优势或者效果如下所述。在2D器件模拟器中,由网格划分器件构造,对各节点连立泊松方程式和电流连续式,并数值性地对其进行求解。结果,计算量必然增多,而计算机所能处理的节点数也是有限度的。因此,2D器件模拟器不能对大规模电路进行模拟,实际上几个晶体管程度的电路模拟就是极限了。此外,要对大量的连立方程式数值性地进行求解,所以存在计算时间变长的问题。
另一方面,HiSIM-SOI不是以网格划分器件的,而是通过解析式求出器件特性,所以与2D器件模拟器相比计算量非常少。因此,能够在实施方面来讲优选的处理时间内对大规模电路执行模拟。HiSIM-SOI还具有每一个器件的计算时间都显著快于2D器件模拟器的特征。
因此,根据上述结构的模拟装置及模拟方法,能够稳定且高精度地模拟SOI-MOSFET的器件特性。此外,由于利用MOSFET的结构参数来开发模型,因此能够容易地应对结构的差别。
由此,通过将该MOSFET模型、模拟结果反映在器件设计中来调整MOSFET的各种器件参数、设定电压,能够设计及制造SOI-MOSFET。
(第三实施方式)
本发明除了器件参数之外,还将电路图及电路的驱动条件通过输入装置21输入并存储在存储装置23中,从而能够利用存储在该存储装置23中的数据来求出电路特性。
图11用于表示第三实施方式,示出了求出电路特性的方法。
如图11所示,首先,从输入装置21输入器件参数、电路图及电路的驱动条件,并将其存储在存储装置23中(步骤21)。该步骤是通过存储在存储装置23中的电路模拟用程序(电路模拟器)来进行。
接下来,从电路模拟用程序向模拟SOI-MOSFET的器件特性的程序(HiSIM-SOI)输入器件参数及外加电压(步骤22)。
然后,根据图4及图5所示流程图执行运算,从而求出器件特性(步骤23)。
将在步骤23求出的器件特性提供给电路模拟用程序(步骤24)。
电路模拟用程序基于被提供的器件特性来模拟电路特性(步骤25)。
在图3所示的装置中,上述电路特性的模拟相关的具体动作如下所述。输入装置21、运算装置22-2、输出装置24及存储装置23由控制装置22-1控制。存储装置23存储有记述了用于控制控制装置22-2的命令的程序、从输入装置21输入的器件参数、电路图及电路的驱动条件。运算装置22-2按照存储在存储装置23中的程序,基于器件参数、电路图及电路的驱动条件的数据来模拟电路特性。输出装置24输出由运算装置22-2运算出的电路特性。
根据上述第三实施方式,通过利用输入器件参数、电路图及电路的驱动条件来模拟SOI-MOSFET的器件特性的程序(HiSIM-SOI)及电路模拟用程序,能够模拟电路特性。因此,能够以高精度且高速地模拟电路特性。
(第四实施方式)
本发明通过规定的算法改变输入的器件参数,在作为其计算结果的器件特性与所要求的器件特性一致时结束计算,由此还能够确定出器件参数。
图12用于表示第四实施方式,示出了确定器件参数的方法。
如图12所示,首先,从输入装置21输入用于SOI-MOSFET的器件参数,例如栅氧化膜厚tFOX、SOI层的厚度tSOI、基体的杂质浓度Nsub.bulk、SOI层的杂质浓度Nsub.SOI等,并将其存储在存储装置23中(步骤31)。
然后,根据图5所示的流程图计算电位φ1、φ2、φ3(步骤32),计算SOI-MOSFET的器件特性,例如各端子间的电流、电容等(步骤33)。
接下来,判断上述计算出的器件特性是否与所要求的器件特性一致(步骤34)。在结果为不一致的情况下,变更器件参数后再次重复步骤31~33的处理。器件参数的变更例如为变更栅氧化膜厚、SOI层的厚度、基体的杂质浓度、SOI层的杂质浓度等。
此外,在计算出的器件特性与所要求的器件特性一致时,结束上述计算处理(步骤35)。由此,能够得到与所要求的器件特性对应的器件参数。
根据上述第四实施方式,变更器件参数来计算高精度的电位φ1、φ2、φ3的值,并根据该计算出的电位φ1、φ2、φ3计算SOI-MOSFET的器件特性,并比较该计算出器件特性和所要求的器件特性。因此,能够得到与所要求的器件特性相匹配的SOI-MOSFET的器件参数。
如上所述,根据本发明的一个方式,能够得到能稳定且高精度地模拟SOI-MOSFET的器件特性的模拟方法及模拟装置。
SOI-MOSFET的器件结构自由度较大,所以能够通过本发明的模拟来决定结构,同时还能够对电路特性进行评价。因此,能够减少开发成本。此外,对SOI-MOSFET的需求很大,本发明能够应对各种用途。
另外,本发明并不仅局限于上述第一实施方式至第四实施方式,能够在未脱离发明的宗旨的范围内进行各种变形。例如,虽然上述各实施方式仅以SOI-MOSFET模型的模拟方法及模拟装置为例进行了说明。但是,由于bulk-MOSFET模型和SOI-MOSFET模型的基本部分是共同的,例如,对仅对SOI-MOSFET而言是必需的电位计算设定标志,通过切换该标志,能够应对bulk-MOSFET和SOI-MOSFET的两者。因此,也能够模拟bulk-MOSFET和SOI-MOSFET混合存在的电路。
此外,在上述第一实施方式至第四实施方式中包括各种阶段的发明,通过适当地组合公开的多个构成要件能够提取出各种发明。例如,在从第一实施方式至第四实施方式所示的全部结构要件中删除几个结构要件,也能够解决在发明要解决的技术问题的项目中描述的技术问题的至少其一,能够得到在发明效果的项目中描述的效果的至少其一的情况下,能够将删除该结构要件后的结构作为发明提取出来而获得发明。
工业实用性
本发明能够用于SOI-MOSFET的器件设计、利用了SOI-MOSFET的电路的模拟等中。
Claims (10)
1.一种模拟方法,对晶体管的器件特性进行模拟,该晶体管中,在埋入氧化膜之上的硅层中分隔地形成源区及漏区,在这些源区、漏区之间的沟道区之上隔着栅绝缘膜地形成栅电极,其特征在于,
该模拟方法具备:
从输入装置输入表示上述晶体管的特性的数据的一个表现形式即数学式,并将其存储在存储装置中的步骤;
从上述输入装置输入上述晶体管的器件参数,并将其存储在上述存储装置中的步骤;
由运算装置基于存储在上述存储装置中的数学式和器件参数进行运算,计算出上述硅层的表面电位的第一值的步骤;
由上述运算装置基于存储在上述存储装置中的数学式和器件参数进行运算,分别计算出上述硅层处于部分耗尽状态时及上述硅层处于完全耗尽状态时的、上述埋入氧化膜之下的基体层的表面电位的第一值的步骤;
由上述运算装置基于计算出的上述硅层的表面电位的第一值、计算出的上述基体层的表面电位的第一值以及存储在上述存储装置中的数学式进行运算,通过反复计算来求出上述基体层的表面电位的第二值的步骤;以及
由上述运算装置基于通过上述反复计算求出的基体层的表面电位的第二值和存储在上述存储装置中的数学式进行运算,计算出上述硅层的背面电位的第一值的步骤。
2.如权利要求1所述的模拟方法,其特征在于,
该模拟方法还具备:
从上述输入装置输入相互不同的第一至第三数学式,并将其存储在上述存储装置中的步骤,该第一至第三数学式是表示上述晶体管的特性的数据的一个表现形式,记述了上述硅层的表面电位、上述基体层的表面电位、上述硅层的背面的电位的关系;
将上述硅层的表面电位的第一值、上述基体层的表面电位的第二值、上述硅层的背面电位的第一值存储在上述存储装置中的步骤;以及
由上述运算装置基于存储在上述存储装置中的上述相互不同的第一至第三数学式、上述硅层的表面电位的第一值、上述基体层的表面电位的第二值、上述硅层的背面电位的第一值进行反复运算,计算出上述硅层的表面电位的第二值、上述基体层的表面电位的第三值、上述硅层的背面电位的第二值的步骤。
3.如权利要求2所述的模拟方法,其特征在于,
将上述相互不同的第一数学式至第三数学式作为雅可比矩阵的数学式,由上述运算装置通过反复计算步骤进行上述反复计算。
4.如权利要求1所述的模拟方法,其特征在于,
上述硅层的表面电位的第一值的计算,利用基于表面电位的bulk-MOSFET模型来进行。
5.如权利要求1所述的模拟方法,其特征在于,
上述反复计算是单变量的牛顿法。
6.如权利要求1所述的模拟方法,其特征在于,
该模拟方法还具备:
将记述了用于对控制上述输入装置、上述存储装置及上述运算装置的控制装置进行控制的命令的程序存储在上述存储装置中的步骤;以及
从上述输入装置输入器件参数、电路图及电路的驱动条件,并将其存储在上述存储装置中的步骤;
通过上述控制装置的控制,按照存储在上述存储装置中的程序,由上述运算装置基于上述运算装置计算出的模型参数、电路图及电路的驱动条件进行运算,来模拟电路特性。
7.一种模拟装置,其特征在于,
执行上述权利要求1或权利要求2所述的模拟方法的各步骤,模拟晶体管的器件特性。
8.如权利要求7所述的模拟装置,其特征在于,
该模拟装置还具备:
控制装置,控制上述输入装置、上述存储装置及上述运算装置;以及
输出装置,由上述控制装置控制,用于输出上述运算装置进行运算而得的模型参数。
9.如权利要求8所述的模拟装置,其特征在于,
上述存储装置还存储有记述了用于控制上述控制装置的命令的程序、以及从上述输入装置输入的器件参数、电路图及电路驱动条件,通过上述控制装置的控制,按照上述程序,由上述运算装置基于上述器件参数、电路图及电路的驱动条件进行运算,来模拟电路特性。
10.如权利要求2所述的模拟方法,其特征在于,
该模拟方法具备:
从上述输入装置输入用于SOI-MOSFET的器件参数,并将其存储在上述存储装置中的步骤;
基于由权利要求2求出的上述硅层的表面电位的第二值、上述基体层的表面电位的第三值、上述硅层的背面电位的第二值,通过上述控制装置计算器件特性的步骤;以及
通过上述控制装置判断上述计算出的器件特性与所要求的器件特性是否一致的步骤;
在通过上述控制装置判断为上述计算出的器件特性与所要求器件特性不一致时,变更上述器件参数后再次重复上述计算的步骤,在上述计算出的器件特性与所要求的器件特性一致时,结束上述计算的步骤。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008259755 | 2008-10-06 | ||
JP2008-259755 | 2008-10-06 | ||
PCT/JP2009/067358 WO2010041633A1 (ja) | 2008-10-06 | 2009-10-05 | シミュレーション方法及びシミュレーション装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102171834A true CN102171834A (zh) | 2011-08-31 |
CN102171834B CN102171834B (zh) | 2013-11-13 |
Family
ID=42100583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009801393202A Expired - Fee Related CN102171834B (zh) | 2008-10-06 | 2009-10-05 | 模拟方法及模拟装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8731893B2 (zh) |
EP (1) | EP2337080A4 (zh) |
JP (1) | JP5504506B2 (zh) |
KR (1) | KR101213268B1 (zh) |
CN (1) | CN102171834B (zh) |
WO (1) | WO2010041633A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5405054B2 (ja) * | 2008-06-18 | 2014-02-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 |
CN101976283B (zh) * | 2010-10-21 | 2012-12-19 | 中国科学院上海微系统与信息技术研究所 | Bsimsoi4直流模型参数的确定方法 |
US9996650B2 (en) | 2015-03-17 | 2018-06-12 | International Business Machines Corporation | Modeling the performance of a field effect transistor having a dynamically depleted channel region |
JP2018010896A (ja) * | 2016-07-11 | 2018-01-18 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ |
CN111209675B (zh) * | 2020-01-10 | 2023-04-28 | 南方电网科学研究院有限责任公司 | 电力电子器件的仿真方法、装置、终端设备及存储介质 |
CN112131792B (zh) * | 2020-09-24 | 2024-06-04 | 南方电网科学研究院有限责任公司 | 一种地表电位还原方法、装置、设备及存储介质 |
TW202247463A (zh) * | 2021-02-01 | 2022-12-01 | 美商應用材料股份有限公司 | 具全空乏矽晶絕緣體之環繞式閘極元件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1667810A (zh) * | 2004-03-09 | 2005-09-14 | 松下电器产业株式会社 | 半导体装置的可靠性仿真方法 |
CN101110092A (zh) * | 2007-08-31 | 2008-01-23 | 上海集成电路研发中心有限公司 | 高压mos晶体管电路仿真宏模型 |
CN101114314A (zh) * | 2006-07-25 | 2008-01-30 | 株式会社液晶先端技术开发中心 | 仿真设备和仿真方法以及半导体器件制造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7240021B1 (en) * | 1998-03-27 | 2007-07-03 | Walker Digital, Llc | System and method for tracking and establishing a progressive discount based upon a customer's visits to a retail establishment |
US20020082920A1 (en) * | 2000-11-17 | 2002-06-27 | Kermit Austin | System and methods for providing a multi-merchant loyalty program |
US20020111859A1 (en) * | 2001-02-15 | 2002-08-15 | Gregory Sheldon | Integrated frequency and award redemption program for installment based receivables behavior modification and customer loyalty management |
US20020174011A1 (en) * | 2001-03-14 | 2002-11-21 | Sanchez Michael F. | Systems and methods for conducting a loyalty program |
JP2004179502A (ja) * | 2002-11-28 | 2004-06-24 | Seiko Epson Corp | 部分空乏型のsoimosfetのspiceパラメータ抽出、spice計算及びデバイス解析の方法 |
JP4445734B2 (ja) * | 2003-09-10 | 2010-04-07 | 株式会社半導体理工学研究センター | 半導体装置設計用シミュレーション方法、半導体装置設計用シミュレーション装置、ならびに半導体装置およびその製造方法 |
JP4792439B2 (ja) * | 2007-09-12 | 2011-10-12 | 株式会社半導体理工学研究センター | シミュレーション方法及びシミュレーション装置 |
-
2009
- 2009-10-05 KR KR1020117007942A patent/KR101213268B1/ko not_active IP Right Cessation
- 2009-10-05 WO PCT/JP2009/067358 patent/WO2010041633A1/ja active Application Filing
- 2009-10-05 EP EP09819167A patent/EP2337080A4/en not_active Withdrawn
- 2009-10-05 CN CN2009801393202A patent/CN102171834B/zh not_active Expired - Fee Related
- 2009-10-05 JP JP2010532909A patent/JP5504506B2/ja not_active Expired - Fee Related
-
2011
- 2011-04-05 US US13/080,154 patent/US8731893B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1667810A (zh) * | 2004-03-09 | 2005-09-14 | 松下电器产业株式会社 | 半导体装置的可靠性仿真方法 |
CN101114314A (zh) * | 2006-07-25 | 2008-01-30 | 株式会社液晶先端技术开发中心 | 仿真设备和仿真方法以及半导体器件制造方法 |
CN101110092A (zh) * | 2007-08-31 | 2008-01-23 | 上海集成电路研发中心有限公司 | 高压mos晶体管电路仿真宏模型 |
Non-Patent Citations (1)
Title |
---|
N.SADACHIKA ET AL: "Completely Surface-Potential-Based Compact Model of the Fully Depleted SOI-MOSFET Including Short-Channel Effects", 《IEEE TRANSACTIONS ON ELECOTRON DEVICES》 * |
Also Published As
Publication number | Publication date |
---|---|
EP2337080A4 (en) | 2013-03-20 |
JPWO2010041633A1 (ja) | 2012-03-08 |
CN102171834B (zh) | 2013-11-13 |
KR20110060924A (ko) | 2011-06-08 |
US8731893B2 (en) | 2014-05-20 |
KR101213268B1 (ko) | 2012-12-18 |
EP2337080A1 (en) | 2011-06-22 |
US20110184708A1 (en) | 2011-07-28 |
WO2010041633A1 (ja) | 2010-04-15 |
JP5504506B2 (ja) | 2014-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102171834B (zh) | 模拟方法及模拟装置 | |
Paydavosi et al. | BSIM—SPICE models enable FinFET and UTB IC designs | |
Kao et al. | Deep-learning-assisted physics-driven MOSFET current-voltage modeling | |
Chen et al. | Analytical approximation for the MOSFET surface potential | |
Watts et al. | Advanced compact models for MOSFETs | |
Yang et al. | Transistor compact model based on multigradient neural network and its application in SPICE circuit simulations for gate-all-around Si cold source FETs | |
Kao et al. | Deep learning-based BSIM-CMG parameter extraction for 10-nm FinFET | |
Prégaldiny et al. | An advanced explicit surface potential model physically accounting for the quantization effects in deep-submicron MOSFETs | |
He et al. | BSIM5: An advanced charge-based MOSFET model for nanoscale VLSI circuit simulation | |
Peng et al. | Compact modeling of quantum confinements in nanoscale gate-all-around MOSFETs | |
He et al. | Analytic carrier-based charge and capacitance model for long-channel undoped surrounding-gate MOSFETs | |
Li et al. | Overview of emerging semiconductor device model methodologies: From device physics to machine learning engines | |
Marani et al. | A Comparison of CNTFET and CMOS technology through the Design of a SRAM Cell | |
Prégaldiny et al. | Explicit modelling of the double‐gate MOSFET with VHDL‐AMS | |
Gaidhane et al. | Graph-based Compact Modeling (GCM) of CMOS transistors for efficient parameter extraction: A machine learning approach | |
Al-Hertani et al. | UDSM subthreshold leakage model for NMOS transistor stacks | |
Biegel et al. | Efficient multi-dimensional simulation of quantum confinement effects in advanced MOS devices | |
Li | A two-dimensional thin-film transistor simulation using adaptive computing technique | |
Li et al. | A numerical iterative method for solving Schrödinger and Poisson equations in nanoscale single, double and surrounding gate metal-oxide-semiconductor structures | |
Choi et al. | Enhancement and Expansion of the Neural Network-Based Compact Model Using a Binning Method | |
Aouad et al. | Poisson-Schrödinger simulation and analytical modeling of inversion charge in FDSOI MOSFET down to 0 K–Towards compact modeling for cryo CMOS application | |
Butola et al. | Compact Model Build Upon Dynamic Weighting Artificial Neural Network Approach for Complementary Field Effect Transistors | |
Liu et al. | A Deep-Learning Based BSIM-CMG FinFET Modeling and Parameter Extraction Approach | |
Koppa et al. | A quantitative performance analysis of FinFET based multiplier circuits | |
Sudharani et al. | Design of high speed approximate multipliers with inexact compressor adder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131113 Termination date: 20181005 |
|
CF01 | Termination of patent right due to non-payment of annual fee |