JP5405054B2 - 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 - Google Patents

Description

本発明は、半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法に関し、特に正確なチャネル不純物濃度分布を用いたトランジスタモデルを使用した半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法に関する。

トランジスタのような電子素子の特性を解析する技術が知られている。例えば、Ｍ．Ｍｉｕｒａ−Ｍａｔｔａｕｓｃｈ ｅｔ ａｌ．，“ＨｉＳＩＭ２： Ａｄｖａｎｃｅｄ ＭＯＳＦＥＴ Ｍｏｄｅｌ Ｖａｌｉｄ Ｆｏｒ ＲＦ Ｃｉｒｃｕｉｔ Ｓｉｍｕｌａｔｉｏｎ”，ＩＥＥＥ Ｔｒａｎｓ． Ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，Ｖｏｌ．５３，Ｎｏ．９，ｐｐ．１９９４−２００７，（２００６）（非特許文献１）に、ＭＯＳトランジスタの特性を解析する技術が開示されている。図１は、このモデルのＭＯＳトランジスタの構成を示す断面図である。モデルトランジスタであるＭＯＳトランジスタ３０は、ソース領域３５、ドレイン領域３３、ゲート酸化膜３２、チャネル領域３４、及びゲート電極３１を有する。ソース領域３５及びドレイン領域３３は、半導体基板の表面領域に、チャネル領域３４を挟んで設けられている。ゲート酸化膜３２及びゲート酸化膜３２はチャネル領域３４を覆うように、この順に積層されている。この技術では、チャネル領域３４における不純物の深さ方向の濃度分布であるチャネル不純物濃度分布を一定の値に近似して表現している。そして、チャネル不純物濃度分布を一定に近似したポアソン方程式を表面ポテンシャルを変数として解くことにより、その表面ポテンシャルを求めている。求められた表面ポテンシャルは、トランジスタの電気特性の計算に用いることができる。ここで、トランジスタの電気特性は、ゲート容量Ｃｇｇ−ゲート電圧Ｖｇ特性、及び、閾値電圧Ｖｔｈ−基板電圧Ｖｂ特性（又はドレイン電流Ｉｄ−基板電圧Ｖｂ特性）に例示される。これらトランジスタの電気特性の計算方法は、上記の論文（非特許文献１）や、以下の論文に記載の方法を用いることができる。その論文は、Ｍ．Ｍｉｕｒａ−Ｍａｔｔａｕｓｃｈ，Ｕ．Ｆｅｌｄｍａｎｎ，Ａ．Ｒａｈｍ，Ｍ．Ｂｏｌｌｕ，ａｎｄ Ｄ．Ｓａｖｉｇｎａｃ，“Ｕｎｉｆｉｅｄ ｃｏｍｐｌｅｔｅ ＭＯＳＦＥＴ ｍｏｄｅｌ ｆｏｒ ａｎａｌｙｓｉｓ ｏｆ ｄｉｇｉｔａｌ ａｎｄ ａｎａｌｏｇ ｃｉｒｃｕｉｔｓ”，Ｐｒｏｃ．ＩＥＥＥ Ｔｒａｎｓ． Ｏｎ Ｃｏｍｐｕｔ．−Ａｉｄｅｄ Ｄｅｓ．／Ｉｎｔ．Ｃｏｎｆ．Ｃｏｍｐｕｔ．Ａｉｄｅｄ Ｄｅｓ．，ｖｏｌ．１５，ｎｏ．１，ｐｐ．１−７，Ｊａｎ．（１９９６）（非特許文献２）である。以下、これらの論文を本明細書において、「Ｍｉｕｒａ」とも記す。そして、これらの方法で得られたトランジスタの電気特性を用いて半導体素子の解析や半導体回路の設計を行うことができる。

Ｍ．Ｍｉｕｒａ−Ｍａｔｔａｕｓｃｈ ｅｔ ａｌ．，"ＨｉＳＩＭ２： Ａｄｖａｎｃｅｄ ＭＯＳＦＥＴ Ｍｏｄｅｌ Ｖａｌｉｄ Ｆｏｒ ＲＦ Ｃｉｒｃｕｉｔ Ｓｉｍｕｌａｔｉｏｎ"，ＩＥＥＥ Ｔｒａｎｓ． Ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，Ｖｏｌ．５３，Ｎｏ．９，ｐｐ．１９９４−２００７，（２００６）． Ｍ．Ｍｉｕｒａ−Ｍａｔｔａｕｓｃｈ，Ｕ．Ｆｅｌｄｍａｎｎ，Ａ．Ｒａｈｍ，Ｍ．Ｂｏｌｌｕ，ａｎｄ Ｄ．Ｓａｖｉｇｎａｃ，"Ｕｎｉｆｉｅｄ ｃｏｍｐｌｅｔｅ ＭＯＳＦＥＴ ｍｏｄｅｌ ｆｏｒ ａｎａｌｙｓｉｓ ｏｆ ｄｉｇｉｔａｌ ａｎｄ ａｎａｌｏｇ ｃｉｒｃｕｉｔｓ"，Ｐｒｏｃ．ＩＥＥＥ Ｔｒａｎｓ． Ｏｎ Ｃｏｍｐｕｔ．−Ａｉｄｅｄ Ｄｅｓ．／Ｉｎｔ．Ｃｏｎｆ．Ｃｏｍｐｕｔ．Ａｉｄｅｄ Ｄｅｓ．，ｖｏｌ．１５，ｎｏ．１，ｐｐ．１−７，Ｊａｎ．（１９９６）．

上述のように、上記Ｍｉｕｒａの技術では、チャネル不純物濃度分布を一定の値に近似するモデルを用いている。図２は、ＭＯＳトランジスタのチャネル不純物濃度の深さ方向の分布の一例を示すグラフである。縦軸は不純物濃度、横軸は深さを示す。深さ方向に濃度が一定な上記のモデルの不純物濃度分布１０１（実線）に対して、実際の不純物濃度分布４１（破線）は深さにより濃度が変動している。すなわち、上記Ｍｉｕｒａのモデルの不純物濃度分布１０１は、実際の不純物濃度分布４１とは異なっている。そのため、そのモデルの不純物濃度分布に基づく表面ポテンシャルを用いて算出されたトランジスタの電気特性は、実際のトランジスタの電気特性を高精度に表現することができない。その結果、半導体素子の解析及び半導体回路の設計に誤差が生じていた。

以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の半導体装置の解析及び設計装置は、記憶部（３）と、濃度分布設定部（１１）と、素子特性計算部（１２）と、判定部（１３）とを具備する。記憶部（３）は、トランジスタの構成を示す構成情報とトランジスタの電気特性の測定値とを関連付けて格納している。濃度分布設定部（１１）は、第１トランジスタのチャネル領域における深さ方向の不純物濃度分布を示す関数を仮定する。素子特性計算部（１２）は、関数を用いてポアソン方程式を表現し、空乏層幅を変数としてポアソン方程式を解くことにより表面ポテンシャルを計算し、表面ポテンシャルを用いて第１トランジスタの電気特性の第１計算値を求める。判定部（１３）は、第１トランジスタの構成を示す第１構成情報に基づいて、記憶部を参照して、第１構成情報に対応する測定値を読み出し、測定値と第１計算値とが一致する場合、当該関数を第１トランジスタの不純物濃度分布と判定し、記憶部（３）に構成情報と関連付けて格納する。濃度分布設定部（１１）と素子特性計算部（１２）とは、計算値と第１測定値とが一致するまで動作を実行する。

本発明では、トランジスタのチャネル不純物濃度分布を仮に設定し、仮定されたチャネル不純物濃度分布に基づいて算出されたトランジスタの電気特性（計算値）が、実際のトランジスタの電気特性（測定値）と一致するように、チャネル不純物濃度分布を調整する。それにより、実際のトランジスタの電気特性を正確に再現することが可能なチャネル不純物濃度分布を、より精密に算出することができる。このようなチャネル不純物濃度分布は、トランジスタの表面ポテンシャルや電気特性の解析において極めて重要である。すなわち、より精密に算出されたチャネル不純物濃度分布を用いれば、より精密な表面ポテンシャルを算出することができるので、それらを用いることでより精密なトランジスタの電気特性を算出することが可能となる。そして、算出されたより精密な電気特性を用いることで、より誤差の少ない半導体回路の設計が可能となる。

本発明の半導体装置の解析及び設計方法、及びそのプログラムは、第１トランジスタのチャネル領域における深さ方向の不純物濃度分布を示す関数を仮定するステップと、関数を用いてポアソン方程式を表現し、空乏層幅を変数としてポアソン方程式を解くことにより表面ポテンシャルを計算し、表面ポテンシャルを用いて第１トランジスタの電気特性の第１計算値を求めるステップと、第１トランジスタの構成を示す第１構成情報に基づいて、トランジスタの構成を示す構成情報とトランジスタの電気特性の測定値とを関連付けて格納する記憶部（３）を参照して、第１構成情報に対応する測定値を読み出し、測定値と第１計算値とが一致する場合、当該関数を第１トランジスタの不純物濃度分布と判定し、記憶部に構成情報と関連付けて格納するステップとを具備している。ただし、関数を仮定するステップと第１計算値を求めるステップとは、第１計算値と測定値とが一致するまで動作を実行される。

この本発明においても、上記の本発明の半導体装置の解析及び設計装置と同様に、上記の作用・効果を得ることが出来る。

本発明により、より精密に半導体装置の解析及び設計が可能となる。

以下、本発明の半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法の実施の形態に関して、添付図面を参照して説明する。

本発明では、深さ方向のチャネル不純物濃度分布Ｎ（ｘ）を選択（仮定）し、そのＮ（ｘ）を用いてポアソン方程式を表現し空乏層幅Ｗを変数として解くことにより表面ポテンシャルφｓ（Ｗ）を計算し、そのφｓ（Ｗ）を用いてトランジスタの電気特性を算出する。そして、その電気特性の計算値が、実際のトランジスタの電気特性の測定値の一致したとき、そのＮ（ｘ）をチャネル不純物濃度分布と認定する。このＮ（ｘ）は、実際のチャネル不純物濃度分布と同等であると考えられる。従って、このＮ（ｘ）を表面ポテンシャル法のトランジスタモデルに適用することで、実際のトランジスタの電気特性を高精度に再現可能とすることができる。それにより、誤差の少ない半導体装置（半導体素子、回路）の解析及び設計を行うことが可能となる。以下詳細に説明する。

図３は、本発明の実施の形態に係る情報処理装置の構成を示すブロック図である。この情報処理装置１は、半導体装置の解析及び設計装置として機能する。すなわち、この情報処理装置１は、トランジスタの深さ方向のチャネル不純物濃度分布の算出、チャネル不純物濃度分布を用いた表面ポテンシャルの算出、表面ポテンシャルを用いたトランジスタの電気特性の算出、及び、トランジスタの電気特性を用いた半導体回路の設計のそれぞれを実行する。その情報処理装置１は、処理部２、及び、データベース３を具備する。

その情報処理装置１は、コンピュータに例示される。処理部２は、記憶装置（図示されず）に格納され、メモリ（図示されず）に展開され、ＣＰＵ（図示されず）により実行されるプログラムである。処理部２は、濃度分布設定部１１、素子特性計算部１２、判定部１３、及び、回路設計部１４を備える。

濃度分布設定部１１は、トランジスタの深さ方向のチャネル不純物濃度分布の選択を実行する。
素子特性計算部１２は、濃度分布設定部１１で選択された又は濃度分布データベース２３に格納されたチャネル不純物濃度分布を用いた表面ポテンシャルの算出、及び、その表面ポテンシャルを用いたトランジスタの電気特性の算出をそれぞれ実行する。
判定部１３は、素子特性計算部１２で算出されたトランジスタの電気特性と、素子特性データベース２２に格納されたトランジスタの電気特性の測定値とを比較し、両者が一致するか否かを判定する。
回路設計部１４は、素子特性計算部１２で算出されたトランジスタの電気特性又は回路設計データベース２４に格納されたトランジスタの電気特性を用いた半導体回路の設計（論理設計やレイアウト設計）を実行する。

データベース３は、記憶装置（図示されず）に格納され、ＣＰＵ（図示されず）により読み出しや書き込みが行われるデータ及びプログラムである。データベース３は、条件データベース２１、素子特性データベース２２、濃度分布データベース２３、及び、回路設計データベース２４を備える。ただし、データベース３は、情報処理装置１の外部に双方向通信可能に設けられていてもよい。また、データベース３内の各データベースは一体であっても別体であってもよい。

条件データベース２１は、トランジスタの製造条件（寸法を含む）に関する情報と、トランジスタの動作条件に関する情報とを関連付けて格納している。ここで、トランジスタの動作条件に関する情報は、基板電圧Ｖｂ、ゲート電圧Ｖｇ、動作温度Ｔに例示される。また、トランジスタの製造条件に関する情報は、拡散層（ソース領域／ドレイン領域）の製造条件（イオン注入条件、拡散条件）のような製造方法に関する情報や、トランジスタの寸法（ゲート長Ｌｇ、ゲート幅ｗｇ、酸化膜厚Ｔｏｘ）のようなトランジスタの構成に関する情報に例示される。このように、トランジスタの製造条件（寸法を含む）に関する情報は、トランジスタの構成を特定していると見ることもできるから、構成を特定する情報（構成情報）と見ることも出来る。
素子特性データベース２２は、トランジスタの製造条件（寸法を含む）に関する情報と、トランジスタの動作条件に関する情報と、トランジスタの電気特性の測定値に関する情報と、を関連付けて格納している。ここで、トランジスタの電気特性の測定値に関する情報は、実際のトランジスタで測定されたゲート容量Ｃｇｇ−ゲート電圧Ｖｇ特性、及び、閾値電圧Ｖｔｈ−基板電圧Ｖｂ特性（又はドレイン電流Ｉｄ−基板電圧Ｖｂ特性）に例示される。
濃度分布データベース２３は、濃度分布設定部１１で算出され、判定部１４で一致判定されたチャネル不純物濃度分布を示す関数と、トランジスタの製造条件（寸法を含む）に関する情報とを関連付けて格納している。
回路設計データベース２４は、素子特性計算部１２で算出されたトランジスタの電気特性に関する情報とトランジスタの製造条件（寸法を含む）に関する情報とを関連付けて格納している。これらの情報は、例えば、基本論理ゲートや論理回路ブロック、セルなどに関するセル／ブロックライブラリの一部として格納されていてもよい。回路設計データベース２４は、更に、回路設計に必要な情報を格納している。

次に、半導体装置の解析方法（チャネル不純物濃度分布の算出を含む）について説明する。
図４は、本発明の実施の形態に係る情報処理装置の動作を示すフロー図である。この情報処理装置１の動作は、半導体装置の解析方法として機能する。

まず、図１のような構造のＭＯＳトランジスタ３０を考える。このＭＯＳトランジスタ３０は、上記のトランジスタの製造条件に関する情報により構造及び製造方法が特定される。このとき、チャネル領域３４とゲート酸化膜３２との界面からの深さｘの位置におけるチャネル不純物濃度分布４１（図２）をＮ（ｘ）とする。ここで、ユーザの入力に基づいて、濃度分布設定部１１は、Ｎ（ｘ）として、評価対象となるトランジスタの実際のチャネル不純物濃度分布４１を十分な精度で表すことができ、かつＮ（ｘ）及びＮ（ｘ）・ｘがｘで解析的に積分可能であるという条件を満たす関数を選択（仮定）する（ステップＳ１）。そのような関数としては、例えば、下記の式（１）に示されるｘの多項式に例示される。なお、濃度分布設定部１１が上記条件を満たすものとして記憶装置に予め格納された複数の候補から自動的に選択するようにしても良い。

次に、素子特性計算部１２は、ＭＯＳトランジスタ３０のチャネル領域３４での空乏層幅をＷとする。そして、素子特性計算部１２は、ＭＯＳトランジスタ３０の表面ポテンシャルφｓ（Ｗ）（下記の式（２））及び実効チャネル不純物濃度Ｎｓｕｂ（Ｗ）（下記の式（３））を用いて、ポアソン方程式（下記の式（４））を空乏層幅Ｗについて解き、空乏層幅Ｗの解Ｗｄｅｐを得る（ステップＳ２）。

ただし、各記号の意味は以下のとおりである。
ｑ：電荷素量
ε_Ｓｉ：シリコンの比誘電率
Ｖｂ：基板電圧
Ｃ_ｏｘ：ε_ＯＸ／Ｔ_ＯＸ（Ｔ_ＯＸ：電気的実効酸化膜厚）
Ｖｇ：ゲート電圧
Ｖ_ＦＢ：フラットバンド電圧
β：ｑ／（ｋ_ＢＴ）（ｋ_Ｂ：ボルツマン定数、Ｔ：トランジスタの動作温度（絶対温度））
ｎ_ｉ：真性半導体のキャリア密度
Ｖｆ：擬フェルミ準位
なお、素子特性計算部１２は、本ステップＳ２における上記各記号の示す数値を、ＭＯＳトランジスタ３０の製造条件に関する情報に基づいて、条件データベース２１を参照して読み出して使用する。

続いて、素子特性計算部１２は、得られた解Ｗｄｅｐを上記式（２）に代入して、表面ポテンシャルφｓ（Ｗｄｅｐ）を計算する（ステップＳ３）。そして、計算された表面ポテンシャルφｓ（Ｗｄｅｐ）を用いてトランジスタの電気特性（例示：ゲート容量Ｃｇｇ−ゲート電圧Ｖｇ特性、及び、閾値電圧Ｖｔｈ−基板電圧Ｖｂ特性（又はドレイン電流Ｉｄ−基板電圧Ｖｂ特性））を計算する（ステップＳ４）。表面ポテンシャルφｓ（Ｗｄｅｐ）からトランジスタの電気特性を計算する方法については、上記Ｍｉｕｒａ（非特許文献１〜２）に記載の方法を用いることができる。なお、素子特性計算部１２は、本ステップＳ３、Ｓ４における上記各記号の示す数値を、ＭＯＳトランジスタ３０の製造条件に関する情報に基づいて、条件データベース２１を参照して読み出して使用する。

次に、判定部１３は、得られたトランジスタの電気特性の計算値と実際のトランジスタの電気特性の測定値とを比較する（ステップＳ５）。ただし、判定部１３は、本ステップＳ５における実際のトランジスタの電気特性の測定値を、ＭＯＳトランジスタ３０のトランジスタの製造条件に関する情報に基づいて、素子特性データベース２２を参照して読み出して使用する。

ここで、トランジスタの電気特性の計算値と測定値とが一致しない場合（ステップＳ５：Ｎｏ）、判定部１３は、処理をステップＳ１へ戻す。そして、ユーザの入力に基づいて、濃度分布設定部１１は、上記の所定の条件を満たしながら電気特性の計算値と測定値とが一致するように、前回選択した関数を調整して新たな関数を生成する。調整方法としては、関数が上記式（１）のような多項式の場合、係数ａ_ｋ（ｋ＝０〜ｎ）の値や、次数ｎの値を変更する方法に例示される。又は、濃度分布設定部１１が独自に前回選択した関数を調整して新たな関数を生成するようにしても良い。

そして、濃度分布設定部１１は、チャネル不純物濃度分布として、新たに生成された関数を選択（仮定）する（ステップＳ１）。以下、同様にステップＳ２〜Ｓ４を実行する。このように、トランジスタの電気特性の計算値と測定値とが一致する（ステップＳ５：Ｙｅｓ）まで、Ｎ（ｘ）を調整しながらステップＳ１〜Ｓ４を繰り返す。

トランジスタの電気特性の計算値と測定値とが一致した場合（ステップＳ５：Ｙｅｓ）、判定部１３は、Ｎ（ｘ）を実際のトランジスタのチャネル不純物濃度分布と設定する。そして、判定部１３は、チャネル不純物濃度分布Ｎ（ｘ）を、ＭＯＳトランジスタ３０のトランジスタの製造条件に関する情報に関連付けて、濃度分布データベース２３に格納する（ステップＳ６）。なお、一致に関しては、誤差を考慮して、例えば、両者の差が所定の範囲（例示：±５％）に収まることとする。

以上の半導体装置の解析方法により、チャネル不純物濃度分布Ｎ（ｘ）をより精密に算出することができる。

上記半導体装置の解析方法では、一つのＭＯＳトランジスタ３０のトランジスタの製造条件に関する情報に対して、一つのチャネル不純物濃度分布Ｎ（ｘ）を算出している。このようなチャネル不純物濃度分布Ｎ（ｘ）の算出（上記ステップＳ１〜Ｓ６）を、更に、回路設計において想定し得る種々の製造方法及び構成（寸法を含む）ごとに実行する。それにより、濃度分布データベース２３には、回路設計において想定し得る種々のトランジスタに関するチャネル不純物濃度分布Ｎ（ｘ）を記憶することが出来る。

図５は、算出されたチャネル不純物濃度分布Ｎ（ｘ）の一例を示すグラフである。縦軸は不純物濃度Ｎ（ｘ）を示し、横軸は深さｘを示している。図２における濃度が一定な不純物濃度分布１０１（実線）と異なり、本実施の形態におけるチャネル不純物濃度分布Ｎ（ｘ）５１は、実際のチャネル不純物濃度分布（図２の不純物濃度分布４１（破線））に極めて近い分布を表現することができる。なお、この図の例では、Ｎ（ｘ）＝ａ_３ｘ^３＋ａ_２ｘ^２＋ａ_１ｘ＋ａ_０、で表現されている。

次に、半導体装置の設計方法（トランジスタの電気特性の算出及び回路設計を含む）について説明する。
図６は、本発明の実施の形態に係る情報処理装置の動作を示すフロー図である。この情報処理装置１の動作は、半導体装置の設計方法として機能する。

まず、素子特性計算部１２は、外部入力された対象となるＭＯＳトランジスタの製造方法や構成（寸法を含む）に基づいて、濃度分布データベース２３を参照して、適切なチャネル不純物濃度分布Ｎ（ｘ）を抽出する（ステップＳ１１）。外部入力は、ユーザ入力や設計に関するデータからの抽出に例示される。次に、素子特性計算部１２は、そのチャネル不純物濃度分布Ｎ（ｘ）を用い、チャネル領域３４での空乏層幅をＷとし、その表面ポテンシャルφｓ（Ｗ）（上記の式（２））及び実効チャネル不純物濃度Ｎｓｕｂ（Ｗ）（上記の式（３））を用いて、ポアソン方程式（上記の式（４））を空乏層幅Ｗについて解き、空乏層幅Ｗの解Ｗｄｅｐを得る（ステップＳ１２）。なお、素子特性計算部１２は、本ステップＳ１２における上記各記号の示す数値を、ＭＯＳトランジスタの製造条件に関する情報に基づいて、条件データベース２１を参照して読み出して使用する。

続いて、素子特性計算部１２は、得られた解Ｗｄｅｐを上記式（２）に代入して、表面ポテンシャルφｓ（Ｗｄｅｐ）を計算する（ステップＳ１３）。そして、計算された表面ポテンシャルφｓ（Ｗｄｅｐ）を用いてトランジスタの電気特性（例示：ゲート容量Ｃｇｇ−ゲート電圧Ｖｇ特性、及び、閾値電圧Ｖｔｈ−基板電圧Ｖｂ特性（又はドレイン電流Ｉｄ−基板電圧Ｖｂ特性））を計算する（ステップＳ１４）。表面ポテンシャルφｓ（Ｗｄｅｐ）からトランジスタの電気特性を計算する方法については、上記Ｍｉｕｒａ（非特許文献１〜２）に記載の方法を用いることができる。なお、素子特性計算部１２は、本ステップＳ１３、Ｓ１４における上記各記号の示す数値を、ＭＯＳトランジスタ３０の製造条件に関する情報に基づいて、条件データベース２１を参照して読み出して使用する。素子特性計算部１２は、得られたトランジスタの電気特性に関する情報を、トランジスタの製造条件（寸法を含む）に関する情報に関連付けて、基本論理ゲートや論理回路ブロック、セルなどをまとめたライブラリの一部として回路設計データベース２４に格納する。

次に、回路設計部１４は、対象となるトランジスタの製造方法や構成（寸法を含む）に基づいて、回路設計データベース２４を参照して、適切なトランジスタの電気特性、及びその他の回路設計に必要な情報を読み出し、そのトランジスタを用いた回路の設計を実行する（ステップＳ１５）。回路の設計は、例えば、アーキテクチャ設計、論理回路設計及びトランジスタ回路設計（基本回路設計）のような論理設計や、フロアプランニング／配置・配線及びレイアウト検証のようなレイアウト設計に例示される。

以上の半導体装置の解析方法及び半導体回路の設計方法では、より精密に求められたチャネル不純物濃度分布Ｎ（ｘ）を用いてより精密な表面ポテンシャルφｓ（Ｗ）を算出し、それらを用いることでより精密なトランジスタの電気特性を算出することが可能となる。そして、算出されたより精密な電気特性を用いることで、より誤差の少ない半導体回路の設計が可能となる。

本発明により、ＭＯＳトランジスタにおいて、チャネル不純物濃度分布をより精密に算出することができる。また、より精密に算出されたチャネル不純物濃度分布に応じて表面ポテンシャルを正確に計算可能なため、それを用いて算出されるトランジスタの電気特性を高精度に再現することが可能となる。その結果、より誤差の少ない半導体回路の設計が可能となる。

本発明のプログラム、データ構造は、コンピュータ読取可能な記憶媒体に記録され、その記憶媒体から情報処理装置１に読み込まれても良い。

本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更され得ることは明らかである。

図１はＭＯＳトランジスタの構成を示す断面図である。 図２はＭＯＳトランジスタのチャネル不純物濃度深さ方向分布の一例を示すグラフである。 図３は本発明の実施の形態に係る情報処理装置の構成を示すブロック図である。 図４は本発明の実施の形態に係る情報処理装置の動作を示すフロー図である。 図５は算出されたチャネル不純物濃度分布Ｎ（ｘ）を示すグラフである。 図６は本発明の実施の形態に係る情報処理装置の動作を示すフロー図である。

符号の説明

１ 情報処理装置
２ 処理部
３ データベース
１１ 濃度分布設定部
１２ 素子特性計算部
１３ 判定部
１４ 回路設計部
２１ 条件データベース
２２ 素子特性データベース
２３ 濃度分布データベース
２４ 回路設計データベース
３０ ＭＯＳトランジスタ
３１ ゲート電極
３２ ゲート酸化膜
３３ ドレイン領域
３４ チャネル領域
３５ ソース領域
４１ 実際の不純物濃度分布
１０１ モデルの不純物濃度分布

Claims (10)

1. トランジスタの構成を示す構成情報と前記トランジスタの電気特性の測定値とを関連付けて格納する記憶部と、
   第１トランジスタのチャネル領域における深さ方向の不純物濃度分布を示し、前記深さを変数とする関数を仮定する濃度分布設定部と、
   前記関数を用いて空乏層幅における表面ポテンシャルと実効チャネル不純物濃度を表現し、前記表面ポテンシャルと前記実効チャネル不純物濃度を用いてポアソン方程式を解くことにより前記空乏幅における前記表面ポテンシャルを計算し、前記表面ポテンシャルを用いて前記第１トランジスタの電気特性の第１計算値を求める素子特性計算部と、
   前記第１トランジスタの構成を示す第１構成情報に基づいて、前記記憶部を参照して、前記第１構成情報に対応する前記測定値を読み出し、前記測定値と前記第１計算値とが一致するか否かを判定し、前記測定値と前記第１計算値とが一致したときの前記関数を前記第１構成情報と関連付けて前記記憶部に格納する判定部とを具備し、
   前記測定値と前記第１計算値とが一致しなかったとき、前記濃度分布設定部は前記関数を新たに生成し、前記素子特性計算部は生成された前記関数に基づいて前記第１計算値を改めて求め、前記判定部は前記測定値と改めて求められた前記第１計算値とが一致するか否かを判定する
   半導体装置の解析及び設計装置。
2. 請求項１に記載の半導体装置の解析及び設計装置において、
   前記深さをｘ、前記関数をＮ（ｘ）とすると、前記関数は、実際のトランジスタのチャネル領域における不純物濃度分布を表現可能であり、かつ、前記Ｎ（ｘ）と前記ｘとの積及び前記Ｎ（ｘ）が前記ｘで解析的に積分可能である
   半導体装置の解析及び設計装置。
3. 請求項２に記載の半導体装置の解析及び設計装置において、
   前記Ｎ（ｘ）は、ｘに関する多項式である
   半導体装置の解析及び設計装置。
4. 請求項１乃至３のいずれか一項に記載の半導体装置の解析及び設計装置において、
   前記素子特性計算部は、第２トランジスタの構成を示す第２構成情報に基づいて、前記記憶部を参照して、前記第２構成情報に対応する前記関数を読み出し、
   前記関数を用い空乏層幅における表面ポテンシャルと実効チャネル不純物濃度を表現し、前記表面ポテンシャルと前記実効チャネル不純物濃度を用いてポアソン方程式を解くことにより前記空乏幅における前記表面ポテンシャルを計算し、前記表面ポテンシャルを用いて前記第２トランジスタの電気特性の第２計算値を求め、
   前記半導体装置の解析及び設計装置は、前記第２計算値に基づいて、前記第２トランジスタを用いた回路の設計を行う回路設計部を更に具備する
   半導体装置の解析及び設計装置。
5. 第１トランジスタのチャネル領域における深さ方向の不純物濃度分布を示し、前記深さを変数とする関数を仮定するステップと、
   前記関数を用いて空乏層幅における表面ポテンシャルと実効チャネル不純物濃度を表現し、前記表面ポテンシャルと前記実効チャネル不純物濃度を用いてポアソン方程式を解くことにより前記空乏幅における前記表面ポテンシャルを計算し、前記表面ポテンシャルを用いて前記第１トランジスタの電気特性の第１計算値を求めるステップと、
   前記第１トランジスタの構成を示す第１構成情報に基づいて、トランジスタの構成を示す構成情報と前記トランジスタの電気特性の測定値とを関連付けて格納する記憶部を参照して、前記第１構成情報に対応する前記測定値を読み出し、前記測定値と前記第１計算値とが一致するか否かを判定するステップと、
   前記測定値と前記第１計算値とが一致したときの前記関数を前記第１構成情報と関連付けて前記記憶部に格納するステップとを具備し、
   前記関数を仮定するステップは、前記測定値と前記第１計算値とが一致しなかったとき、前記関数を新たに生成するステップを備え、
   前記第１計算値を求めるステップは、生成された前記関数に基づいて前記第１計算値を改めて求めるステップを備え、
   前記測定値と前記第１計算値とが一致するか否かを判定するステップは、前記測定値と改めて求められた前記第１計算値とが一致するか否かを判定するステップを備える
   半導体装置の解析及び設計方法。
6. 請求項５に記載の半導体装置の解析及び設計方法において、
   第２トランジスタの構成を示す第２構成情報に基づいて、前記記憶部を参照して、前記第２構成情報に対応する前記関数を読み出し、前記関数を用いて空乏層幅における表面ポテンシャルと実効チャネル不純物濃度を表現し、前記表面ポテンシャルと前記実効チャネル不純物濃度を用いてポアソン方程式を解くことにより前記空乏幅における前記表面ポテンシャルを計算し、前記表面ポテンシャルを用いて前記第２トランジスタの電気特性の第２計算値を求めるステップと、
   前記第２計算値に基づいて、前記第２トランジスタを用いた回路の設計を行うステップとを更に具備する
   半導体装置の解析及び設計方法。
7. 第１トランジスタのチャネル領域における深さ方向の不純物濃度分布を示し、前記深さを変数とする関数を仮定するステップと、
   前記関数を用いて空乏層幅における表面ポテンシャルと実効チャネル不純物濃度を表現し、前記表面ポテンシャルと前記実効チャネル不純物濃度を用いてポアソン方程式を解くことにより前記空乏幅における前記表面ポテンシャルを計算し、前記表面ポテンシャルを用いて前記第１トランジスタの電気特性の第１計算値を求めるステップと、
   前記第１トランジスタの構成を示す第１構成情報に基づいて、トランジスタの構成を示す構成情報と前記トランジスタの電気特性の測定値とを関連付けて格納する記憶部を参照して、前記第１構成情報に対応する前記測定値を読み出し、前記測定値と前記第１計算値とが一致するか否かを判定するステップと、
   前記測定値と前記第１計算値とが一致したときの前記関数を前記第１構成情報と関連付けて前記記憶部に格納するステップとを具備し、
   前記関数を仮定するステップは、前記測定値と前記第１計算値とが一致しなかったとき、前記関数を新たに生成するステップを備え、
   前記第１計算値を求めるステップは、生成された前記関数に基づいて前記第１計算値を改めて求めるステップを備え、
   前記測定値と前記第１計算値とが一致するか否かを判定するステップは、前記測定値と改めて求められた前記第１計算値とが一致するか否かを判定するステップを備える
   半導体装置の解析及び設計方法をコンピュータに実行させるプログラム。
8. 請求項７に記載のプログラムにおいて、
   前記深さをｘ、前記関数をＮ（ｘ）とすると、前記関数は、実際のトランジスタのチャネル領域における不純物濃度分布を表現可能であり、かつ、前記Ｎ（ｘ）と前記ｘとの積及び前記Ｎ（ｘ）が前記ｘで解析的に積分可能である
   プログラム。
9. 請求項８に記載のプログラムにおいて、
   前記Ｎ（ｘ）は、ｘに関する多項式である
   プログラム。
10. 請求項７乃至９のいずれか一項に記載のプログラムにおいて、
    第２トランジスタの構成を示す第２構成情報に基づいて、前記記憶部を参照して、前記第２構成情報に対応する前記関数を読み出し、前記関数を用いて空乏層幅における表面ポテンシャルと実効チャネル不純物濃度を表現し、前記表面ポテンシャルと前記実効チャネル不純物濃度を用いてポアソン方程式を解くことにより前記空乏幅における前記表面ポテンシャルを計算し、前記表面ポテンシャルを用いて前記第２トランジスタの電気特性の第２計算値を求めるステップと、
    前記第２計算値に基づいて、前記第２トランジスタを用いた回路の設計を行うステップとを更に具備する
    プログラム。

Images