JPH09148563A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPH09148563A JPH09148563A JP7311148A JP31114895A JPH09148563A JP H09148563 A JPH09148563 A JP H09148563A JP 7311148 A JP7311148 A JP 7311148A JP 31114895 A JP31114895 A JP 31114895A JP H09148563 A JPH09148563 A JP H09148563A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- variable
- output
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 電荷転送装置、例えばCCD固体撮像素子の
電荷電圧変換部の変換効率を連続的に変化させ、且つ可
変範囲を大きくする。 【解決手段】 電荷転送部の終段に接続された出力部の
電荷電圧変換部33に可変容量ダイオード35を接続
し、可変容量ダイオード35を外部から容量制御して電
荷電圧変換部33の等価容量を変化させ、変換効率を連
続的に変化させるように構成する。
電荷電圧変換部の変換効率を連続的に変化させ、且つ可
変範囲を大きくする。 【解決手段】 電荷転送部の終段に接続された出力部の
電荷電圧変換部33に可変容量ダイオード35を接続
し、可変容量ダイオード35を外部から容量制御して電
荷電圧変換部33の等価容量を変化させ、変換効率を連
続的に変化させるように構成する。
Description
【0001】
【発明の属する技術分野】本発明は、例えばCCD固体
撮像素子等に適用される電荷転送装置に関する。
撮像素子等に適用される電荷転送装置に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】CCD
固体撮像素子において、その出力部の電荷電圧変換部、
即ちフローティング・ディフージョン領域における変換
効率を制御できるようにしたものが提案されている。例
えばリセットゲートと出力ゲートの接続をスイッチによ
って切り換える事により変換効率を変えられるようにし
たCCD固体撮像素子が提案されている。しかし、この
CCD固体撮像素子では、出力部での変換効率が数通り
しか得られず、連続的に変化することができない。
固体撮像素子において、その出力部の電荷電圧変換部、
即ちフローティング・ディフージョン領域における変換
効率を制御できるようにしたものが提案されている。例
えばリセットゲートと出力ゲートの接続をスイッチによ
って切り換える事により変換効率を変えられるようにし
たCCD固体撮像素子が提案されている。しかし、この
CCD固体撮像素子では、出力部での変換効率が数通り
しか得られず、連続的に変化することができない。
【0003】一方、特公平5−78174号公報で図7
に示す電荷結合素子が提案されている。この電荷結合素
子は、シリコン基板1上に電荷転送部2の最終段から連
続して形成されたフローティング・ディフージョン領域
3に、MOSトランジスタ21及び22からなる出力回
路(ソースフォロワ回路)20と、同じくMOSトラン
ジスタ11及び12からなる利得制御回路(ソースフォ
ロワ回路)10を接続して構成される。
に示す電荷結合素子が提案されている。この電荷結合素
子は、シリコン基板1上に電荷転送部2の最終段から連
続して形成されたフローティング・ディフージョン領域
3に、MOSトランジスタ21及び22からなる出力回
路(ソースフォロワ回路)20と、同じくMOSトラン
ジスタ11及び12からなる利得制御回路(ソースフォ
ロワ回路)10を接続して構成される。
【0004】出力回路20では、そのMOSトランジス
タ21のゲートにフローティング・ディフージョン領域
3が接続され、そのドレインに電源VDDが接続され、そ
のソースに接地された電流源となるMOSトランジスタ
22のドレインおよび出力端子30が接続される。
タ21のゲートにフローティング・ディフージョン領域
3が接続され、そのドレインに電源VDDが接続され、そ
のソースに接地された電流源となるMOSトランジスタ
22のドレインおよび出力端子30が接続される。
【0005】利得制御回路10では、そのMOSトラン
ジスタ11のゲートにフローティング・ディフージョン
領域3が接続され、そのドレインに電源VDDが接続さ
れ、そのソースに接地された電流源となるMOSトラン
ジスタ12が負荷として接続される。
ジスタ11のゲートにフローティング・ディフージョン
領域3が接続され、そのドレインに電源VDDが接続さ
れ、そのソースに接地された電流源となるMOSトラン
ジスタ12が負荷として接続される。
【0006】この電荷結合素子においては、出力回路2
0のMOSトランジスタ22のゲートにゲート電圧Vg
を印加し、利得制御回路10のMOSトランジスタ12
に外部制御端子40からゲート電圧VG を印加すること
により、フローティング・ディフージョン領域3からの
転送電荷に応じた出力信号が出力端子30より出力され
る。
0のMOSトランジスタ22のゲートにゲート電圧Vg
を印加し、利得制御回路10のMOSトランジスタ12
に外部制御端子40からゲート電圧VG を印加すること
により、フローティング・ディフージョン領域3からの
転送電荷に応じた出力信号が出力端子30より出力され
る。
【0007】そして、MOSトランジスタ22の飽和領
域で動作するようにゲート電圧Vgを一定にしておき、
MOSトランジスタ12がリニア領域で動作する範囲内
でゲート電圧VG を変化させることにより、利得制御回
路10の利得Gを変化させ、容量C11を変化させて、結
果として出力容量Cout (=CFD+C11+CDG1 +C 21
+CDG2 )を変化させこれによって出力変換効率を制御
するようにしている。CFDはフローティング・ディフー
ジョン領域3の容量、C11,C21は夫々ソース・ゲート
間容量、CDG1 ,GDG2 は夫々ドレイン・ゲート間容量
であり、CFD,CDG1 ,CDG2 は固定容量であり、
C11,C21が可変される。
域で動作するようにゲート電圧Vgを一定にしておき、
MOSトランジスタ12がリニア領域で動作する範囲内
でゲート電圧VG を変化させることにより、利得制御回
路10の利得Gを変化させ、容量C11を変化させて、結
果として出力容量Cout (=CFD+C11+CDG1 +C 21
+CDG2 )を変化させこれによって出力変換効率を制御
するようにしている。CFDはフローティング・ディフー
ジョン領域3の容量、C11,C21は夫々ソース・ゲート
間容量、CDG1 ,GDG2 は夫々ドレイン・ゲート間容量
であり、CFD,CDG1 ,CDG2 は固定容量であり、
C11,C21が可変される。
【0008】図8はゲート電圧VG をパラメータとした
入力電圧Vin(MOSトランジスタ11のゲートに印加
される入力電圧、すなわちリセット電圧にほぼ等しい)
に対する利得制御回路10の利得Gの変化を示すグラフ
である。ゲート電圧VG をMOSトランジスタ12がリ
ニア領域で動作する範囲内で変化させることにより、利
得制御回路10の利得Gが0.9〜0.5程度の範囲内
で変化する。これによって、 C11=C0 11 (1−G) (但し、C0 11 はMOSトランジスタ11のゲート・ソ
ース間に寄生する容量で一定である)の式からMOSト
ランジスタ11の飽和領域動作時のゲートから見た容量
C11は0.1C0 11 〜0.5C0 11 の範囲内で変化す
る。
入力電圧Vin(MOSトランジスタ11のゲートに印加
される入力電圧、すなわちリセット電圧にほぼ等しい)
に対する利得制御回路10の利得Gの変化を示すグラフ
である。ゲート電圧VG をMOSトランジスタ12がリ
ニア領域で動作する範囲内で変化させることにより、利
得制御回路10の利得Gが0.9〜0.5程度の範囲内
で変化する。これによって、 C11=C0 11 (1−G) (但し、C0 11 はMOSトランジスタ11のゲート・ソ
ース間に寄生する容量で一定である)の式からMOSト
ランジスタ11の飽和領域動作時のゲートから見た容量
C11は0.1C0 11 〜0.5C0 11 の範囲内で変化す
る。
【0009】上記理由により、図7の電荷結合素子にお
いては、出力容量Cout を約2倍程度までしか変化させ
ることができず、出力変換効率の可変範囲が小さい。ド
レイン・ゲート間容量CDG1 ,CDG2 が存在することで
可変容量を0にすることが出来ず、この点からも可変範
囲が小さい。また、図8からC11が0.1C 0 11 〜0.
5C0 11 まで変化するのは入力電圧Vinが10Vであ
る。現状ではV inが15V必要であるため、Vin15V
としたときにはこの制御方法では変換効率の可変範囲が
とれなくなる。
いては、出力容量Cout を約2倍程度までしか変化させ
ることができず、出力変換効率の可変範囲が小さい。ド
レイン・ゲート間容量CDG1 ,CDG2 が存在することで
可変容量を0にすることが出来ず、この点からも可変範
囲が小さい。また、図8からC11が0.1C 0 11 〜0.
5C0 11 まで変化するのは入力電圧Vinが10Vであ
る。現状ではV inが15V必要であるため、Vin15V
としたときにはこの制御方法では変換効率の可変範囲が
とれなくなる。
【0010】本発明は、上述の点に鑑み、出力部におけ
る電荷電圧変換部の変換効率を連続的に変化させ、かつ
可変範囲を大きくとれるようにした電荷転送装置を提供
するものである。
る電荷電圧変換部の変換効率を連続的に変化させ、かつ
可変範囲を大きくとれるようにした電荷転送装置を提供
するものである。
【0011】
【課題を解決するための手段】本発明に係る電荷転送装
置は、電荷転送部の終段に接続された出力部の電荷電圧
変換部に、可変容量ダイオードを接続した構成とする。
置は、電荷転送部の終段に接続された出力部の電荷電圧
変換部に、可変容量ダイオードを接続した構成とする。
【0012】この構成によれば、可変容量ダイオードを
外部から制御することにより、電荷電圧変換部の等価容
量が変化し、変換効率を連続的に変化させることができ
る。また、上記等価容量の可変範囲も大きくなる。
外部から制御することにより、電荷電圧変換部の等価容
量が変化し、変換効率を連続的に変化させることができ
る。また、上記等価容量の可変範囲も大きくなる。
【0013】
【発明の実施の形態】本発明に係る電荷転送装置は、電
荷転送部の終段に接続された出力部の電荷電圧変換部
に、可変容量ダイオードを並列又は直列に接続した構成
とする。
荷転送部の終段に接続された出力部の電荷電圧変換部
に、可変容量ダイオードを並列又は直列に接続した構成
とする。
【0014】可変容量ダイオードは外部から制御するよ
うになす。
うになす。
【0015】また、可変容量ダイオードは出力部からの
出力信号によって制御することができる。
出力信号によって制御することができる。
【0016】以下、図面を参照して本発明の実施例につ
いて説明する。
いて説明する。
【0017】図1及び図2は、本実施例に係る電荷転送
装置、例えばCCD固体撮像素子の出力部分の構成を示
す平面図及びそのA−A線上の断面図である。本例にお
いては、図1に示すようにCCD構造を有する水平転送
レジスタ31の終段に出力部32を構成する電荷電圧変
換部、即ちフローティング・ディフージョン領域33が
形成され、このフローティング・ディフージョン領域3
3に出力増幅器(例えばMOSトランジスタからなるソ
ースフォロワ回路)34が接続されると共に、フローテ
ィング・ディフージョン領域33に並列に可変容量ダイ
オード35が接続される。t2 は出力端子を示す。
装置、例えばCCD固体撮像素子の出力部分の構成を示
す平面図及びそのA−A線上の断面図である。本例にお
いては、図1に示すようにCCD構造を有する水平転送
レジスタ31の終段に出力部32を構成する電荷電圧変
換部、即ちフローティング・ディフージョン領域33が
形成され、このフローティング・ディフージョン領域3
3に出力増幅器(例えばMOSトランジスタからなるソ
ースフォロワ回路)34が接続されると共に、フローテ
ィング・ディフージョン領域33に並列に可変容量ダイ
オード35が接続される。t2 は出力端子を示す。
【0018】フローティング・ディフージョン領域33
は、リセットゲート部36を介してリセットドレイン領
域37に接続される。
は、リセットゲート部36を介してリセットドレイン領
域37に接続される。
【0019】可変容量ダイオード35は、水平転送レジ
スタ31及び出力部32が形成される半導体基板に一体
に形成される。
スタ31及び出力部32が形成される半導体基板に一体
に形成される。
【0020】即ち、図2に示すように、第1導電型例え
はn型の半導体基板40の一面に第2導電型例えばp型
の第1のウエル領域41が形成され、その一部に、n型
の半導体領域からなるフローティング・ディフージョン
領域33が形成され、また、他部に第2導電型即ちp型
の第2のウエル領域42が形成され、このp型ウエル領
域42内にn型領域43が形成されて、この第2のp型
ウエル領域42とn型領域43によって可変容量ダイオ
ード35が形成される。第2のp型ウエル領域42はp
+ 電極取出し領域44から例えばAl電極45を通じて
制御端子t1 が導出される。この制御端子t1 に印加さ
れる電圧によって可変容量ダイオードのpn接合の空乏
層の幅が変化し、容量が変化する。
はn型の半導体基板40の一面に第2導電型例えばp型
の第1のウエル領域41が形成され、その一部に、n型
の半導体領域からなるフローティング・ディフージョン
領域33が形成され、また、他部に第2導電型即ちp型
の第2のウエル領域42が形成され、このp型ウエル領
域42内にn型領域43が形成されて、この第2のp型
ウエル領域42とn型領域43によって可変容量ダイオ
ード35が形成される。第2のp型ウエル領域42はp
+ 電極取出し領域44から例えばAl電極45を通じて
制御端子t1 が導出される。この制御端子t1 に印加さ
れる電圧によって可変容量ダイオードのpn接合の空乏
層の幅が変化し、容量が変化する。
【0021】一方、可変容量ダイオード35を構成する
n型領域43とフローティング・ディフージョン領域3
3のn+ 電極取出し領域46がAl配線47によって接
続され、このAl配線47が出力増幅器34に接続され
る。これによって、フローティング・ディフージョン領
域の容量と可変容量ダイオードの容量とが並列接続され
ることになる。尚、48はp型のチャネルストップ領域
を示す。図3は図1の出力部32の等価回路を示す。
n型領域43とフローティング・ディフージョン領域3
3のn+ 電極取出し領域46がAl配線47によって接
続され、このAl配線47が出力増幅器34に接続され
る。これによって、フローティング・ディフージョン領
域の容量と可変容量ダイオードの容量とが並列接続され
ることになる。尚、48はp型のチャネルストップ領域
を示す。図3は図1の出力部32の等価回路を示す。
【0022】可変容量ダイオード35は、その接合容量
を可変するようにしているが、pn接合jの空乏層の幅
と容量の関係を図4を参照して説明する。図4は、図3
のB−B断面とその深さ方向に関するポテンシャル分布
を示す。ここでは、可変容量ダイオード35を構成する
一方のn型領域43に15Vを、n型半導体基板41に
基板電圧15Vを夫々印加した状態で、可変容量ダイオ
ード35を構成する他方のp型ウエル領域42に制御電
圧Vを印加したときの空乏層の幅と容量の関係をポアソ
ンの方程式から求める。
を可変するようにしているが、pn接合jの空乏層の幅
と容量の関係を図4を参照して説明する。図4は、図3
のB−B断面とその深さ方向に関するポテンシャル分布
を示す。ここでは、可変容量ダイオード35を構成する
一方のn型領域43に15Vを、n型半導体基板41に
基板電圧15Vを夫々印加した状態で、可変容量ダイオ
ード35を構成する他方のp型ウエル領域42に制御電
圧Vを印加したときの空乏層の幅と容量の関係をポアソ
ンの方程式から求める。
【0023】ポテンシャルをφ、可変容量ダイオードの
pn接合位置を0として深さ方向の距離をx、同じく空
乏層の幅をW,p型ウエル領域の不純物濃度をρ,シリ
コン半導体の誘電率をε、積分定数をC,Dとすると、
数1、数2、数3が導かれる。
pn接合位置を0として深さ方向の距離をx、同じく空
乏層の幅をW,p型ウエル領域の不純物濃度をρ,シリ
コン半導体の誘電率をε、積分定数をC,Dとすると、
数1、数2、数3が導かれる。
【0024】
【数1】
【数2】
【数3】
【0025】次に、数2の式に境界条件を代入する。即
ち、電界(ポテンシャルの傾き)が0の条件であるdφ
/dx=0,x=Wを代入することにより、数4が導か
れる。
ち、電界(ポテンシャルの傾き)が0の条件であるdφ
/dx=0,x=Wを代入することにより、数4が導か
れる。
【数4】
【0026】次に、数4を数3の式に代入する。
【数5】
【0027】片側段階近似すると数6が求まる。
【数6】
【0028】そして面積をSとしたときの可変容量ダイ
オードの容量は数7となる。
オードの容量は数7となる。
【数7】 ρ=qND =1.6×10-9×ND (ドナー濃度) ε=εSi・ε0 =11.9×8.85×10-12 q0 :真空中の誘電率 ND =1×1016(n型領域43の面積 10μm□当
り)
り)
【0029】上記の計算結果をグラフにしたのが図5で
ある。図5からリニアリティを考慮すると制御電圧V
は、−10V〜10Vとすることができる。このとき、
変換効率50μV/e- の出力部とすると、フローティ
ング・ディフージョン領域33の容量CFDは2fF程度
であるので、フローティング・ディフージョン領域33
での等価容量(容量CFDと可変容量ダイオードの容量の
和)は4fF〜10fFとなり、変換効率は25μV/
e- 〜15V/e - まで可変出来る。
ある。図5からリニアリティを考慮すると制御電圧V
は、−10V〜10Vとすることができる。このとき、
変換効率50μV/e- の出力部とすると、フローティ
ング・ディフージョン領域33の容量CFDは2fF程度
であるので、フローティング・ディフージョン領域33
での等価容量(容量CFDと可変容量ダイオードの容量の
和)は4fF〜10fFとなり、変換効率は25μV/
e- 〜15V/e - まで可変出来る。
【0030】このように、本例のCCD固体撮像素子に
おいては、そのフローティング・ディフージョン領域3
3の容量に対して之と並列に可変容量ダイオード35を
接続し、外部から制御電圧Vを印加することにより、フ
ローティング・ディフージョン領域での等価容量を変化
させ、変換効率を連続的に変化させることができる。
おいては、そのフローティング・ディフージョン領域3
3の容量に対して之と並列に可変容量ダイオード35を
接続し、外部から制御電圧Vを印加することにより、フ
ローティング・ディフージョン領域での等価容量を変化
させ、変換効率を連続的に変化させることができる。
【0031】一方、出力端子t2 から得られる出力信号
を可変容量ダイオード35の制御端子t1 にフィードバ
ックすることにより、明るさに応じて自動的に変換効率
を変えることができる。この例を図6に示す。同図にお
いて、図3と対応する部分には同一符号を付して示す
も、出力増幅器34からの出力信号と基準信号、すなわ
ち基準電圧39を比較器38に入力し、この比較器38
からの出力を可変容量ダイオード35の制御端子t1 に
フィードバックする。
を可変容量ダイオード35の制御端子t1 にフィードバ
ックすることにより、明るさに応じて自動的に変換効率
を変えることができる。この例を図6に示す。同図にお
いて、図3と対応する部分には同一符号を付して示す
も、出力増幅器34からの出力信号と基準信号、すなわ
ち基準電圧39を比較器38に入力し、この比較器38
からの出力を可変容量ダイオード35の制御端子t1 に
フィードバックする。
【0032】出力増幅器34からの出力信号が大きけれ
ば可変容量ダイオード35の容量が大きくなり、等価容
量が大きくなることから変換効率が下がり、逆に出力信
号が小さければ、可変容量ダイオード35の容量が小さ
くなり等価容量が小さくなることから変換効率が上がる
ことになる。
ば可変容量ダイオード35の容量が大きくなり、等価容
量が大きくなることから変換効率が下がり、逆に出力信
号が小さければ、可変容量ダイオード35の容量が小さ
くなり等価容量が小さくなることから変換効率が上がる
ことになる。
【0033】尚、上例では可変容量ダイオード35をフ
ローティング・ディフージョン領域33に並列に接続し
たが、その他直列接続することも可能である。
ローティング・ディフージョン領域33に並列に接続し
たが、その他直列接続することも可能である。
【0034】上述の実施例によれば、フローティング・
ディフージョン領域33での等価容量を連続的に変化さ
せることができることで、変換効率を連続的に変化させ
ることができる。上記等価容量の可変範囲は、大きく即
ち2倍以上とすることができる。前述の従来例に比べる
と、フローティング・ディフージョン領域33以外に固
定容量がない分、可変範囲が大きくなり、また原理的に
は可変容量ダイオードの接合破壊まで可変範囲を大きく
できる。
ディフージョン領域33での等価容量を連続的に変化さ
せることができることで、変換効率を連続的に変化させ
ることができる。上記等価容量の可変範囲は、大きく即
ち2倍以上とすることができる。前述の従来例に比べる
と、フローティング・ディフージョン領域33以外に固
定容量がない分、可変範囲が大きくなり、また原理的に
は可変容量ダイオードの接合破壊まで可変範囲を大きく
できる。
【0035】本例では、リセット電圧15Vで動作させ
ても変換効率を可変させることが可能となる。可変容量
ダイオード35を使用することで可変容量が入力電圧V
in、即ちリセット電圧に依存しないので、出力増幅器3
4の設計の自由度が大きくなる。
ても変換効率を可変させることが可能となる。可変容量
ダイオード35を使用することで可変容量が入力電圧V
in、即ちリセット電圧に依存しないので、出力増幅器3
4の設計の自由度が大きくなる。
【0036】出力増幅器34のゲートに印加される入力
電圧Vinの変化に対する等価容量の変化を小さく出来る
ので、出力端子t2 における出力信号Vout に対する入
力電圧Vin(すなわち入射光量)に対するリニアリティ
ーが良くなる。即ち、図5の曲線がほぼ直線と近似出来
る範囲ではリニアリティーが良く、制御電圧Vが10V
を超えると歪みが大きくなる。可変容量ダイオードを用
いることにより、消費電力の増加がない。
電圧Vinの変化に対する等価容量の変化を小さく出来る
ので、出力端子t2 における出力信号Vout に対する入
力電圧Vin(すなわち入射光量)に対するリニアリティ
ーが良くなる。即ち、図5の曲線がほぼ直線と近似出来
る範囲ではリニアリティーが良く、制御電圧Vが10V
を超えると歪みが大きくなる。可変容量ダイオードを用
いることにより、消費電力の増加がない。
【0037】そして、本実施例では、被写体の明るさに
応じて変換効率を変えることができるので、広範囲の明
るさに対応することができる。出力増幅器34のダイナ
ミックレンジを有効に利用出来、感度のレンジ幅をより
広くすることができる。
応じて変換効率を変えることができるので、広範囲の明
るさに対応することができる。出力増幅器34のダイナ
ミックレンジを有効に利用出来、感度のレンジ幅をより
広くすることができる。
【0038】さらに、出力増幅器34からの出力信号を
可変容量ダイオード35の制御端子t1 にフィードバッ
クすることによって、変換効率を変えられるので、例え
ば自動的に電子アイリスを行うことができる等、新しい
応用が期待できる。
可変容量ダイオード35の制御端子t1 にフィードバッ
クすることによって、変換効率を変えられるので、例え
ば自動的に電子アイリスを行うことができる等、新しい
応用が期待できる。
【0039】上例では、CCD固体撮像素子に適用した
が、その他のCCD電荷転送装置にも適用できる。
が、その他のCCD電荷転送装置にも適用できる。
【0040】
【発明の効果】本発明に係る電荷転送装置によれば、電
荷電圧変換部の容量に可変容量ダイオードを接続し、こ
の可変容量ダイオードの容量を制御して電荷電圧変換部
の等価容量を変化させることにより、変換効率を連続的
に変化させることができる。
荷電圧変換部の容量に可変容量ダイオードを接続し、こ
の可変容量ダイオードの容量を制御して電荷電圧変換部
の等価容量を変化させることにより、変換効率を連続的
に変化させることができる。
【0041】可変容量ダイオードを用いることにより、
等価容量の可変範囲を大きくすることができる。
等価容量の可変範囲を大きくすることができる。
【0042】そして、被写体の明るさに応じて変換効率
を連続的に変えることが出来るので、広範囲の明るさに
対応することができる。
を連続的に変えることが出来るので、広範囲の明るさに
対応することができる。
【0043】また、出力増幅器のダイナミックレンジを
有効に利用出来、感度のレンジ幅をより広くできる。
有効に利用出来、感度のレンジ幅をより広くできる。
【0044】リセット電圧15Vでの動作も可能とな
る。可変容量ダイオードに対して出力信号をフィードバ
ックして変換効率を変えることも可能であるので、自動
的に電子アイリスを行うことができる等、新しい応用が
期待できる。
る。可変容量ダイオードに対して出力信号をフィードバ
ックして変換効率を変えることも可能であるので、自動
的に電子アイリスを行うことができる等、新しい応用が
期待できる。
【0045】可変容量ダイオードを用いるので、付加的
な消費電力の増加が無い。
な消費電力の増加が無い。
【図1】本発明に係る電荷転送装置の出力部分の一例を
示す構成図である。
示す構成図である。
【図2】図1のA−A線上の断面図である。
【図3】出力部の等価回路図である。
【図4】図2のB−B線上の断面及び深さ方向のポテン
シャル分布を示す説明図である。
シャル分布を示す説明図である。
【図5】計算結果から得られた制御電圧Vに対する可変
容量ダイオードの容量の変化を示すグラフである。
容量ダイオードの容量の変化を示すグラフである。
【図6】本発明に係る他の例を示す出力部の等価回路図
である。
である。
【図7】従来例に係る電荷結合素子の出力部の構成を示
す回路図である。
す回路図である。
【図8】図7の利得制御回路の入力電圧VG に対する利
得Gの変化を示すグラフである。
得Gの変化を示すグラフである。
31 水平転送レジスタ 32 出力部 33 フローティング・ディフージョン領域 34 出力増幅器 35 可変容量ダイオード 36 リセットゲート部 37 リセットドレイン領域
【手続補正書】
【提出日】平成8年5月8日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0020
【補正方法】変更
【補正内容】
【0020】即ち、図2に示すように、第1導電型例え
ばn型の半導体基板40の一面に互に素子分離するよう
に分割された第2導電型例えばp型の第1のウエル領域
41が形成され、その一部に、n型の半導体領域からな
るフローティング・ディフージョン領域33が形成さ
れ、また、他部に第2導電型即ちp型の第2のウエル領
域42が形成され、このp型ウエル領域42内にn型領
域43が形成されて、この第2のp型ウエル領域42と
n型領域43によって可変容量ダイオード35が形成さ
れる。第2のp型ウエル領域42はP+ 電極取出し領域
44から例えばAl電極45を通じて制御端子t1 が導
出される。この制御端子t1 に印加される電圧(例えば
負の電圧)によって可変容量ダイオードのpn接合の空
乏層の幅が変化し、容量が変化する。
ばn型の半導体基板40の一面に互に素子分離するよう
に分割された第2導電型例えばp型の第1のウエル領域
41が形成され、その一部に、n型の半導体領域からな
るフローティング・ディフージョン領域33が形成さ
れ、また、他部に第2導電型即ちp型の第2のウエル領
域42が形成され、このp型ウエル領域42内にn型領
域43が形成されて、この第2のp型ウエル領域42と
n型領域43によって可変容量ダイオード35が形成さ
れる。第2のp型ウエル領域42はP+ 電極取出し領域
44から例えばAl電極45を通じて制御端子t1 が導
出される。この制御端子t1 に印加される電圧(例えば
負の電圧)によって可変容量ダイオードのpn接合の空
乏層の幅が変化し、容量が変化する。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0021
【補正方法】変更
【補正内容】
【0021】一方、可変容量ダイオード35を構成する
n型領域43とフローティング・ディフージョン領域3
3のn+ 電極取出し領域46がAl配線47によって接
続され、このAl配線47が出力増幅器34に接続され
る。これによって、フローティング・ディフージョン領
域の容量と可変容量ダイオードの容量とが並列接続され
ることになる。尚、48はp型のチャネルストップ領域
を示し、グランド電位(GND)が印加される。図3は
図1の出力部32の等価回路を示す。
n型領域43とフローティング・ディフージョン領域3
3のn+ 電極取出し領域46がAl配線47によって接
続され、このAl配線47が出力増幅器34に接続され
る。これによって、フローティング・ディフージョン領
域の容量と可変容量ダイオードの容量とが並列接続され
ることになる。尚、48はp型のチャネルストップ領域
を示し、グランド電位(GND)が印加される。図3は
図1の出力部32の等価回路を示す。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0036
【補正方法】変更
【補正内容】
【0036】出力増幅器34のゲートに印加される入力
電圧Vinの変化に対する等価容量の変化を小さく出来る
ので、出力端子t2 における出力信号V out の入力電圧
Vin(すなわち入射光量)に対するリニアリティーが良
くなる。即ち、図5の曲線がほぼ直線と近似出来る範囲
ではリニアリティーが良く、制御電圧Vが10Vを超え
ると歪みが大きくなる。可変容量ダイオードを用いるこ
とにより、消費電力の増加がない。
電圧Vinの変化に対する等価容量の変化を小さく出来る
ので、出力端子t2 における出力信号V out の入力電圧
Vin(すなわち入射光量)に対するリニアリティーが良
くなる。即ち、図5の曲線がほぼ直線と近似出来る範囲
ではリニアリティーが良く、制御電圧Vが10Vを超え
ると歪みが大きくなる。可変容量ダイオードを用いるこ
とにより、消費電力の増加がない。
【手続補正4】
【補正対象書類名】図面
【補正対象項目名】図2
【補正方法】変更
【補正内容】
【図2】
【手続補正5】
【補正対象書類名】図面
【補正対象項目名】図4
【補正方法】変更
【補正内容】
【図4】
Claims (3)
- 【請求項1】 電荷転送部の終段に接続された出力部の
電荷電圧変換部に、可変容量ダイオードが接続されて成
ることを特徴とする電荷転送装置。 - 【請求項2】 前記可変容量ダイオードの容量が外部か
ら制御されることを特徴とする請求項1に記載の電荷転
送装置。 - 【請求項3】 前記可変容量ダイオードの容量が前記出
力部からの出力信号によって制御されることを特徴とす
る請求項1に記載の電荷転送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7311148A JPH09148563A (ja) | 1995-11-29 | 1995-11-29 | 電荷転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7311148A JPH09148563A (ja) | 1995-11-29 | 1995-11-29 | 電荷転送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09148563A true JPH09148563A (ja) | 1997-06-06 |
Family
ID=18013694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7311148A Pending JPH09148563A (ja) | 1995-11-29 | 1995-11-29 | 電荷転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09148563A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006148284A (ja) * | 2004-11-17 | 2006-06-08 | Sony Corp | 固体撮像装置及び固体撮像装置の駆動方法 |
JP2010003770A (ja) * | 2008-06-18 | 2010-01-07 | Nec Electronics Corp | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 |
JP2010003769A (ja) * | 2008-06-18 | 2010-01-07 | Nec Electronics Corp | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 |
-
1995
- 1995-11-29 JP JP7311148A patent/JPH09148563A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006148284A (ja) * | 2004-11-17 | 2006-06-08 | Sony Corp | 固体撮像装置及び固体撮像装置の駆動方法 |
JP2010003770A (ja) * | 2008-06-18 | 2010-01-07 | Nec Electronics Corp | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 |
JP2010003769A (ja) * | 2008-06-18 | 2010-01-07 | Nec Electronics Corp | 半導体装置の解析及び設計装置、及び半導体装置の解析及び設計方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6946637B2 (en) | Image sensing device using MOS type image sensing elements | |
KR100922931B1 (ko) | 씨모스 이미지 센서 및 그 제조 방법 | |
US5192990A (en) | Output circuit for image sensor | |
KR100262286B1 (ko) | 증폭형고체촬상소자 | |
WO1992021151A2 (en) | HIGH-SPEED PERISTALTIC CCD IMAGER WITH GaAs FET OUTPUT | |
US20210185249A1 (en) | Imaging device | |
US12046607B2 (en) | Imaging device | |
US6525355B2 (en) | Solid-state image sensor provided with divided photoelectric conversion part | |
KR960002100B1 (ko) | 전하결합소자형 이미지센서 | |
JP2001326343A (ja) | 固体撮像装置 | |
KR100275122B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
US5905256A (en) | Imaging device including output amplifier circuit having variable GAIN BANDWIDTH PRODUCT | |
KR20010061353A (ko) | 씨모스 이미지센서 및 그 제조방법 | |
JPH09148563A (ja) | 電荷転送装置 | |
US6111281A (en) | Solid-state image-pickup device and MOS transistor having a reduced incidental capacitance | |
WO1988002186A1 (en) | Output circuit for image sensor | |
US11837668B2 (en) | Semiconductor element and semiconductor device | |
US7362364B2 (en) | Solid-state image pickup device with photoelectric charge transferrer to a floating diffusion region | |
KR20040093905A (ko) | 고감도 씨모스 이미지 센서의 단위화소 | |
JP3428875B2 (ja) | 光電変換装置 | |
KR100436060B1 (ko) | 전하운송효율을 높인 시모스 이미지센서 | |
US20230171522A1 (en) | Light detection device and method for driving light sensor | |
JP2017103429A (ja) | 撮像装置、および、撮像システム | |
KR100710182B1 (ko) | 시모스 이미지 센서의 광차폐층 및 그의 제조방법 | |
KR100595326B1 (ko) | 시모스 이미지 센서의 플로팅 확산영역 및 그 형성방법 |