JP2001326343A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2001326343A JP2001326343A JP2000143757A JP2000143757A JP2001326343A JP 2001326343 A JP2001326343 A JP 2001326343A JP 2000143757 A JP2000143757 A JP 2000143757A JP 2000143757 A JP2000143757 A JP 2000143757A JP 2001326343 A JP2001326343 A JP 2001326343A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion layer
- solid
- state imaging
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000009792 diffusion process Methods 0.000 claims description 110
- 239000004065 semiconductor Substances 0.000 claims description 43
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 239000011159 matrix material Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052710 silicon Inorganic materials 0.000 abstract description 23
- 239000010703 silicon Substances 0.000 abstract description 23
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 229920005591 polysilicon Polymers 0.000 abstract description 11
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 102100040678 Programmed cell death protein 1 Human genes 0.000 description 4
- 239000012535 impurity Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101710089372 Programmed cell death protein 1 Proteins 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Abstract
(57)【要約】 （修正有）
【課題】標準のＣ−ＭＯＳ型のＬＳＩ製造プロセスで製
造可能であるとともに、その開口率を高めた固体撮像装
置を提供する。 【解決手段】絶縁層１２が設けられたＳＯＩ基板１０の
Ｐ型シリコン層１３に、Ｎ型拡散層１４ａ〜１４ｄ、Ｐ
型拡散層１５、絶縁層１６ａ，１６ｂ、絶縁膜１７ａ，
１７ｂ、ポリシリコン１８ａ，１８ｂ、遮蔽膜１９を設
けて１つの画素を構成する。このとき、感光部となるＮ
型拡散層１４ｂに光が入射されると、その入射光量に応
じた電荷がＰ型シリコン層１３に蓄積されて、Ｐ型シリ
コン層１３のポテンシャルが変化する。そして、このＰ
型シリコン層１３のポテンシャルに応じた出力電流がＮ
型拡散層１４ａに接続された出力信号線に出力される。
造可能であるとともに、その開口率を高めた固体撮像装
置を提供する。 【解決手段】絶縁層１２が設けられたＳＯＩ基板１０の
Ｐ型シリコン層１３に、Ｎ型拡散層１４ａ〜１４ｄ、Ｐ
型拡散層１５、絶縁層１６ａ，１６ｂ、絶縁膜１７ａ，
１７ｂ、ポリシリコン１８ａ，１８ｂ、遮蔽膜１９を設
けて１つの画素を構成する。このとき、感光部となるＮ
型拡散層１４ｂに光が入射されると、その入射光量に応
じた電荷がＰ型シリコン層１３に蓄積されて、Ｐ型シリ
コン層１３のポテンシャルが変化する。そして、このＰ
型シリコン層１３のポテンシャルに応じた出力電流がＮ
型拡散層１４ａに接続された出力信号線に出力される。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置に関
するもので、特に、ＭＯＳ型固体撮像装置に関する。
するもので、特に、ＭＯＳ型固体撮像装置に関する。
【０００２】
【従来の技術】フォトダイオード等の光電変換素子と、
その光電変換素子で発生した光電荷を出力信号線へ取り
出す手段とを含む画素をマトリクス状（行列状）に配し
てなる二次元固体撮像装置は種々の用途に供されてい
る。ところで、このような固体撮像装置は光電変換素子
で発生した光電荷を読み出す（取り出す）手段によって
ＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光
電荷をポテンシャルの井戸に蓄積しつつ、転送するよう
になっており、ダイナミックレンジが狭いという欠点が
ある。一方ＭＯＳ型はフォトダイオードのｐｎ接合容量
に蓄積した電荷をＭＯＳトランジスタを通して直接読み
出すようになっていた。
その光電変換素子で発生した光電荷を出力信号線へ取り
出す手段とを含む画素をマトリクス状（行列状）に配し
てなる二次元固体撮像装置は種々の用途に供されてい
る。ところで、このような固体撮像装置は光電変換素子
で発生した光電荷を読み出す（取り出す）手段によって
ＣＣＤ型とＭＯＳ型に大きく分けられる。ＣＣＤ型は光
電荷をポテンシャルの井戸に蓄積しつつ、転送するよう
になっており、ダイナミックレンジが狭いという欠点が
ある。一方ＭＯＳ型はフォトダイオードのｐｎ接合容量
に蓄積した電荷をＭＯＳトランジスタを通して直接読み
出すようになっていた。
【０００３】ここで、従来のＭＯＳ型固体撮像装置の１
画素当りの構成を図１０に示し説明する。同図におい
て、ＰＤはフォトダイオードであり、そのカソードがＭ
ＯＳトランジスタＴ１１のゲートとＭＯＳトランジスタ
Ｔ１２のソースに接続されている。ＭＯＳトランジスタ
Ｔ１１のソースはＭＯＳトランジスタＴ１３のドレイン
に接続され、ＭＯＳトランジスタＴ１３のソースは出力
信号線Ｖoutへ接続されている。またＭＯＳトランジス
タＴ１１，Ｔ１２のドレインには直流電圧ＶPDが印加さ
れ、フォトダイオードのアノードには直流電圧ＶPSが印
加されている。
画素当りの構成を図１０に示し説明する。同図におい
て、ＰＤはフォトダイオードであり、そのカソードがＭ
ＯＳトランジスタＴ１１のゲートとＭＯＳトランジスタ
Ｔ１２のソースに接続されている。ＭＯＳトランジスタ
Ｔ１１のソースはＭＯＳトランジスタＴ１３のドレイン
に接続され、ＭＯＳトランジスタＴ１３のソースは出力
信号線Ｖoutへ接続されている。またＭＯＳトランジス
タＴ１１，Ｔ１２のドレインには直流電圧ＶPDが印加さ
れ、フォトダイオードのアノードには直流電圧ＶPSが印
加されている。
【０００４】フォトダイオードＰＤに光が入射すると、
光電荷が発生し、その電荷はＭＯＳトランジスタＴ１１
のゲートに蓄積される。ここで、ＭＯＳトランジスタＴ
１３のゲートにパルス信号φＶを与えてＭＯＳトランジ
スタＴ１３をＯＮすると、ＭＯＳトランジスタＴ１１の
ゲートの電荷に比例した電流がＭＯＳトランジスタＴ１
１、Ｔ１３を通って出力信号線へ導出される。このよう
にして入射光量に比例した出力電流を読み出すことがで
きる。信号読み出し後はＭＯＳトランジスタＴ１３をＯ
ＦＦにしてＭＯＳトランジスタＴ１２をＯＮすることで
ＭＯＳトランジスタＴ１１のゲート電圧を初期化させる
ことができる。
光電荷が発生し、その電荷はＭＯＳトランジスタＴ１１
のゲートに蓄積される。ここで、ＭＯＳトランジスタＴ
１３のゲートにパルス信号φＶを与えてＭＯＳトランジ
スタＴ１３をＯＮすると、ＭＯＳトランジスタＴ１１の
ゲートの電荷に比例した電流がＭＯＳトランジスタＴ１
１、Ｔ１３を通って出力信号線へ導出される。このよう
にして入射光量に比例した出力電流を読み出すことがで
きる。信号読み出し後はＭＯＳトランジスタＴ１３をＯ
ＦＦにしてＭＯＳトランジスタＴ１２をＯＮすることで
ＭＯＳトランジスタＴ１１のゲート電圧を初期化させる
ことができる。
【０００５】このような構成のＭＯＳ型固体撮像装置
は、標準のＣ−ＭＯＳ型のＬＳＩと同一のプロセスを用
いて設計及び製作が行われる。よって、他の演算回路と
ともに集積化することができ、１チップの集積回路装置
として扱うことができる。又、ＭＯＳトランジスタＴ１
１をソースフォロワのＭＯＳトランジスタとして動作さ
せることによって、フォトダイオードＰＤより得られる
信号の増幅とノイズの低減を図ることができる。
は、標準のＣ−ＭＯＳ型のＬＳＩと同一のプロセスを用
いて設計及び製作が行われる。よって、他の演算回路と
ともに集積化することができ、１チップの集積回路装置
として扱うことができる。又、ＭＯＳトランジスタＴ１
１をソースフォロワのＭＯＳトランジスタとして動作さ
せることによって、フォトダイオードＰＤより得られる
信号の増幅とノイズの低減を図ることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、図１０
のように、各画素毎に最低３つのＭＯＳトランジスタ
を、その構成に組み込む必要がある。そのため、このよ
うな固体撮像装置が形成される基板表面上におけるフォ
トダイオードの設置面積が制限されるとともに、その開
口率にも限界があった。開口率を高めるために、ＭＯＳ
キャパシタに光電変換された電荷を蓄積するＭＯＳ型フ
ォトトランジスタ１つで各画素を構成するＣＭＤ（Char
ge Modulation Device）も提案されているが、その製造
プロセスが、図１０のＭＯＳ型固体撮像装置と異なり、
ＭＯＳ型フォトトランジスタを形成するために、標準の
Ｃ−ＭＯＳ型のＬＳＩ製造プロセスよりも複雑なものに
なるという欠点がある。
のように、各画素毎に最低３つのＭＯＳトランジスタ
を、その構成に組み込む必要がある。そのため、このよ
うな固体撮像装置が形成される基板表面上におけるフォ
トダイオードの設置面積が制限されるとともに、その開
口率にも限界があった。開口率を高めるために、ＭＯＳ
キャパシタに光電変換された電荷を蓄積するＭＯＳ型フ
ォトトランジスタ１つで各画素を構成するＣＭＤ（Char
ge Modulation Device）も提案されているが、その製造
プロセスが、図１０のＭＯＳ型固体撮像装置と異なり、
ＭＯＳ型フォトトランジスタを形成するために、標準の
Ｃ−ＭＯＳ型のＬＳＩ製造プロセスよりも複雑なものに
なるという欠点がある。
【０００７】このような問題を鑑みて、本発明は、標準
のＣ−ＭＯＳ型のＬＳＩ製造プロセスで製造可能である
とともに、その開口率を高めた固体撮像装置を提供する
ことを目的とする。
のＣ−ＭＯＳ型のＬＳＩ製造プロセスで製造可能である
とともに、その開口率を高めた固体撮像装置を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の固体撮像装置は、半導体層と中間
層と支持層とを含む基板と、半導体層表面に形成された
拡散層を含む光電変換部を有する複数の画素と、半導体
層表面から中間層に達するように設けられ中間層ととも
に各画素を電気的に分離する絶縁領域とを備えたことを
特徴とする。
に、請求項１に記載の固体撮像装置は、半導体層と中間
層と支持層とを含む基板と、半導体層表面に形成された
拡散層を含む光電変換部を有する複数の画素と、半導体
層表面から中間層に達するように設けられ中間層ととも
に各画素を電気的に分離する絶縁領域とを備えたことを
特徴とする。
【０００９】このような固体撮像装置において、中間層
に到達するように形成された絶縁領域と中間層とによっ
て、各画素が電気的に分離され、各画素の光電変換部で
発生する電荷が隣の画素に移動することが防止される。
に到達するように形成された絶縁領域と中間層とによっ
て、各画素が電気的に分離され、各画素の光電変換部で
発生する電荷が隣の画素に移動することが防止される。
【００１０】又、このような固体撮像装置において、請
求項２に記載するように、前記中間層を絶縁性材料で形
成しても構わない。又、請求項３に記載するように、前
記中間層を前記半導体層とは逆極性の半導体材料で形成
しても構わない。後者の場合、この逆極性の半導体材料
で形成される中間層に、所定の直流電圧を与えることに
よって、各画素を電気的に分離して構成することができ
る。
求項２に記載するように、前記中間層を絶縁性材料で形
成しても構わない。又、請求項３に記載するように、前
記中間層を前記半導体層とは逆極性の半導体材料で形成
しても構わない。後者の場合、この逆極性の半導体材料
で形成される中間層に、所定の直流電圧を与えることに
よって、各画素を電気的に分離して構成することができ
る。
【００１１】請求項３に記載の固体撮像装置において、
請求項４に記載するように、前記半導体層とは逆極性の
拡散領域を、前記半導体層表面から前記中間層に達する
ように設けても構わない。このように形成された拡散層
を介して、前記中間層に所定の直流電圧を各画素毎に与
えることができる。
請求項４に記載するように、前記半導体層とは逆極性の
拡散領域を、前記半導体層表面から前記中間層に達する
ように設けても構わない。このように形成された拡散層
を介して、前記中間層に所定の直流電圧を各画素毎に与
えることができる。
【００１２】請求項５に記載の固体撮像装置は、請求項
１〜請求項４のいずれかに記載の固体撮像装置におい
て、前記画素が、前記半導体層の表面に順に並んで設け
られた、それぞれ前記半導体層とは逆極性の第１拡散
層、第２拡散層、第３拡散層、及び第４拡散層と、前記
第１拡散層と前記第２拡散層との間の前記半導体層上に
設けられた第１絶縁膜と、前記第３拡散層と前記第４拡
散層との間の前記半導体層上に設けられた第２絶縁膜
と、前記第１絶縁膜上に設けられた第１電極膜と、前記
第２絶縁膜上に設けられた第２電極膜とを含み、前記光
電変換部が、前記第２拡散層と前記半導体層とからなる
とともに第１電極及び第２電極を有する光電変換素子で
あることを特徴とする。
１〜請求項４のいずれかに記載の固体撮像装置におい
て、前記画素が、前記半導体層の表面に順に並んで設け
られた、それぞれ前記半導体層とは逆極性の第１拡散
層、第２拡散層、第３拡散層、及び第４拡散層と、前記
第１拡散層と前記第２拡散層との間の前記半導体層上に
設けられた第１絶縁膜と、前記第３拡散層と前記第４拡
散層との間の前記半導体層上に設けられた第２絶縁膜
と、前記第１絶縁膜上に設けられた第１電極膜と、前記
第２絶縁膜上に設けられた第２電極膜とを含み、前記光
電変換部が、前記第２拡散層と前記半導体層とからなる
とともに第１電極及び第２電極を有する光電変換素子で
あることを特徴とする。
【００１３】このような固体撮像装置において、請求項
６に記載の固体撮像装置は、前記第１拡散層、前記第２
拡散層、前記第１絶縁膜、及び前記第１電極膜によって
構成される第１ＭＯＳトランジスタと、前記第３拡散
層、前記第４拡散層、前記第２絶縁膜、及び前記第２電
極膜によって構成される第２ＭＯＳトランジスタとを備
える。この第１及び第２ＭＯＳトランジスタはそれぞ
れ、第１電極、第２電極及びゲート電極を有する。
６に記載の固体撮像装置は、前記第１拡散層、前記第２
拡散層、前記第１絶縁膜、及び前記第１電極膜によって
構成される第１ＭＯＳトランジスタと、前記第３拡散
層、前記第４拡散層、前記第２絶縁膜、及び前記第２電
極膜によって構成される第２ＭＯＳトランジスタとを備
える。この第１及び第２ＭＯＳトランジスタはそれぞ
れ、第１電極、第２電極及びゲート電極を有する。
【００１４】更に、請求項７に記載するように、前記光
電変換素子の第１電極に前記第１ＭＯＳトランジスタの
第１電極が接続され、前記光電変換素子の第２電極に前
記第１ＭＯＳトランジスタのバックゲートが接続されて
おり、前記第１ＭＯＳトランジスタは第２電極から信号
出力を行い、前記光電変換素子の第２電極に前記第２Ｍ
ＯＳトランジスタの第１電極及びバックゲートが接続さ
れており、前記第２ＭＯＳトランジスタの第２電極にリ
セット用の直流電圧が印加される構成とすることができ
る。
電変換素子の第１電極に前記第１ＭＯＳトランジスタの
第１電極が接続され、前記光電変換素子の第２電極に前
記第１ＭＯＳトランジスタのバックゲートが接続されて
おり、前記第１ＭＯＳトランジスタは第２電極から信号
出力を行い、前記光電変換素子の第２電極に前記第２Ｍ
ＯＳトランジスタの第１電極及びバックゲートが接続さ
れており、前記第２ＭＯＳトランジスタの第２電極にリ
セット用の直流電圧が印加される構成とすることができ
る。
【００１５】このような固体撮像装置において、光が入
射されると、光電変換素子の第２電極に電荷が蓄積され
るため、その入射光量に応じて第１ＭＯＳトランジスタ
のバックゲートの電圧が変化する。そして、第１ＭＯＳ
トランジスタをＯＮすることによって、入射光量に応じ
た電気信号が第１ＭＯＳトランジスタの第２電極から出
力される。又、第２ＭＯＳトランジスタをＯＮすること
によって、光電変換素子の第２電極及び第１ＭＯＳトラ
ンジスタのバックゲートの電圧が、第２ＭＯＳトランジ
スタの第２電極に印加されたリセット用の直流電圧に基
づいて初期化される。
射されると、光電変換素子の第２電極に電荷が蓄積され
るため、その入射光量に応じて第１ＭＯＳトランジスタ
のバックゲートの電圧が変化する。そして、第１ＭＯＳ
トランジスタをＯＮすることによって、入射光量に応じ
た電気信号が第１ＭＯＳトランジスタの第２電極から出
力される。又、第２ＭＯＳトランジスタをＯＮすること
によって、光電変換素子の第２電極及び第１ＭＯＳトラ
ンジスタのバックゲートの電圧が、第２ＭＯＳトランジ
スタの第２電極に印加されたリセット用の直流電圧に基
づいて初期化される。
【００１６】又、このような固体撮像装置において、請
求項８に記載するように、前記第２拡散層及び前記第３
拡散層を、前記中間層から離間して形成することで、前
記中間層の上の半導体層を第１及び第２ＭＯＳトランジ
スタのバックゲート及び光電変換素子の第２電極とする
ことができる。
求項８に記載するように、前記第２拡散層及び前記第３
拡散層を、前記中間層から離間して形成することで、前
記中間層の上の半導体層を第１及び第２ＭＯＳトランジ
スタのバックゲート及び光電変換素子の第２電極とする
ことができる。
【００１７】よって、光が入射されたとき、半導体層に
電荷が蓄積され、半導体層のポテンシャルが入射光量に
応じて変化することによって、第１ＭＯＳトランジスタ
の第２電極より入射光量に応じた出力を出力することが
できる。又、第２ＭＯＳトランジスタの第２電極に与え
られるリセット用の直流電圧を半導体層に与えることに
よって、この半導体層に蓄積された電荷を再結合して初
期化することで、第１ＭＯＳトランジスタのバックゲー
ト及び光電変換素子の第２電極の状態を初期化すること
ができる。
電荷が蓄積され、半導体層のポテンシャルが入射光量に
応じて変化することによって、第１ＭＯＳトランジスタ
の第２電極より入射光量に応じた出力を出力することが
できる。又、第２ＭＯＳトランジスタの第２電極に与え
られるリセット用の直流電圧を半導体層に与えることに
よって、この半導体層に蓄積された電荷を再結合して初
期化することで、第１ＭＯＳトランジスタのバックゲー
ト及び光電変換素子の第２電極の状態を初期化すること
ができる。
【００１８】又、請求項９に記載するように、前記第１
拡散層、前記第２拡散層、前記第３拡散層、及び前記第
４拡散層が前記中間層から離間して形成することで、前
記中間層の上の半導体層を第１及び第２ＭＯＳトランジ
スタのバックゲート及び光電変換素子の第２電極とする
ことができる。又、第１及び第２ＭＯＳトランジスタの
第１電極及び第２電極を、中間層と電気的に分離するこ
とができるので、中間層に与える所定の電圧の影響が与
えられず、各画素毎に動作を行うことができる。
拡散層、前記第２拡散層、前記第３拡散層、及び前記第
４拡散層が前記中間層から離間して形成することで、前
記中間層の上の半導体層を第１及び第２ＭＯＳトランジ
スタのバックゲート及び光電変換素子の第２電極とする
ことができる。又、第１及び第２ＭＯＳトランジスタの
第１電極及び第２電極を、中間層と電気的に分離するこ
とができるので、中間層に与える所定の電圧の影響が与
えられず、各画素毎に動作を行うことができる。
【００１９】よって、光が入射されたとき、半導体層に
電荷が蓄積され、半導体層のポテンシャルが入射光量に
応じて変化することによって、第１ＭＯＳトランジスタ
の第２電極より入射光量に応じた出力を出力することが
できる。又、第２ＭＯＳトランジスタの第２電極に与え
られるリセット用の直流電圧を半導体層に与えることに
よって、この半導体層に蓄積された電荷を再結合して初
期化することで、第１ＭＯＳトランジスタのバックゲー
ト及び光電変換素子の第２電極の状態を初期化すること
ができる。
電荷が蓄積され、半導体層のポテンシャルが入射光量に
応じて変化することによって、第１ＭＯＳトランジスタ
の第２電極より入射光量に応じた出力を出力することが
できる。又、第２ＭＯＳトランジスタの第２電極に与え
られるリセット用の直流電圧を半導体層に与えることに
よって、この半導体層に蓄積された電荷を再結合して初
期化することで、第１ＭＯＳトランジスタのバックゲー
ト及び光電変換素子の第２電極の状態を初期化すること
ができる。
【００２０】請求項１０に記載の固体撮像装置は、請求
項５〜請求項９のいずれかに記載の固体撮像装置におい
て、前記第２拡散層と前記第３拡散層との間に、前記半
導体層表面から前記中間層に達する絶縁領域を設けたこ
とを特徴とする。
項５〜請求項９のいずれかに記載の固体撮像装置におい
て、前記第２拡散層と前記第３拡散層との間に、前記半
導体層表面から前記中間層に達する絶縁領域を設けたこ
とを特徴とする。
【００２１】請求項１１に記載の固体撮像装置は、請求
項１〜請求項１０のいずれかに記載の固体撮像装置にお
いて、前記半導体基板の極性がＰ型であることを特徴と
する。
項１〜請求項１０のいずれかに記載の固体撮像装置にお
いて、前記半導体基板の極性がＰ型であることを特徴と
する。
【００２２】請求項１２に記載の固体撮像装置は、請求
項１〜請求項１１のいずれかに記載の固体撮像装置にお
いて、前記画素が、マトリクス状に配されていることを
特徴とする。
項１〜請求項１１のいずれかに記載の固体撮像装置にお
いて、前記画素が、マトリクス状に配されていることを
特徴とする。
【００２３】
【発明の実施の形態】＜固体撮像装置の構成＞まず、本
発明の固体撮像装置の構成について、図面を参照して説
明する。図１は、本発明の固体撮像装置の内部構成を示
すブロック図である。尚、図１は本発明の一実施形態で
ある二次元のＭＯＳ型固体撮像装置の一部の構成を概略
的に示している。
発明の固体撮像装置の構成について、図面を参照して説
明する。図１は、本発明の固体撮像装置の内部構成を示
すブロック図である。尚、図１は本発明の一実施形態で
ある二次元のＭＯＳ型固体撮像装置の一部の構成を概略
的に示している。
【００２４】図１において、Ｇ11〜Ｇｍｎは行列配置
（マトリクス配置）された画素を示している。１は垂直
走査回路であり、行（ライン）３−１，３−２，…，３
−ｎを順次走査していく。２は水平走査回路であり、画
素から出力信号線５−１，５−２，…，５−ｍに導出さ
れた光電変換信号を画素ごとに水平方向に順次読み出
す。４は電源ラインである。各画素に対し、上記ライン
３−１，３−２，…，３−ｎや出力信号線５−１，５−
２，…，５−ｍ、電源ライン４だけでなく、他のライン
（例えば、クロックラインやバイアス供給ライン等）も
接続されるが、図１ではこれらについて省略し、図２に
示す各画素の回路図において示す。
（マトリクス配置）された画素を示している。１は垂直
走査回路であり、行（ライン）３−１，３−２，…，３
−ｎを順次走査していく。２は水平走査回路であり、画
素から出力信号線５−１，５−２，…，５−ｍに導出さ
れた光電変換信号を画素ごとに水平方向に順次読み出
す。４は電源ラインである。各画素に対し、上記ライン
３−１，３−２，…，３−ｎや出力信号線５−１，５−
２，…，５−ｍ、電源ライン４だけでなく、他のライン
（例えば、クロックラインやバイアス供給ライン等）も
接続されるが、図１ではこれらについて省略し、図２に
示す各画素の回路図において示す。
【００２５】出力信号線５−１，５−２，…，５−ｍご
とにＮチャネルのＭＯＳトランジスタＱ１が図示の如く
１つずつ設けられている。出力信号線５−１を例にとっ
て説明すると、ＭＯＳトランジスタＱ１のドレインは出
力信号線５−１に接続され、ソースは最終的な信号線６
に接続され、ゲートは水平走査回路２に接続されてい
る。尚、後述するように各画素内にはスイッチ用のＮチ
ャネルのＭＯＳトランジスタＴ１が設けられている。こ
こで、ＭＯＳトランジスタＴ１は行の選択を行うもので
あり、トランジスタＱ１は列の選択を行うものである。
とにＮチャネルのＭＯＳトランジスタＱ１が図示の如く
１つずつ設けられている。出力信号線５−１を例にとっ
て説明すると、ＭＯＳトランジスタＱ１のドレインは出
力信号線５−１に接続され、ソースは最終的な信号線６
に接続され、ゲートは水平走査回路２に接続されてい
る。尚、後述するように各画素内にはスイッチ用のＮチ
ャネルのＭＯＳトランジスタＴ１が設けられている。こ
こで、ＭＯＳトランジスタＴ１は行の選択を行うもので
あり、トランジスタＱ１は列の選択を行うものである。
【００２６】＜各画素の回路構成＞次に、図１のような
構成の固体撮像装置に設けられた画素Ｇ11〜Ｇmnの回路
構成について、図面を参照して説明する。図２は、図１
の固体撮像装置内に設けられた各画素の構成を示す回路
図である。
構成の固体撮像装置に設けられた画素Ｇ11〜Ｇmnの回路
構成について、図面を参照して説明する。図２は、図１
の固体撮像装置内に設けられた各画素の構成を示す回路
図である。
【００２７】図２の画素において、感光部（光電変換
部）を形成するｐｎフォトダイオードＰＤと、このフォ
トダイオードＰＤのカソードとともに直流電圧ＶPDがド
レインに印加されたＮチャネルのＭＯＳトランジスタＴ
１と、ＭＯＳトランジスタＴ１のバックゲートとともに
フォトダイオードＰＤのアノードにバックゲート及びド
レインが接続されたＮチャネルのＭＯＳトランジスタＴ
２とを有する。又、ＭＯＳトランジスタＴ１のゲートに
は信号φＶPGが印加されるとともに、そのソースに出力
信号線５（図１の出力信号線５−１〜５−ｎに相当す
る）が接続される。一方、ＭＯＳトランジスタＴ２のゲ
ートには信号φＶRGが印加されるとともに、そのソース
にその電圧値が直流電圧ＶPDより低い直流電圧ＶRSが印
加される。
部）を形成するｐｎフォトダイオードＰＤと、このフォ
トダイオードＰＤのカソードとともに直流電圧ＶPDがド
レインに印加されたＮチャネルのＭＯＳトランジスタＴ
１と、ＭＯＳトランジスタＴ１のバックゲートとともに
フォトダイオードＰＤのアノードにバックゲート及びド
レインが接続されたＮチャネルのＭＯＳトランジスタＴ
２とを有する。又、ＭＯＳトランジスタＴ１のゲートに
は信号φＶPGが印加されるとともに、そのソースに出力
信号線５（図１の出力信号線５−１〜５−ｎに相当す
る）が接続される。一方、ＭＯＳトランジスタＴ２のゲ
ートには信号φＶRGが印加されるとともに、そのソース
にその電圧値が直流電圧ＶPDより低い直流電圧ＶRSが印
加される。
【００２８】このような構成の画素は、図３のように、
信号φＶRGをローレベルにしているときに撮像動作を行
う。このとき、フォトダイオードＰＤに光が入射される
と、その入射光量に応じてフォトダイオードＰＤのアノ
ード側に正の電荷が蓄積される。よって、その入射光量
が多くなるほど、フォトダイオードＰＤのアノード側の
電位が高くなる。このとき同時に、フォトダイオードＰ
Ｄのアノードに接続されたＭＯＳトランジスタＴ１のバ
ックゲートの電位も高くなる。
信号φＶRGをローレベルにしているときに撮像動作を行
う。このとき、フォトダイオードＰＤに光が入射される
と、その入射光量に応じてフォトダイオードＰＤのアノ
ード側に正の電荷が蓄積される。よって、その入射光量
が多くなるほど、フォトダイオードＰＤのアノード側の
電位が高くなる。このとき同時に、フォトダイオードＰ
Ｄのアノードに接続されたＭＯＳトランジスタＴ１のバ
ックゲートの電位も高くなる。
【００２９】そして、ＭＯＳトランジスタＴ１のゲート
にパルス信号φＶPGを与えたとき、ＭＯＳトランジスタ
Ｔ１のバックゲート電圧によって決定する電流が、ＭＯ
ＳトランジスタＴ１を通して出力信号線５に流れ出す。
このとき、ＭＯＳトランジスタＴ１のゲートに与えられ
るパルス信号φＶPGの電圧値は一定であるので、そのバ
ックゲート電圧が高くなるほど、ゲート・バックゲート
間の電圧が低くなるため、ＭＯＳトランジスタＴ１を流
れるソース電流の電流量が少なくなる。よって、入射光
量が多いほど、出力信号線５に流れる出力電流の電流量
が少なくなる。このように、出力信号線５に出力された
出力電流が画像信号として出力される。
にパルス信号φＶPGを与えたとき、ＭＯＳトランジスタ
Ｔ１のバックゲート電圧によって決定する電流が、ＭＯ
ＳトランジスタＴ１を通して出力信号線５に流れ出す。
このとき、ＭＯＳトランジスタＴ１のゲートに与えられ
るパルス信号φＶPGの電圧値は一定であるので、そのバ
ックゲート電圧が高くなるほど、ゲート・バックゲート
間の電圧が低くなるため、ＭＯＳトランジスタＴ１を流
れるソース電流の電流量が少なくなる。よって、入射光
量が多いほど、出力信号線５に流れる出力電流の電流量
が少なくなる。このように、出力信号線５に出力された
出力電流が画像信号として出力される。
【００３０】そして、信号φＶPGをローレベルにしてＭ
ＯＳトランジスタＴ１をＯＦＦにすると、次に、信号φ
ＶRGをハイレベルにしてＭＯＳトランジスタＴ２をＯＮ
にする。よって、ＭＯＳトランジスタＴ１のバックゲー
ト及びフォトダイオードＰＤのアノードに蓄積された正
の電荷が、ＭＯＳトランジスタＴ２のソース側から流入
する負の電荷によって再結合され、ＭＯＳトランジスタ
Ｔ１のバックゲート及びフォトダイオードＰＤのアノー
ドの電位が直流電圧ＶRSに初期化される。
ＯＳトランジスタＴ１をＯＦＦにすると、次に、信号φ
ＶRGをハイレベルにしてＭＯＳトランジスタＴ２をＯＮ
にする。よって、ＭＯＳトランジスタＴ１のバックゲー
ト及びフォトダイオードＰＤのアノードに蓄積された正
の電荷が、ＭＯＳトランジスタＴ２のソース側から流入
する負の電荷によって再結合され、ＭＯＳトランジスタ
Ｔ１のバックゲート及びフォトダイオードＰＤのアノー
ドの電位が直流電圧ＶRSに初期化される。
【００３１】そして、ＭＯＳトランジスタＴ１のゲート
にパルス信号φＶPGを与えて、このようにＭＯＳトラン
ジスタＴ１のバックゲート及びフォトダイオードＰＤの
アノードの電位を初期化したときの出力電流を出力信号
線５に出力する。このように出力信号線５に出力された
出力電流がノイズ信号として出力されると、信号φＶPG
をローレベルとするとともに信号φＶRGをローレベルに
する。尚、後段の回路（不図示）において、このノイズ
信号に基づいて、先に出力した画像信号を補正すること
によって、画素毎の感度のバラツキを抑制した画像信号
として出力することができる。
にパルス信号φＶPGを与えて、このようにＭＯＳトラン
ジスタＴ１のバックゲート及びフォトダイオードＰＤの
アノードの電位を初期化したときの出力電流を出力信号
線５に出力する。このように出力信号線５に出力された
出力電流がノイズ信号として出力されると、信号φＶPG
をローレベルとするとともに信号φＶRGをローレベルに
する。尚、後段の回路（不図示）において、このノイズ
信号に基づいて、先に出力した画像信号を補正すること
によって、画素毎の感度のバラツキを抑制した画像信号
として出力することができる。
【００３２】上述した固体撮像装置の内部構成及び画素
の回路構成については、以下の各実施形態において共通
の構成である。尚、後述するが、第１及び第３の実施形
態のように、中間層として絶縁層が埋め込まれた半導体
基板が使用される場合は、図２のように、ＭＯＳトラン
ジスタＴ１，Ｔ２のバックゲート及びフォトダイオード
ＰＤのアノードの接続ノードは浮遊電位となる。
の回路構成については、以下の各実施形態において共通
の構成である。尚、後述するが、第１及び第３の実施形
態のように、中間層として絶縁層が埋め込まれた半導体
基板が使用される場合は、図２のように、ＭＯＳトラン
ジスタＴ１，Ｔ２のバックゲート及びフォトダイオード
ＰＤのアノードの接続ノードは浮遊電位となる。
【００３３】又、第２及び第４の実施形態のように、中
間層として直流電圧Ｖｉが印加されるＮ型埋込層が埋め
込まれた半導体基板が使用される場合は、図９のよう
に、ＭＯＳトランジスタＴ１，Ｔ２のバックゲート及び
フォトダイオードＰＤのアノードの接続ノードにダイオ
ードＰＤ１を介して直流電圧Ｖｉが印加された状態とな
る。尚、ダイオードＰＤ１は、そのカソードに直流電圧
Ｖｉが印加されるとともに、そのアノードがＭＯＳトラ
ンジスタＴ１，Ｔ２のバックゲート及びフォトダイオー
ドＰＤのアノードの接続ノードに接続されることで、電
流がＭＯＳトランジスタＴ１，Ｔ２のバックゲート及び
フォトダイオードＰＤのアノードの接続ノードに逆流す
ることを防ぐ。
間層として直流電圧Ｖｉが印加されるＮ型埋込層が埋め
込まれた半導体基板が使用される場合は、図９のよう
に、ＭＯＳトランジスタＴ１，Ｔ２のバックゲート及び
フォトダイオードＰＤのアノードの接続ノードにダイオ
ードＰＤ１を介して直流電圧Ｖｉが印加された状態とな
る。尚、ダイオードＰＤ１は、そのカソードに直流電圧
Ｖｉが印加されるとともに、そのアノードがＭＯＳトラ
ンジスタＴ１，Ｔ２のバックゲート及びフォトダイオー
ドＰＤのアノードの接続ノードに接続されることで、電
流がＭＯＳトランジスタＴ１，Ｔ２のバックゲート及び
フォトダイオードＰＤのアノードの接続ノードに逆流す
ることを防ぐ。
【００３４】以下、各実施形態の固体撮像装置に設けら
れた各画素の半導体基板内の構造について説明する。
れた各画素の半導体基板内の構造について説明する。
【００３５】＜第１の実施形態＞本発明の第１の実施形
態について、図面を参照して説明する。図４は、本実施
形態の固体撮像装置内に設けられた各画素の構造を示す
断面図である。理解を容易にするため、図４において、
基板上に形成される配線や相関絶縁膜は図示を省略して
いる。この点は第２〜第４の実施形態についても同様で
ある。尚、本実施形態において、固体撮像装置の内部構
成及び各画素の回路構成については、上述したように、
図１及び図２のような構成となる。又、各画素の動作
は、図３のタイミングチャートによる動作である。
態について、図面を参照して説明する。図４は、本実施
形態の固体撮像装置内に設けられた各画素の構造を示す
断面図である。理解を容易にするため、図４において、
基板上に形成される配線や相関絶縁膜は図示を省略して
いる。この点は第２〜第４の実施形態についても同様で
ある。尚、本実施形態において、固体撮像装置の内部構
成及び各画素の回路構成については、上述したように、
図１及び図２のような構成となる。又、各画素の動作
は、図３のタイミングチャートによる動作である。
【００３６】図４のように、本実施形態では、ＳiＯ2層
で構成される絶縁層１２が埋め込まれたＳＯＩ（Silico
n On Insulator）基板１０に、各画素が形成される。こ
のＳＯＩ基板１０は、支持層となるシリコン基板１１上
に、中間層となるＳiＯ2の絶縁層１２が形成され、この
絶縁層１２上にＰ型シリコン層１３が形成される。この
ようなＳＯＩ基板１０において、ｐ型シリコン層１３
に、上述した各画素を構成するＭＯＳトランジスタＴ
１，Ｔ２及びフォトダイオードＰＤが形成される。
で構成される絶縁層１２が埋め込まれたＳＯＩ（Silico
n On Insulator）基板１０に、各画素が形成される。こ
のＳＯＩ基板１０は、支持層となるシリコン基板１１上
に、中間層となるＳiＯ2の絶縁層１２が形成され、この
絶縁層１２上にＰ型シリコン層１３が形成される。この
ようなＳＯＩ基板１０において、ｐ型シリコン層１３
に、上述した各画素を構成するＭＯＳトランジスタＴ
１，Ｔ２及びフォトダイオードＰＤが形成される。
【００３７】このＭＯＳトランジスタＴ１，Ｔ２及びフ
ォトダイオードＰＤが形成されるｐ型シリコン層１３に
は、順に並んだＮ型拡散層１４ａ，１４ｂ，１４ｃ，１
４ｄが構成されるとともに、Ｐ型拡散層１５がＮ型拡散
層１４ｂ，１４ｃの間に構成される。又、Ｎ型拡散層１
４ａ，１４ｄの間で１つの画素を構成し、隣接する画素
と電気的な接続を防ぐため、Ｎ型拡散層１４ａ，１４ｄ
の外側に画素を囲むように絶縁層１２と同様のＳiＯ2に
よる絶縁層１６（図４では、１６ａ，１６ｂとして図示
してある）を設ける。
ォトダイオードＰＤが形成されるｐ型シリコン層１３に
は、順に並んだＮ型拡散層１４ａ，１４ｂ，１４ｃ，１
４ｄが構成されるとともに、Ｐ型拡散層１５がＮ型拡散
層１４ｂ，１４ｃの間に構成される。又、Ｎ型拡散層１
４ａ，１４ｄの間で１つの画素を構成し、隣接する画素
と電気的な接続を防ぐため、Ｎ型拡散層１４ａ，１４ｄ
の外側に画素を囲むように絶縁層１２と同様のＳiＯ2に
よる絶縁層１６（図４では、１６ａ，１６ｂとして図示
してある）を設ける。
【００３８】又、Ｎ型拡散層１４ａ，１４ｂの間におい
て、Ｐ型シリコン層１３の表面にＳiＯ2膜である絶縁膜
１７ａが設けられるとともに、この絶縁膜１７ａの表面
に電極膜となるポリシリコン１８ａが設けられる。Ｎ型
拡散層１４ｃ，１４ｄの間においても同様に、Ｐ型シリ
コン層１３の表面にＳiＯ2膜である絶縁膜１７ｂが設け
られるとともに、この絶縁膜１７ｂの表面に電極膜とな
るポリシリコン１８ｂが設けられる。更に、このように
各層が設けられたＳＯＩ基板１０の基板表面において、
感光部となるＮ型拡散層１４ｂ以外の部分を覆うように
アルミニウムの遮光膜１９が設けられる。尚、Ｎ型拡散
層１４ｂ，１４ｃは絶縁層１２まで到達しないように設
けられる。又、遮光膜１９は、ＳＯＩ基板１０の基板表
面において、Ｎ型拡散層１４ｂの周囲に形成される。
て、Ｐ型シリコン層１３の表面にＳiＯ2膜である絶縁膜
１７ａが設けられるとともに、この絶縁膜１７ａの表面
に電極膜となるポリシリコン１８ａが設けられる。Ｎ型
拡散層１４ｃ，１４ｄの間においても同様に、Ｐ型シリ
コン層１３の表面にＳiＯ2膜である絶縁膜１７ｂが設け
られるとともに、この絶縁膜１７ｂの表面に電極膜とな
るポリシリコン１８ｂが設けられる。更に、このように
各層が設けられたＳＯＩ基板１０の基板表面において、
感光部となるＮ型拡散層１４ｂ以外の部分を覆うように
アルミニウムの遮光膜１９が設けられる。尚、Ｎ型拡散
層１４ｂ，１４ｃは絶縁層１２まで到達しないように設
けられる。又、遮光膜１９は、ＳＯＩ基板１０の基板表
面において、Ｎ型拡散層１４ｂの周囲に形成される。
【００３９】このような基板構成の画素において、Ｎ型
拡散層１４ａがＭＯＳトランジスタＴ１のソースを、Ｎ
型拡散層１４ｃがＭＯＳトランジスタＴ２のドレイン
を、Ｎ型拡散層１４ｄがＭＯＳトランジスタＴ２のソー
スを、それぞれ構成する。Ｎ型拡散層１４ｂは、フォト
ダイオードＰＤのカソードを構成するとともにＭＯＳト
ランジスタＴ１のドレインを構成する。
拡散層１４ａがＭＯＳトランジスタＴ１のソースを、Ｎ
型拡散層１４ｃがＭＯＳトランジスタＴ２のドレイン
を、Ｎ型拡散層１４ｄがＭＯＳトランジスタＴ２のソー
スを、それぞれ構成する。Ｎ型拡散層１４ｂは、フォト
ダイオードＰＤのカソードを構成するとともにＭＯＳト
ランジスタＴ１のドレインを構成する。
【００４０】又、ポリシリコン１８ａ，１８ｂがそれぞ
れ、ＭＯＳトランジスタＴ１，Ｔ２のゲート電極を構成
する。更に、Ｎ型拡散層１４ａ，１４ｄの間のＰ型拡散
層１３が、フォトダイオードＰＤのアノード及びＭＯＳ
トランジスタＴ１，Ｔ２のバックゲートを構成する。よ
って、Ｎ型拡散層１４ａに出力信号線５が接続され、Ｎ
型拡散層１４ｂ，１４ｄにそれぞれ直流電圧ＶPD，ＶRS
が印加される。又、Ｐ型拡散層１５及びＮ型拡散層１４
ｃが外部で電気的に接続されるとともに、ポリシリコン
１８ａ，１８ｂに信号φＶPG，φＶRGが与えられる。
れ、ＭＯＳトランジスタＴ１，Ｔ２のゲート電極を構成
する。更に、Ｎ型拡散層１４ａ，１４ｄの間のＰ型拡散
層１３が、フォトダイオードＰＤのアノード及びＭＯＳ
トランジスタＴ１，Ｔ２のバックゲートを構成する。よ
って、Ｎ型拡散層１４ａに出力信号線５が接続され、Ｎ
型拡散層１４ｂ，１４ｄにそれぞれ直流電圧ＶPD，ＶRS
が印加される。又、Ｐ型拡散層１５及びＮ型拡散層１４
ｃが外部で電気的に接続されるとともに、ポリシリコン
１８ａ，１８ｂに信号φＶPG，φＶRGが与えられる。
【００４１】このように各画素が構成されるとき、感光
部となるＮ型拡散層１４ｂに光が入射されると、Ｎ型拡
散層１４ｂ及びＰ型シリコン層１３で構成されるフォト
ダイオードＰＤによって光電変換されて電荷が発生す
る。そして、負の電荷がＮ型拡散層１４ｂに接続された
直流電圧ＶPDを与える直流電圧線に流れ込み、正の電荷
がＰ型シリコン層１３に残る。よって、このＰ型シリコ
ン層１３のポテンシャルが高くなるため、フォトダイオ
ードＰＤのアノード及びＭＯＳトランジスタＴ１，Ｔ２
のバックゲートにかかる電圧が高くなる。よって、パル
ス信号φＶPGをポリシリコン１８ａに与えたとき、Ｐ型
シリコン層１３のポテンシャルによって決定されるソー
ス電流が、Ｎ型拡散層１４ｂからＮ型拡散層１４ａを流
れて、出力信号線５に出力電流として出力される。尚、
このとき、信号φＶRGはローレベルにしておく。
部となるＮ型拡散層１４ｂに光が入射されると、Ｎ型拡
散層１４ｂ及びＰ型シリコン層１３で構成されるフォト
ダイオードＰＤによって光電変換されて電荷が発生す
る。そして、負の電荷がＮ型拡散層１４ｂに接続された
直流電圧ＶPDを与える直流電圧線に流れ込み、正の電荷
がＰ型シリコン層１３に残る。よって、このＰ型シリコ
ン層１３のポテンシャルが高くなるため、フォトダイオ
ードＰＤのアノード及びＭＯＳトランジスタＴ１，Ｔ２
のバックゲートにかかる電圧が高くなる。よって、パル
ス信号φＶPGをポリシリコン１８ａに与えたとき、Ｐ型
シリコン層１３のポテンシャルによって決定されるソー
ス電流が、Ｎ型拡散層１４ｂからＮ型拡散層１４ａを流
れて、出力信号線５に出力電流として出力される。尚、
このとき、信号φＶRGはローレベルにしておく。
【００４２】又、ポリシリコン１８ｂにハイレベルの信
号φＶRGを与えたとき、Ｎ型拡散層１４ｄに直流電圧Ｖ
RSを与える直流電圧線より負の電荷が流れ込むことによ
って、Ｐ型シリコン層１３に残留している正の電荷が再
結合されることによって、Ｐ型シリコン層１３のポテン
シャルが元の状態にリセットされる。尚、このとき信号
φＶPGはローレベルにしておく。このようにしてリセッ
トした後、ハイレベルの信号φＶPGを与えて、リセット
された状態の出力電流を出力信号線５に出力する。そし
て、信号φＶPGをローレベルにするとともに信号φＶRG
をローレベルにして、次の撮像動作に備える。
号φＶRGを与えたとき、Ｎ型拡散層１４ｄに直流電圧Ｖ
RSを与える直流電圧線より負の電荷が流れ込むことによ
って、Ｐ型シリコン層１３に残留している正の電荷が再
結合されることによって、Ｐ型シリコン層１３のポテン
シャルが元の状態にリセットされる。尚、このとき信号
φＶPGはローレベルにしておく。このようにしてリセッ
トした後、ハイレベルの信号φＶPGを与えて、リセット
された状態の出力電流を出力信号線５に出力する。そし
て、信号φＶPGをローレベルにするとともに信号φＶRG
をローレベルにして、次の撮像動作に備える。
【００４３】このような構成の画素を有する固体撮像装
置の製造工程について、１画素分の製造工程を示した図
５を参照して説明する。固体撮像装置の画素を構成する
基板は、図５（ａ）のように、上述したＳＯＩ基板１０
で、シリコン基板１１上に絶縁層１２が設けられるとと
もに、絶縁膜１２上にＰ型シリコン層１３が設けられた
基板である。この図５（ａ）のようなＳＯＩ基板１０
に、まず、図５（ｂ）のように、各画素毎の領域を分離
するために絶縁層１６ａ，１６ｂを形成する。そして、
図５（ｃ）のように、Ｐ型シリコン層１３の表面に酸化
膜及びポリシリコン膜を成長させて、絶縁膜１７ａ，１
７ｂとポリシリコン１８ａ，１８ｂを形成する。
置の製造工程について、１画素分の製造工程を示した図
５を参照して説明する。固体撮像装置の画素を構成する
基板は、図５（ａ）のように、上述したＳＯＩ基板１０
で、シリコン基板１１上に絶縁層１２が設けられるとと
もに、絶縁膜１２上にＰ型シリコン層１３が設けられた
基板である。この図５（ａ）のようなＳＯＩ基板１０
に、まず、図５（ｂ）のように、各画素毎の領域を分離
するために絶縁層１６ａ，１６ｂを形成する。そして、
図５（ｃ）のように、Ｐ型シリコン層１３の表面に酸化
膜及びポリシリコン膜を成長させて、絶縁膜１７ａ，１
７ｂとポリシリコン１８ａ，１８ｂを形成する。
【００４４】次に、絶縁膜１７ａ，１７ｂの間のＰ型シ
リコン層１３にＰ型不純物のイオンを注入して、図５
（ｄ）のように、Ｐ型拡散層１５を形成する。このＰ型
拡散層１５を形成すると、絶縁層１６ａと絶縁膜１７ａ
との間、絶縁膜１７ａとＰ型拡散層１５との間、Ｐ型拡
散層１５と絶縁膜１７ｂとの間、及び絶縁膜１７ｂと絶
縁層１６ｂとの間におけるＰ型シリコン層１３にＮ型不
純分のイオンを注入して、図５（ｅ）のように、Ｎ型拡
散層１４ａ，１４ｂ，１４ｃ，１４ｄを形成する。
リコン層１３にＰ型不純物のイオンを注入して、図５
（ｄ）のように、Ｐ型拡散層１５を形成する。このＰ型
拡散層１５を形成すると、絶縁層１６ａと絶縁膜１７ａ
との間、絶縁膜１７ａとＰ型拡散層１５との間、Ｐ型拡
散層１５と絶縁膜１７ｂとの間、及び絶縁膜１７ｂと絶
縁層１６ｂとの間におけるＰ型シリコン層１３にＮ型不
純分のイオンを注入して、図５（ｅ）のように、Ｎ型拡
散層１４ａ，１４ｂ，１４ｃ，１４ｄを形成する。
【００４５】このようにして、Ｎ型拡散層１４ａ〜１４
ｄ、Ｐ型拡散層１５、絶縁層１６ａ，１６ｂ、絶縁膜１
７ａ，１７ｂ、及びポリシリコン１８ａ、１８ｂをＳＯ
Ｉ基板１０に形成することによって、フォトダイオード
ＰＤ及びＭＯＳトランジスタＴ１，Ｔ２を構成すると、
図５（ｆ）のように、このＳＯＩ基板１０の表面におい
て、感光部となるＮ型拡散層１４ｂ以外の部分を遮光膜
１９で覆う。
ｄ、Ｐ型拡散層１５、絶縁層１６ａ，１６ｂ、絶縁膜１
７ａ，１７ｂ、及びポリシリコン１８ａ、１８ｂをＳＯ
Ｉ基板１０に形成することによって、フォトダイオード
ＰＤ及びＭＯＳトランジスタＴ１，Ｔ２を構成すると、
図５（ｆ）のように、このＳＯＩ基板１０の表面におい
て、感光部となるＮ型拡散層１４ｂ以外の部分を遮光膜
１９で覆う。
【００４６】尚、本実施形態において、Ｎ型拡散層１４
ｂ，１４ｃについては、絶縁層１２に到達させないよう
にする必要があるが、Ｎ型拡散層１４ａ，１４ｄについ
ては、絶縁層１２に到達させても構わないし、又、到達
させなくても構わない。
ｂ，１４ｃについては、絶縁層１２に到達させないよう
にする必要があるが、Ｎ型拡散層１４ａ，１４ｄについ
ては、絶縁層１２に到達させても構わないし、又、到達
させなくても構わない。
【００４７】＜第２の実施形態＞本発明の第２の実施形
態について、図面を参照して説明する。図６は、本実施
形態の固体撮像装置内に設けられた各画素の構造を示す
断面図である。尚、本実施形態において、固体撮像装置
の内部構成及び各画素の回路構成については、第１の実
施形態と同様、図１及び図２のような構成となる。又、
各画素の動作は、図３のタイミングチャートによる動作
である。又、図６の構成において、図４の構成における
部分と同一の部分については、同一の符号を付してその
詳細な説明は省略する。
態について、図面を参照して説明する。図６は、本実施
形態の固体撮像装置内に設けられた各画素の構造を示す
断面図である。尚、本実施形態において、固体撮像装置
の内部構成及び各画素の回路構成については、第１の実
施形態と同様、図１及び図２のような構成となる。又、
各画素の動作は、図３のタイミングチャートによる動作
である。又、図６の構成において、図４の構成における
部分と同一の部分については、同一の符号を付してその
詳細な説明は省略する。
【００４８】本実施形態における画素の基板構成は、図
６のように、第１の実施形態（図４）のような基板構成
において用いられた絶縁層１３の代わりにＮ型埋込層２
０が形成されるとともに、Ｎ型拡散層２１がＮ型拡散層
１４ｄと絶縁層１６ｂとの間に設けられる。又、Ｎ型拡
散層２１は、Ｎ型埋込層２０まで到達するようにして形
成されるとともに、直流電圧Ｖｉが与えられる。更に、
Ｎ型拡散層１４ａ〜１４ｄは、Ｎ型埋込層２０まで到達
させない。このように構成された画素の動作は、第１の
実施形態と同様であるので、その動作の説明は第１の実
施形態を参照するものとして省略する。
６のように、第１の実施形態（図４）のような基板構成
において用いられた絶縁層１３の代わりにＮ型埋込層２
０が形成されるとともに、Ｎ型拡散層２１がＮ型拡散層
１４ｄと絶縁層１６ｂとの間に設けられる。又、Ｎ型拡
散層２１は、Ｎ型埋込層２０まで到達するようにして形
成されるとともに、直流電圧Ｖｉが与えられる。更に、
Ｎ型拡散層１４ａ〜１４ｄは、Ｎ型埋込層２０まで到達
させない。このように構成された画素の動作は、第１の
実施形態と同様であるので、その動作の説明は第１の実
施形態を参照するものとして省略する。
【００４９】図６に示す基板構成の画素は、Ｎ型拡散層
２１に与えられる直流電圧ＶｉがＮ型埋込層２０に与え
られることによって、Ｐ型シリコン層１３内の絶縁層１
６ａ，１６ｂ及びＮ型埋込層２０で囲まれた部分を、１
画素として各画素毎に分離することができる。尚、この
とき、直流電圧Ｖｉを、直流電圧ＶPDよりも高い電圧と
する必要がある。又、Ｎ型拡散層１４ａ〜１４ｄがＮ型
埋込層２０まで到達していないため、Ｎ型拡散層１４ａ
〜１４ｄに直流電圧Ｖｉが与えられることがない。
２１に与えられる直流電圧ＶｉがＮ型埋込層２０に与え
られることによって、Ｐ型シリコン層１３内の絶縁層１
６ａ，１６ｂ及びＮ型埋込層２０で囲まれた部分を、１
画素として各画素毎に分離することができる。尚、この
とき、直流電圧Ｖｉを、直流電圧ＶPDよりも高い電圧と
する必要がある。又、Ｎ型拡散層１４ａ〜１４ｄがＮ型
埋込層２０まで到達していないため、Ｎ型拡散層１４ａ
〜１４ｄに直流電圧Ｖｉが与えられることがない。
【００５０】この図６のような基板構成の画素を有する
固体撮像装置の製造工程は、基本的には、第１の実施形
態と同様、図５のような順に行われる。但し、本実施形
態では、ＳＯＩ基板１０の代わりに、Ｎ型埋込層２０が
設けられたシリコン基板（支持層となるシリコン基板１
１上に中間層となるＮ型埋込層２０とＰ型シリコン層１
３とを蓄積したもの）が用いられるとともに、Ｎ型拡散
層２１がＮ型イオンを注入してＮ型拡散層１４ａ〜１４
ｄを形成するときに同時に形成される。
固体撮像装置の製造工程は、基本的には、第１の実施形
態と同様、図５のような順に行われる。但し、本実施形
態では、ＳＯＩ基板１０の代わりに、Ｎ型埋込層２０が
設けられたシリコン基板（支持層となるシリコン基板１
１上に中間層となるＮ型埋込層２０とＰ型シリコン層１
３とを蓄積したもの）が用いられるとともに、Ｎ型拡散
層２１がＮ型イオンを注入してＮ型拡散層１４ａ〜１４
ｄを形成するときに同時に形成される。
【００５１】＜第３の実施形態＞本発明の第３の実施形
態について、図面を参照して説明する。図７は、本実施
形態の固体撮像装置内に設けられた各画素の構造を示す
断面図である。尚、本実施形態において、固体撮像装置
の内部構成及び各画素の回路構成については、第１の実
施形態と同様、図１及び図２のような構成となる。又、
各画素の動作は、図３のタイミングチャートによる動作
である。又、図７の構成において、図４の構成における
部分と同一の部分については、同一の符号を付してその
詳細な説明は省略する。
態について、図面を参照して説明する。図７は、本実施
形態の固体撮像装置内に設けられた各画素の構造を示す
断面図である。尚、本実施形態において、固体撮像装置
の内部構成及び各画素の回路構成については、第１の実
施形態と同様、図１及び図２のような構成となる。又、
各画素の動作は、図３のタイミングチャートによる動作
である。又、図７の構成において、図４の構成における
部分と同一の部分については、同一の符号を付してその
詳細な説明は省略する。
【００５２】本実施形態における画素の基板構成は、図
７のように、第１の実施形態（図４）のような基板構成
におけるＰ型拡散層１５が、分割されてＰ型拡散層１５
ａ，１５ｂとして構成される。又、Ｐ型拡散層１５ａ，
１５ｂの間に絶縁層２２を設けて、この絶縁層２２を絶
縁層１２に到達するように構成することで、フォトダイ
オードＰＤ及びＭＯＳトランジスタＴ１を構成する領域
とＭＯＳトランジスタＴ２を構成する領域を分割する。
又、Ｐ型拡散層１５ａ，１５ｂは、外部で、Ｎ型拡散層
１４ｃと電気的に接続される。このように構成された画
素の動作は、第１の実施形態と同様であるので、その動
作の説明は第１の実施形態を参照するものとして省略す
る。
７のように、第１の実施形態（図４）のような基板構成
におけるＰ型拡散層１５が、分割されてＰ型拡散層１５
ａ，１５ｂとして構成される。又、Ｐ型拡散層１５ａ，
１５ｂの間に絶縁層２２を設けて、この絶縁層２２を絶
縁層１２に到達するように構成することで、フォトダイ
オードＰＤ及びＭＯＳトランジスタＴ１を構成する領域
とＭＯＳトランジスタＴ２を構成する領域を分割する。
又、Ｐ型拡散層１５ａ，１５ｂは、外部で、Ｎ型拡散層
１４ｃと電気的に接続される。このように構成された画
素の動作は、第１の実施形態と同様であるので、その動
作の説明は第１の実施形態を参照するものとして省略す
る。
【００５３】この図７のような基板構成の画素を有する
固体撮像装置の製造工程は、基本的には、第１の実施形
態と同様、図５のような順に行われる。但し、本実施形
態では、絶縁層２２が図５（ｂ）のように絶縁層１６
ａ，１６ｂを形成するときに同時に形成されるととも
に、第１の実施形態において図５（ｃ）のようにＰ型イ
オンを注入してＰ型拡散層１５が形成される工程でＰ型
拡散層１５ａ，１５ｂが形成される。
固体撮像装置の製造工程は、基本的には、第１の実施形
態と同様、図５のような順に行われる。但し、本実施形
態では、絶縁層２２が図５（ｂ）のように絶縁層１６
ａ，１６ｂを形成するときに同時に形成されるととも
に、第１の実施形態において図５（ｃ）のようにＰ型イ
オンを注入してＰ型拡散層１５が形成される工程でＰ型
拡散層１５ａ，１５ｂが形成される。
【００５４】＜第４の実施形態＞本発明の第４の実施形
態について、図面を参照して説明する。図８は、本実施
形態の固体撮像装置内に設けられた各画素の構造を示す
断面図である。尚、本実施形態において、固体撮像装置
の内部構成及び各画素の回路構成については、第１の実
施形態と同様、図１及び図２のような構成となる。又、
各画素の動作は、図３のタイミングチャートによる動作
である。又、図８の構成において、図６の構成における
部分と同一の部分については、同一の符号を付してその
詳細な説明は省略する。
態について、図面を参照して説明する。図８は、本実施
形態の固体撮像装置内に設けられた各画素の構造を示す
断面図である。尚、本実施形態において、固体撮像装置
の内部構成及び各画素の回路構成については、第１の実
施形態と同様、図１及び図２のような構成となる。又、
各画素の動作は、図３のタイミングチャートによる動作
である。又、図８の構成において、図６の構成における
部分と同一の部分については、同一の符号を付してその
詳細な説明は省略する。
【００５５】本実施形態における画素の基板構成は、図
８のように、第２の実施形態（図６）のような基板構成
におけるＰ型拡散層１５が、分割されてＰ型拡散層１５
ａ，１５ｂとして構成される。又、Ｐ型拡散層１５ａ，
１５ｂの間に絶縁層２２を設けて、この絶縁層２２を絶
縁層１２に到達するように構成することで、フォトダイ
オードＰＤ及びＭＯＳトランジスタＴ１を構成する領域
とＭＯＳトランジスタＴ２を構成する領域を分割する。
又、Ｐ型拡散層１５ａ，１５ｂは、外部で、Ｎ型拡散層
１４ｃと電気的に接続される。このように構成された画
素の動作は、第１及び第２の実施形態と同様であるの
で、その動作の説明は第１及び第２の実施形態を参照す
るものとして省略する。
８のように、第２の実施形態（図６）のような基板構成
におけるＰ型拡散層１５が、分割されてＰ型拡散層１５
ａ，１５ｂとして構成される。又、Ｐ型拡散層１５ａ，
１５ｂの間に絶縁層２２を設けて、この絶縁層２２を絶
縁層１２に到達するように構成することで、フォトダイ
オードＰＤ及びＭＯＳトランジスタＴ１を構成する領域
とＭＯＳトランジスタＴ２を構成する領域を分割する。
又、Ｐ型拡散層１５ａ，１５ｂは、外部で、Ｎ型拡散層
１４ｃと電気的に接続される。このように構成された画
素の動作は、第１及び第２の実施形態と同様であるの
で、その動作の説明は第１及び第２の実施形態を参照す
るものとして省略する。
【００５６】この図８のような基板構成の画素を有する
固体撮像装置の製造工程は、基本的には、第１及び第２
の実施形態と同様、図５のような順に行われる。但し、
本実施形態では、第３の実施形態（図７）のように、絶
縁層２２が絶縁層１６ａ，１６ｂを形成するときに同時
に形成されるとともに、第２の実施形態においてＰ型イ
オンを注入してＰ型拡散層１５が形成される工程でＰ型
拡散層１５ａ，１５ｂが形成される。
固体撮像装置の製造工程は、基本的には、第１及び第２
の実施形態と同様、図５のような順に行われる。但し、
本実施形態では、第３の実施形態（図７）のように、絶
縁層２２が絶縁層１６ａ，１６ｂを形成するときに同時
に形成されるとともに、第２の実施形態においてＰ型イ
オンを注入してＰ型拡散層１５が形成される工程でＰ型
拡散層１５ａ，１５ｂが形成される。
【００５７】尚、図５に示す固体撮像装置の製造工程
は、代表的な１例であり、他の製造工程を用いて製造を
行っても構わない。
は、代表的な１例であり、他の製造工程を用いて製造を
行っても構わない。
【００５８】
【発明の効果】本発明によると、中間層が設けられた基
板に各画素が構成されるため、各画素の電気的分離を簡
単にしかも確実に行うことができる。又、各画素に設け
られたＭＯＳトランジスタを２つとすることができるの
で、従来に比べて、感光部分となる光電変換素子を構成
する領域を広くとることができる。よって、開口率を向
上させることができるとともに、多画素化又は装置の縮
小化を行うことができる。更に、標準的なＣＭＯＳの製
造工程で設計及び製造を行うことができるので、他のＣ
ＭＯＳプロセスで製造される回路とともに製造可能であ
る。
板に各画素が構成されるため、各画素の電気的分離を簡
単にしかも確実に行うことができる。又、各画素に設け
られたＭＯＳトランジスタを２つとすることができるの
で、従来に比べて、感光部分となる光電変換素子を構成
する領域を広くとることができる。よって、開口率を向
上させることができるとともに、多画素化又は装置の縮
小化を行うことができる。更に、標準的なＣＭＯＳの製
造工程で設計及び製造を行うことができるので、他のＣ
ＭＯＳプロセスで製造される回路とともに製造可能であ
る。
【図１】本発明の固体撮像装置の内部構成を示すブロッ
ク図。
ク図。
【図２】図１の固体撮像装置に設けられた画素の構成を
示す回路図。
示す回路図。
【図３】図２の画素の動作を示すタイミングチャート。
【図４】第１の実施形態の画素の構造を示す断面図。
【図５】第１の実施形態の画素を有する固体撮像装置の
製造工程を示す図。
製造工程を示す図。
【図６】第２の実施形態の画素の構造を示す断面図。
【図７】第３の実施形態の画素の構造を示す断面図。
【図８】第４の実施形態の画素の構造を示す断面図。
【図９】図１の固体撮像装置に設けられた画素の構成を
示す回路図。
示す回路図。
【図１０】従来の固体撮像装置に設けられた画素の構成
を示す回路図。
を示す回路図。
１ 垂直走査回路 ２ 水平走査回路 ３−１〜３−ｎ ライン ４ 電源ライン ５−１〜５−ｍ 出力信号線 ６ 信号線 １０ ＳＯＩ基板 １１ シリコン基板 １２ 絶縁層 １３ Ｐ型シリコン層 １４ａ〜１４ｄ Ｎ型拡散層 １５，１５ａ，１５ｂ Ｐ型拡散層 １６ａ，１６ｂ 絶縁層 １７ａ，１７ｂ 絶縁膜 １８ａ，１８ｂ ポリシリコン １９ 遮光膜 ２０ Ｎ型埋込層 ２１ Ｎ型拡散層 ２２ 絶縁層 ＰＤ フォトダイオード Ｔ１，Ｔ２ ＭＯＳトランジスタ ＰＤ１ ダイオード
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA01 AA02 AA05 AB01 BA14 CA03 FA06 5C024 CX41 CY47 GX03 GY31 GZ22 HX02 JX09
Claims (12)
- 【請求項１】 半導体層と中間層と支持層とを含む基板
と、半導体層表面に形成された拡散層を含む光電変換部
を有する複数の画素と、半導体層表面から中間層に達す
るように設けられ中間層とともに各画素を電気的に分離
する絶縁領域とを備えたことを特徴とする固体撮像装
置。 - 【請求項２】 前記中間層が絶縁性材料で形成されてい
ることを特徴とする請求項１に記載の固体撮像装置。 - 【請求項３】 前記中間層が前記半導体層とは逆極性の
半導体材料で形成されていることを特徴とする請求項１
に記載の固体撮像装置。 - 【請求項４】 前記半導体層とは逆極性の拡散領域を、
前記半導体層表面から前記中間層に達するように設けた
ことを特徴とする請求項３に記載の固体撮像装置。 - 【請求項５】 前記画素が、 前記半導体層の表面に順に並んで設けられた、それぞれ
前記半導体層とは逆極性の第１拡散層、第２拡散層、第
３拡散層、及び第４拡散層と、 前記第１拡散層と前記第２拡散層との間の前記半導体層
上に設けられた第１絶縁膜と、 前記第３拡散層と前記第４拡散層との間の前記半導体層
上に設けられた第２絶縁膜と、 前記第１絶縁膜上に設けられた第１電極膜と、 前記第２絶縁膜上に設けられた第２電極膜とを含み、 前記光電変換部が、前記第２拡散層と前記半導体層とか
らなるとともに第１電極及び第２電極を有する光電変換
素子であることを特徴とする請求項１〜請求項４のいず
れかに記載の固体撮像装置。 - 【請求項６】 前記第１拡散層、前記第２拡散層、前記
第１絶縁膜、及び前記第１電極膜によって構成される第
１ＭＯＳトランジスタと、 前記第３拡散層、前記第４拡散層、前記第２絶縁膜、及
び前記第２電極膜によって構成される第２ＭＯＳトラン
ジスタとを備え、 前記第１及び第２ＭＯＳトランジスタがそれぞれ、第１
電極、第２電極及びゲート電極を有することを特徴とす
る請求項５に記載の固体撮像装置。 - 【請求項７】 前記光電変換素子の第１電極に前記第１
ＭＯＳトランジスタの第１電極が接続され、前記光電変
換素子の第２電極に前記第１ＭＯＳトランジスタのバッ
クゲートが接続されており、前記第１ＭＯＳトランジス
タは第２電極から信号出力を行い、 前記光電変換素子の第２電極に前記第２ＭＯＳトランジ
スタの第１電極及びバックゲートが接続されており、前
記第２ＭＯＳトランジスタの第２電極にリセット用の直
流電圧が印加されることを特徴とする請求項６に記載の
固体撮像装置。 - 【請求項８】 前記第２拡散層及び前記第３拡散層が前
記中間層から離間している請求項６又は請求項７に記載
の固体撮像装置。 - 【請求項９】 前記第１拡散層、前記第２拡散層、前記
第３拡散層、及び前記第４拡散層が前記中間層から離間
していることを特徴とする請求項６又は請求項７に記載
の固体撮像装置。 - 【請求項１０】 前記第２拡散層と前記第３拡散層との
間に、前記半導体層表面から前記中間層に達する絶縁領
域を設けたことを特徴とする請求項５〜請求項９のいず
れかに記載の固体撮像装置。 - 【請求項１１】 前記半導体層の極性がＰ型であること
を特徴とする請求項１〜請求項１０のいずれかに記載の
固体撮像装置。 - 【請求項１２】 前記複数の画素がマトリクス状に配さ
れていることを特徴と数請求項１〜請求項１１に記載の
固体撮像装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000143757A JP2001326343A (ja) | 2000-05-16 | 2000-05-16 | 固体撮像装置 |
| US09/858,084 US6642561B2 (en) | 2000-05-16 | 2001-05-15 | Solid imaging device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000143757A JP2001326343A (ja) | 2000-05-16 | 2000-05-16 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001326343A true JP2001326343A (ja) | 2001-11-22 |
Family
ID=18650525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000143757A Pending JP2001326343A (ja) | 2000-05-16 | 2000-05-16 | 固体撮像装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6642561B2 (ja) |
| JP (1) | JP2001326343A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100531237B1 (ko) * | 2003-12-03 | 2005-11-28 | 전자부품연구원 | 고감도 이미지 센서 및 그 제조방법 |
| KR100531236B1 (ko) * | 2003-12-03 | 2005-11-28 | 전자부품연구원 | 고감도 이미지 센서 및 그 제조방법 |
| JP2017028297A (ja) * | 2010-02-12 | 2017-02-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006525677A (ja) * | 2003-04-21 | 2006-11-09 | シオプティカル インコーポレーテッド | シリコン・ベースの光デバイスの電子デバイスとのｃｍｏｓ互換集積化 |
| US20050236619A1 (en) * | 2004-04-21 | 2005-10-27 | Vipulkumar Patel | CMOS-compatible integration of silicon-based optical devices with electronic devices |
| JP2008504676A (ja) * | 2004-06-28 | 2008-02-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 湿式化学析出法によって製造された電界効果トランジスタ |
| EP1722422A3 (fr) * | 2005-05-13 | 2007-04-18 | Stmicroelectronics Sa | Circuit intégré comprenant une photodiode de type à substrat flottant et procédé de fabrication correspondant |
| EP1722421A3 (fr) * | 2005-05-13 | 2007-04-18 | Stmicroelectronics Sa | Photodiode intégrée de type à substrat flottant |
| US7253461B2 (en) * | 2005-05-27 | 2007-08-07 | Dialog Imaging Systems Gmbh | Snapshot CMOS image sensor with high shutter rejection ratio |
| US7936039B2 (en) * | 2008-10-20 | 2011-05-03 | Teledyne Scientific & Imaging, Llc | Backside illuminated CMOS image sensor with photo gate pixel |
| JP2010232555A (ja) * | 2009-03-27 | 2010-10-14 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
| KR101830196B1 (ko) * | 2010-02-12 | 2018-02-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 구동 방법 |
| JP2011249461A (ja) * | 2010-05-25 | 2011-12-08 | Toshiba Corp | 固体撮像装置 |
| CN106981495B (zh) * | 2016-01-15 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 一种cmos图像传感器及其制作方法 |
| JP7148269B2 (ja) * | 2018-05-02 | 2022-10-05 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および撮像装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2859789B2 (ja) | 1992-11-13 | 1999-02-24 | ローム株式会社 | フォトダイオードアレイおよびその製法 |
| US5877521A (en) * | 1998-01-08 | 1999-03-02 | International Business Machines Corporation | SOI active pixel cell design with grounded body contact |
| US6380571B1 (en) * | 1998-10-14 | 2002-04-30 | National Semiconductor Corporation | CMOS compatible pixel cell that utilizes a gated diode to reset the cell |
-
2000
- 2000-05-16 JP JP2000143757A patent/JP2001326343A/ja active Pending
-
2001
- 2001-05-15 US US09/858,084 patent/US6642561B2/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100531237B1 (ko) * | 2003-12-03 | 2005-11-28 | 전자부품연구원 | 고감도 이미지 센서 및 그 제조방법 |
| KR100531236B1 (ko) * | 2003-12-03 | 2005-11-28 | 전자부품연구원 | 고감도 이미지 센서 및 그 제조방법 |
| JP2017028297A (ja) * | 2010-02-12 | 2017-02-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10535689B2 (en) | 2010-02-12 | 2020-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US10916573B2 (en) | 2010-02-12 | 2021-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US6642561B2 (en) | 2003-11-04 |
| US20020008217A1 (en) | 2002-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6512547B1 (en) | Solid-state imaging device and method of detecting optical signals using the same | |
| KR101105617B1 (ko) | 고체 촬상 장치, 라인 센서, 광 센서 및 고체 촬상 장치의동작 방법 | |
| JP3592107B2 (ja) | 固体撮像装置およびカメラ | |
| JP3584196B2 (ja) | 受光素子及びそれを有する光電変換装置 | |
| US7265397B1 (en) | CCD imager constructed with CMOS fabrication techniques and back illuminated imager with improved light capture | |
| US20170330906A1 (en) | Image sensors with symmetrical imaging pixels | |
| EP1850387B1 (en) | Solid-state image pickup device | |
| CN102544038B (zh) | 用于产生图像传感器中的光电检测器隔离的方法 | |
| US20050106773A1 (en) | Single poly CMOS imager | |
| US4841348A (en) | Solid state image pickup device | |
| JPH10209422A (ja) | 固体画像センサ用の部分的ピン止めフォトダイオード | |
| US20070109437A1 (en) | Solid state image sensing device | |
| JP2002280538A (ja) | ｋＴＣノイズを伴わずに完全なピクセルリセットが可能なＣＭＯＳ画像センサ | |
| JPH11145444A (ja) | 固体撮像装置 | |
| JP2001326343A (ja) | 固体撮像装置 | |
| US20080136945A1 (en) | Apparatus and method for reducing dark current | |
| JP2004259733A (ja) | 固体撮像装置 | |
| JP2003234496A (ja) | 固体撮像装置およびその製造方法 | |
| US4223330A (en) | Solid-state imaging device | |
| JP3359258B2 (ja) | 光電変換装置及びそれを用いたイメージセンサ、画像読取装置 | |
| KR100801758B1 (ko) | 이미지 센서 및 그 제어 방법 | |
| JP4130307B2 (ja) | 固体撮像装置 | |
| JP3833027B2 (ja) | 固体撮像装置及び画像入力装置 | |
| JP4474962B2 (ja) | 裏面照射型固体撮像素子、電子機器モジュール及びカメラモジュール | |
| JPH03240379A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050613 |