JP2008504676A - 湿式化学析出法によって製造された電界効果トランジスタ - Google Patents

湿式化学析出法によって製造された電界効果トランジスタ Download PDF

Info

Publication number
JP2008504676A
JP2008504676A JP2007517639A JP2007517639A JP2008504676A JP 2008504676 A JP2008504676 A JP 2008504676A JP 2007517639 A JP2007517639 A JP 2007517639A JP 2007517639 A JP2007517639 A JP 2007517639A JP 2008504676 A JP2008504676 A JP 2008504676A
Authority
JP
Japan
Prior art keywords
manufacturing
indium
sulfur
cadmium
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007517639A
Other languages
English (en)
Inventor
ペー イェー ペーテルス，マルティニュス
エム デ レーウ，ダゴベルト
カリナ デ テイエ，フェムク
ジャン−レネ シモン，ヨアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2008504676A publication Critical patent/JP2008504676A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te

Abstract

本発明は、電界効果トランジスタ、及び基板（480）上への堆積による電界効果トランジスタの製造方法を提供するものである。この方法は、半導電性材料を生成するように反応する材料の湿式化学析出を含んでいる。堆積される材料は、カドミウム、亜鉛、鉛、錫、ビスマス、アンチモン、インジウム、銅又は水銀を含んでいる。湿式化学析出は化学浴析出法又は噴霧熱分解法によることができる。真空堆積プロセスは不要である。

Description

本発明は、電界効果トランジスタ及びその製造方法に関する。
電界効果トランジスタ、特に薄膜電界効果トランジスタ（ＴＦＴ）は、例えばディスプレーやストレージ技術等の分野において、多様な用途及び潜在的用途を有している。
薄膜トランジスタの製造方法について幾つかの技術報告が為されている（例えば、特許文献１参照）。
リン化インジウム単結晶上への化学堆積を用いた、カドミウムのアンモニア−チオ尿素水溶液からの硫化カドミウムのエピタキシャル成長が非特許文献１にて報告されている。この方法で作り出された材料は光エレクトロニクス用途に使用可能である。
特許文献２には太陽電池の製造者のための方法が記載されており、そこでは、カドミウム・チオシアン酸アンモニウム複合アンモニア水溶液の熱分解によって、好適な基板上の薄膜に硫化カドミウムが堆積される。
また、低温化学浴分解法（low temperature chemical bath decomposition）を用いた、CdS又はCdSeの薄い半導体膜を含む薄膜トランジスタの製造法が報告されている（例えば、非特許文献２参照）。
CdS、CdSe、ZnS、ZnSe、PbS、SnS、Bi2S3、Bi2Se3、Sb2S3、CuS及びCuSeの薄膜の堆積のために化学浴析出（chemical bath deposition）法を使用することが非特許文献３に記載されている。この文献に記載された方法では、金属イオンと水酸化物、硫化物又はセレン化物のイオン源とを含む希薄溶液中に浸された基板上に、薄い半導体膜が堆積される。化学浴析出法は太陽エネルギー関連用途に向けた大面積の薄膜を作り出すのに十分適していると報告されている。
硫化インジウムの化学浴析出法もまた非特許文献４に記載されている。
また、特許文献３には硫化カドミウム（CdS）の界面層を有する半導体デバイスが記載されている。この界面層は、30℃から90℃の水酸化アンモニウム、水和硫酸カドミウム（3CdSO4 8H2O）及びチオ尿素の溶液を用いた化学浴析出法を使用して生成されている。
化学浴析出法を用いたこれらの従来方法は、一般に、不要な基板領域から析出物を除去するための、例えばリソグラフィ及びエッチング等の技術に続かれる必要がある。これらの減法（subtractive）工程の使用を必要としない、例えばCdS等の半導電性材料の堆積法を提供することは有利であり、本出願人はそのような方法を開発してきた。
光エレクトロニクスに向けた導電膜の生成のための化学的噴霧熱分解（chemical spray pyrolysis）による硫化インジウムIn2S3の堆積法が非特許文献５に記載されている。
H2S流内での熱処理によってインジウムのトラック（track）がIn2S3に変えられ得ることが非特許文献６に記載されている。
ポリマーエレクトロニクスに基づくディスプレーにおいては、現在、ペンタセンの前駆体が半導体として使用されている。約0.02cm2/Vsの移動度により、ディスプレーの大きさがＱＶＧＡ（典型的に320×240画素）程度に制限されている。リフレッシュ速度を高めるため、及び／又は大きさをＶＧＡ（720×400画素）やＳＶＧＡ（典型的に、800×600画素）サイズに拡大するための何れに対しても、より高い移動度の半導体が必要とされる。
商業的に入手可能なアクティブマトリックス型液晶ディスプレーにおいては、アモルファス水素化シリコンが半導体として使用されている。処理は標準的な半導体技術、例えば、真空蒸着とその後のリソグラフィ及びエッチング、によるものである。活性で、高移動度な半導体材料を堆積する従来方法は真空技術の使用を必要とするものであった。コストと効率との理由から、真空堆積を必要としない製造プロセスが望まれる。
なお、先行文献について本明細書中にてリスト化したり議論したりすることは必ずしも、その文献が現行技術の一部であったり公知の一般知識であったりすることの確認として捉えられるべきものではない。
英国特許出願公開第２０４４９９４号明細書 米国特許第４３６０５４２号明細書 米国特許第５６８９１２５号明細書 D.Lincot、R.Ortega-Borges、M.Froment、「Epitaxial growth of cadmium sulphide layers on indium phosphide from aqueous ammonia solution」、Appl. Phys. Lett.、1995年、64(5)巻、p.569 F.Y.Gan、I.Shih、「Preparation of thin-film transistor with chemical bath decomposited CdSe and CdS thin films」、IEEE Trans. Electron Devices、2002年、49巻、p.15 P.K.Nair等、「Semiconductor thin films by chemical bath decomposition for solar energy related application」、Solar Energy Materials and Solar Cells、1998年、52巻、p.313-344 CD.Lokhande、A.Ennaoui、P.S.Patil等、「Chemical bath deposition of indium sulphide thin films：preparation and characterization」、Thin Solid Films、1999年、40巻、p.18 T.T.John、S.Bini、Y.Kashiwaba等、「Characterisation of spray pyrolysed indium sulphide thin films」、Semicoma. Sci Technol、2003年、18巻、p.491 J.Herrero、J.Ortega、「Indium tracks can be transformed to In2S3 by thermal treatment in a flowing stream of H2S」、Sol. Energy Mater、1988年、17巻、p.357
本発明は、半導体、特に、半導電性材料が湿式化学析出法又は噴霧熱分解法によって基板上に堆積される、電界効果トランジスタの製造方法を提供することを目的とする。
本発明に係る方法は硫化カドミウム又は硫化インジウムの基板上への堆積に特に好適なものである。
本発明の一実施形態に従った方法は：
（i）半導体特性を有する材料、又は半導体特性を有する材料を生成するように反応する複合物の組み合わせ、を含む溶液を準備する工程；
（ii）基板上に前記溶液の液滴を堆積させる工程；
（iii）工程（ii）の生成物を50℃から90℃の温度で加熱する工程；
（iv）工程（iii）の生成物を洗浄する工程；及び
（v）工程（iv）の生成物を50℃から200℃の温度で加熱する工程；
を有する。
ここで用いられる“半導体特性を有する材料”という用語は、導電率が金属と絶縁体との間である物質を含み、その導電率は温度変化、不純物の存在、光に晒されるとき、及び／又は電界の存在によって変化する。導体は一般に、およそ25℃且つ大気圧の下で、10-5Ωm未満の抵抗率を有する。半導体は一般に、およそ25℃且つ大気圧の下で、10-5Ωmから108Ωmの範囲の抵抗率を有する。絶縁体は一般に、好ましくは25℃且つ大気圧の下で、108Ωmを超える抵抗率を有する。
半導体特性を有する材料は、電界効果トランジスタでの使用に適した如何なる半導体特性を有する材料であってもよい。本発明に係る方法は、化学浴析出（chemical bath deposition）法によって堆積可能な半導電性材料の堆積に特に適している。化学浴析出法については、例えば、特許文献３、非特許文献１、２及び３に記載されている。
本発明で用いられる半導体特性を有する材料は好ましくは、カドミウム、亜鉛、鉛、錫、ビスマス、アンチモン、インジウム、銅及び水銀の少なくとも１つを含む。好ましくは、半導体特性を有する材料はカドミウム又はインジウムを含む。
本発明で用いられる半導体特性を有する材料は好ましくは、硫黄、セレン及びテルルの少なくとも１つを含む。好ましくは、半導体特性を有する材料は硫黄を含む。
その他に、半導体特性を有するどのような材料が本発明に係る方法に使用可能であるかは、当業者には認識されるところである。
好ましくは、半導体特性を有する材料を生成するように反応する複合物の組み合わせが工程（i）にて使用される。本発明での使用に適した組み合わせは、カドミウム、亜鉛、鉛、錫、ビスマス、アンチモン、インジウム、銅及び水銀の少なくとも１つを含む錯体を有する組み合わせを含んでいる。好ましくは、カドミウム又はインジウムを含む錯体が用いられる。
工程（i）で錯体が用いられる場合、その錯体は工程（i）に先立って、カドミウム、亜鉛、鉛、錫、ビスマス、アンチモン、インジウム、銅及び水銀を含む好適な出発物質の、錯体の形成に好適な材料との反応によって得られてもよい。好ましくは、カドミウム、亜鉛、鉛、錫、ビスマス、アンチモン、インジウム、銅若しくは水銀の、例えば塩化物などのハロゲン化物、又はカドミウム、亜鉛、鉛、錫、ビスマス、アンチモン、インジウム、銅若しくは水銀の酢酸塩が用いられる。
カドミウムを含む錯体を準備するために使用可能なその他の出発物質には、例えば塩化カドミウムCdCl2等のハロゲン化カドミウム、及び、例えばCd(1-6炭素アルキル)2等のジアルキルが含まれる。当業者に認識されるように、対応する亜鉛、鉛、錫、ビスマス、アンチモン、インジウム、銅及び水銀を含む材料が、これらの材料の錯体を得るために使用されてもよい。塩化物の使用が特に好ましい。
上述の出発物質を用いて錯体を形成するのにどのような材料が適しているかは当業者が容易に決定できることである。如何なる好適材料が用いられてもよい。好適材料には、これらに限られないが、アンモニア、トリエタノールアミン、クエン酸及びエチレンジアミンが含まれる。好ましくは、アンモニア含有溶液が用いられる。必要に応じて反応過程後期に除去するのが容易であるという理由で、アンモニアの使用が特に好ましい。好適な一態様では、錯体は、例えば塩化カドミウム又は塩化インジウム等の塩化物溶液の、アンモニア溶液との混和によって得られる。
アンモニア溶液の適切な濃度は1Mから５Mであり、例えば約２Mである。塩化カドミウム溶液の適切な濃度は10×10-3Mから20×10-3Mであり、例えば16×10-3Mである。あるいは、当業者に認識されるところであるが、同様な濃度のその他の錯体形成材料が用いられてもよい。
好ましくは、工程（i）で使用される溶液が非常に低い自由なカドミウム、亜鉛、鉛、錫、ビスマス、アンチモン、インジウム、銅又は水銀の濃度を有するように、錯体形成材料は選択される。これは、基板上への一様な沈殿を抑制し、基板上への沈殿物の不均一な堆積を可能にするためである。
好ましくは、錯体はアミン錯体である。テトラアミンカドミウム錯体Cd(NH3)4 2+の使用が特に好ましい。テトラアミンカドミウム錯体Cd(NH3)4 2+を得るためには、技術的に知られた如何なる方法が使用されてもよい。例えば、酢酸カドミウムのアンモニア溶液との反応による。好ましくは、テトラアミンカドミウム錯体Cd(NH3)4 2+は、例えば塩化カドミウム等のハロゲン化カドミウムの溶液をアンモニア溶液と混和させることによって得られる。
驚くべきことに、ある一定の状況においては、工程（i）にて使用される錯体の形成に際して、例えば塩化物などのハロゲン化物の使用は酢酸塩の使用に対して、その使用に関連する有意な効果があることが本発明により見出された。見出されたのは、酢酸カドミウムから得られた錯体を用いて生成された材料が周辺光に晒されると、ある状況下では、持続的な光電流と場合によって許容不可能な電流変調の低下が起こり得るということである。塩化カドミウムが出発物質として用いられるときには、この作用は一般的に見られない。本発明の発明者は、理論に縛られることを望むことなく、塩化カドミウムが使用されるときには少量の塩素がCdS格子に実質的に組み込まれるのだと考えている。これは、フェルミ準位を伝導帯のすぐ下で動かなくさせる効果を有し、それにより持続的な光電流の発達が抑制されると考えられる。
図１及び図２の比較は、酢酸カドミウムではなく塩化カドミウムを使用することの効果を示している。図１に例示されるように、酢酸カドミウムを用いて生成された材料を周辺光に晒すと、持続的な光電流がもたらされ、それは室温で何週間も続くとともに電流変調を低下させた。図２は、塩化カドミウムを用いて生成された材料が周辺光に晒され、その後、暗闇に置かれたときには、光電流はほぼ瞬時に消失した。
工程（i）で使用される組み合わせは、好ましくは、硫黄、セレン又はテルルの少なくとも１つのイオン源を含む。好適な如何なる硫黄イオン源が用いられてもよい。好適な硫黄イオン源には、これらに限られないが、チオ尿素又はチオアセトアミドが含まれる。硫黄イオン源の濃度は、例えばチオ尿素の場合、好ましくは25×10-3Mから40×10-3Mであり、例えば約32×10-3Mである。好適な如何なるセレンイオン源が用いられてもよい。好適なセレンイオン源には、これに限られないが、硫酸セレンナトリウムが含まれる。好適な如何なるテルルイオン源が用いられてもよい。当業者に認識されるところであるが、セレンイオン又はテルルイオンの好適なイオン源の濃度は硫黄イオンに関して示されたのと同様とし得る。
理想的には、使用される硫黄、セレン及びテルルのイオン源は、低濃度の材料（例えば自由なHS-及びS2-等）と半導体特性を有する材料の一様な沈殿の抑制とをもたらす硫黄、セレン及びテルルのゆっくりとした解放を提供すべきである。
必要に応じて、半導体特性を有する材料はドーピングされてもよい。好適なドーパントは技術的に周知である。
堆積工程である工程（ii）は好適な如何なる温度で行われてもよい。最も適切な温度は、堆積される材料の性質や基板の性質などの要因に依存することになる。好適な温度は当業者によって容易に決定され得るものである。本発明に係る方法は、最適な化学浴析出温度がおよそ60℃から70℃である組成での使用に特に適している。故に、堆積される溶液は堆積に先立って上記温度に加熱され得る。他の例では、溶液は、例えば0℃から35℃、例えば周辺温度（およそ15℃から30℃）、例えば20℃から25℃等といった比較的低温にされ、基板は、例えば50℃より高く、例えば60℃から70℃等といった、より高い温度にされてもよい。加熱された基板が用いられるとき、基板に堆積された材料の温度は、堆積される液滴の大きさが小さいため、基板温度と同様の温度まで急激に上昇することになる。工程（ii）では、溶液の液滴を基板上に堆積するのに適した如何なる方法が用いられてもよい。好適な方法には、これらに限られないが、インクジェット印刷法、分注法（dispensing）及び電界と組み合わされたエアロゾルの使用が含まれる。
電界効果トランジスタの製造での使用で知られた好適な如何なる基板が用いられてもよい。基板の性質は、少なくともある程度、電界効果トランジスタに所望される最終構造に依存することになる。基板は絶縁体としてもよいし、導電特性を有してもよい。
本発明の一態様においては、ゲート電極としても機能し得る基板が用いられてもよい。この態様での使用に適した基板には、ドーピングされたシリコンウェハが含まれる。このような基板は典型的に、当該基板の上表面に熱成長されたSiO2層を有する。このSiO2層は典型的に約200nmの厚さであり、約17nF/cm2の静電容量を有する。
テスト基板は、例えばAu/Tiソース及びドレイン電極などの、好適な如何なるソース電極及びドレイン電極を含んでもよい。これらのソース電極とドレイン電極とは、技術的に周知の方法によって作成され得る。好適な方法には、堆積された金属膜上での標準的なフォトリソグラフィが含まれる（例えば、A.R.Brown等、「Field-effect transistors made from solution-processed organic semiconductors」、Synthetic Metals、1997年、88巻、p.37-55を参照）。
他の例では、ポリマーのテスト基板が用いられてもよい。ポリマー基板が用いられる場合、基板は可撓性を有してもよい。このような基板はG.H.Gelinck等、「Flexible active-matrix displays and shift registers based on solution-processed organic semiconductors」、Nature Materials、2004年、3(2)巻、p.106-110に記載されている。このような基板は、頂部の金属箔、そして、平坦化層、ゲート電極としての金の構造体、ゲート誘電体としての例えば商業的に入手可能なエポキシに基づくネガレジストSU8等のポリマー、典型的にSU8及び金のソース電極とドレイン電極とを具備する支持材を有してもよい。米国特許第６６３５４０６号明細書（参照することにより、ここに組み込まれる）にてゲート誘電体として開示されている材料が本発明の実施形態に用いられてもよい。これらの材料には、商業的に入手可能な例えばSU8等のポリエポキシに基づくフォトレジストだけでなく、ハードベークされたノボラックや、例えばポリビニルフェノール（例えば、ＵＶフラッド露光されたPVP）、ポリグルタルイミド、ポリビニルアルコール、ポリイソプレン、ポリエポキシに基づく樹脂、ポリアクリレート、ポリビニルピロリドン、ｐヒドロキシスチレンポリマー及びメラミノポリマー等のポリマーを有する従来からのフォトレジストも含まれる。本発明の実施に好適に使用可能な種類の、商業的に入手可能なノボラック・フォトレジストにはHPR504がある。ゲート誘電体は、通常は架橋剤を用いて架橋結合されることが可能な、電気絶縁性の有機高分子化合物を有してもよい。ポリマー絶縁体の選択に制限はない。ポリビニルフェノール及びポリビニルアルコールは適した絶縁性ポリマー材料であり、中でもポリビニルフェノールが好ましいことが見出された。好適な架橋剤には、例えばヘキサメトキシメチルメラミン（HMMM）等の、アミノプラストがある。
ゲート誘電体として二酸化シリコン（SiO2）が用いられてもよい。SiO2がゲート誘電体として用いられる場合、それは下塗り（primed）されてもよい。本発明での使用に適した下塗り基板の一例は、二酸化シリコンのゲート誘電体を有し、ヘキサメチルジシラザンで下塗りされた基板である。このような下塗り基板は、例えばヘキサメチルジシラザンの単分子層を基板表面に設けるための、ヘキサメチルジシラザンの基板表面との気相反応によって得られてもよい。必要に応じて、下塗剤（primer）は発煙硝酸を用いるか、プラズマ若しくはＵＶ／オゾン処理によるかして除去可能である。
工程（ii）で堆積される液滴の大きさは、例えば使用される堆積法、基板表面の湿潤性、及び基板上での液滴の拡散（これは、例えば溶液の表面張力などの要因に依存する）等の要因に依存することになる。
工程（iii）にて、工程（ii）の生成物は典型的に、50℃から90℃、好ましくは60℃から85℃、より好ましくは65℃から80℃、最も好ましくは70℃から75℃の温度、例えば約70℃又は約75℃、に加熱される。工程（iii）は典型的に、1時間未満の時間、好ましくは30分未満、より好ましくは10分未満、例えば約5分、で実行される。工程（iii）が実行される時間は、例えば堆積される溶液の濃度、組成及び温度などの要因に依存することになる。
工程（iii）では好適な如何なる加熱方法も使用可能である。例えば、基板が熱板上に置かれてもよい。工程（iii）の際、好ましくは、基板は蒸発を避けるために覆われる。蒸発は液滴の組成を変化させ、例えば、ｐHが低下して半導体層の特性に影響を及ぼすことがあるため、加熱中に基板を覆うことが好ましい。
理論に縛られることを望むことなく、加熱工程（iii）により、半導体特性を有する材料が基板表面に形成される。
工程（iv）にて、工程（iii）の生成物が洗浄される。好ましくは、この工程では脱塩水が用いられる。工程（iii）の生成物は、例えば1分から10分、例えば約5分など、好適な如何なる時間にわたって洗浄されてもよい。
ここで用いられるように、脱塩水という用語は鉱物及び／又は塩が除去された水を呼ぶものである。
工程（v）は典型的に、50℃から200℃の温度、好ましくは120℃から180℃、より好ましくは140℃から160℃、例えば約150℃、で実行される。また、工程（v）は典型的に、1時間から3時間、好ましくは約2時間にわたって実行される。工程（v）は、例えば空気雰囲気中又は真空下などの、好適な如何なる雰囲気の下で実行されてもよい。好ましくは、工程（v）は真空下で実行される。工程（v）が真空下で行われない場合、例えば、1×10-4Mbarから大気圧までの圧力など、好適な如何なる圧力が用いられてもよい。
本発明はまた、上述の方法により得られる電界効果トランジスタを提供するものである。必要に応じて、本発明に係るトランジスタは、貴金属を含むソース電極及び／又はドレイン電極を有してもよい。好適な貴金属には、これらに限られないが、金、銀、白金及びパラジウムが含まれる。これらの金属は容易に酸化しないので、これらの金属の１つ以上を含む電極を用いることは有利である。好ましくは、この貴金属は金である。他の例では、その他の仕事関数が高い電極が用いられてもよく、例えば、PEDOT（ポリ（3,4-エチレン ジオキシチオフェン））若しくはPANI（ポリアニリン）等の導電性ポリマー、又はITOを含む電極が挙げられる。PEDOTはまた、例えば、PEDOT/PSS（ポリスチレンスルホン酸によって安定化されたポリ（3,4-エチレン ジオキシチオフェン））の形態で用いられてもよい。PANIはPANI-CSA（カンファースルホン酸でドーピングされたポリアニリン）の形態で用いられてもよい。
リソグラフィ及びエッチング等の減法（subtractive）工程を含む技術的に既知の方法と比較して、本発明に係る方法は、処理工程数と生成される廃棄物量が削減されるという点で、有意な利点を有するものである。
CdSは研究では高移動度半導体として広く使用されているが、商業規模でCdSを使用することの主な欠点はカドミウムの毒性である。カドミウムを例えばインジウムで置き換えることにより、この欠点は回避され得る。
他の一実施形態に従った方法は：
（i）半導体特性を有する材料、又は半導体特性を有する材料を生成するように反応する複合物の組み合わせ、を含む溶液を準備する工程；
（ii）基板を220℃から450℃の温度に加熱する工程；及び
（iii）堆積中に220℃から370℃の温度にされた前記基板上に噴霧熱分解によって前記溶液の液滴を堆積させる工程；
を有する。
基板は、高濃度にドーピングされたシリコンウェハ、ドーピングされていないシリカ若しくはガラス、堆積温度で変形したり劣化したりしないポリマー材料、又は堆積温度に対して耐性があり且つ金属酸化物半導体での使用に適したその他の如何なる材料としてもよい。
ソース／ドレインと半導電性膜との間の接触を改善するため、基板は真空中にて約150℃でアニールされてもよい。噴霧熱分解に適し、且つ半導体特性を有する材料を生成するように反応可能な複合物の組み合わせは、例えば、インジウム若しくはカドミウムのハロゲン化物、特に塩化物、硫黄イオン源、及び酸素源としてもよい。
硫化インジウムIn2S3は化学的噴霧熱分解法によって堆積可能である。ある１つの実験では、0.1MのInCl3及び0.15MのCS(NH2)2を含有する1.5mlの噴霧溶液を約1ml/minの速さで基板上に噴霧した。基板温度は300℃とした。図６はこのデバイスの、ドレインバイアス2V及び20Vで、それぞれ、測定された線形伝達関数特性及び飽和伝達関数特性を示している。図６に示される移動度は4cm2/Vs程度と高い。さらに最適な移動度は後述の表にて示す。移動度はさらに最適化可能であることが期待される。
本発明は以下の非限定的な実施例によって例示される。
第１実施例は、基板上へのCdSの選択性堆積によってトランジスタを製造するものである。
頂部に熱成長されたシリコン酸化膜（約100nm）を具備する高濃度にドーピングされたシリコンウェハのテスト基板を用いた。蒸着とリソグラフィとの組み合わせを用いて、金電極（チタンの接着層を具備する）が酸化膜上に形成される。
1mlのCdCl2の2.5M水溶液が２Mアンモニア溶液に付加された。当初の沈殿後、Cd(NH3)4 2+を含有する透明溶液が得られた。この溶液に、3mlの1.75Mチオ尿素水溶液を付加した。基板は70℃に加熱された。得られた溶液の液滴はシリンジを用いてテスト基板上に堆積された。
基板は75℃の熱板上に置かれ、蒸発を防ぐためにペトリ皿で覆われた。5分後、基板は脱塩水で洗浄され、その後、真空下で2時間150℃まで加熱された。
シリコンウェハをゲート電極として用い、２つの金電極はソース電極とドレイン電極とした（マイクロマニピュレーションを用いてコンタクトを取った）。アジレント社の4155c半導体パラメータアナライザを用いてトランジスタを特性付けた。ソース−ドレイン電圧を0Vと30Vとの間で変化させ、2V及び20Vのソース−ドレイン電圧とした。得られたトランジスタの伝達特性を測定した。これらは図３に例示されている。
第２実施例は、基板上へのIn2S3の堆積によってトランジスタを製造するものである。
硫化インジウムの堆積のために噴霧熱分解法を使用することから実験を始めた。噴霧熱分解法は、熱板により加熱された基板の付近への前駆体の蒸着に基づく。エアロゾルが薄膜の堆積の材料源として広く用いられている。
薄い硫化インジウム膜の堆積は、図４のように噴霧器440を用いて行った。搬送ガス流470は噴霧器の主チューブに導入されノズル450を通って流出する。液体460はノズル450へ貫流し、そこで搬送ガス流470と一緒になってエアロゾルを形成する。エアロゾルは基板480に堆積される。基板480は熱板490によって加熱される。最適な流速では、加熱された基板表面の近くで溶媒が蒸発する。ここでは溶媒は水である。溶媒はまたアルコール、水とアルコールとの混合物（例えば、等分のメタノールと水）でもよいし、他の溶媒、特に有機溶媒であってもよい。溶媒は一般に熱分解プロセスへの酸素源となる。搬送ガスはここではアルゴンであるが、他の不活性ガス、又は例えば窒素等のこれらの処理条件下で実質的に不活性なガスでもよい。
前駆体は基板付近で揮発し、加熱された基板表面に吸着される。この後、密度の高い硫化インジウム膜を生じさせるための分解及び／又は化学反応が行われる。より大きい堆積面積を得るため、噴霧器は表面の上方を回転させられる。
噴霧溶液はチオ尿素（CS(NH2)2）と塩化インジウム（InCl3）水溶液との混合物を有する。この溶液の水素指数（ｐH）は約4である。一部の実験では、HCl又は酢酸を付加することにより、このｐHを0又は2まで低下させた。インジウムと硫黄との比（In/S比）は前駆体のモル濃度を変えることによって変化させた。殆どの実験では、噴霧される溶液の全体積及び速度は1ml及び1ml/minとし、搬送ガスとしてアルゴンを用いた。熱板温度は300℃と450℃との間で変化させた。ガス流と液流による冷却のため、基板温度は約80℃低下する。噴霧距離は6cmに保ち、回転円の直径は約3cmとした。インジウムと硫黄との比は0.3と２との間で変化させた。特に好ましい電気特性は0.9と1.04との間の比にて得られた。1.2以上の比では、導電性の膜が生成された。表１は、幾つかの特に好ましい結果と幾つかの典型的な結果とをまとめたものである。
Figure 2008504676
 電気的な特性を分析する。200nmの熱SiO2511をゲート誘電体（静電容量1.7×10-8F/cm2）として具備するＮ++型シリコンウェハ510から成るＴＦＴ（薄膜トランジスタ）テスト基板上に、ナノ結晶硫化インジウム膜が堆積されている（図５Ａ及び５Ｂ）。頂部では、金コンタクトがフォトリソグラフィによってパターニングされソース電極512及びドレイン電極513を形成している。ゲート酸化膜は、ここでは200nmの二酸化シリコン膜であり、疎水性表面を生じさせるヘキサメチルジシラザン（HMDS）によって下塗り（primed）されている。ボトムゲートへの頂部コンタクト514は、ここでは銀である。図５Ｂは電界効果リング型トランジスタのテスト基板の上面図であり、ソース512及びドレイン513のコンタクトを示している。
40μmのチャネル長と1000μmの幅とを有するリング型トランジスタについて測定を行った。ドレインの掃引（ゲート電圧Vgateを-5Vと20Vとの間で5V刻みで変化させたときの、ドレイン電流Idrain対ドレイン電圧Vdrain）及びゲートの掃引（ドレイン電圧Vdrainが2Vと20Vとのときの、ドレイン電流Idrain対ゲート電圧Vgate）を測定した。また、双方のドレイン電圧に対して、ゲート順バイアス掃引とゲート逆バイアス掃引を測定した。ここで用いられる移動度は、Vdrain=2V、Vgate=20Vの条件でのゲートバイアス掃引にて測定されたものである。電流変調は、Vgate=-20Vでのドレイン電流とVgate=20Vでのドレイン電流との比とした。
図６は、金のソース及びドレインコンタクトを用いた、40μmのチャネル長と1000μmのチャネル幅を有するIn2S3電界効果トランジスタの線形伝達関数特性610（Vdrain=2V）及び飽和伝達関数特性620（Vdrain=20V）を示している。得られた移動度の値も曲線630によって表されている。左側の縦軸はドレイン電流である。横軸はゲート電圧である。右側の縦軸は移動度（cm2/Vs）である。In/S比は1.00とした。
図７は、金のソース及びドレインコンタクトを用いた、40μmのチャネル長と1000μmのチャネル幅を有するIn2S3電界効果トランジスタの出力特性を示すグラフである。縦軸はドレイン電流である。横軸はドレイン電圧である。ゲートバイアスを0Vから20Vまで5V刻みとし、ドレイン電圧は0Vから20Vまでスイープさせ、さらに逆にスイープさせた。出力曲線は、金は注入しており、ショットキーコンタクトではないことを示している。
Figure 2008504676
 表２は、異なるIn/S比を有する前駆体溶液からのインジウム・硫黄薄膜の組成をＸ線蛍光検査（ＸＲＦ）した結果をまとめたものである。
Figure 2008504676
 さらに、表３に示されるように、以下の種：In、S、Cl及びOの量を測定するために、ラザフォード後方散乱分光分析（ＲＢＳ）法を用いた。
これらの結果はＸＲＦ分析法と非常に類似しており、In/S比1では薄膜内に多量の酸素が存在していることを裏付けるものである。また、全ての薄膜において、特にIn/S比1において、多量の塩素が指摘されている。驚くべきことに、好ましい電気特性（電流変調70及び移動度4.5cm2/Vs）は、より高い塩素及び酸素の含有量とIn/S比、並びに半導電性膜内の立方体形状のIn2S3の存在と相関がある前駆体内でのIn/S比1にて見出されている。
前駆体はまたインクジェット印刷法によって堆積されてもよい。溶液の液滴が堆積され、熱によって半導体に変えられてもよい。残液は洗浄によって除去され得る。あるいは、金属のナノ粒子がインクジェット印刷法によって堆積された後に、例えば、非特許文献６にて開示されているようにH2S流の中での熱処理によって、半導体を形成するようにキュアされてもよい。
最後に、上述の説明は本発明を単に例示することを意図するものであり、添付の請求項を何れかの特定の実施形態や実施形態群に限定するものと解釈されてはならない。故に、本発明はその具体的な実施例を参照しながら詳細に述べられているが、請求項にて説明されるような本発明の意図された範囲を逸脱することなく数多の変更及び改変が為され得ることは認識されるべきところである。明細書及び図面は、従って、請求項の範囲を限定する意図ではなく例示的なものと見なされるべきものである。
添付の請求項を解釈する際、以下のことは理解されるべきである：
（i）用語“有する”は所与の請求項に列挙された以外の要素又は機能の存在を排除するものではない；
（ii）要素に前置された用語“ある”はそのような要素が複数存在することを排除するものではない；
（iii）請求項内の如何なる参照符号もその範囲を限定するものではない；且つ
（iv）幾つかの“手段”は同一の品目、若しくは実装された構造、または機能によって表されてもよい。
周辺光に晒された後のCdS電界効果トランジスタの線形伝達特性を示す図である。曲線100は周辺光中での伝達関数である。曲線101乃至106は暗闇で様々な時間経過時の伝達関数である。トランジスタは背景技術で述べられたように化学浴析出法による酢酸カドミウムを用いて作成されたものである。光電流は室温で何週にもわたって流れ続けた。 周辺光に晒された後のCdS電界効果トランジスタの線形伝達特性を示す図である。トランジスタは背景技術で述べられたように化学浴析出法による塩化カドミウムを用いて作成されたものである。曲線200は周辺光中での伝達関数である。曲線201は暗闇での伝達関数である。暗闇での様々な時間に対する曲線が示されている。このトランジスタを暗闇に置くと光電流はほぼ瞬時に消失した。挿入図は閾値電圧を時間の関数として示している。 実施例１に記載された方法により得られた、金のソース及びドレインコンタクトを用いたチャネル長40μmとチャネル幅1000μmの局所的に堆積されたCdS電界効果トランジスタの線形及び飽和伝達関数特性を示す図である。右側の縦軸は移動度（cm2/Vs）である。 噴霧熱分解法のための噴霧器を示す図である。 電界効果トランジスタのテスト基板を示す断面図である。 電界効果リング型トランジスタのテスト基板を示す上面図である。 In2S3電界効果トランジスタの線形及び飽和伝達関数特性、並びに得られた移動度の値を示す図である。 In2S3電界効果トランジスタの出力特性を示す図である。

Claims (42)

  1. 電界効果トランジスタの製造方法であって：
    （i）半導体特性を有する材料、又は半導体特性を有する材料を生成するように反応する複合物の組み合わせ、を含む溶液を準備する工程；
    （ii）基板上に前記溶液の液滴を堆積させる工程；
    （iii）工程（ii）の生成物を50℃から90℃の温度で加熱する工程；
    （iv）工程（iii）の生成物を洗浄する工程；及び
    （v）工程（iv）の生成物を50℃から200℃の温度で加熱する工程；
    を有する製造方法。
  2. 半導体特性を有する前記材料が、カドミウム、亜鉛、鉛、錫、ビスマス、アンチモン、インジウム、銅及び水銀の少なくとも１つを含むことを特徴とする請求項１に記載の製造方法。
  3. 半導体特性を有する前記材料がカドミウムを含むことを特徴とする請求項２に記載の製造方法。
  4. 半導体特性を有する前記材料がインジウムを含むことを特徴とする請求項２に記載の製造方法。
  5. 半導体特性を有する前記材料が、硫黄、セレン及びテルルの少なくとも１つを含むことを特徴とする請求項１に記載の製造方法。
  6. 半導体特性を有する前記材料が硫黄を含むことを特徴とする請求項５に記載の製造方法。
  7. 半導体特性を有する材料を生成するように反応する複合物の組み合わせが前記工程（i）にて使用されることを特徴とする請求項１に記載の製造方法。
  8. 前記組み合わせが、カドミウム、亜鉛、鉛、錫、ビスマス、アンチモン、インジウム、銅及び水銀の少なくとも１つを含む錯体を有することを特徴とする請求項１に記載の製造方法。
  9. 前記錯体がアミン錯体を有することを特徴とする請求項８に記載の製造方法。
  10. 前記錯体がテトラアミンカドミウム錯体Cd(NH3)4 2+又はテトラアミンインジウム錯体In(NH3)4 2+であることを特徴とする請求項８又は９に記載の製造方法。
  11. 前記工程（i）に先立って、前記錯体が、カドミウム、亜鉛、鉛、錫、ビスマス、アンチモン、インジウム、銅又は水銀の塩化物又は酢酸塩の、錯体の形成に好適な材料との反応によって得られることを特徴とする請求項８乃至１０の何れかに記載の製造方法。
  12. 錯体の形成に好適な前記材料がアンモニア溶液であることを特徴とする請求項１１に記載の製造方法。
  13. 前記工程（i）に先立って、テトラアミンカドミウム錯体Cd(NH3)4 2+が塩化カドミウム溶液のアンモニア溶液との混和によって得られることを特徴とする請求項１０に記載の製造方法。
  14. 前記組み合わせが、硫黄、セレン又はテルルの少なくとも１つのイオン源を含むことを特徴とする請求項７乃至１３の何れかに記載の製造方法。
  15. 前記硫黄イオン源がチオ尿素又はチオアセトアミドであることを特徴とする請求項１４に記載の製造方法。
  16. 前記セレンイオン源が硫酸セレンナトリウムであることを特徴とする請求項１４に記載の製造方法。
  17. 請求項１乃至１６の何れかに記載の製造方法によって得られた電界効果トランジスタ。
  18. 貴金属を含むソース電極及び／又はドレイン電極をさらに有する請求項１７に記載のトランジスタ。
  19. 前記貴金属が金であることを特徴とする請求項１８に記載のトランジスタ。
  20. 電界効果トランジスタの製造方法であって：
    （i）半導体特性を有する材料、又は半導体特性を有する材料を生成するように反応する１つ又は複数の複合物、を含む溶液を準備する工程；
    （ii）基板を220℃から450℃の範囲内の温度に加熱する工程；及び
    （iii）加熱された前記基板上に噴霧熱分解によって前記溶液の液滴を堆積させる工程；
    を有する製造方法。
  21. 半導体特性を有する前記材料が、カドミウム、亜鉛、鉛、錫、ビスマス、アンチモン、インジウム、銅及び水銀の少なくとも１つを含むことを特徴とする請求項２０に記載の製造方法。
  22. 半導体特性を有する前記材料が、硫黄、セレン及びテルルの少なくとも１つを含むことを特徴とする請求項２０に記載の製造方法。
  23. 半導体特性を有する前記材料がインジウムと硫黄とを含むことを特徴とする請求項２０に記載の製造方法。
  24. 半導体特性を有する前記材料がインジウムと硫黄とを0.7から1.33の原子比率で含むことを特徴とする請求項２３に記載の製造方法。
  25. 半導体特性を有する前記材料がインジウムと硫黄とを0.82から1.33の原子比率で含むことを特徴とする請求項２４に記載の製造方法。
  26. 半導体特性を有する材料を生成するように反応する前記１つ又は複数の複合物が、カドミウム、亜鉛、鉛、錫、ビスマス、アンチモン、インジウム、銅及び水銀の少なくとも１つを含むことを特徴とする請求項２０に記載の製造方法。
  27. 半導体特性を有する材料を生成するように反応する前記１つ又は複数の複合物が、硫黄、セレン及びテルルの少なくとも１つを含むことを特徴とする請求項２０に記載の製造方法。
  28. 半導体特性を有する材料を生成するように反応する前記１つ又は複数の複合物がインジウムと硫黄とを有し、且つ半導体特性を有する材料を生成するように反応する前記１つ又は複数の複合物内での、インジウムの硫黄との原子比率が0.3から1.2の範囲内であることを特徴とする請求項２０に記載の製造方法。
  29. 半導体特性を有する材料を生成するように反応する前記１つ又は複数の複合物内での、インジウムの硫黄との原子比率が0.9から1.04の範囲内であることを特徴とする請求項２８に記載の製造方法。
  30. 半導体特性を有する材料を生成するように反応する前記１つ又は複数の複合物が、酸素源と塩素源とを更に有することを特徴とする請求項２８に記載の製造方法。
  31. 前記工程（i）に先立って、半導体特性を有する材料を生成するように反応する前記１つ又は複数の複合物が、カドミウム、亜鉛、鉛、錫、ビスマス、アンチモン、インジウム、銅若しくは水銀の塩化物又は酢酸塩の、硫黄、セレン又はテルルの少なくとも１つのイオン源との反応によって得られた錯体を含むことを特徴とする請求項２６に記載の製造方法。
  32. 前記硫黄イオン源がチオ尿素又はチオアセトアミドを含むことを特徴とする請求項３１に記載の製造方法。
  33. 硫化インジウムを含む薄膜トランジスタ。
  34. ポリマー基板を有する請求項３３に記載の薄膜トランジスタ。
  35. インジウムの硫黄との電子比率が0.7と1.33との間である半導電性膜を更に有する請求項３３に記載の薄膜トランジスタ。
  36. 半導電性膜内でのインジウムの硫黄との電子比率が0.82と1.30との間であることを特徴とする請求項３５に記載の薄膜トランジスタ。
  37. インジウムの硫黄との電子比率が0.7と1.33との間であるところの半導電性膜を有し、前記半導電性膜が酸素と塩素とを更に有することを特徴とする請求項３３に記載の薄膜トランジスタ。
  38. 電界効果トランジスタの製造方法であって：
    （i）半導体特性を有する、あるいは半導体特性を有する材料を生成するように反応する複合物の組み合わせである、インジウムを含む材料を含む溶液を準備する工程；及び
    （ii）基板上にインクジェット印刷法によって前記溶液の液滴を堆積させる工程；
    を有する製造方法。
  39. 電界効果トランジスタの製造方法であって：
    （i）半導体特性を有する材料を生成するように反応可能な元素を含む溶液を準備する工程；及び
    （ii）基板上に、該基板上へのインクジェット印刷によって前記元素を堆積させる工程；
    を有する製造方法。
  40. 前記元素がインジウムであることを特徴とする請求項３９に記載の製造方法。
  41. 前記元素がナノ粒子の形態であることを特徴とする請求項３９に記載の製造方法。
  42. 前記元素がカドミウム、亜鉛、鉛、錫、ビスマス、アンチモン、インジウム、銅又は水銀であることを特徴とする請求項３９に記載の製造方法。
JP2007517639A 2004-06-28 2005-06-24 湿式化学析出法によって製造された電界効果トランジスタ Pending JP2008504676A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58343404P 2004-06-28 2004-06-28
PCT/IB2005/052101 WO2006003584A2 (en) 2004-06-28 2005-06-24 Field-effect transistors fabricated by wet chemical deposition

Publications (1)

Publication Number Publication Date
JP2008504676A true JP2008504676A (ja) 2008-02-14

Family

ID=34970597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007517639A Pending JP2008504676A (ja) 2004-06-28 2005-06-24 湿式化学析出法によって製造された電界効果トランジスタ

Country Status (5)

Country Link
US (1) US20080283874A1 (ja)
EP (1) EP1763898A2 (ja)
JP (1) JP2008504676A (ja)
CN (3) CN1977388A (ja)
WO (1) WO2006003584A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010006499A1 (de) * 2010-01-28 2011-08-18 Würth Solar GmbH & Co. KG, 74523 Badabscheidungslösung zur nasschemischen Abscheidung einer Metallsulfidschicht und zugehörige Herstellungsverfahren
CN103413833B (zh) * 2013-07-09 2016-04-20 复旦大学 一种柔性ZnO基薄膜晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283747A (ja) * 1993-03-30 1994-10-07 Asahi Chem Ind Co Ltd 光電変換素子の製造方法
JPH06291344A (ja) * 1993-03-31 1994-10-18 Asahi Chem Ind Co Ltd 光電変換素子集合体
JPH07133200A (ja) * 1993-11-04 1995-05-23 Asahi Chem Ind Co Ltd 金属カルコゲナイド化合物超格子の製造方法
JP2002526945A (ja) * 1998-08-19 2002-08-20 マサチューセッツ・インスティテュート・オブ・テクノロジー ナノ粒子ベースの電気的、化学的及び機械的構造及びこれを作る方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3829881A (en) * 1969-09-18 1974-08-13 Matsushita Electric Ind Co Ltd Variable capacitance device
US4360542A (en) * 1981-03-31 1982-11-23 Argus Chemical Corporation Process for the preparation of thin films of cadmium sulfide and precursor solutions of cadmium ammonia thiocyanate complex useful therein
GB2215122A (en) * 1988-02-12 1989-09-13 Philips Electronic Associated A method of forming a quantum dot structure
US5501744A (en) * 1992-01-13 1996-03-26 Photon Energy, Inc. Photovoltaic cell having a p-type polycrystalline layer with large crystals
GB9323498D0 (en) * 1993-11-15 1994-01-05 Isis Innovation Making particles of uniform size
US5689125A (en) * 1995-06-12 1997-11-18 The United States Of America As Represented By The Secretary Of The Air Force Cadmium sulfide interface layers for improving III-V semiconductor device performance and characteristics
US6300612B1 (en) * 1998-02-02 2001-10-09 Uniax Corporation Image sensors made from organic semiconductors
US6380097B1 (en) * 1998-05-11 2002-04-30 The United States Of America As Represented By The Secretary Of The Air Force Method for obtaining a sulfur-passivated semiconductor surface
TW457554B (en) * 1999-03-30 2001-10-01 Seiko Epson Corp Method for forming a silicon film and ink composition for ink jet
JP2003513475A (ja) * 1999-11-02 2003-04-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 薄膜超小型電子装置間の垂直相互接続を形成する方法及びそのような垂直相互接続を備えた製品
JP2001326343A (ja) * 2000-05-16 2001-11-22 Minolta Co Ltd 固体撮像装置
WO2002099847A2 (en) * 2001-06-04 2002-12-12 Itn Energy Systems, Inc. Apparatus and method for rotating drum chemical bath deposition
US6903386B2 (en) * 2002-06-14 2005-06-07 Hewlett-Packard Development Company, L.P. Transistor with means for providing a non-silicon-based emitter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283747A (ja) * 1993-03-30 1994-10-07 Asahi Chem Ind Co Ltd 光電変換素子の製造方法
JPH06291344A (ja) * 1993-03-31 1994-10-18 Asahi Chem Ind Co Ltd 光電変換素子集合体
JPH07133200A (ja) * 1993-11-04 1995-05-23 Asahi Chem Ind Co Ltd 金属カルコゲナイド化合物超格子の製造方法
JP2002526945A (ja) * 1998-08-19 2002-08-20 マサチューセッツ・インスティテュート・オブ・テクノロジー ナノ粒子ベースの電気的、化学的及び機械的構造及びこれを作る方法

Also Published As

Publication number Publication date
CN101515548A (zh) 2009-08-26
CN101373791B (zh) 2010-09-29
WO2006003584A2 (en) 2006-01-12
US20080283874A1 (en) 2008-11-20
EP1763898A2 (en) 2007-03-21
WO2006003584A3 (en) 2006-03-23
CN101373791A (zh) 2009-02-25
CN1977388A (zh) 2007-06-06

Similar Documents

Publication Publication Date Title
US7507618B2 (en) Method for making electronic devices using metal oxide nanoparticles
Milliron et al. Solution-processed metal chalcogenide films for p-type transistors
Mitzi et al. High-mobility ultrathin semiconducting films prepared by spin coating
Benwadih et al. High mobility flexible amorphous IGZO thin-film transistors with a low thermal budget ultra-violet pulsed light process
JP4536443B2 (ja) カルコゲニド（ｃｈａｌｃｏｇｅｎｉｄｅ）皮膜の溶液堆積
US7341917B2 (en) Solution deposition of chalcogenide films containing transition metals
Liu et al. Polyol reduction: a low-temperature eco-friendly solution process for p-channel copper oxide-based transistors and inverter circuits
US7768042B2 (en) Thin film transistor including titanium oxides as active layer and method of manufacturing the same
Moon et al. Intense pulsed light annealing process of indium–gallium–zinc–oxide semiconductors via flash white light combined with deep-UV and near-infrared drying for high-performance thin-film transistors
US20120058597A1 (en) fabrication method for thin-film field-effect transistors
Heo et al. Photochemically activated flexible metal-oxide transistors and circuits using low impurity aqueous system
CN101047130B (zh) 使用纳米颗粒的顶栅薄膜晶体管及其制造方法
JP4661065B2 (ja) 相補型有機半導体装置
Jeong et al. Zinc oxide thin-film transistors fabricated at low temperature by chemical spray pyrolysis
Kim et al. Optimization of dual-fuel combustion synthesis for rapid formation of solution-processed metal-oxide thin-film transistors
JP2008504676A (ja) 湿式化学析出法によって製造された電界効果トランジスタ
Ramos et al. Direct on chip cadmium sulfide thin film transistors synthesized via modified chemical surface deposition
KR20050007190A (ko) 칼코겐화물 막의 용액 증착법
CN108417620B (zh) 一种氧化物绝缘体薄膜及薄膜晶体管
Ko et al. Electrical properties and reliability analysis of solution-processed indium tin zinc oxide thin film transistors with O2-plasma treatment
KR20070022351A (ko) 습식 화학 증착에 의해 제조된 전계 효과 트랜지스터
Lim et al. Control of positive and negative threshold voltage shifts using ultraviolet and ultraviolet-ozone irradiation
Shan et al. Capacitance–Voltage characteristics analysis of indium zinc oxide thin film transistors based ultraviolet light irradiation
Lee et al. Inkjet-processed zinc-tin-oxide thin-film transistor with a MoO 3 interlayer and its stability
Moreira Composition ratio effect in IGZO using solution combustion synthesis for TFT applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120626