JP2003513475A - 薄膜超小型電子装置間の垂直相互接続を形成する方法及びそのような垂直相互接続を備えた製品 - Google Patents

薄膜超小型電子装置間の垂直相互接続を形成する方法及びそのような垂直相互接続を備えた製品

Info

Publication number
JP2003513475A
JP2003513475A JP2001535245A JP2001535245A JP2003513475A JP 2003513475 A JP2003513475 A JP 2003513475A JP 2001535245 A JP2001535245 A JP 2001535245A JP 2001535245 A JP2001535245 A JP 2001535245A JP 2003513475 A JP2003513475 A JP 2003513475A
Authority
JP
Japan
Prior art keywords
region
electrically conductive
organic
conductive region
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001535245A
Other languages
English (en)
Inventor
ダゴバート、エム．デ、レーウ
ゲルウィン、エイチ．ゲリンク
マルコ、マターズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003513475A publication Critical patent/JP2003513475A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 本発明は、第１の電気的導電領域と、任意的に設けられる有機物の電気的半導体領域と、適合されたフォトレジスト材料を含む有機電気的絶縁領域と、第２の電気的導電領域とのスタックのオーバーラップを備えた垂直相互接続領域において、前記有機電気的絶縁領域は、前記オーバーラップしている領域内において除去され、かつ少なくとも前記第１又は前記第２の電気的導電領域から延在する電気的導電領域により置換される第１の薄膜超小型電子装置と第２の薄膜超小型電子装置との間の垂直相互接続を光化学的に製作する方法を提供する。該方法は、実質的に有機材料からなる電子装置、好ましくは集積回路の製造に有用である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、第１の薄膜超小型電子装置と第２の薄膜超小型電子装置との間の垂
直相互接続を形成する方法であって、第１の電気的導電領域と、有機電気的絶縁
領域と、第２の電気的導電領域とを備えた層のスタックのオーバーラップ領域で
ある垂直相互接続領域が設けられ、前記第１の電気的導電領域は前記第１の超小
型電子装置の端末に電気的に接続され、かつ、前記第２の電気的導電領域は前記
第２の超小型電子装置の端末に電気的に接続されている、上記方法に関する。
【０００２】
【従来の技術】
そのような方法は、ＷＯ９９／１０９２９号より知られており、それは、有機
電気的絶縁領域によって相互に分離された２つの有機物の電気的導電領域の垂直
相互接続領域に切り欠きを作るためのツールチップを用いて第１の薄膜超小型電
子装置と第２の薄膜超小型電子装置との間の垂直相互接続を機械的に形成するこ
とを開示している。ツールチップは、望ましくは先細りにされ、０．１μｍと５
．０μｍとの間の望ましいチップ半径を有している。第１及び第２の電気的導電
領域は、ポリアニリンのような、重ドープされた半導体ポリマーを含む有機材料
で製作されている。絶縁領域として用いられる有機物の電気的絶縁材料は、ポリ
ビニルアルコール又はポリビニルフェノールにより例示される。
【０００３】 有機ポリマー材料に部分的に又は完全に基づく電子回路は、低コスト又は柔軟
性が主要な要求であるエレクトロニクスの領域において、来たるべき数年のうち
に主要な役割を果たすことが予測されている。電子バーコード及びスマートカー
ドのような応用領域は、そのような製品についての主要な関心事がコストである
ので、現在の目標領域である。有機ポリマー材料は、スピンコーティング又は印
刷のような既知の技法によって適用するのが容易であり、それゆえフォトリソグ
ラフィ、インプランテーション及びエッチングが必要である従来のシリコン技術
について十分な可能性のあるコスト節約を提供する。加えて、ポリマー材料は、
柔軟性のような優秀な特質を提供する。
【０００４】 複数の薄膜超小型電子装置、例えば複数の電界効果型トランジスタ、メモリユ
ニット、整流器、ダイオード、及びアンテナにより構成される集積回路（ＩＣ）
において、そのような装置間の相互接続が設けられる。相互接続は、第１及び第
２の薄膜超小型電子装置の端末の間の電気的接続を提供する。ときには、層のス
タックを通して延在する相互接続を提供することが必要となる。このタイプの相
互接続は垂直相互接続、又は短く「ビア」と称される。
【０００５】 シリコンベースのＩＣ技術において、垂直相互接続は、コンタクトホールを得
るようにエッチングし、かつ、それに続いて金属を堆積することにより該コンタ
クトホールを埋める、コンタクト窓を画定するフォトリソグラフィにより作成さ
れる。例えば、ＶＬＳＩ技術、Ｓｚｅ編、ＭｃＧｒａｗ−Ｈｉｌｌ（１９８３年
）、４４７ページ、参照。
【０００６】 実質的に有機材料からなる超小型電子装置は、例えばＧａｒｎｉｅｒ他、サイ
エンス（Ｓｃｉｅｎｃｅ）（１９９４年）２６５：１６８４−１６８６ページ、
により開示されているが、薄膜装置間に垂直相互接続を製作する方法は全く述べ
られていなかった。有機材料に基づくマイクロエレクトロニクスは、シリコンベ
ースの技術の使用が手が出ないほどに高価であるような応用に、効果的に使用さ
れるであろう。
【０００７】 米国特許第４，７０２，７９２号は、ポリマーフォトレジスト材料が基板に適
用され、かつ、それから金属又は金属合金の導電性材料により埋められる開口及
びスペースを形成すべくパターン形成される微細導電ライン、パターン及びコネ
クタを形成する方法を記述している。前記パターン形成されたフォトレジストは
、望ましくは、フォトレジストのエッチレジスタントフォームを作るべく有機金
属化合物で処理される。過剰な導電性材料は、ポリマー材料にさらすために化学
的機械的研磨により除去される。集積回路のような、第１及び第２の薄膜超小型
電子装置の間に垂直相互接続が作られることが開示されたものはない。
【０００８】 米国特許第５，５６７，５５０号、米国特許第５，６７７，０４１号及び米国
特許第５，６９１，０８９号は、ドープされた放射線感応性層、望ましくはポリ
イミドが基板上に形成され、ドープされていないポリイミド層が、該ドープされ
たポリイミド領域の上部に延在する第１及び第２のソースドレイン領域を形成す
るように放射線照射される前記ドープされたポリイミド層上に形成される、放射
線感応性材料内に形成される集積回路を作るためのマスクの製作を記述している
。ドープされていないポリイミドの上部も、前記第１のソース／ドレイン領域と
前記第２のソース／ドレイン領域との間にゲート領域を形成すべく照射される。
それによって、前記ゲート領域の下方のドープされた層にチャネルが形成される
。
【０００９】 米国特許第５，６８９，４２８号は、放射性にドープされた放射線感応性ポリ
マー材料の電気的抵抗体を適用するステップを含むプロセスにより作成される集
積回路、トランジスタ、データ処理システムなどを開示している。前記放射線感
応性材料は望ましくはポリイミドを含んでいる。
【００１０】 欧州特許ＥＰ−Ａ−０ ３９９ ２９９号は、エネルギーの暴露時にドーパン
トを生成するドーピング先駆物質を含む電気的導電性ポリマー材料を含む電子放
電層を開示している。導電性は、露出された領域において導電性ポリマーを形成
するエネルギーに対して露出されるポリマー内のそれらの領域をドープすべく、
試薬に分解を引き起こさせるエネルギー源に対する選択的な露出のもとで選択的
にドーピングされることにより前記ポリマー内に選択的に誘起され得る。露出領
域において、前記ポリマーは、不溶性にされ、非露出領域において該ポリマーは
溶性であり、そしてそれによって、選択的に電気的に導電するネガティブフォト
レジストとして作用すべく除去され得る。
【００１１】
【発明が解決しようとする課題】 ポリマー集積回路において、機械的技法が、薄膜電子装置の間の垂直相互接続
を提供するために現在使用されている。上述されたＰＣＴ国際特許ＷＯ９９／１
０９２９号参照。機械的な垂直相互接続の欠点は、プロセスのシーケンス的な特
性に起因するスループットの制限及び比較的大きな表面領域の使用を必要とする
位置精度の制限である。さらに、フォトリソグラフィと機械的ステッチのような
技術の混合は、リアルツーリアルプロセスの実現のためには望ましくない。
【００１２】 それゆえ、本発明の目的は、上述した問題を回避して、望ましくは実質的に有
機物ポリマー材料で作られる垂直相互接続を製作するための有効な方法を提供す
ることにある。
【００１３】
【課題を解決するための手段】
実質的にプラスチックエレクトロニクスにおける垂直相互接続が、効果的にか
つ信頼性良く光化学的に製作され得ることが今では見出されており、そこでは、
前記オーバーラッピング領域の外側部分が電気的絶縁領域又はその一部分として
維持されるように選択される光化学レジストが用いられ、結果として製品に優れ
た特質を生じる。該方法は、それゆえ大規模製品に適している。
【００１４】 本発明によれば、第１の薄膜超小型電子装置と第２の薄膜超小型電子装置との
間の垂直相互接続を製作する方法であって、第１の電気的導電領域と、有機電気
的絶縁領域と、第２の電気的導電領域と、任意的に設けられる有機物の電気的半
導体領域とを備えた層のスタックのオーバーラップの領域である垂直相互接続領
域が設けられ、前記スタックの前記層は順次一つずつ形成され、前記第１又は第
２の電気的導電領域の少なくとも１つは、前記有機電気的絶縁領域のあとにかつ
隣接して配置され、前記第１の電気的導電領域は前記第１の超小型電子装置の端
末に電気的に接続され、かつ、前記第２の電気的導電領域は前記第２の超小型電
子装置の端末に電気的に接続されている、前記方法であって、 前記有機電気的絶縁領域は、フォトレジスト材料を含んでおり、 前記絶縁領域は、前記隣接する第１又は前記第２の電気的導電領域が堆積され
る前に前記オーバーラップの前記領域内において除去され、 前記除去された絶縁領域は、少なくとも前記第１又は前記第２の電気的導電領
域から延在し、それによって垂直相互接続を形成する電気的導電領域により置換
されることを特徴とする方法が提供される。
【００１５】 本発明の望ましい実施の形態においては、フォトレジスト材料を備えている前
記有機物電気的絶縁領域を形成する層は、前記オーバーラップの領域内で光化学
的に除去される。そのような方法は、例えば、前記有機物絶縁領域を光開始剤及
び／又は架橋剤と混合し、前記混合物を、例えば前記オーバーラッピング領域内
のマスクを通して、エネルギー源、例えば強いＵＶ放射に対して選択的に露出さ
せ、前記絶縁物の選択的な架橋は、前記光開始剤により触媒作用が及ぼされるよ
うにする。それから、非露出部分は、従来の方法により、例えば、プロピレング
リコール酢酸メチルエーテル、又は当該技術において知られる他のいずれかの適
切な薬剤で洗浄することにより除去される。
【００１６】 代替的に、前記露出部の可溶性は、前記混合物を強いＵＶ放射、又は他の従来
のエネルギー源に露出させることにより改善され、そしてこれらの照射された部
分はそれから除去される。それゆえ、一般に、非露出領域の可溶性は、前記絶縁
領域からの溶解可能にされた物質の除去を可能とする露出領域のそれとは異なる
。
【００１７】 本発明の特に望ましい実施の形態においては、前記有機電気的絶縁領域は、主
として、ゲート誘電体として供されることが望ましい、適合された光感応性材料
からなる。
【００１８】 本発明の実施に適切に用いられ得るフォトレジストの例は、ハードベークド（
hard-baked）・ノボラック、ポリビニルフェノール（例えばＵＶフラッド露光Ｐ
ＶＰ）、ポリグルタールイミド、ポリイミド、ポリビニルアルコール、ポリイソ
プレン、ポリエポキシ系樹脂、ポリアクリレート、ポリビニルピロリドン、ｐ−
ヒドロキシスチレンポリマー、及びメラミノポリマー、のようなポリマーを含む
従来のフォトレジストを含んでいる。それゆえ、本発明に従ったプロセスは、広
範囲の応用に概して適用できる。ハードベークされたノボラックが用いられたと
き、該ノボラックフォトレジストは、典型的には、潜像を作成するために、それ
に対して感応し得る放射線源で照射される。この潜像は、引き続き、標準の水性
ベースの現像液を用いて現像される。現像後、パターン形成されたレジストは、
ハードベークされパターン形成されたノブラックレジストを提供するため、少な
くとも１５０℃の温度でベークされる。本発明の実施において使用されるのに適
する商業的に入手可能な該タイプのノボラックフォトレジストは、ＨＰＲ５０４
を含む。当業者には、隣接する層の可能性のある影響を回避するために、トルエ
ン又はキシレンプロピレングリコールメチルエテンのような有機溶剤に基づく「
中性」現像液によって処理され得るフォトレジストを選択することが望ましいこ
とは、明白であろう。例えば、ポリアニリンのような、酸ドープされた導電性ポ
リマーが適用されたとき、これはドープされた材料の除去、及び従ってより高い
シート及び接触抵抗に導くかもしれないので、基本的な現像液の使用は好ましく
ない。それゆえ「スタックの完全性」は、重要である。フォトレジストの特に望
ましい群は、ポリイソプレン及びポリエポキシ系樹脂の群から選択され、そして
商業的に入手可能な適切に使用され得るポリエポキシ系フォトレジストはＳＵ８
である。
【００１９】 本発明の他の望ましい実施の形態においては、前記有機電気的絶縁領域は、通
常架橋剤と共に、架橋され得る有機物の電気的絶縁ポリマー化合物を含んでいる
。ポリマー絶縁物の選択に際しては、それらが最も望ましく光化学的にパターン
形成されることを除いて、制限はない。ポリビニルフェノール及びポリビニルア
ルコールが好適な絶縁ポリマー材料であり、そのうちポリビニルフェノールが望
ましいことが分かっている。適切な架橋剤は、ヘキサメトキシーメチルメラミン
（ＨＭＭＭ）のようなアミノプラストを含んでいる。
【００２０】 さらに他の望ましい実施の形態において、前記有機物電気的絶縁領域は、さら
に光エネルギー、望ましくはＵＶ放射に際して、前記有機物電気的絶縁ポリマー
化合物及び前記架橋剤に触媒作用を及ぼす光開始剤をさらに備えてなる。オニウ
ム塩、トリフレート塩及びビサザイドのような、当該技術において知られている
種々の化合物が、光開始剤として使用され得る。適切なかつ望ましい光開始剤は
、例えばビフェニルイオドニウムヘキサフルオロボレートである。
【００２１】 本発明者等は、どのようにそして何故該方法が働くかというようないかなる理
論にも結びつけられることを望んでいないが、該方法は単純で、正確で、そして
非常に信頼できることが見出されている。典型的には、１１８個のビアを作るこ
とが可能であり、各ビアは、単一の失敗なしの単一の実行で、（電気的半導体領
域が前記２つの電気的導電領域の間に配置された、従来の「トップゲート構造」
であるときに）平均で約１０ｋΩから約１Ｍオームの範囲内のコンタクト抵抗を
有する。該方法は、それゆえ、実質的に使用される有機材料の材料特性にかかわ
りなく効果的であるように見える。これらの構造におけるコンタクト抵抗は、半
導体のＰＴＶ膜のオーミックな導電性により支配され、かつポリマー集積回路の
ような電子装置に印加されるのに充分なほど低い。
【００２２】 代替的に、前記半導体領域は、ゲート電極を示す前記第１の電気的導電領域と
、前記絶縁領域と、ソース及びドレイン電極を示す第２の電気的導電領域とを備
えているスタックの最上部に配置される。このスタックにおける「ボトムゲート
構造」とも称されるビアは、典型的には１００Ω〜２ｋΩの範囲のコンタクト抵
抗を有している。数百のそのようなビアは、一度の失敗もない一回の実行で、い
かなる問題もなく製造され得る。
【００２３】 第１及び第２の電気的導電領域を形成するのに用いられる電気的導電性材料の
選択は、いずれも厳密ではない。望ましくは、該領域は有機物からなっている。
適切な例は、それ自体知られている重ドープされた、ポリアニリン（ＰＡＮＩ）
、ポリシオフェン、ポリピロール、ポリフェニレン及びポリフェニレンビニレン
のような、半導体ポリマーを含んでいる。
【００２４】 代替的に、これらのポリマーの重ドープされた置換誘導体も適用され得る。適
切な置換基は、アルキレンジオキシのような、アルキル及びアルコキシ基及びリ
ング状基を含んでいる。望ましくは、置換基は、１〜約１０個のカーボン原子の
炭素鎖を有している。望ましい例は、ポリ−３，４−エチレンジオキシチオフェ
ン（ＰＥＤＯＴ）である。
【００２５】 本発明に従った方法の他の望ましい実施の形態において、第１の及び／又は第
２の電気的導電領域は、電気的導電性ポリアニリンを備えている。その導電率が
典型的には１０〜１００Ｓ／ｃｍである電気的導電性ポリアニリンを使用するこ
とにより、垂直相互接続は、１ｋΩ以下のコンタクト抵抗を有するように作成さ
れ得る。多くのアプリケーションについて、この抵抗は充分に小さい。例えば、
もしも実質的に有機材料からなる電界効果型トランジスタをビアが相互接続して
いれば、該ビアを通って流れる電流は、典型的には約１０−９〜１０−６Ａのオ
ーダーである。３ｋΩの抵抗が与えられると、結果として前記垂直相互接続にま
たがる電圧降下は、無視することができる。
【００２６】 概して、第１及び第２の電気的導電領域は、従来の、望ましくは光化学パター
ン形成技法を用いてパターン形成される。例えば、ドープされたポリアニリン膜
が適用されたとき、電気的導電領域は、典型的にはｍクレゾールのような溶媒中
でカンファースルフォン酸によりＰ＋がドープされたポリアニリンを分解するこ
とにより調製され、その後にポリイミドホイルのような基板にスピンコートされ
るこの溶液に光開始剤を加える。膜は、窒素雰囲気中においてマスクを通して強
いＵＶ放射線にて露光される。露光により、該導電性アニリンは、非導電形態に
衰えさせられる。結果として、導電性通路は、別の状態で絶縁膜内に埋設される
。典型的には０．２μｍの厚さを有する膜の露光及び非露光部分の間の高さの相
違は、５０ｎｍ未満であり、そしてそれゆえさらなる平坦化は必要でない。もし
も望むならば、露光部分、すなわち非導電形態は、Ｎ−メチルピロリドンのよう
な適切な溶液のように、従来の技法を用いることにより除去される。本発明のあ
る特定の実施の形態においては、次の層を適用する前に非導電形態を除去するこ
とが望ましい。例えば、ボトムゲート構造（以下参照）を作成するとき、有機半
導体層が最上部に適用される前に、パターン形成された第２の電気的導電領域か
ら前記非導電形態を除去することが概して推奨される。
【００２７】 第１の電気的導電領域として有機物電気的導電層と共に又はその代りに金属層
を適用することは有用であろう。金属層は、この目的のために当該技術において
知られている、例えば銅又は銅系合金等の、いかなる従来の金属又は合金又は金
属の混合物からなっていても良い。望ましくは、前記金属層は、隣接する層の製
作において使用される薬品に影響を受けない薄い金又は金含有合金又は混合物（
例えば、金−チタニウム）により主として作られている。前記金属層は、通常、
従来の技法を用いて基板上への蒸発により堆積され、かつそれからＫＩ／Ｉ２に
よるエッチングのような、従来の技法を用いてパターン形成もされる。
【００２８】 スタックは、その意図された使用法に依存して上述したいずれかの領域の間に
、例えば第１の電気的導電領域と絶縁領域との間、又は絶縁領域と第２の電気的
導電領域との間に、位置される有機物電気的半導体領域を任意的に備え、あるい
は有機物半導体領域が上側の層であってもよい（例えば、ボトムゲート構成にお
いて）。有機物半導体材料の選択は、非常に重要ではなく、そしてとりわけ意図
された使用法に依存する。原理においては、電界効果型トランジスタを作成する
のに適する半導体特性を有するどの接合されるポリマー及びオリゴマー類似体も
使用され得る。そのような適切な材料の例としては、ポリアセン、ポリピロル、
ポリフェニレン、ポリシオフェン、ポリフェニレン−ビニレン、ポリ（ジ）アセ
チレン、ポリフラニレン−ビニレン、ポリフラン、及びポリアニリンを含んでい
る。代替的に、これらのポリマー置換誘導体も適用される。適切な置換分の例は
、アルキル及びアルコキシ基及びアルキレンジオキシのような、リング状基を含
んでいる。望ましくは、置換基は、１〜１０個の炭素原子の炭素鎖を有している
。適切なそして望ましい半導体材料は、ポリ（シエニレンビニレン）又はポリ−
３−ヘキシルシオフェンのような、ポリ−３−アルキルシオフェンを含んでいる
。
【００２９】 電気的導電、半導体、及び絶縁領域は、望ましくは支持基板によって保持され
る。そのような支持基板は、ポリイミドのような合成ポリマー樹脂を適切に備え
ている。ガラス又はシリカの支持基板もまた適切である。
【００３０】 垂直相互接続領域は、一つの電気的導電領域のサイズにより定義される通りの
表面領域を有している。この表面領域は、約１０μｍ×１０μｍ〜５０μｍ×５
０μｍの範囲内である。その上さらに、垂直相互接続領域は断面サイズを有して
いる。このサイズは、ビアスタック内における最小の導電領域によって定義され
る通り、適宜、約２μｍ×２μｍ〜１０μｍ×１０μｍの範囲内とされる。
【００３１】 垂直相互接続領域を構成するスタックの適切な厚さは２μｍ又はそれ未満であ
る。より大きな厚さ、例えば５μｍ〜２０μｍもまた使用可能である。
【００３２】 望ましくは、該スタックは、約７００ｎｍ〜１μｍの厚さを有する。このこと
は、パッケージ、セキュリティドキュメント、紙幣及び他の同種ものに集積化さ
れ得る超薄型電子装置を実現可能とする。
【００３３】 さらなる電気的導電領域及び／又はさらなる絶縁領域を備えるスタックを単純
に拡大することにより、本発明の方法は、マルチ垂直相互接続を提供するのに使
用され得る。
【００３４】 本発明に従った方法は、第１及び第２の薄膜超小型電子装置の間に垂直相互接
続を提供するためのものである。明白に、このことは、垂直相互接続領域の第１
及び第２の電気的導電領域が、第１及び第２の薄膜超小型電子装置にそれぞれ接
続される場合にのみなされる。該方法は、いかなるタイプの有機物薄膜超小型電
子装置に関しても適切に使用され得るけれども、該方法は、特に、実質的に有機
材料からなる電界効果型トランジスタの間の垂直相互接続を形成するのに特に効
果的である。
【００３５】 さらなる観点においては、本発明は、第１の薄膜超小型電子装置と第２の薄膜
超小型電子装置との間の垂直相互接続を備え、層のスタックのオーバーラップ領
域である垂直相互接続領域が設けられる構造に関し、 前記第１の超小型電子装置の端末に電気的に接続される第１の電気的導電領域
と、 適合されたフォトレジスト材料を含み、前記オーバーラップ領域の外側におい
て前記第１の薄膜超小型電子装置と前記第２の薄膜超小型電子装置とを分離する
有機電気的絶縁領域と、 前記第２の超小型電子装置の端末に電気的に接続される第２の電気的導電領域
と、 前記第１の電気的導電領域と前記有機物の電気的絶縁体との間若しくは前記有
機物の電気的絶縁体と前記第２の電気的導電領域との間に配置され、又は、支持
体に対向する外側層である、任意的に設けられる有機電気的半導体領域とを備え
、 前記第１又は第２の電気的導電領域の少なくとも１つは、前記有機電気的絶縁
領域に隣接して配置され、 前記垂直相互接続は、少なくとも前記第１又は前記第２の電気的導電領域から
延在する有機電気的導電領域であることを特徴とする。
【００３６】 本発明の特別な望ましい実施の形態において、電気的半導体領域は、スタック
の外側、望ましくは基板の反対側（いわゆる「ボトムゲート」構造又はジオメト
リ）に配置される。典型的には、そのようなボトムゲート構造における垂直相互
接続は、各々、通常平均１ｋΩ未満であるコンタクト抵抗を有している。もしも
望むならば、該スタックには、保護コーティングが設けられる。ボトムゲートジ
オメトリは、以下に含まれる多数の利点を提供する。第１に、アクティブ半導体
として、不溶性、非結晶体材料に制限されることがない。このことは、本発明に
おいて、高度に結晶性の有機物分子である、ペンタセンから作られるＦＥＴによ
って説明されている。第２に、有機半導体層は、半導体の性能、及びそれゆえト
ランジスタの性能は、薬品への露出及び／又はさらなる処理ステップのいずれか
における加熱ステップによって不利に影響され得るので、最後のステップで処理
されることが望ましい。第３に、低いコンタクト抵抗を有する垂直相互接続が、
誘電絶縁体層をフォトリソグラフィ的にパターン形成することにより、容易に得
られ得るのに対して、トップゲートトランジスタにおいて、垂直相互接続のコン
タクト抵抗は、ソース−ドレイン電極層とゲート電極層との間に配置される高オ
ーミック半導体に起因して増大する。導電体−絶縁体−導電体スタックからなる
半製品は、通常、非常に安定である。
【００３７】 本発明は、さらに、この本発明に従った方法、あるいは上述において定義され
た垂直相互接続を備えた構造によって得られる少なくとも１つの垂直相互接続を
備えている電子装置に関する。電子装置は、ＩＣディスプレイ、スマートカード
、識別タグ及びその他の同種のものを含んでいる。
【００３８】 望ましい電子装置は、望ましくは実質的に有機材料からなる集積回路を含んで
いる。有機材料の低コスト及びそれらの処理の容易性の結果として、実質的に有
機材料からなる集積回路、ひとことでいえば有機ＩＣは、シリコンベースのＩＣ
よりも非常に低コストで製造され得る。
【００３９】 特別な望ましい実施の形態において、薄膜装置は、垂直相互接続領域を形成す
るために使用された層のスタックの一部である。この場合、通常、そのうちの３
層がパターン形成される４層のみからなるスタックは、ＩＣを提供するのに充分
である。そのような４層のスタックにより便利に適応される薄膜超小型電子装置
は、電界効果型トランジスタである。
【００４０】 この手法にて首尾よく実施され得る回路の例は、インバータ、ナンドゲート、
ノアゲート及びアンドゲート、並びにフリップフロップのようなそれらの組合わ
せ等の、論理ゲート、周波数分周器そしてリング発振器を含んでいる。加えて、
本発明に従ったプロセスは、マスクＲＯＭの製造にも用いることができる。垂直
相互接続のそのような応用の例は、引用によりここに組み込まれた我々のＷＯ９
９／１０９２９号において与えられる。
【００４１】 電子装置に関する本発明は、さらに請求項１８に記載の、有機材料の代りに実
質的に金属で構成される第２の電気的導電領域をさらに備える。
【００４２】 望ましい実施の形態において、電子装置は、請求項１９に記載の、実質的に有
機材料からなる第１及び第２の薄膜超小型電子装置を備えた回路である。
【００４３】 本発明のこれら及びその他の観点は、以下に記述されるより詳細な実施の形態
から明白であり、かつそれに関連して解明されるであろう。
【００４４】
【発明の実施の形態】
材料及び方法 導電性ポリアニリン溶液及び先駆物質ポリ（シエニレンビニリデン）溶液の調
製については、ＷＯ９９／１０９２９号に述べたのと本質的に同様であり、便宜
のために以下に繰り返す。
【００４５】 Ａ．導電性ポリアニリン（ＰＡＮＩ）溶液の調製 エメラルド色系ポリアニリン（Ｎｅｓｔｅ）（０．７ｇ、７．７ｍｍｏｌ）及
びカンファースルホン酸（Ｊａｎｓｓｅｎ）（０．８ｇ、３．４ｍｍｏｌ）は、
窒素が充満されたグローブボックス内において乳鉢と乳棒で一緒にすり砕かれる
。混合物は、２つに分けられ、各々３０ｇのｍクレゾール及び３個のメノウボー
ル（０．９ｍｍ直径）を収容している２個の３０ｍｌのポリエチレンボトル内に
入れられる。これらは、シェーカー（Ｒｅｔｓｃｈ ＭＭ２）に入れられ、フル
スピードで１４乃至１８時間動作させる。前記両ボトルの内容物は、混合され、
かつ、それから５分間音波処理される。混合物は、室温まで冷却され、そして音
波処理プロセスが繰り返される。この混合物は、１２，５００ｒｐｍで２時間遠
心分離される。そのようにして得られる導電性ポリアニリン溶液は遠心チューブ
の底部にいかなる固体も残さないようにピペットで取り去られる。
【００４６】 Ｂ．先駆物質ポリシエニレン−ビニリデン（ＰＴＶ）溶液の調製 １０．０ｇ（０．０２８ｍｏｌ）の量の２，５−シエニレンジメチレン・ビス
（塩化テトラヒドロ−シオフェニウム）（供給者Ｓｙｎｃｏｍ ＢＶ，Ｇｒｏｎ
ｉｎｇｅｎ，オランダ）が１００ｍｌのメタノールと脱塩水（脱イオン水）の２
／１ ｖ／ｖ混合物に溶解され、そして窒素環境中で−２２℃に冷却される。ペ
ンタン（１２０ｍｌ）が加えられ、それから水酸化ナトリウム（１．０７ｇ、０
．０２６８ｍｏｌ）が１００ｍｌのメタノールと脱塩水の２／１ ｖ／ｖ混合物
に溶解され、そして−２２℃に冷却されて、同時に−２２℃に保たれた撹拌され
たモノマー溶液に加えられる。該温度は、２時間にわたって維持され、かつそれ
から混合物は１．５ｍｌの２ＮＨＣｌを用いて中和される。該混合物を２日間に
わたってフラスコに保存した後、液体部分はデカンタに取り出され、そして残っ
た固体である、先駆物質ポリ（２，５シエニレン−ビニリデン）はメタノールで
３回洗浄され、真空中で乾燥される。該先駆物質ポリマーは、それからジクロロ
メタン内に溶解され、そして濾過した（Ｍｉｌｌｅｘ ＬＳ ５μｍ及びＭｉｌ
ｌｅｘ ＳＲ ０．５μｍ）後に、もしもガラス基板上にスピンコート（３ｓ／
５００ｒｐｍ、７ｓ／１０００ｒｐｍ）されたら０．０５μｍの膜を与えるであ
ろうような溶液を得るために濃縮される。
【００４７】 実施例１ 積層１：基板−ＰＡＮＩ−ＰＴＶ−ＰＶＰ／ＨＭＭＭ−ＰＡＮＩ（図１及び図２
参照） ６５μｍのポリアミドホイル（Ｓｅｌｌｏｔａｐｅより供給される）は、３イ
ンチのシリコンウェーハ上に固定される。１０．０ｇ（０．０８３ｍｏｌ）のポ
リビニルフェノール（Ｐｏｌｙｓｃｉｅｎｃｅｓ Ｉｎｃ．，ｃａｔ＃６５２７
）及び１．６２５ｇ（４．１７ｍｍｏｌ）のヘキサメソキシメチレンメラミン（
Ｃｙｍｅｌ ３００，Ｃｙａｎａｍｉｄ）の３６ｇのプロピレングリコール酢酸
メチルエーテル（Ａｌｄｒｉｃｈ）への溶液が、前記ホイル上にスピンコート（
３ｓ／５００ｒｐｍ、２７ｓ／２，０００ｒｐｍ）され、それからホットプレー
ト上で１分間１１０℃で乾燥される。５％ｖ／ｖのＨＣＩを含む窒素雰囲気中に
おいて１２５℃で５分間架橋すると、１．４７μｍの架橋されたポリビニルフェ
ノール膜が作成される。そのようにして得られる積層は、その上に後続の層が適
用される基板表面を構成するポリビニルフェノールコーティングされた側面を有
する基板２を提供する。
【００４８】 １４５ｍｇの光化学ラジカルのイニシエータ１−ハイドロキシサイクロヘキシ
ルフェニールケトン（Ｉｒｇａｃｕｒｅ（登録商標）１８４，Ｃｉｂａ Ｇｅｉ
ｇｙ）に対して、６ｇの上記Ａのもとで用意された導電性ポリアニリン（ＰＡＮ
Ｉ）溶液が加えられる。良く混合しかつ１分間ずつ２回音波処理しその間に冷却
した後に、そのようにして得られる放射線感応性溶液が冷却されかつ濾過される
（Ｍｉｌｌｅｘ ＦＡ，１μｍ）。それから、放射線感応性層が、１ｍｌの放射
線感応溶液を基板２のポリビニルフェノールコーティングされた表面にスピンコ
ートし（３ｓ／５００ｒｐｍ、７ｓ／２，０００ｒｐｍ）、かつホットプレート
上で乾燥させる（９０℃で２分間）ことにより形成される。ウェーハは、５００
ＷのＸｅランプを装備するＫａｒｌ Ｓｕｓｓ ＭＪＢ３アライナ内に配置され
、３分間にわたり窒素中で照射される。マスクは、放射線感応層に密接させられ
る。マスクは、電気的導電領域３が後続の照射により照射されないように構成さ
れる。窒素中での断続的な照射の間、放射線感応性層はマスクを通して強いＵＶ
光により照射され（２４０ｎｍで６０ｓ、２０ｍＷ／ｃｍ２）、それによって、
電気的導電領域３のような、照射領域及び非照射領域のパッチワークパターンを
示す層を形成する。照射された領域は、現像液としての１−メチルピロリジノン
（ＮＭＰ）内で単一パドル現像の間に溶解され、その後にウェーハは、第１のト
ルエン及びジクロロメタンの混合物により直接すすがれる。ウェーハは、それか
ら、反応しなかった光化学ラジカルイニシエータを除去するように、ホットプレ
ート上で加熱される（１１０℃で１分間）。次に、ウェーハは、ＮＭＰにおける
カンファースルホニックの１０％ｗｔの溶液及びｍクレゾール（９５：５ｗｔ％
）ですすがれ、それに続いてトルエンとジクロロメタンの混合物ですすがれる。
ウェーハをホットプレート上において１１０℃で３分間加熱した後、領域３のシ
ート抵抗は、１ｋΩ／スクエア（導電率６０Ｓ／ｃｍ）となる。
【００４９】 図１においては、パターン形成された電気的導電領域３は、影線部により示さ
れた導電トラック、及び空白部により示された非導電形態（例えば、マスクを通
しての強いＵＶ放射後）を備えていることに注意すべきである。もしも、上述さ
れたように、非導電領域が除去されると、空のスペースは、適用される次の層に
て埋められる。それゆえ、もしも図１において、領域３の非導電領域が除去され
ると、空のスペースは、領域４の半導体物質により埋められ、電気的半導体領域
４は、図２から明確に分かるように、領域３のこの部分まで延在される。図４は
、電気的導電領域２８と電気的半導体領域２９についての同様の状況を描いてい
る。
【００５０】 濾過（Ｍｉｌｌｅｘ ＳＲ ０．５μｍ）された直後、Ｂのもとで調製された
３ｍｌの先駆物質ポリシエニレン−ビニレン（ＰＴＶ）溶液が、電気的導電領域
３を含む層上にスピンコートされる（３ｓ／５００ｒｐｍ、７ｓ／１，０００ｒ
ｐｍ）。そのようにして得られた先駆物質層は、２．３×１０−３ｂａｒの部分
圧力にてＨＣｌガスを含む窒素雰囲気中においてホットプレート上で１５０℃で
３０分間加熱され、それにより該先駆物質領域がポリシエニレン−ビニレンを含
む１００ｎｍ厚の半導体領域４に変換されるようにする。
【００５１】 ポリビニルフェノール（ＰＶＰ）（４．０ｇ、３４ｍｍｏｌ）及びヘキサメト
キシメチルメラミン（ＨＭＭＭ）（０．６５ｇ、１．７ｍｍｏｌ）は、プロピレ
ングリコール酢酸メチルエーテル（ＰＹＧＭＥＡ）（３６ｇ）内に溶解される。
該溶液は０．２μｍのＭｉｌｌｅｘフィルタを用いてフィルタリングされる。こ
の溶液に、ジフェニルイオドニウムヘキサフルオロホスフェート（１０乃至２０
ｍｇ）が加えられる。領域４へのスピンコーティング（３ｓ／５００ｒｐｍ、２
７ｓ／２，０００ｒｐｍ）の後、実質的に１００℃で１分間プリベークされた３
００ｎｍ厚の層が得られる。膜は、マスクを通して、高圧水銀ランプ（強度約４
．５ｍＷ／ｃｍ２）により３分間照射される。露光された膜は、非架橋材料を除
去するためＰＹＧＭＥＡにより現像され、それによってとりわけ垂直相互接続１
００のベースとなる空スペースを電気的絶縁領域５に形成する。１μｍの細部が
容易に得られる。
【００５２】 電気的導電領域３に適用するために使用されたのと同様の手続きの後で、異な
るマスクを使用するだけで、ポリアニリンの第２の電気的導電領域６が領域５上
に設けられ、同時に先のステップにおいて作成された電気的絶縁領域５における
ギャップを埋める。
【００５３】 こうして、積層１、スタック１０及び垂直相互接続領域１００が、完成する。
垂直相互接続領域の断面サイズは、５μｍ×５μｍとなり、そして表面領域７は
３０×３０μｍとなる。
【００５４】 積層１は、こうして図１に示されるような構成を得る。
【００５５】 この実施例１においては、導電領域３を含む層の非導電領域が、この実施例で
は半導体領域４である次の層が適用される前に除去されるように、上述の方法を
変更することによって、図２に示される通りの構造を有する積層が得られる。
【００５６】 前記非導電領域の除去及び、もしも適するならば、後続のその導電率をもとの
レベルまで上げるための導電領域３の再ドーピングは、少なくとも導電領域３が
ＰＡＮＩで作成されているときに、ＦＥＴ装置のサービス寿命を改善し、漏洩電
流を無視できる程度（１μｍチャネル長について一つの１ｐＡ未満）まで低減し
、そして転送特性において観測されるヒステリシスを著しく低減する。
【００５７】 もしも、導電領域３が、この実施例１におけるように、ＰＡＮＩで作成される
ならば、導電領域３を含む層の非導電領域は、例えばＮ−メチルピロリドンにお
ける前記非導電領域を溶解させることにより、除去され得る。４０ｒｐｍにおい
て１０ｓそれから２，０００ｒｐｍにおいて３０ｓの単一パドルステップがこの
目的のためには適している。引き続いて、残った導電領域３がトルエン又はジク
ロロメタンによりすすがれ、そして乾燥される。
【００５８】 導電領域３を、例えば、カンファー−スルホン酸（１０％ｗ／ｗ）及びｍクレ
ゾール（４％ｗ／ｗ）を含むＮ−メチルピロリドン溶液に、さらすことにより再
ドーピングがなされ得る。
【００５９】 実施例２ 積層２：基板−ＰＡＮＩ−ＰＴＶ−ＨＰＲ５０４−ＰＡＮＩ 積層は、実施例１に記述された方法と同様にして設けられる基板上の第１のパ
ターン形成された電気的導電性ポリアニリン領域、及び前記第１のパターン形成
された電気的導電性ポリアニリン領域上の電気的半導体ポリシエニレン−ビニレ
ン領域を有して設けられる。
【００６０】 ノボラックフォトレジストＨＰＲ５０４の層が、標準的なスピンコーティング
技法を用いて、半導体層ＰＴＶに適用される。ノボラックコーティングは、それ
から約２５０ｎｍの乾燥膜厚を製作すべく、１分間にわたり約１００℃に加熱さ
れる。ノボラックフォトレジストは、その後、開口を形成するため水性ベースＰ
Ｄ５２３を用いて、ＵＶ放射に露光されてパターンが形成されかつ現像される。
ノボラックフォトレジストは、引き続いて２分間の間１３５℃に、５分間の間１
５０℃に、そして２０分間の間２００℃に加熱される。任意的に、その時点にお
いて、装置はノボラックレジストの層における開口内に露出して横たわる５０ｎ
ｍのＰＴＶ層を除去するためにＡｒ／ＣＦ４でエッチングされる。
【００６１】 積層２の概念的な構造は、ＰＶＰ／ＨＭＭＭを今回はＨＰＲ５０４と読み替え
る条件により、図１及び図２に示された構造と同様である。
【００６２】 実施例３ 積層３：基板−ＰＡＮＩ−ＰＴＶ−ＰＡＮＩ 積層は、実施例１において記述した方法と同様にして作られる、基板上に第１
のパターン形成された電気的導電性ポリアニリン領域、及び前記第１のパターン
形成された電気的導電性ポリアニリン領域上に電気的に半導体のポリシエニレン
−ビニレン領域を有して作られる。
【００６３】 Ｍｉｃｒｏｒｅｓｉｓｔ ｔｅｃｈｎｏｌｏｇｙから購入されるポリエポキシ
系フォトレジストＳＵ８の層が、標準的なスピンコーティング技法を用いて、半
導体層ＰＴＶに適用される。前記ポリエポキシ系コーティングは、約２５０ｎｍ
の乾燥膜厚を製造するために、それから約８５℃で３分間加熱される。前記ポリ
エポキシ系フォトレジストは、ＵＶ放射に露光させることによりパターン形成さ
れ、かつ開口を作成するために、ＸＰ ＳＵ８現像液を用いて現像される。前記
ポリエポキシ系フォトレジストは、それに続いて遠心脱水により乾燥され、５分
間にわたり１４０℃に加熱される。任意的に、その時点において、装置はノボラ
ックレジストの層における開口内に露出して横たわる５０ｎｍのＰＴＶ層を除去
するためにＡｒ／ＣＦ４でエッチングされる。
【００６４】 積層３の概念的な構造は、ＰＶＰ／ＨＭＭＭを今回はＳＵ８と読み替える条件
により、図１及び図２に示された構造と同様である。
【００６５】 実施例４ 積層４及び５：基板−Ａｕ／Ｔｉ−ＰＴＶ−ＨＰＲ５０４−ＰＡＮＩ及び基板−
Ａｕ／Ｔｉ−ＰＴＶ−ＳＵ８−ＰＡＮＩ チタン／金スタック（１０ｎｍ／９０ｎｍ）は、ガラス基板上に蒸着される。
このスタックは、標準のフォトリソグラフィ技法の組合わせを用いることにより
、例えばフォトレジストをスピンコーティングし（この場合ＡＺ６６１２）、Ｕ
Ｖ放射に露光させることによりレジストをパターン形成し、ＡＺ２７６ＭＩＦ現
像液を用いることによりレジストを現像し、Ａｕ及びＴｉ層をエッチングし、そ
してフォトレジストを剥離することによって、パターン形成される。
【００６６】 そのようにして得られる層は、その上に後続の層が実施例２及び実施例３に与
えられたように適用される第１の導電層を提供する。
【００６７】 積層２の概念的な構造は、ＰＶＰ／ＨＭＭＭを今回はＨＰＲ５０４と読み替え
かつＰＡＮＩをＡｕ／Ｔｉと読み替える条件により、図１及び図２に示された構
造と同様である。
【００６８】 実施例５ 積層６：基板−ＰＡＮＩ−ＳＵ８−ＰＡＮＩ（図３） スタック２０からなる積層は、基板１５上に、実施例１において述べたのと同
様の方法で作られる第１のパターンに形成された電気的導電性ポリアニリン層１
６を有して、作られる。
【００６９】 ポリエポキシ系フォトレジストＳＵ８（Ｍｉｃｒｏｒｅｓｉｓｔ ｔｅｃｈｎ
ｏｌｏｇｙ）の層が、標準的なスピンコーティング技法を用いて、ポリアニリン
層に適用される。前記ポリエポキシ系コーティングは、約２５０ｎｍの乾燥膜厚
を製作するために、それから約８５℃で３分間加熱される。前記ポリエポキシ系
フォトレジストは、ＵＶ放射に露光させることによりパターン形成され、かつ開
口を作成するために、ＸＰ ＳＵ８現像液を用いて現像される。前記ポリエポキ
シ系フォトレジストは、それに続いて遠心脱水により乾燥され、電気的絶縁領域
１７を形成するために、５分間にわたり１４０℃に加熱される。
【００７０】 異なるマスクを使うだけで実施例１において説明された第１の電気的導電領域
を適用するために用いたのと同一の手続きを続けて、ポリアリニン１８の第２の
電気的導電領域が、電気的絶縁領域上に設けられ、同時にこの絶縁領域における
先行するステップにおいて作られたギャップを埋める。
【００７１】 実施例６ 積層７：基板−Ａｕ／Ｔｉ−ＨＰＲ５０４−ＰＡＮＩ 実施例４の方法に従って作られるパターン形成された金−チタニウム層に対し
て、標準的なスピンコーティング技法を用いて、ノボラックフォトレジストＨＰ
Ｒ５０４の層が適用される。ノボラックコーティングは、それから約２５０ｎｍ
の乾燥膜厚を製作するために、約１００℃で１分間加熱される。それから、ノボ
ラックフォトレジストは、開口を作成するために水性ベースのＰＤ５２３を用い
て、ＵＶ放射線に露光されることによってパターン形成されかつ現像される。ノ
ボラックフォトレジストは、それに続いて、１３５℃に２分間の期間、１５０℃
に５分間の期間、そして２００℃に２０分の期間だけ加熱される。
【００７２】 異なるマスクを使うだけで実施例１において説明された第１の電気的導電領域
を適用するために用いたのと同一の手続きを続けて、第２の電気的導電領域が、
電気的絶縁領域上に設けられ、同時にこの絶縁領域における先行するステップに
おいて作られたギャップを埋める。
【００７３】 積層１０１の概念的な構造は、図３に示された構造と基本的に同様である。ス
タック２０の厚さは約８００ｎｍである。ビア１０１の断面サイズ８は２μｍ×
２μｍである。
【００７４】 実施例７ 積層８：基板−ＰＡＮＩ−ＳＵ８−ＰＡＮＩ−ＰＴＶ（ボトムゲート構造）（図
４） スタック３０を含んでなる積層は、実施例１において説明された方法と同様に
して作成される、基板２５上に第１のパターンに形成された電気的導電性ポリア
ニリン層２６を有して作成される。
【００７５】 Ｍｉｃｒｏｒｅｓｉｓｔ ｔｅｃｈｎｏｌｏｇｙから購入されるポリエポキシ
系フォトレジストＳＵ８の層が、標準的なスピンコーティング技法を用いて、Ｐ
ＡＮＩ層に適用される。前記ポリエポキシ系コーティングは、約２５０ｎｍの乾
燥膜厚を製作するために、それから約８５℃で３分間加熱される。前記ポリエポ
キシ系フォトレジストは、ＵＶ放射に露光させることによりパターン形成され、
かつ開口を作成するために、ＸＰ ＳＵ８現像液を用いて現像される。前記ポリ
エポキシ系フォトレジストは、それに続いて遠心脱水により乾燥され、電気的絶
縁領域２７を形成するために、５分間にわたり１４０℃に加熱される。
【００７６】 異なるマスクを使うだけで実施例１において説明された第１の電気的導電領域
を適用するために用いたのと同一の手続きを続けて、第２の電気的導電領域２８
が、電気的絶縁領域２７上に設けられ、同時にこの絶縁領域における先行するス
テップにおいて作られたギャップを埋める。
【００７７】 このように製造される垂直相互接続は、典型的には２００乃至４００Ωの接続
抵抗を示す。
【００７８】 ポリシエニレン−ビニレンの先駆物質ポリマーの溶液は、０．２μｍフィルタ
を通してフィルタリングされ、それからスピンコーティングを用いて第２の電気
的導電領域２８に適用される。該先駆物質層は、それから電気的半導体領域２９
を形成するために実施例１におけるように取り扱われる。
【００７９】 実施例８ 積層９：基板−ＰＡＮＩ−ＳＵ８−ＰＡＮＩ−ペンタセン（ボトムゲート構造） この積層９の概念的な構造は、ＰＴＶの電気的半導体層がペンタセンにより作
られる同様の層に置き換えられたことを除き、図４に示された構造と基本的に同
様である。それゆえ、同一の参照番号が用いられているが、単一のダッシュによ
る指標を付して示している。
【００８０】 スタックは、実施例７におけるのと基本的に同様に、ＰＡＮＩ−ＳＵ８−ＰＡ
ＮＩの層からなる基板上に設けられる。
【００８１】 ペンタセン（供給者Ｓｙｎｃｏｍ ＢＶ，Ｇｒｏｎｉｎｇｅｎ）の先駆物質分
子は、１ｗｔ％溶液を与えるべくジクロロメタンに溶解される。この溶液は、０
．２ｎｍのフィルタを通して濾過され、それからスピンコーティングを用いて第
２の電気的導電領域２８’上に適用される。このようにして得られる先駆物質層
は、ホットプレート上において２００℃で数秒間加熱され、それから前記先駆物
質層が、ペンタセンからなる１００ｎｍ厚層の電気的半導体領域２９’に変換さ
れるようにする。
【００８２】 実施例９ 積層１０：基板−ＰＥＤＯＴ−ＨＰＲ５０４−ＰＥＤＯＴ−ＰＴＶ（ボトムゲー
ト構造） この積層１０の概念的な構造は、図４に示された構造と基本的に同様である。
それゆえ、同一の参照番号が用いられているが、２つのダッシュによる指標を付
して示している。
【００８３】 商業的に入手可能なフォトレジストＨＰＲ５０４からなる合成物は、ポリアミ
ドホイル上にスピンコートされ、それから２００℃で１分間乾燥され、そしてオ
ゾン雰囲気中でＵＶライトで照射される。そのようにして得られる積層は、その
ＨＰＲ５０４がコーティングされた側の基板２５”を呈し、その上に後続の層が
適用される基板表面を呈する。
【００８４】 ０．５重量パーセントのポリ（３，４−エチレンジヲキシシオフェン）、０．
８重量パーセントのポリ（スチレンスルホン酸）、０．１５重量パーセントの４
，４−ジアジドジベンザル−アセトン−２，２’−ジスルホン酸二ナトリウム塩
及び０．００５重量パーセントのドデシルベンゼン−スルホン酸ナトリウム塩を
水に混入したコロイド溶液は、５μｍフィルタを通してフィルタリングされる。
フィルタの後に、前記コロイド溶液は、基板面上にスピンコートされる。得られ
る層は、３０℃で５分間乾燥される。乾燥された層は窒素雰囲気中においてパタ
ーン形成するためのマスクを介してＨｇランプによってＵＶライト（λ＝３６５
ｍｍ）が照射される。該層は、水をスプレーすることによって洗浄される。この
洗浄において、当該層の非照射領域は、溶解される。乾燥後、該層の平均厚さは
８０ｎｍである。第１のゲート電極が設けられる残りの領域２６”は、電気的に
導電性を有する。
【００８５】 この最上部において、ノボラックフォトレジストＨＰＲ５０４の層２７”が、
スピンコーティングにより適用される。該ノボラックコーティングはそれから、
約２５０ｎｍの乾燥膜厚を製作するため約１００℃で１分間加熱される。それか
ら、ノボラックフォトレジストは、開口を形成するために水性ベースのＰＤ５２
３を用いて、ＵＶ照射に露光させることによってパターン形成されかつ現像され
る。ノボラックフォトレジストは、それに続いて、２分間の期間１３５℃に、５
分間の期間１５０℃に、そして２分間の期間２００℃に加熱される。
【００８６】 異なるマスクを使うだけで、電気的導電領域２６”を適用するために用いたの
と同一の手続きを続けて、ポリ（３，４−エチレンジオキシシオフェン）からな
る第２の電気的導電領域２８”が、領域２７”上に設けられ、同時にこの絶縁領
域における先行するステップにおいて作られた電気的絶縁領域２７”におけるギ
ャップを埋める。該第２の電気的導電領域２８”はソース及びドレイン電極を有
する。
【００８７】 濾過された直後に、３ｍｌの先駆物質ポリシエニレン−ビニレン溶液が、電気
的導電領域２８”を含む層上にスピンコートされる。そのようにして得られる先
駆物質層が、窒素雰囲気中において、１５０℃に加熱され、それによって該先駆
物質領域が、ポリシエニレン−ビニレン（ＰＴＶ）からなる５０ｎｍ厚の半導体
領域２９”に変換されるようにさせる。
【００８８】 積層１０、スタック３０”及び層２７”における垂直相互接続領域が今完成さ
れる。垂直相互接続領域の表面領域は、１０μｍ×１０μｍとなる。
【００８９】 実施例１０ 積層１１：基板−ＰＡＮＩ−ＣＳ１００−ＰＡＮＩ−ＰＴＶ（ボトムゲート構造
） この積層１１の概念的な構造は、図４に示された構造と基本的に同様である。
それゆえ、同一の参照番号が用いられているが、３つのダッシュによる指標を付
して示している。
【００９０】 以下の方法において、商業的に入手可能なフォトレジストＣＳ１００がＳＵ８
の代りに適用されていることを除き、実施例７と同一の手続きが続けられる。
【００９１】 フォトレジストＣＳ１００の層（供給者Ｏｌｉｎ Ｍｉｃｒｏｅｌｅｃｔｒｏ
ｎｉｃ Ｍａｔｅｒｉａｌｓ）は、スピンコーティングを用いてＰＡＮＩ層上に
堆積されかつ３分間８５℃に加熱したときに２５０ｎｍ厚の層を与えるべく、キ
シレン（Ａｌｄｒｉｃｈ）で希釈される。フォトレジストは、それからＵＶ放射
に露光させることにより、パターンが形成され、そして開口を作成すべくキシレ
ンを現像液として用いて現像される。該膜は、その後、電気的絶縁領域２７”を
形成すべく３分間の期間１３５℃に、それから１７５℃で５分間加熱される。
【図面の簡単な説明】
【図１】 図１及び図２は、実施例１に説明した通り、基板、第１の導電領域、半導体領
域、絶縁領域、及び第２の導電領域を備えた積層における垂直相互接続領域の概
略断面図である。
【図２】 図１及び図２は、実施例１に説明した通り、基板、第１の導電領域、半導体領
域、絶縁領域、及び第２の導電領域を備えた積層における垂直相互接続領域の概
略断面図である。
【図３】 図３は、実施例５に説明した通り、基板、第１の導電領域、絶縁領域、及び第
２の導電領域を備えた積層における垂直相互接続領域の概略断面図である。
【図４】 図４は、実施例７乃至１０に説明した通り、ボトムゲート構造における垂直相
互接続の概略断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゲルウィン、エイチ．ゲリンク オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホスルトラーン、６ (72)発明者 マルコ、マターズ オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ Ｆターム(参考） 5F033 HH00 HH13 HH18 PP26 QQ01 QQ37 QQ41 RR22 RR27 VV15 XX00

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 第１の薄膜超小型電子装置と第２の薄膜超小型電子装置との間の垂直相互接続
    を形成する方法であって、第１の電気的導電領域と、有機電気的絶縁領域と、第
    ２の電気的導電領域と、任意的に設けられる有機電気的半導体領域とを備えた層
    のスタックのオーバーラップ領域である垂直相互接続領域が設けられており、前
    記スタックの前記層は順次一つずつ形成され、前記第１又は第２の電気的導電領
    域の少なくとも１つは、前記有機電気的絶縁領域の後にかつ隣接して配置され、
    前記第１の電気的導電領域は前記第１の超小型電子装置の端末に電気的に接続さ
    れ、かつ、前記第２の電気的導電領域は前記第２の超小型電子装置の端末に電気
    的に接続されている前記方法において、 前記有機電気的絶縁領域は、フォトレジスト材料を含み、 前記絶縁領域は、前記隣接する第１又は前記第２の電気的導電領域が配置され
    る前に前記オーバーラップ領域内において除去され、 前記除去された絶縁領域は、少なくとも前記第１又は前記第２の電気的導電領
    域から延在し、それによって垂直相互接続を形成する電気的導電領域により置換
    されることを特徴とする方法。
  2. 【請求項２】 前記オーバーラップ領域の外側の前記有機電気的絶縁領域は、前記有機電気的
    絶縁領域の架橋の段階をもたらすようにエネルギー源に露出され、かつ、前記有
    機電気的絶縁領域の非露出部分を除去することを特徴とする請求項１に記載の方
    法。
  3. 【請求項３】 前記オーバーラップ領域における前記有機電気的絶縁領域は、露出部分の可溶
    性を改善するように前記エネルギー源に露出され、かつ、前記有機電気的絶縁領
    域の露出部分を除去することを特徴とする請求項１に記載の方法。
  4. 【請求項４】 前記有機電気的絶縁領域は、本質的に、適合されたフォトレジスト材料からな
    ることを特徴とする請求項１乃至３のいずれかに記載の方法。
  5. 【請求項５】 前記有機電気的絶縁領域は、ゲート誘電体であることを特徴とする請求項４に
    記載の方法。
  6. 【請求項６】 前記フォトレジスト材料は、ハードベークド（hard-baked）・ノボラック、フ
    ラッド露光ポリビニルフェノール、ポリイミドフォトレジスト、ポリイソプレン
    、及びポリエポキシ系樹脂からなるグループから選択されることを特徴とする請
    求項４又は５に記載の方法。
  7. 【請求項７】 前記フォトレジスト材料は、ＨＰＲ５０４又はＳＵ８であることを特徴とする
    請求項６に記載の方法。
  8. 【請求項８】 前記有機電気的絶縁領域は、架橋剤により架橋され得る有機電気的絶縁ポリマ
    ー化合物を含んでいることを特徴とする請求項１乃至３のいずれかに記載の方法
    。
  9. 【請求項９】 前記有機電気的絶縁領域は、光エネルギーに露出されたときに、前記架橋剤と
    ともに前記有機電気的絶縁ポリマー化合物に触媒作用を及ぼす光開始剤をさらに
    含んでいることを特徴とする請求項１乃至８のいずれかに記載の方法。
  10. 【請求項１０】 前記有機電気的導電領域は、ポリアニリン及びポリ（３，４−エチレンジオキ
    シチオフェン）からなるグループから選択される電気的導電ポリマー化合物を含
    んでいることを特徴とする請求項１乃至９のいずれかに記載の方法。
  11. 【請求項１１】 前記第１の電気的導電領域は、導電性金属又は合金又は金属混合物を実質的に
    含んでいることを特徴とする請求項１乃至１０のいずれかに記載の方法。
  12. 【請求項１２】 前記有機電気的半導体領域は、前記第１の電気的導電領域と前記有機電気的絶
    縁体との間若しくは前記有機電気的絶縁体と前記第２の電気的導電領域との間に
    配置されたもの、又は、支持体に対向する外側層であることを特徴とする請求項
    １乃至１１のいずれかに記載の方法。
  13. 【請求項１３】 前記有機電気的半導体領域は、ポリチエニレン−ビニレン、ポリアルキルチオ
    フェン、及びペンタセンからなるグループの化合物を含んでいることを特徴とす
    る請求項１乃至１６のいずれかに記載の方法。
  14. 【請求項１４】 請求項１乃至１３のいずれかに記載の方法によって得ることが可能な少なくと
    も１つの垂直相互接続を備えたことを特徴とする集積回路。
  15. 【請求項１５】 第１の薄膜超小型電子装置と第２の薄膜超小型電子装置との間の垂直相互接続
    を備え、層のスタックのオーバーラップ領域である垂直相互接続領域が設けられ
    た構造であって、 前記第１の超小型電子装置の端末に電気的に接続された第１の電気的導電領域
    と、 適合されたフォトレジスト材料を含み、前記オーバーラップ領域の外側におい
    て前記第１の薄膜超小型電子装置と前記第２の薄膜超小型電子装置とを分離する
    有機電気的絶縁領域と、 前記第２の超小型電子装置の端末に電気的に接続された第２の電気的導電領域
    と、 前記第１の電気的導電領域と前記有機電気的絶縁体との間若しくは前記有機電
    気的絶縁体と前記第２の電気的導電領域との間に配置されるもの、又は、支持体
    に対向する外側層である、任意的に設けられる有機電気的半導体領域とを備え、 前記第１又は第２の電気的導電領域の少なくとも１つは、前記有機電気的絶縁
    領域に隣接して配置され、 前記垂直相互接続は、少なくとも前記第１又は前記第２の電気的導電領域から
    延在する有機電気的導電領域であることを特徴とする構造。
  16. 【請求項１６】 ボトムゲート構造であることを特徴とする請求項１５に記載の構造。
  17. 【請求項１７】 請求項１５又は１６に記載の構造を備えたことを特徴とする電子装置。
  18. 【請求項１８】 有機材料の代りに実質的に金属により構成された第２の電気的導電領域をさら
    に備えたことを特徴とする請求項１７に記載の電子装置。
  19. 【請求項１９】 実質的に有機材料からなる第１及び第２の薄膜超小型電子装置を備えたことを
    特徴とする請求項１８に記載の電子装置。
JP2001535245A 1999-11-02 2000-10-13 薄膜超小型電子装置間の垂直相互接続を形成する方法及びそのような垂直相互接続を備えた製品 Pending JP2003513475A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP99203603.8 1999-11-02
EP99203603 1999-11-02
PCT/EP2000/010160 WO2001033649A1 (en) 1999-11-02 2000-10-13 Method of producing vertical interconnects between thin film microelectronic devices and products comprising such vertical interconnects

Publications (1)

Publication Number Publication Date
JP2003513475A true JP2003513475A (ja) 2003-04-08

Family

ID=8240807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001535245A Pending JP2003513475A (ja) 1999-11-02 2000-10-13 薄膜超小型電子装置間の垂直相互接続を形成する方法及びそのような垂直相互接続を備えた製品

Country Status (4)

Country Link
US (1) US6635406B1 (ja)
EP (1) EP1145339A1 (ja)
JP (1) JP2003513475A (ja)
WO (1) WO2001033649A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1525630A2 (de) * 2002-07-29 2005-04-27 Siemens Aktiengesellschaft Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu
DE50309888D1 (de) * 2002-08-08 2008-07-03 Polyic Gmbh & Co Kg Elektronisches gerät
US20040094761A1 (en) * 2002-11-02 2004-05-20 David Sparrowe Polymerizable amine mixtures, amine polymer materials and their use
EP1416004A1 (en) * 2002-11-02 2004-05-06 MERCK PATENT GmbH Polymerizable amine mixtures, amine polymer materials and their use
ATE540436T1 (de) * 2002-11-19 2012-01-15 Polyic Gmbh & Co Kg Organisches elektronisches bauelement mit gleichem organischem material für zumindest zwei funktionsschichten
US7307012B2 (en) * 2003-06-30 2007-12-11 Sandisk 3D Llc Post vertical interconnects formed with silicide etch stop and method of making
DE10340641A1 (de) * 2003-09-03 2005-04-07 Siemens Ag Strukturierung von Gate-Dielektrika in organischen Feldeffekt-Transistoren
EP1763898A2 (en) * 2004-06-28 2007-03-21 Koninklijke Philips Electronics N.V. Field-effect transistors fabricated by wet chemical deposition
US7449758B2 (en) 2004-08-17 2008-11-11 California Institute Of Technology Polymeric piezoresistive sensors
US7279268B2 (en) * 2004-09-09 2007-10-09 Intel Corporation Conductive lithographic polymer and method of making devices using same
CN101084469A (zh) * 2004-12-20 2007-12-05 皇家飞利浦电子股份有限公司 表面图案化和使用受控沉淀式生长的通孔制造
WO2007009889A1 (de) * 2005-07-22 2007-01-25 Siemens Aktiengesellschaft Verbesserte materialien für isolatoren in organischen feldeffekttransistoren
EP1752480A1 (en) * 2005-08-12 2007-02-14 Merck Patent GmbH Polymerizable dielectric material
GB0601008D0 (en) * 2006-01-18 2006-03-01 Qinetiq Ltd Method of fabricating a semicondutor device
KR101364275B1 (ko) 2007-05-19 2014-02-18 삼성전자주식회사 히드록시기 포함 폴리머를 포함하는 유기 절연체 조성물 및이를 이용한 절연막 및 유기박막 트랜지스터
US20110103418A1 (en) * 2009-11-03 2011-05-05 The Regents Of The University Of California Superluminescent diodes by crystallographic etching
TWI459875B (zh) * 2012-04-20 2014-11-01 Far Eastern New Century Corp A method for preparing a circuit board having a patterned conductive layer
CN103384450B (zh) * 2012-05-04 2016-12-28 远东新世纪股份有限公司 一种具有图案化导电层的电路板的制备方法
US9577023B2 (en) * 2013-06-04 2017-02-21 Globalfoundries Inc. Metal wires of a stacked inductor
US9633942B1 (en) * 2015-11-12 2017-04-25 Globalfoundries Inc. Conductively doped polymer pattern placement error compensation layer
US9754829B2 (en) 2015-11-12 2017-09-05 Globalfoundries Inc. Self-aligned conductive polymer pattern placement error compensation layer
US9748176B2 (en) 2015-11-12 2017-08-29 Globalfoundries Inc. Pattern placement error compensation layer in via opening
US9704807B2 (en) 2015-11-12 2017-07-11 Globalfoundries Inc. Pattern placement error compensation layer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140520A (ja) * 1990-04-30 1994-05-20 Internatl Business Mach Corp <Ibm> 感光性ポリイミドポリマー組成物を用いる多層導体／絶縁体共平面薄膜の形成方法及び前記方法で製造される半導体構造体
JPH08202029A (ja) * 1995-01-30 1996-08-09 Nec Corp レジスト材料
JPH08307054A (ja) * 1995-03-03 1996-11-22 Dainippon Printing Co Ltd 多層プリント配線板およびその製造方法
JPH1126579A (ja) * 1997-07-03 1999-01-29 Hitachi Chem Co Ltd 多層配線構造を有する基板の製造法および半導体装置
WO1999010929A2 (en) * 1997-08-22 1999-03-04 Koninklijke Philips Electronics N.V. A method of providing a vertical interconnect between thin film microelectronic devices
JPH11274724A (ja) * 1998-03-25 1999-10-08 Dainippon Printing Co Ltd 配線基板およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4702792A (en) 1985-10-28 1987-10-27 International Business Machines Corporation Method of forming fine conductive lines, patterns and connectors
GB8715959D0 (en) * 1987-07-07 1987-08-12 British Petroleum Co Plc Field effect transistors
US5198153A (en) 1989-05-26 1993-03-30 International Business Machines Corporation Electrically conductive polymeric
US5689428A (en) 1990-09-28 1997-11-18 Texas Instruments Incorporated Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
DE69218319T2 (de) 1991-07-26 1997-07-10 Nec Corp., Tokio/Tokyo Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
EP0615257B1 (en) * 1993-03-09 1999-06-02 Koninklijke Philips Electronics N.V. Method of manufactoring a laminated structure of a metal layer on a conductive polymer layer
US5567550A (en) 1993-03-25 1996-10-22 Texas Instruments Incorporated Method of making a mask for making integrated circuits
US5759737A (en) * 1996-09-06 1998-06-02 International Business Machines Corporation Method of making a component carrier
AU9593298A (en) 1997-09-30 1999-04-23 Partnerships Limited, Inc. Method and compositions for metallizing microvias and high density interconnectsin photodefined dielectrics
JP4272353B2 (ja) * 1998-01-28 2009-06-03 シン フィルム エレクトロニクス エイエスエイ ３次元の導電構造体および／または半導電構造体を生成する方法、同構造体を消去する方法および生成する同方法と共に用いられる電界発生器／変調器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140520A (ja) * 1990-04-30 1994-05-20 Internatl Business Mach Corp <Ibm> 感光性ポリイミドポリマー組成物を用いる多層導体／絶縁体共平面薄膜の形成方法及び前記方法で製造される半導体構造体
JPH08202029A (ja) * 1995-01-30 1996-08-09 Nec Corp レジスト材料
JPH08307054A (ja) * 1995-03-03 1996-11-22 Dainippon Printing Co Ltd 多層プリント配線板およびその製造方法
JPH1126579A (ja) * 1997-07-03 1999-01-29 Hitachi Chem Co Ltd 多層配線構造を有する基板の製造法および半導体装置
WO1999010929A2 (en) * 1997-08-22 1999-03-04 Koninklijke Philips Electronics N.V. A method of providing a vertical interconnect between thin film microelectronic devices
JPH11274724A (ja) * 1998-03-25 1999-10-08 Dainippon Printing Co Ltd 配線基板およびその製造方法

Also Published As

Publication number Publication date
US6635406B1 (en) 2003-10-21
WO2001033649A1 (en) 2001-05-10
EP1145339A1 (en) 2001-10-17

Similar Documents

Publication Publication Date Title
US6635406B1 (en) Method of producing vertical interconnects between thin film microelectronic devices and products comprising such vertical interconnects
US6429450B1 (en) Method of manufacturing a field-effect transistor substantially consisting of organic materials
Fix et al. Fast polymer integrated circuits
Touwslager et al. I-line lithography of poly-(3, 4-ethylenedioxythiophene) electrodes and application in all-polymer integrated circuits
Drury et al. Low-cost all-polymer integrated circuits
US8828649B2 (en) Method of patterning a thin film
EP1138091B1 (en) Conductive structure based on poly-3,4-alkenedioxythiophene (pedot) and polystyrenesulfonic acid (pss)
US7834352B2 (en) Method of fabricating thin film transistor
JP2004518305A (ja) 光パターン化されたゲート誘電体を備えた有機電界効果トランジスタ、その製造法および有機電子工学における使用
US7226804B2 (en) Method for forming pattern of organic insulating film
US20050208779A1 (en) Imprint lithography process
KR20100015664A (ko) 유기 박막 트랜지스터들
EP1590839B1 (en) Electronic device
EP1604409B1 (en) Method of manufacturing an electronic arrangement
US7994071B2 (en) Compositions for forming organic insulating films, methods for forming organic insulating films using the compositions and organic thin film transistors comprising an organic insulating film formed by such a method
EP0966758B1 (en) A method of providing a vertical interconnect between thin film microelectronic devices
US8455864B2 (en) Hybrid semiconductor electronic device having multiple material layers
KR101533822B1 (ko) 플렉스블 유기 전계 효과 트랜지스터의 제조 방법
US20100084636A1 (en) Composition for photosensitive organic dielectric material and application thereof
JP2024108122A (ja) 半導体素子、その製造方法、それを用いた回路、無線通信装置、薄膜トランジスタアレイおよびセンサ
KR20050023973A (ko) 수용성 포토레지스트와 이를 이용한 유기박막포토리소그라피 공정 및 유기 박막 형상화 공정

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120131