KR101533822B1 - 플렉스블 유기 전계 효과 트랜지스터의 제조 방법 - Google Patents

플렉스블 유기 전계 효과 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR101533822B1
KR101533822B1 KR1020140051683A KR20140051683A KR101533822B1 KR 101533822 B1 KR101533822 B1 KR 101533822B1 KR 1020140051683 A KR1020140051683 A KR 1020140051683A KR 20140051683 A KR20140051683 A KR 20140051683A KR 101533822 B1 KR101533822 B1 KR 101533822B1
Authority
KR
South Korea
Prior art keywords
organic
mask pattern
forming
fine mask
flexible
Prior art date
Application number
KR1020140051683A
Other languages
English (en)
Inventor
이탁희
장진곤
이진균
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020140051683A priority Critical patent/KR101533822B1/ko
Application granted granted Critical
Publication of KR101533822B1 publication Critical patent/KR101533822B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

플렉스블 유기 전계 효과 트랜지스터의 제조 방법이 개시된다. 일 실시예에 따른 플렉스블 유기 전계 효과 트랜지스터의 제조 방법은 플렉스블 유기 기판 상에 금속 게이트 라인을 형성하는 단계, 금속 게이트 라인을 덮도록 유기 기판 상에 유기물 유전층을 형성하는 단계, 불화 계열의 포토레지스트와 현상액을 사용하는 포토리소그라피 공정으로 금속 게이트 라인의 위치와 대응하는 위치의 유기물 유전층 상에 미세 마스크 패턴을 형성하는 단계, 미세 마스크 패턴을 이용하여 미세 마스크 패턴의 양측의 유기물 유전층 상에 금속 소스/드레인 전극을 형성하는 단계 및 미세 마스크 패턴을 제거하여 생긴 금속 소스/드레인 전극 사이의 갭에 유기물 반도체 물질을 증착하여 유기물 액티브 채널을 형성하는 단계를 포함한다. 본 실시예에 따른 플렉스블 유기 전계 효과 트랜지스터의 제조 방법은 상보형 유기 인버터의 제조 공정에도 이용될 수 있다.

Description

플렉스블 유기 전계 효과 트랜지스터의 제조 방법{Method for manufacturing a flexible organic field effect transistor}
본 발명은 반도체 소자의 제조 공정에 관한 것으로, 보다 구체적으로 플렉스블 유기 전계 효과 트랜지스터(flexible organic field effect transistor)를 제조하기 위한 공정에 관한 것이다.
유기 전자 소자는 무기 전자 소자와 비교하여 단순한 소자 아키텍쳐, 낮은 제조 비용, 제조의 용이함, 대면적 공정 능력, 제한없는 재료의 다양성 등과 같은 뛰어난 장점으로 인하여 큰 주목을 받고 있다. 그리고 유기 전자 소자는 다양한 잠재적인 응용 분야가 있는 것도 장점인데, 예컨대 유기 전계 효과 트랜지스터(Organic Filed Effect Transistor, OFET), 광전지, 메모리, 발광 다이오드, 및 센서 등으로 사용될 수 있다. 게다가, 유기 재료의 기계적인 탄성과 용액 공정 가능성(solution process-ability)도 장래의 플렉스블 전자 장치를 위한 바람직한 특성이다.
그리고 제조 방법의 측면에서 본다면, 유기 재료는 물질의 다양성과 통상적인 유기 용매에 대한 뛰어난 용해성으로 인하여, 셰도우 마스크 증착, 스핀 코팅, 잉크젯 프린팅, 롤-투-롤 프린팅 등과 같은 다양한 소자 제조 방법에 적용될 수 있다. 그러나 포토리소그라피 공정은 비록 미세 패턴(micro-scale patterning)을 형성하기 위한 가장 단순한 방법이고 또한 무기 전자 소자를 제조하는데 있어서 이미 완전하게 최적화가 되었지만, 통상적인 포토리소그라피 패터닝 기술을 유기 전자 소자에 적용하기는 여전히 어려움이 존재한다. 이러한 상황의 주된 원인은 유기 전자 재료와 포토리소그라피 공정을 위한 유기 용매 사이에 존재하는 화학적 부정합성에 있다. 즉, 포토리소그라피 공정에서는 포토레지스트층을 증착하고 또한 제거하기 위하여 유기 용매가 사용되는데, 이러한 유기 용매는 포토레지스트층만 용해시키고 유기 전자 재료는 용해시키지 않는 선택성이 부족한 것이 문제이다.
이러한 문제를 해결하기 위하여, 재료들 사이의 혼화성과 직교성(miscibility and orthogonality)에 기초하여 화학적으로 손상을 일으키지 않는 직교 포토리소그라피 방법이 제안되었다. 재료들 사이의 혼화성을 이용하면 현상액에 의하여 증착되는 포토레지스트층의 불필요한 부분을 제거할 수 있으며, 재료들 사이의 직교성을 이용하면 식각액의 침투로부터 하부의 폴리머 필름을 보호하는 것이 가능하다. 상당히 광범위한 유기 재료들은 그들의 극성에 상관없이 고불화 화합물(highly fluorinated chemicals)에 공통적으로 직교 특성을 보이기 때문에, 최근에는 불화 용매(fluorous solvents)가 유기 전자 재료의 포토리소그라피 공정을 위한 강력한 후보로 인식되어 왔다. 여러 가지 불화 용매 중에서 비가연성, 오존층의 파괴 가능성이 낮고, 인간에 대한 매우 낮은 독성 등과 같은 특성으로 인하여 배타적 하이드로불화에테르(segregated hydrofluoroethers, HFEs)가 선택되었다. 그리고 고체 기판 상에서 반-퍼불화알킬 레조시나렌(semi-perfluoroalkyl resorcinarene)을 사용한 유기 전자 소자의 직교 공정과 관련된 연구들도 진행되어 왔다. 그러나 현재까지 플렉스블 유기 전자 소자에 이러한 공정을 적용하려는 시도는 현재까지 된 적이 없다.
본 발명이 해결하고자 하는 하나의 과제는 포토리소그라피 공정을 적용하여 신뢰성있고 대량 제조 공정에 적합한 플렉스블 유기 전계 효과 트랜지스터의 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 하나의 과제는 유연한 유기 재료와 직교성이 우수한 포토레지스트와 현상액을 사용할 뿐만 아니라 미세 패턴의 형성에 적합한 포토리소그라피 공정을 적용한 플렉스블 유기 전계 효과 트랜지스터의 제조 방법을 제공하는 것이다.
상기한 과제를 해결하기 위한 본 발명의 일 실시예에 따른 플렉스블 유기 전계 효과 트랜지스터의 제조 방법은 플렉스블 유기 기판 상에 금속 게이트 라인을 형성하는 단계, 상기 금속 게이트 라인을 덮도록 상기 유기 기판 상에 유기물 유전층을 형성하는 단계, 불화 계열의 포토레지스트와 현상액을 사용하는 포토리소그라피 공정으로 상기 금속 게이트 라인의 위치와 대응하는 위치의 상기 유기물 유전층 상에 미세 마스크 패턴을 형성하는 단계, 상기 미세 마스크 패턴을 이용하여 상기 미세 마스크 패턴의 양측의 상기 유기물 유전층 상에 금속 소스/드레인 전극을 형성하는 단계 및 상기 미세 마스크 패턴을 제거하여 생긴 상기 금속 소스/드레인 전극 사이의 갭에 유기물 반도체 물질을 증착하여 유기물 액티브 채널을 형성하는 단계를 포함한다.
상기 실시예의 일 측면에 의하면, 상기 불화 계열의 포토레지스트는 10-20 wt.%의 반-퍼불화알킬 레조시나렌 파우더와 0.1-1 wt.%의 N-nonafluorobutanesulfonyloxy-1,8-naphthalimide photoacid generator를 3-ethoxy-1,1,1,2,3,4,4,5,5,6,6,6,-dodecafluoro-2-trifluoromethylhexane과 PGMEA가 3-5:1의 비율로 혼합된 용액으로 제조한 불화 포토레지스트 용액을 이용하여 스핀 코팅법으로 형성하고, 상기 불화 계열의 현상액은 ethoxy-nonafluorobutane을 사용할 수 있다. 이 경우에, 상기 포토리소그라피 공정의 노광 단계에서는 노광된 상기 미세 마스크 패턴이 상기 현상액에 용해되지 않으면서 또한 상기 소스/드레인 전극의 형성을 위한 금속 물질의 리프트-오프 공정에서 제거될 수 있는 소정의 시간 동안만 노광을 할 수 있다. 그리고 상기 포토리소그라피 공정에서는 네가티브 유형의 포토레지스트를 사용할 수 있다.
상기 실시예의 다른 측면에 의하면, 상기 소스/드레인 전극은 상기 유기물 유전층 상에 형성된 티타늄 접착층 및 상기 티타늄 접착층 상에 형성된 금 전극층을 포함할 수 있다.
상기 실시예의 또 다른 측면에 의하면, 상기 유기물 반도체 물질은 펜타센을 포함할 수 있다.
상기 실시예의 또 다른 측면에 의하면, 상기 금속 소스/드레인 전극을 형성하는 단계는 상기 미세 마스크 패턴이 형성되어 있는 상기 유기물 유전층 상에 상기 미세 마스크 패턴을 덮도록 금속 물질을 증착하는 단계 및 상기 미세 마스크 패턴의 상면이 노출될 때까지 리프트-오프 공정으로 증착된 금속 물질의 일부를 제거하여 상기 금속 소스/드레인 전극을 형성하는 단계를 포함할 수 있다.
전술한 본 발명의 실시예에 의하면, 고불화 현상액과 이에 대응하는 포토레지스트를 사용하는 포토리소그라피 공정을 적용함으로써 미세한 플렉스블 유기 전계 효과 트랜지스터와 플렉스블 유기 인버터를 신뢰성있을 뿐만 아니라 대량으로 제조할 수 있다. 이에 의하면, 포토리소그라피 공정을 사용하더라도 유기물로 구성된 하부의 물질층에 대한 손상이 유발되지 않기 때문에, 제조된 플렉스블 OFET 소자는 물론 플렉스블 유기 인버터의 전기적 특성도 우수하다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 플렉스블 유기 전계 효과 트랜지스터(OFET)의 제조 방법을 공정 순서에 따라서 보여 주는 단면도들이다.
도 2는 본 실시예에 사용된 반-퍼불화알킬 레조시나렌의 구조식을 보여 주는 도면이다.
도 3은 본 발명의 실시예에 따라 제조된 OFET 소자의 평면도를 보여 주는 사진으로서, 오른쪽 사진은 왼쪽 사진의 채널 부분을 확대한 것이다.
도 4a 내지 도 4c는 각각 UV 노출 시간에 따라서 서로 다른 폭, 즉 3, 5, 10㎛의 마이크로 패턴을 형성하여 광학 현미경으로 촬영한 사진이다.
도 5a 내지 도 5d는 본 발명의 실시예에 따라 제조된 플렉스블 OFET 소자를 평평한 상태로 두고서 측정하여 얻은 소정의 특성 데이터의 그래프이다.
도 6a 내지 도 6c는 본 발명의 실시예에 따라 제조된 플렉스블 OFET 소자를 소정의 곡률로 휜 상태로 두고서 측정하여 얻은 소정의 특성 데이터의 그래프이다
도 7a 및 도 7b는 본 발명의 실시예에 따라 제조된 플렉스블 OFET 소자를 굽혔다 폈다를 반복한 횟수에 따른 소정의 전기적 특성에 대한 그래프이다.
도 8a 내지 도 8d는 본 발명의 실시예를 이용하여 제조된 플렉스블 유기 상보 인버터 소자의 소정의 전기적 특성에 대한 그래프이다.
도 9a 및 도 9b는 본 발명의 다른 실시예에 따라 PI 기판 상에 제조된 플렉스블 OFET 소자의 소정의 전기적 특성에 대한 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세하게 설명한다. 후술하는 실시예에서 사용되는 용어들은 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 여기에서 사용된 용어의 의미는, 본 명세서에 구체적으로 정의된 경우에는 그 정의에 따르며, 구체적인 정의가 없는 경우는 당업자들이 일반적으로 인식하는 의미로 해석되어야 할 것이다. 그리고 실시예를 기술함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 기술적 사상을 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 본 명세서에서 제1 물질층이 제2 물질층 상에 형성된다고 할 경우에, 그것은 제1 물질층이 제2 물질층 바로 위(directly on)에 형성되는 경우는 물론, 명시적으로 이를 배제하는 기재가 없는 한, 다른 제3 물질층이 제1 물질층과 제2 물질층 상이에 개재되어 있는 것(upper)도 모두 포함하는 것으로 해석되어야 한다.
도 1a 내지 도 1h는 본 발명의 일 실시예에 따른 플렉스블 유기 전계 효과 트랜지스터(OFET)의 제조 방법을 공정 순서에 따라서 보여 주는 단면도들이다.
도 1a를 참조하면, 먼저 준비된 플렉스블 기판(10) 상에 게이트 전극(12)을 형성한다. 플렉스블 기판(10)은 폴리 에틸렌 테레팔레이트(poly(ethylene terephthalate, PET), 폴리 이미드(poly imide, PI) 등과 같은 유기 재료의 기판일 수 있는데, 이것은 단지 예시적인 것이다. 기판(10)의 준비를 위하여, 먼저 탈이온수(de-ionized(DI) water), 아세톤, 및 2-프로필-알코올(iso-propyl-alcohol, IPA)을 각각 사용하여 초음파 세정 배쓰(bath)에서 약 5분씩 기존의 세정 공정을 수행한다. 그리고 100℃의 진공 오븐에서 약 1시간 정도 기판(10)을 건조시켜서 남아있는 용매와 수분을 증발시킨다.
계속해서 준비된 기판(10) 상에 도전성 물질로 게이트 전극(12)을 형성한다. 게이트 전극(12)은 알루미늄(Al) 등과 같은 금속 물질의 패턴으로 형성될 수 있으며, 그 구체적인 형성 방법에는 특별한 제한이 없다. 일례로, 게이트 전극(12)은 셰도우 마스크(shadow mask)를 사용하여 열증착(thermal evaporation)법으로 형성할 수 있다. 열증착 공정에서는 약 10-6 토르(Torr) 이하의 압력에서 약 0.5Å/s의 증착율로 게이트 전극(12)을 형성할 수 있는데, 이것은 예시적인 것이다. 이후에는 결과물(10, 12)을 상온으로 냉각시키며, 필요한 경우에는 막 균일성(film uniformity)을 향상시키기 위하여 소정의 시간, 예컨대 약 10분 정도 자외선-오존 처리(UV-ozone treatment)를 수행할 수도 있다.
도 1b를 참조하면, 도 1a의 결과물(10, 12) 상에 제1 폴리머 유전층(polymer dielectric layer, 14)을 형성한다. 제1 폴리머 유전층(14)을 형성하는 방법은 특별한 제한이 없는데, 예컨대 스핀 코팅(spin coating) 공정을 이용할 수 있다. 예를 들어, 스핀 코팅 공정을 위하여, 먼저 혼합 폴리 비닐 페놀(poly(4-vinylphenol), PVP) 용액을 준비한다. 혼합 PVP 용액은, 예컨대 15 중량 퍼센트(wt. %)의 PVP와 3wt. %의 poly(melamine-co-formaldehyde)를 가교제(cross-linking agent)로 추가적인 정화 없이 프로필렌글리콜메틸에테르아세테이트(propylene glycol methyl ether acetate, PGMEA) 용매에 용해시켜서 준비할 수 있다. 그리고 이렇게 준비된 혼합 PVP 용액은 도 1a의 결과물(10,12) 상에 약 30초 동안 3000rpm으로 스핀 코팅한 다음, 질소(N2)가 채워진 글로브 박스에서 약 10분동안 100℃의 온도로 소프트 베이킹을 수행한다. 그리고 불필요하게 증착되어 있는 PVP막(예컨대, 알루미늄 전극 패드 등에 증착되어 있는 PVP막)을 메탄올 등을 이용하여 제거한 다음, 도 1a의 결과물 상에 스핀 코팅된 PVP막에 대하여 약 1시간 동안 200℃의 온도로 하드 베이킹을 수행한다. 하드 베이킹 공정은 핫플레이트(hot plate)에서 수행될 수 있는데, 이것은 예시적인 것이다. 그 결과, 증착된 PVP막, 즉 제1 폴리머 유전층(14)은 약 1㎛ 이하의 두께를 가질 수 있다.
계속해서, 포토리소그라피 공정을 이용하여 제1 폴리머 유전층(14) 상에 미세 마스크 패턴(16a)을 형성한다(도 1c 내지 도 1e). 미세 마스크 패턴(16a)의 위치는 게이트 전극(12)에 대응하며, 게이트 전극(12)과 폭이 같거나 또는 더 작을 수 있으며, 이러한 미세 마스크 패턴(16a)은 OFET의 채널 영역과 이에 따른 소스/드레인 영역을 한정하는 역할을 할 수 있다. 본 실시예에 의하면, 미세 마스크 패턴(16a)을 형성하는 본 단계(도 1c 내지 도 1e)는 그 하부의 유기 재료(10, 14)에 손상을 시키지 않도록 유기 재료(10, 14)와 직교성이 우수한 포토레지스트와 현상액을 사용하는 포토리소그라피 공정으로 수행할 수 있다. 그리고 형성된 미세 마스크 패턴(16a)은 약 3㎛의 폭을 가질 수 있는데, 이것은 단지 예시적인 것이다. 이하, 이에 관하여 상세히 설명한다.
도 1c를 참조하면, 제1 폴리머 유전층(14) 상에 불화 포토레지스트막(fluorinated photoresist layer, 16)을 형성한다. 포토레지스트막(16)은 스핀 공정법 등을 이용하여 형성할 수 있다. 이를 위하여, 먼저 불화 포토레지스트 용액을 준비한다. 불화 포토레지스트 용액은, 예컨대 약 15 wt.%의 반-퍼불화알킬 레조시나렌 파우더와 0.5 wt.%의 N-nonafluorobutanesulfonyloxy-1,8-naphthalimide photoacid generator를 3-ethoxy-1,1,1,2,3,4,4,5,5,6,6,6,-dodecafluoro-2-trifluoromethylhexane과 PGMEA가 4:1의 비율로 혼합된 용액에 용해시킨 다음 0.20㎛ 크기의 나이론 시린지 필터로 필터링하여 준비할 수 있다. 본 실시예에 사용된 반-퍼불화알킬 레조시나렌의 구조식은 도 2에 도시되어 있다. 그리고 준비된 불화 포토레지스트 용액을 약 60초 동안 1500rpm으로 스핀 코팅한 다음, 노란 조명의 크린 룸에서 약 3분동안 75℃의 온도의 플레이트를 이용하여 베이킹을 수행하면, 불화 포토레지스트막(16)이 형성된다.
도 1d를 참조하면, 불화 포토레지스트막(16)에 대하여 소정 패턴의 포토마스크(30)를 이용하여 노광 공정을 수행한다. 포토마스크(30)의 패턴은 네가티브 방식인지 또는 포지티브 방식인지에 따라서 달라질 수 있는데, 도 1d는 네가티브 방식의 포토마스크(30)이다. 따라서 도 1d의 포토마스크(30)는 미세 마스크 패턴(16a)에 대응하는 부분을 제외한 나머지 부분은 크롬(Cr) 등과 같은 불투광성 물질로 코팅되어 있다. 노광 공정에서는 파장은 416nm이고 세기는 약 10mW/cm2의 자외선이 사용될 수 있는데, 이것은 단지 예시적인 것이다.
도 1e를 참조하면, 노광 공정 후에 75℃의 온도에서 약 3분 동안 추가적인 베이킹 공정을 수행한 다음 소정의 현상액으로 현상 공정을 수행하면 미세 마스크 패턴(16a)만 제1 폴리머 유전층(14)상에 잔류한다. 보다 구체적으로, 현상 공정에서는 ethoxy-nonafluorobutane (HFE 7200)의 현상액을 이용하여 포토레지스트막(16)에서 비노광 부분(즉, 포토마스크(30)에서 크롬 코팅된 비투과 영역에 대응하는 부분)을 제거하며, 그 이후에는 질소(N2)를 이용하여 건조시킨다. 본 실시예에서 불화 포토레지스트는 네가티브 방식이기 때문에, 자외선에 노출된 영역은 화학 반응을 하여 불화 현상액에 대한 용해성이 없어지는데 반하여, 비노광 부분은 동일한 현상액에 용해되어 제거할 수 있을 뿐만 아니라 하부의 제1 폴리머 유전층(14)에 대하여 손상도 가하지 않는다.
도 1f를 참조하면, 미세 마스크 패턴(16a)을 마스크로 이용하여 소스/드레인 전극(18)을 제1 폴리머 유전층(14) 상에 형성한다. 즉, 소스/드레인 전극(18)은 미세 마스크 패턴(16a)이 형성되어 있지 않은 제1 폴리머 유전층(14)의 부분 상에 형성되는데, 이에 의하여 소스/드레인 전극(18)은 게이트 전극(12)의 상측이 아닌 양쪽 측부에 위치하게 된다. 소스/드레인 전극(18)은 도전성 물질, 예컨대 금(Au)과 같은 금속 물질로 형성될 수 있는데, 이것은 단지 예시적인 것이다. 본 실시예에 의하면, 소스/드레인 전극(18)은 전자빔 증착(electron beam evaporation)법을 이용하여 약 10-7 Torr 이하의 압력에서 약 0.5Å/s의 증착율로 형성되어 약 30nm 정도의 두께를 갖는 금으로 형성할 수 있다. 또한, 본 실시예에 일 측면에 의하면, 소스/드레인 전극(18)과 하부 제1 폴리머 유전층(14) 사이의 접착성을 향상시키기 위하여, 그 계면에 약 5nm 두께의 접착층(adhesion layer, 17)을 추가로 형성할 수도 있다. 접착층(17)은 티타늄(Ti)이나 그 합금으로 형성할 수 있는데, 이것은 단지 예시적인 것이다.
계속해서 도 1g를 참조하면, 소정의 리프트-오프(lift-off) 용매(예컨대, 소스/드레인 전극(18)을 금으로 형성할 경우에는 HFE(7200)과 에탄올이 약 20:1의 무게비로 혼합된 용매)를 사용하여, 미세 마스크 패턴(16a)의 상면이 노출될 때까지 소스/드레인 전극(18)이 아닌 불필요하게 증착된 금속층을 제거한다. 그리고 계속하여 노출된 미세 마스크 패턴(16a)도 제거하는데, 그 결과 소스/드레인 전극(18) 사이에는 소정의 폭을 갖는 갭(19)이 형성된다. 갭(19)의 폭(w)은 제거된 미세 마스크 패턴(16a)의 폭에 대응하는데, 예컨대 약 3㎛ 정도의 폭이 될 수 있다. 본 실시예에 의하면, 본 단계에서 미세 마스크 패턴(16a)을 제거하는 방법은 특별한 제한이 없으나, 다만 그 하부의 유기 재료에 손상을 유발시키지 않는 식각액을 사용하는 것이 바람직하다.
계속해서 도 1h를 참조하면, 도 1g의 결과물 상에, 보다 구체적으로 적어도 소스/드레인 전극(18) 사이의 갭(19)을 채우도록 유기 반도체 물질로 액티브 막(active film, 20)을 형성한다. 도 1h에는 액티브 막(20)이 갭(19)을 채우는 것은 물론 소스/드레인 전극(18)의 일부 상에 형성되어 있는데, 이것은 단지 예시적인 것이다. 액티브 막(20)은 본 발명의 실시예에 따라 제조된 OFET의 채널 역할을 하는 것으로, 그 길이는 갭(19)의 폭과 실질적으로 같다. 액티브 막(20)은 예컨대 펜타센(pentacene)으로 형성될 수 있는데, 이에만 한정되는 것은 아니다. 펜타센으로 액티브 막(20)을 형성할 경우에, 열증착법과 같은 유기 물질의 증착 공정을 이용하여 10-6 Torr의 압력에서 약 0.5Å/s의 증착율로 약 60nm의 두께로 형성할 수 있다.
도 3은 이러한 본 발명의 실시예에 따라 제조된 OFET 소자의 평면도를 보여 주는 사진이다. 도 3에서 오른쪽 사진은 왼쪽 사진의 채널 부분을 확대한 것이다. 도 3을 참조하면, 제조된 OFET 소자는 펜타센 액티브 막(20)으로 형성된 채널의 길이가 약 3㎛가 된다는 것을 알 수 있다.
도 1a 내지 도 1h를 참조하여 전술한 본 발명의 실시예에 따른 플렉스블 OFET 소자의 제조 방법은 상보성 인버터 소자의 제조 공정에도 동일하게 적용될 수 있다. 도면에 도시되어 있지는 않지만, 상보성 인버터 소자의 경우에는 도 1h의 공정으로 펜타센 액티브 막(20)을 형성한 이후에, 열증착법을 이용하여 펜타센 액티브 막(20)을 형성하는 것과 동일한 공정 조건 및 증착율로 n형 도전성막, 예컨대 n형 copper hexadecafluorophthalocyanine (F16CuPc)로 인접한 OFET 사이에 출력 전압을 공유하도록 할 수 있다. 이를 위하여, 새도우 마스크를 이용하여 n형 도전성막은 펜타센 액티브 막(20)의 반대쪽 영역 상에 형성할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 실시예에 의하면 유기 물질로 구성된 OFET 소자의 제조 공정임에도 불구하고 포토리소그라피 공정을 적용한다. 유기물 포토리소그라피 공정은 무기물 포토리소그라피 공정과 비교하여 세부적인 공정 조건이나 공정 환경이 상당히 민감하다. 공정 온도나 습도 등과 같은 공정 환경은 동일한 제조 설비가 사용된다면 고정되기 때문에, 유기물 포토리소그라피 공정에 있어서 가장 중요한 과정은 자외선(UV) 노광 단계이다. 유기물 위에 코팅된 유기 포토레지스트막(예컨대, 레조시나렌 PR 박막)은 크롬으로 패턴이 형성된 포토마스크를 통과한 선택적인 UV 노출을 통해 현상 패턴을 형성하게 된다. 이 때, 현상 패턴으로 마이크로 벽(wall)을 형성하여야 OFET의 액티브 채널을 위한 마이크로 갭을 형성할 수 있다. 전술한 본 발명의 실시예에서, 네거티브 유형의 포토레지스트가 사용되었으므로 UV 고관을 받은 부분이 현상액과의 용해도를 잃게 되며, 이를 위해서는 마이크로 갭을 형성하는 부분이 UV 노광을 받아야 한다. 그런데, 정량적인 관점에서 보면 UV 노출 시간은 포토레지스트가 현상액과 얼마나 용해도를 잃게 되는 지와 직접적으로 관련된다. 따라서 노광 공정에서의 UV 노출 시간이 결국 패턴, 특히 유기물 미세 패턴의 형성에 결정적인 영향을 끼칠 수 있다.
도 4a 내지 도 4c는 각각 UV 노출 시간에 따라서 서로 다른 폭, 즉 3, 5, 10㎛의 마이크로 패턴을 형성하여 광학 현미경으로 촬영한 사진이다. 도 4a 내지 도 4c를 참조하면, 마스크 얼라이너 강도(mask aligner intensity)가 10mW/cm2의 조건하에서 최적화된 노광 시간은 20초 근방에서 형성되었는데, 10㎛ 패턴의 경우(도 4c 참조)의 경우에는 노광 시간의 변화에도 불구하고 미세 패턴은 큰 차이가 없다는 것을 알 수 있다. 하지만, 패턴의 폭이 작아질수록, 즉 채널의 길이가 짧아질수록 작은 단위의 시간 변화에 대해서도 패턴 모양의 변화가 발생한다는 것을 알 수 있다(도 4a 및 도 4b 참조). 예를 들어, 3㎛ 패턴의 경우(도 4a 참조)의 경우에는 노광 시간이 19.5초인 경우에는 마이크로 갭이 만들어지지 않고 채널이 연결되는 형태가 나타났지만 노광 시간이 20초인 경우에는 마이크로 갭이 정상적으로 만들어졌다는 것을 알 수 있다. 그리고 노광 시간이 21초인 경우에는 다시 채널이 연결되는 형태가 되었다.
최적화된 노광 시간보다 짧은 시간 동안만 포토레지스트가 UV에 노출되는 경우에, 현상액에 녹지 않아야 할 부분, 즉 UV에 노출된 부분이 짧은 노광 시간에 의하여 용해도를 충분히 잃어버리지 않게 될 수 있다. 이 경우에, 현상 과정에서 마이크로 벽을 경계로 나뉜 두 전극 부분이 붙게 되어서, 도 4a의 최상단의 사진과 같이 전극간 쇼트(short)가 나타날 수 있다. 반대로, 최적화된 노광 시간보다 긴 시간 동안 포토레지스트가 UV에 노출되는 경우에는 마이크로 벽이 너무 단단하게 경화되어서 후속 리프트-오프 공정에서도 제거되지 않을 수 있으며, 이 경우에도 도 4a의 최하단의 사진과 같이 전극간 쇼트가 나타날 수 있다.
도 1a 내지 도 1h를 참조하여 전술한 플렉스블 OFET 소자의 제조 방법은 플렉스블 유기 상보 인버터(flexible organic complementary inverter)를 제조하는데 적용될 수 있다. 보다 구체적으로, 플렉스블 유기 상보 인버터는 두 개의 반대 유형의 OFET, 예컨대 p형 OFET 소자와 n형 OFET 소자를 직렬로 연결하여 제조할 수 있다. 이를 위하여, 전술한 p형 OFET 소자의 제조 공정을 이용하여 n형 OFET 소자를 제조하고, 또한 p형 OFET 소자의 소스/드레인 중의 하나를 n형 OFET 소자의 소스/드레인 중의 하나와 전기적으로 연결하면, 플렉스블 유기 상보 인버터가 완성될 수 있다.
이러한 플렉스블 OFET 소자의 일례로서, p형 OFET 소자로 전술한 펜타센 OFET를 이용하고, n형 OFET 소자로는 n형 copper-hexadecafluoro-phthalocyanine(F16CuPc) OFET를 사용할 수 있다. F16CuPc는 우수한 전기적 및 기계적 특성을 가지는 안정적인 n형 반도체 재료로 알려져 있으며, p형 펜타센 재료를 갖는 유기 상보 논리 회로에서 n형 액티브 채널층으로 일반적으로 사용되고 있다. F16CuPc는 Au의 일함수(~5.0eV)와 유사하게 아주 낮은 비점유 분자 계도 수준(unoccupied molecular orbital level)을 가지므로, Au로 형성된 소스/드레인 전극을 가지는 n형 채널층으로 적합하다.
다음으로 전술한 본 발명의 실시예에 따라서 제조된 플렉스블 OFET 소자의 전기적 특성에 대하여 설명한다. 테스트에 사용된 플렉스블 OFET 소자는 PET 기판을 사용하여 제조된 것이다. 그리고 플렉스블 OFET 소자의 전기적 특성은 질소(N2)로 채워진 글로브 박스 내부의 프로브 스테이션에 연결된 Keithley 4200-SCS 파라미터 분석기를 이용하여 측정하였으며, 도 5a 내지 도 5d에 측정 결과가 도시되어 있다. 도 5a 내지 도 5d에 도시된 측정 결과는 플렉스블 OFET 소자를 평평한 상태로 두고서 측정하여 얻은 데이터들이다.
도 5a는 -40V의 고정 드레인-소스 전압(fixed drain-source voltage)에서의 전달 특성(transfer characteristics), 즉 게이트 전압에 대한 드레인 전류를 반로그 스케일(semi-logarithmic scale)로 보여 주는 그래프이다. 도 5a를 참조하면, 본 실시예에 따른 플렉스블 OFET 소자도 펜타센 능동 채널층을 사용하는 전형적인 p형 전달 특성을 보여 준다는 것을 알 수 있다. 그리고 인젝션 장벽과 단채널 구조로 인하여 전류 온/오프비가 102 - 103으로 다소 낮은 것으로 나타났다. 채널 길이가 짧아짐에 따라서 저항은 통상적으로 감소하므로, 채널 길이가 3㎛인 본 발명의 실시예에 따른 플렉스블 OFET 소자의 드레인 전류는 이보다 긴 채널을 갖는 소자보다 높은 전류값을 보여 주었다.
도 5b는 다른 게이트 전압에서의 출력 특성(output characteristics), 즉 드레인 전압에 대한 드레인 전류를 보여 주는 그래프이다. 도 5b를 참조하면, 본 실시예에 따른 플렉스블 OFET 소자는 낮은 전압 범위에서는 비선형 곡선을 보여 주는데, 이에 의하면 금속/펜타센 콘택에 인젝션 장벽이 존재하는 것으로 추정할 수 있다. 이러한 인젝션 콘택 장벽은 Au 전극의 일함수(~5.0eV)와 다이폴(interfacial dipoles)을 가지는 펜타센 능동층의 최상 분자 계도 준위(highest occupied molecular orbital level, ~5.2eV) 사이의 밴드 오프셋에 기인한다. 이러한 콘택 장벽은 비선형 I-V 특성을 보이는 저전압 영역에서 Au 전극으로부터 펜타센층으로의 전하 전송에 장애를 유발하기 때문에, 중간층 삽입, 콘택-영역-한정 도핑, 그래핀 필름이나 탄소 나노튜브로 전극을 바꾸는 것 등과 같은 많은 방법들이 이러한 영향을 극복하기 위하여 연구되었다.
그럼에도 불구하고, 도 5b의 그래프에서 드레인 전압이 0이 아닌 선형 영역(약 5V)에서 선형 부분의 기울기로부터 저항값을 개략적으로 구할 수가 있으며, 그 결과는 채널 길이에 대한 함수로 도 5c에 도시되어 있다. 도 5c를 참조하면, 채널 길이가 감소함에 따라서 저항도 감소하는데, 이것은 전술한 채널 길이에 대한 직렬 저항의 의존성에 기인한다. 그리고 음의 게이트 전압 방향에서는 게이트 전압이 증가함에 따라서 저항은 감소하는데, 이것은 도 5a에 도시된 전달 곡선으로부터 알 수 있는 바와 같이 음의 전압 방향으로 게이트 전압이 증가함에 따라서 p형 OFET 소자에서 다수 캐리어인 홀에 의한 드레인 전류가 ON 전류까지 급격하게 증가하기 때문이다. 채널 저항은 또한 채널 길이에 대한 이산 저항 데이터의 선형 피팅 라인(linear fitting line)이 Y축과 만나는 지점으로부터 구할 수도 있다.
도 5d는 게이트 전압의 함수로 콘택 저항을 보여 주는 것이다. 도 5d를 참조하면, 게이트 전압이 음의 방향으로 증가함에 따라서 콘택 저항은 감소한다. 이러한 결과는 다음과 같이 설명될 수 있다. 즉, 단채널의 p-형 소자에 큰 음의 게이트 전압이 인가될 경우에, 도전성 채널 영역에서의 높은 캐리어 농도가 전체 콘택 영역에 작은 전압 강하를 유발하고 그에 따른 캐리어의 축적이 콘택 장벽의 폭을 감소시켰기 때문이다. 이러한 이유로, 보다 높은 음의 게이트 전압은 OFET 소자의 직렬 저항(도 5c 참조)은 물론 콘택 저항(도 5d 참조)도 감소시킨다. 여기서, -50V의 게이터 전압에 대한 콘택 저항은 ~15㏁으로 판정되었는데, 이것은 소자의 여러 가지 채널에 대한 저항이 약 20-40㏁(도 5c 참조)인 것과 비교하면 결코 무시할 수 있는 수준은 아니다.
도 5d에서 사각형 내의 데이터는 본 발명의 실시예에 따른 플렉스블 OFET 소자의 전계 이동도(field effect mobility) 데이터를 보여 준다. 이에 의하면, 플렉스블 OFET 소자는 채널 길이(L) 3, 5, 10㎛ 각각에 대하여 유효 이동도가 0.04 내지 0.1 cm2/V·s로서 전형적인 값을 보여 준다는 것을 알 수 있다. 플렉스블 OFET 소자에서 콘택 저항 효과가 무시할 수 없기 때문에, 콘택 저항을 고려함이 없이 채널 에서의 전하 캐리어 전송과 관련된 채널-효과 자체에 의한 이동도(내재적 이동도)를 알아낼 필요가 있다. 우리는 수정된 콘택 저항 추출법(corrected contact resistance extraction method)을 이용하여 내재적 이동도를 구했으며, 이것은 도 5d의 사각형 내에 도시되어 있다. 플렉스블 OFET 소자의 경우에는 내재적 이동도가 0.1 내지 0.2 cm2/V·s로 계산되었으며, 이것은 기존의 펜타센 OFET 소자의 전형적인 내재적 이동도와 상당히 유사하다.
도 6a 내지 도 6c에 도시된 측정 결과는 플렉스블 OFET 소자를 소정의 곡률로 휜 상태로 두고서 측정하여 얻은 데이터들이다. 이것은 본 발명의 실시예에 따른 플렉스블 OFET 소자가 흰 상태에서의 안정성과 신뢰성을 확인하기 위한 것이다. 도 6a 내지 도 6c에는 각각 플렉스블 펜타센 OFET 소자의 평평한 상태 및 휜 상태(반지름이 20mm, 10mm인 경우)에서의 온 전류, 이동도, 및 문턱 전압이 각각 도시되어 있다. 여기서, 이동도는 유효 이동도를 나타낸다. 도 6a 내지 도 6c를 참조하면, 플렉스블 펜타센 OFET 소자는 휜 상태에서도 온 전류, 이동도, 및 문턱 전압이 평평한 상태에서와 유사하여, 휜 상태에서도 그 전기적 특성들이 큰 변화가 없다는 것을 알 수 있다(예컨대, 채널 길이가 3㎛인 경우에, ON 전류는 ~2㎂, 이동도는 ~0.04cm2/V·s, 문턱 전압은 ~10V이다).
도 7a 및 도 7b는 플렉스블 OFET 소자를 굽혔다 폈다를 반복한 횟수에 따른 플렉스블 OFET 소자의 전기적 특성을 측정하여 얻은 데이터들이다. 이것은 본 발명의 실시예에 따른 플렉스블 OFET 소자가 반복된 굽힘 스트레스를 받은 경우의 신뢰성을 확인하기 위한 것이다. 도 7a 및 도 7b에서 1회의 굽힘 사이클(bending cycle)은 평평한 상태에서 반지름이 10mm인 상태로 굽힌 후에 다신 평평한 상태로 되돌아온 주기를 가리킨다. 플렉스블 OFET 소자를 굽히고 펴는 것은 소정의 자동 굽힘 기계(automatic bending machine)을 사용하였다. 도 7a 및 도 7b를 참조하면, 굽힘 사이클의 횟수가 증가함에도 불구하고 사이클이 1000회까지는 온 전류(ON current), 이동도, 문턱 전압과 같은 전기적 특성이 큰 열화됨이 없이 동일한 값을 유지하고 있는 것을 알 수 있다.
도 8a 내지 도 8c에 도시된 측정 결과는 플렉스블 유기 상보 인버터 소자의 전기적 특성을 보여 주는 데이터들로서, 도 8a는 전달 특성, 도 8b는 출력 특성, 및 도 8c는 전압 전달 특성을 각각 보여 주는 그래프이다. 도 8a 내지 도 8c의 데이터들은 p형 OFET 소자로 전술한 펜타센 OFET가 사용되고 또한 n형 OFET 소자로는 n형 F16CuPc OFET가 사용된 플렉스블 유기 상보 인버터 소자를 이용하여 측정된 데이터들이다. 도 8d는 이러한 플렉스블 유기 상보 인버터 소자에 대한 회로도로서, 실험에 사용된 플렉스블 유기 상보 인버터 소자는 공통 하부 게이트라인(VIN), p형 펜타센 OFET, n형 F16CuPc OFET, 및 공유 출력 전압선(VOUT)으로 구성되어 있다. 도 8a 내지 도 8d를 참조하면, 본 발명의 실시예에 따른 플렉스블 유기 상보 인버터 소자는 펜타센과 F16CuPc 사이의 상보성으로 인하여 VDD = 40V에서 전압 전달 특성 등의 측면에서 안정적인 논리 인버터로 동작한다는 것을 알 수 있다.
도 9a 및 도 9b에 도시된 측정 결과는 PI 기판을 이용하여 본 발명의 일 실시예에 따라 제조된 플렉스블 OFET 소자에 대한 테스트 데이터들이다. 이것은 본 발명의 실시예에 따른 플렉스블 OFET 소자가 플렉스블 기판의 종류에 상관없이 안정성과 신뢰성이 있다는 것을 확인하기 위한 것이다. 도 9a 및 도 9b에는 각각 PI 기판 상에 제조된 플렉스블 펜타센 OFET 소자의 전달 특성 및 출력 특성을 보여 주는 그래프이다. 도 9a 및 도 9b를 참조하면 알 수 있는 바와 같이, PI 상에 제조된 플렉스블 OFET 소자의 전기적 특성이 PET 기판 상에 제조된 플렉스블 OFET 소자의 전기적 특성(도 5a 및 도 5b 참조)과 마찬가지로 안정적인 값을 보여 주고 있다.
이상의 설명은 본 발명의 실시예에 불과할 뿐, 이 실시예에 의하여 본 발명의 기술 사상이 한정되는 것으로 해석되어서는 안된다. 본 발명의 기술 사상은 특허청구범위에 기재된 발명에 의해서만 특정되어야 한다. 따라서 본 발명의 기술 사상을 벗어나지 않는 범위에서 전술한 실시예는 다양한 형태로 변형되어 구현될 수 있다는 것은 당업자에게 자명하다.

Claims (7)

  1. 플렉스블 유기 기판 상에 금속 게이트 라인을 형성하는 단계;
    상기 금속 게이트 라인을 덮도록 상기 유기 기판 상에 유기물 유전층을 형성하는 단계;
    불화 계열의 포토레지스트와 현상액을 사용하는 포토리소그라피 공정으로 상기 금속 게이트 라인의 위치와 대응하는 위치의 상기 유기물 유전층 상에 미세 마스크 패턴을 형성하는 단계;
    상기 미세 마스크 패턴을 이용하여 상기 미세 마스크 패턴의 양측의 상기 유기물 유전층 상에 금속 소스/드레인 전극을 형성하는 단계; 및
    상기 미세 마스크 패턴을 제거하여 생긴 상기 금속 소스/드레인 전극 사이의 갭에 유기물 반도체 물질을 증착하여 유기물 액티브 채널을 형성하는 단계를 포함하는 플렉스블 유기 전계 효과 트랜지스터의 제조 방법.
  2. 제1항에 있어서,
    상기 불화 계열의 포토레지스트는 10-20 wt.%의 반-퍼불화알킬 레조시나렌 파우더와 0.1-1 wt.%의 N-nonafluorobutanesulfonyloxy-1,8-naphthalimide photoacid generator를 3-ethoxy-1,1,1,2,3,4,4,5,5,6,6,6,-dodecafluoro-2-trifluoromethylhexane과 PGMEA가 3-5:1의 비율로 혼합된 용액으로 제조한 불화 포토레지스트 용액을 이용하여 스핀 코팅법으로 형성하고, 상기 불화 계열의 현상액은 ethoxy-nonafluorobutane을 사용하는 것을 특징으로 하는 플렉스블 유기 전계 효과 트랜지스터의 제조 방법.
  3. 제2항에 있어서,
    상기 포토리소그라피 공정의 노광 단계에서는 노광된 상기 미세 마스크 패턴이 상기 현상액에 용해되지 않으면서 또한 상기 금속 소스/드레인 전극의 형성을 위한 금속 물질의 리프트-오프 공정에서 제거될 수 있는 소정의 시간 동안만 노광을 하는 것을 특징으로 하는 플렉스블 유기 전계 효과 트랜지스터의 제조 방법.
  4. 제2항에 있어서,
    상기 포토리소그라피 공정에서는 네가티브 유형의 포토레지스트를 사용하는 것을 특징으로 하는 플렉스블 유기 전계 효과 트랜지스터의 제조 방법.
  5. 제1항에 있어서,
    상기 금속 소스/드레인 전극은 상기 유기물 유전층 상에 형성된 티타늄 접착층 및 상기 티타늄 접착층 상에 형성된 금 전극층을 포함하는 것을 특징으로 하는 플렉스블 유기 전계 효과 트랜지스터의 제조 방법.
  6. 제1항에 있어서,
    상기 유기물 반도체 물질은 펜타센을 포함하는 것을 특징으로 하는 플렉스블 유기 전계 효과 트랜지스터의 제조 방법.
  7. 제1항에 있어서, 상기 금속 소스/드레인 전극을 형성하는 단계는
    상기 미세 마스크 패턴이 형성되어 있는 상기 유기물 유전층 상에 상기 미세 마스크 패턴을 덮도록 금속 물질을 증착하는 단계; 및
    상기 미세 마스크 패턴의 상면이 노출될 때까지 리프트-오프 공정으로 증착된 금속 물질의 일부를 제거하여 상기 금속 소스/드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 플렉스블 유기 전계 효과 트랜지스터의 제조 방법.
KR1020140051683A 2014-04-29 2014-04-29 플렉스블 유기 전계 효과 트랜지스터의 제조 방법 KR101533822B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140051683A KR101533822B1 (ko) 2014-04-29 2014-04-29 플렉스블 유기 전계 효과 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140051683A KR101533822B1 (ko) 2014-04-29 2014-04-29 플렉스블 유기 전계 효과 트랜지스터의 제조 방법

Publications (1)

Publication Number Publication Date
KR101533822B1 true KR101533822B1 (ko) 2015-07-03

Family

ID=53788504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140051683A KR101533822B1 (ko) 2014-04-29 2014-04-29 플렉스블 유기 전계 효과 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR101533822B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170075354A (ko) 2015-12-23 2017-07-03 한국기계연구원 듀얼 게이트 구조로 이루어진 유기 전계효과 트랜지스터 타입의 복합센서장치 및 그 제조방법
CN110158025A (zh) * 2018-05-31 2019-08-23 京东方科技集团股份有限公司 掩膜板的制作方法及掩膜板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060064995A (ko) * 2004-12-09 2006-06-14 한국전자통신연구원 유기물 전도체막의 미세 패터닝 방법, 이로부터 형성된미세 패턴화된 유기물 전도체막 및 이를 적용한 유기 박막트랜지스터
JP2007500452A (ja) * 2003-05-20 2007-01-11 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電界効果トランジスタ構成および電界効果トランジスタ構成の製造方法
KR20080023475A (ko) * 2006-09-11 2008-03-14 엘지전자 주식회사 포토리소그래피를 이용한 유기 박막 트랜지스터 제조 방법
KR20080111231A (ko) * 2007-06-18 2008-12-23 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그의 제조 방법, 이를 이용한평판 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007500452A (ja) * 2003-05-20 2007-01-11 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電界効果トランジスタ構成および電界効果トランジスタ構成の製造方法
KR20060064995A (ko) * 2004-12-09 2006-06-14 한국전자통신연구원 유기물 전도체막의 미세 패터닝 방법, 이로부터 형성된미세 패턴화된 유기물 전도체막 및 이를 적용한 유기 박막트랜지스터
KR20080023475A (ko) * 2006-09-11 2008-03-14 엘지전자 주식회사 포토리소그래피를 이용한 유기 박막 트랜지스터 제조 방법
KR20080111231A (ko) * 2007-06-18 2008-12-23 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그의 제조 방법, 이를 이용한평판 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170075354A (ko) 2015-12-23 2017-07-03 한국기계연구원 듀얼 게이트 구조로 이루어진 유기 전계효과 트랜지스터 타입의 복합센서장치 및 그 제조방법
CN110158025A (zh) * 2018-05-31 2019-08-23 京东方科技集团股份有限公司 掩膜板的制作方法及掩膜板
CN110158025B (zh) * 2018-05-31 2021-01-26 京东方科技集团股份有限公司 掩膜板的制作方法及掩膜板

Similar Documents

Publication Publication Date Title
KR101467507B1 (ko) 유기 박막 트랜지스터들
JP5657379B2 (ja) 電子装置の製造方法
JP5221896B2 (ja) 有機電子素子の電極形成方法、これによって形成された電極を含む有機薄膜トランジスタ及びこれを備えた表示素子
US7341897B2 (en) Method of fabricating thin film transistor
EP2924754B1 (en) Method for producing an organic transistor and organic transistor
US7932186B2 (en) Methods for fabricating an electronic device
US7241652B2 (en) Method for fabricating organic thin film transistor
EP2797133B1 (en) A method for producing an organic field effect transistor and an organic field effect transistor
US9837609B2 (en) Method for manufacturing an organic electronic device and organic electronic device
US7750339B2 (en) Electronic device including a field effect transistor having an organic semiconductor channel
KR20100106404A (ko) 유기 박막 트랜지스터와 이의 제조 방법 및 액티브 매트릭스 유기 광학 디바이스와 이의 제조 방법
JP2006520101A (ja) 電子配列の製作方法
US7994071B2 (en) Compositions for forming organic insulating films, methods for forming organic insulating films using the compositions and organic thin film transistors comprising an organic insulating film formed by such a method
KR101533822B1 (ko) 플렉스블 유기 전계 효과 트랜지스터의 제조 방법
KR102480459B1 (ko) 박막 트랜지스터 제조 방법, 이에 따라 제조된 박막 트랜지스터, 및 이를 포함하는 전자 소자
US20110053314A1 (en) Method of Fabricating Top Gate Organic Semiconductor Transistors
US20100084636A1 (en) Composition for photosensitive organic dielectric material and application thereof
Raghuwanshi et al. UV cured PVP gate dielectric for Flexible Organic Field Effect Transistors
KR20140102025A (ko) 박막 트랜지스터 표시판 및 그 제조 방법과 상기 박막 트랜지스터 표시판을 포함하는 전자 소자
KR100659126B1 (ko) 유기 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190520

Year of fee payment: 5