JP2006520101A - 電子配列の製作方法 - Google Patents

電子配列の製作方法 Download PDF

Info

Publication number
JP2006520101A
JP2006520101A JP2006506646A JP2006506646A JP2006520101A JP 2006520101 A JP2006520101 A JP 2006520101A JP 2006506646 A JP2006506646 A JP 2006506646A JP 2006506646 A JP2006506646 A JP 2006506646A JP 2006520101 A JP2006520101 A JP 2006520101A
Authority
JP
Japan
Prior art keywords
layer
electrode
active layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006506646A
Other languages
English (en)
Inventor
ハイスマン,バールト−ヘンドリク
ベニト,マリア エー メナ
セー エフ ヒューンス,トマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2006520101A publication Critical patent/JP2006520101A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35Non-linear optics
    • G02F1/355Non-linear optics characterised by the materials used
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/35Non-linear optics
    • G02F1/355Non-linear optics characterised by the materials used
    • G02F1/361Organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Ceramic Capacitors (AREA)
  • Die Bonding (AREA)

Abstract

本発明の装置は、有機半導体材料の薄膜トランジスタを有する。この半導体材料は、第1の保護層、およびその後のフォトレジストの設置によって、パターン化される。本発明のトランジスタ(A)は、従来技術のトランジスタ(B、C)に比べて、極めてリーク電流が小さく、閾値電圧の低いことが結果として示されている。

Description

本発明は、有機半導体材料を有する活性層を備える薄膜トランジスタを有する電子配列を製作する方法に関し、当該方法は、前記活性層を基板上に設置するステップと、フォトレジストを設置し、露光し、定着させるステップと、前記定着されたフォトレジストのパターンと合致するように、前記活性層をパターン化するステップと、を有する。
さらに本発明は、チャンネルによって相互に分離されたソース電極およびドレイン電極と、誘電体材料によって前記チャンネルから分離されたゲート電極と、を備える薄膜トランジスタを有する電子配列に関し、当該配列は基板を有し、該基板の片側には、有機半導体材料を有し、前記チャンネルが設置される活性層と、前記ソース電極および前記ドレイン電極が定形される第1の電極層と、誘電体材料の中間層と、前記ゲート電極が定形される第2の電極層であって、前記ゲート電極は、前記第1の電極層上に垂直に設置された場合、実質的に前記チャンネルと重なる、第2の電極層と、が設けられる。
そのような配列およびそのような方法は、H. E. A. Huitemaら、ネイチャー、414巻、599号(2001年)に示されている。従来の配列は、液晶材料の電気−光学層を有する表示装置である。隣接トランジスタ間の電流リークを防ぐため、活性層が構成される。従来の配列における活性層は、半導体材料としてポリテニレン(polythenylene)−ビニレンを有し、さらに金/PEDOT電極を有する。
実験の結果から、構造化活性層を備える薄膜トランジスタは、非構造化活性層を有する薄膜トランジスタとは異なる特性を示す。20V以上のゲート電圧でのトランジスタ間のリーク電流は、実質的に抑制されるが、これは著しく大きな閾値電圧である。実実上、これは、装置の作動のためには、極めて大きなゲート電圧を常時印加しなければならないことを意味する。これは、電力消費の観点からは大きな問題であり、特に携帯型装置の場合は深刻である。
H. E. A. Huitemaら、ネイチャー、414巻、599号、2001年
本発明の第1の課題は、導入部で示したような方法を提供することであり、これにより表示の際の隣接薄膜トランジスタ間でのリーク電流が小さく、閾値電圧の低い配列が可能になる。
本発明の第2の課題は、リーク電流が小さく閾値電圧の低い、導入部で示した種類の配列を提供することである。
第1の課題は、活性層上に保護層を設け、その上にフォトレジストを設けることによって、およびフォトレジストに定形されたパターンに合致するように、保護層と活性層をパターン化することによって可能となる。
意外なことに、保護層を設けた場合、リーク電流および閾値電圧がともに低い配列が得られることが明らかとなっている。従来技術のトランジスタの測定では、閾値電圧の上昇が生じることに対する第1の仮説は、フォトレジスト内の導電体が、活性層にドーピングされるというものである。活性層へのドーピングは、主として導電性の増大につながる。これによってさらに、向上した導電性を抑制するため、より高いゲート電極電圧が必要となる。しかしながら本発明の配列では、保護層は極めて薄い層であり、アモルファス構造となっている。従って、フォトレジスト内の導電体は、拡散してこの保護層を通過してしまう。これは、フォトレジストの硬化が高温下で行われる場合に、特に顕著である。特に、表示装置の製作プロセスの別のステップにおいても、高温下での処理が行われる。従って、1または2以上の不明な効果が生じる。次に、フォトレジストパターンが追加の未制御の電極として作用することが推察される。本発明の装置では、保護層の存在によりこの電極と活性層の間に接触は生じないため、この電極は活性にはならない。対象の保護層は極めて薄くできることから、これによる弊害は生じない。
ここで最も重要なトランジスタの正確な動作を確保するため、保護層は、非電気伝導性の材料である。好適な材料は、半導体材料または電気絶縁材料である。特に好適な材料は、ポリメチルメタクリレート、ポリビニルアルコール、ポリビニルフェノール、ポリアクリレート、ポリスチレン、ポリビニルクロライド、ポリエステル、ポリエーテル、ベンゾシクロブテン、ポリイミド、エポキシド、ガラス充填高分子および無機誘電体等である。また保護層材料は、活性層の半導体材料が溶解せずあるいはわずかにしか溶解しない溶媒にも、添加できるという利点がある。実際には、フォトレジストの溶媒に溶けない材料を選択することが優位である。さらに、保護層のフォトレジストへの耐溶解性は、活性層上に同じ材料を設置した後に材料を硬化させることにより、得ることができる。溶解度上の観点から必要であれば、保護層を、2種類の異なる材料からなる部分層で構成しても良いことは明らかであろう。
本発明の方法の利点は、1つの単一の加熱ステップで、異なる層の熱処理を行うことができることである。そのような熱処理は、例えば前駆体材料を有機半導体材料に変換するとき、およびフォトレジストを硬化させるときに必要となる。
好適な有機半導体の例は、ポリテニレン(polythenylene)-ビニレン、ポリ−3−ペンチルチオフェン、ポリ−3−ヘキシルチオフェン、ポリ−3−ヘプチルチオフェンのようなポリ−3−アルキルチオフェン;ペンタセン、フタロシアニン、ベンゾジチオフェン、テトラシアノナフトキノン、テトラキスメチルアニモエチレン、オリゴチオフェン、ポリアリルアミン、ポリフェニレン−ビニレン、ポリフラニレン−ビニレン、ポリピロール、ポリフェニレン、ポリフルオレン、ポリアセチレン、ポリフラン(polyfurane)、ポリアニリン、機能性バッキーボール(bucky ball)、これらの共重合体および化合物、制限された共役長さの半導体が内部に一体化された共重合体などである。さらに、これらの高分子材料の置換変異形を利用しても良い。置換の例は、アルキルおよびアルコキシ基ならびにアルキレンジオキシ基のような環状基である。その中で好適な選択は、C1乃至C10のアルキル、アルコキシまたはアルキレン基である。
好適実施例では、活性層は、キャリア材料と半導体材料の混合物を有する。この場合、保護層と活性層との密着性が改善され得ることは、明らかであろう。実際に、ある半導体材料、特にペンタセンやオリゴチオフェンのようなオリゴマーは、密着性に乏しく、機械的安定性が悪いことが示されている。少量または多量のキャリア材料を添加することにより、この機械的安定性は、著しく改善される。これは、スピンコート法によって、活性層がより簡単に設置できること、およびこれらの活性層上に層を容易に成膜することができることを意味する。そのような活性層は、未公開出願第PCT-IB02/03940(PHL010691)号に示されている。そのような化合物を保護層と組み合わせて用いることにより、そのようなオリゴマーで半導体材料の活性層を構成することができる。現在までのところ、これは、産業的に実現可能な方法で行うことは難しい。ここでキャリア材料は、保護層の材料として用いられる溶媒に溶解しないことが重要である。
別の好適実施例では、活性層および保護層は、ドライエッチング法によって構成される。ドライエッチング法では、溶媒を用いない反応性イオンエッチングが知られている;この方法では、こぶ状化のような好ましくない影響が回避される。さらに別の好適実施例では、エッチング停止層として作用する金属電極層が、活性層と基板の間に設置される。この層に好適な金属は、金または銀のような貴金属である。
ある好適実施例では、活性層が設置される前に、薄膜トランジスタのソース電極とドレイン電極が、第1の電極層に定形される。さらに誘電体からなる中間層が設置され、薄膜トランジスタのゲート電極が、電気導電性材料からなる第2の電極層に定形される。この方法では、底部ゲート構造の薄膜トランジスタが得られる。これとは別の上部ゲート構造では、ゲート電極は、保護層またはフォトレジストの上部に設置される。これは、保護層がゲート誘電体としても好適に使用できなければならないという制約を与える。またこの場合、中間層は、半導体層と同じパターンを有し、垂直方向の相互接続の抵抗が大きくなる。さらにフォトレジストの設置前にゲート電極が設置される場合、垂直方向の相互接続が可能となるように、電気伝導性材料の追加層を使用しなければならない。ゲート電極がフォトレジストの設置後に設置される場合、2層の誘電体が形成される。
本発明の方法を利用すると、一度に多数の薄膜トランジスタを得ることができる。また、既に国際公開第WO01/15233に示されているように、薄膜トランジスタで、表示装置の一部を構成することができるという利点が得られる。液晶電気光学層の代わりに、電気泳動層のような、異なる種類の電気−光学層を用いても良い。
本発明の第2の課題は、リーク電流が小さく閾値電圧の低い、導入部で示した種類の配列を提供することである。この課題は、活性層の基板から遠い側を、保護層と接するようにすることにより達成できる。これにより前記層が同じパターンで構成できる。本発明の方法によって得られるこの構造では、好ましい特性が得られる。
ある好適実施例では、薄膜トランジスタは底部ゲート構造を有する。この場合、第2の電極層は、第1の電極層と基板の間に設置される。これには前述の利点がある。さらに別の実施例では、後の過程で除去する必要のないフォトレジストが、構造化の前に、同じパターンで使用される。これは、薄膜トランジスタの寿命に好適な影響を及ぼし得る。また、ソースおよびドレイン電極が、いわゆる相互嵌め合い構造を有する場合に、有意である。これらの電極および干渉チャンネルの好適な解像度は、0.5乃至5μmの範囲にある。薄膜トランジスタは多数存在し、所望のパターンで相互接続され、集積回路が形成されることが好ましい。
特に好適な実施例では、薄膜トランジスタは、第1の表示素子の構成要素であり、薄膜トランジスタを備える別の表示素子が存在し、前記第1および別の表示素子は、マトリクスに配置される。この場合、配列は、画素としても知られる、いくつかの表示素子を備える表示装置となる。表示装置では、隣接トランジスタ間のリーク電流が十分に小さいことが、特に重要である。
本発明のこれらのおよび他の態様は、意向の実施例を参照することにより明らかとなろう。
図1に正確なスケールではなく、概略的に示されている薄膜トランジスタ10は、電気絶縁基板1を有し、この基板上には、ソース電極21およびドレイン電極22があり、前記電極21、22は、チャンネル23によって相互に分離された状態で、第1の電極層2に定形されている。また基板1上には、第2の電極層3があり、この層にはゲート電極24が定形される。ゲート電極24が第1の電極層2と平行に伸びている場合、ゲート電極24は、実質的にチャンネル23と重なりあう。また中間層4および活性層5が存在し、これらは半導体材料を有する。
前記層2、3、4、5は、第2の電極層3、中間層4、第1の電極層2および活性層5の順番で基板1上に存在する。基板の平坦化のため、図示されていない、ポリビニルアルコール製の絶縁性平坦化層が設けられる。第2の電極層3は金を有し、必要に応じて、露光定着感光性レジストを用いた既知の方法によってパターン化される。図示されていないが、第2の電極層3と中間層4の間には、CH3-(CH2)15-SHの単層が設置され、中間層4内でのピンホールの形成が回避される。中間層4は、ベンゾシクロブテン、ポリイミド、ポリビニルフェノールのような光活性有機誘電体またはフォトレジストを有する。この場合、フォトレジストは、フォトレジストHPR504である。第1の電極層2は、この場合、金を有する。第1の電極層2は、蒸着および写真転写パターン化法のような従来の方法により設置される。第1の電極層2の上には、ポリ−3−ヘキシルチオフェンの活性層5が設置され、その厚さは50nmである。半導体層5の少なくとも一部は、チャンネル23内にある。
本発明では、活性層5上には保護層6があり、この例では保護層は、ポリメチルメタクリレート(PMMA)を有し、その厚さは40nmである。活性層がクロロホルムのスピン法によって設置された場合、保護層の溶媒として、エチルメチルケトンが使用される。フォトレジスト7は、この場合CK6020Lであり、スピンコート法によって保護層に設置される。これは、自己溶媒方式で提供される。UV照射(λ=365nm)によるフォトレジスト7の露光後に、フォトレジストは90℃で乾燥される。120℃で1分間の乾燥ステップ後に、保護層6および活性層5が、反応性イオンエッチングによってパターン化される。この場合、第1の電極層2は、エッチング停止層として作用する。
図2には、ソース電極とゲート電極21、22の間の電流Id(単位A)を、ゲート電極24の電圧の関数としてプロットしたグラフを示す。有機半導体材料はp型特性のため、ゲート電極に負の電圧が印加された際に電流が流れる。別の実施例では、n型半導体材料、または未公開出願第EP03100177.9(PHNL030112)号に示されているような、n型およびp型特性の活性層を使用することも可能である。実線は元の特性を示し、粗い破線は保護層6がない場合の結果を示し、細かい破線は保護層6がある場合の結果を示す。
図3には、材料が異なる場合の、図2と同様のグラフを示す。この場合、半導体材料にはペンタセンが用いられている。(離脱基としてのテトラ−クロロシクロヘキサジン結合を有する)この前駆体材料が、キャリア材料としてポリスチレンを有する活性層に用いられる。この材料は、その後200℃でペンタセンに変換される。保護層として、シクロヘキサンを溶媒に有する、市販の材料ゼオネックス(Zeonex)がスピン法により設置される。フォトレジストには、HPR504が用いられる。これには、キャリア材料が1重量パーセント含まれている。使用される溶媒は、ジクロロメタンである。実線は、構造化されず上部層を有さない場合の元の特性を示す。グラフの最も右側の破線は、保護層6が使用されない場合の結果を示している。別の破線は、活性層が構成されたときの結果を示している。
本発明の配列の断面概略図である。 本発明による配列および従来の配列で実施された測定結果を示す図である。 本発明による配列および従来の配列で実施された、異なる材料を用いた実施例での測定結果を示す図である。

Claims (10)

  1. 有機半導体材料を有する活性層を備える薄膜トランジスタを有する電子配列を製作する方法であって、
    当該方法は、
    前記有機半導体材料または該有機半導体材料の前駆体材料を有する前記活性層を、基板上に設置するステップと、
    前記保護層を前記活性層上に設置するステップと、
    フォトレジストを設置し、露光し、定着させるステップと、
    前記保護層および前記活性層を、前記フォトレジストのパターンと合致するようにパターン化するステップと、
    を有する方法。
  2. 前記活性層は、キャリア材料および有機半導体材料の化合物を有することを特徴とする請求項1に記載の方法。
  3. 前記有機半導体材料は、ペンタセンであることを特徴とする請求項2に記載の方法。
  4. 前記保護層および前記活性層は、ドライエッチング法の援用により、一つのステップで構成されることを特徴とする請求項1に記載の方法。
  5. 前記活性層と前記基板の間には、エッチング停止層として作用する金属電極層があることを特徴とする請求項4に記載の方法。
  6. 前記活性層の設置前に、
    第1の電極層に、前記薄膜トランジスタのソース電極およびドレイン電極を定形するステップ、
    誘電体材料からなる中間層を設置するステップ、および
    電気伝導性材料からなる第2の電極層に、前記薄膜トランジスタのゲート電極を設置するステップ、
    が実施されることを特徴とする請求項1に記載の方法。
  7. チャンネルによって相互に分離されたソース電極およびドレイン電極と、誘電体材料によって前記チャンネルから分離されたゲート電極と、を備える薄膜トランジスタを有する電子配列であって、
    当該配列は基板を有し、該基板の片側には、
    有機半導体材料を有し、前記チャンネルが設置される活性層と、
    前記ソース電極および前記ドレイン電極が定形される第1の電極層と、
    誘電体材料の中間層と、
    前記ゲート電極が定形される第2の電極層であって、前記ゲート電極は、前記第1の電極層上に垂直に設置された場合、実質的に前記チャンネルと重なる、第2の電極層と、
    が設けられ、
    前記活性層の前記基板から遠い側は、保護層と接触し、前記遠い側には、同様のパターンで層が構成されることを特徴とする、電子配列。
  8. 前記活性層は、キャリア材料と、有機材料からなる前記保護層を有し、前記キャリア材料および前記有機材料は、相互に異なることを特徴とする請求項7に記載の電子配列。
  9. 前記第2の電極層は、前記基板と前記第1の電極層との間に設置されることを特徴とする請求項7に記載の電子配列。
  10. 前記薄膜トランジスタは、第1の表示素子の構成要素であり、薄膜トランジスタを備える別の表示素子が存在し、第1および別の表示素子は、マトリクスに配置されることを特徴とする請求項7に記載の電子配列。
JP2006506646A 2003-03-07 2004-02-26 電子配列の製作方法 Pending JP2006520101A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03100574 2003-03-07
PCT/IB2004/050154 WO2004079833A1 (en) 2003-03-07 2004-02-26 Method of manufacturing an electronic arrangement

Publications (1)

Publication Number Publication Date
JP2006520101A true JP2006520101A (ja) 2006-08-31

Family

ID=32946925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006506646A Pending JP2006520101A (ja) 2003-03-07 2004-02-26 電子配列の製作方法

Country Status (8)

Country Link
US (1) US7820999B2 (ja)
EP (1) EP1604409B1 (ja)
JP (1) JP2006520101A (ja)
KR (1) KR20050109963A (ja)
CN (1) CN1757124B (ja)
AT (1) ATE358895T1 (ja)
DE (1) DE602004005685T2 (ja)
WO (1) WO2004079833A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041317A (ja) * 2004-07-29 2006-02-09 Sony Corp 有機半導体パターン及び有機半導体層のパターニング方法、有機半導体装置及びその製造方法、並びに表示装置
US9484542B2 (en) 2013-02-13 2016-11-01 Samsung Electronics Co., Ltd. Thin film transistor panel and method of manufacturing the same, and electronic device including the thin film transistor panel

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004107473A1 (en) * 2003-05-20 2004-12-09 Koninklijke Philips Electronics N.V. A field effect transistor arrangement and method of manufacturing a field effect transistor arrangement
US7463336B2 (en) * 2004-04-14 2008-12-09 Asml Netherlands B.V. Device manufacturing method and apparatus with applied electric field
KR100669752B1 (ko) 2004-11-10 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치
GB0427563D0 (en) 2004-12-16 2005-01-19 Plastic Logic Ltd A method of semiconductor patterning
JP2006261312A (ja) * 2005-03-16 2006-09-28 Ricoh Co Ltd 半導体装置とその製造方法およびアクティブマトリックス表示装置
JP2006261374A (ja) * 2005-03-17 2006-09-28 Ricoh Co Ltd 半導体装置及びそれを用いた画像表示装置並びに半導体装置の製造方法
JP2006261408A (ja) * 2005-03-17 2006-09-28 Ricoh Co Ltd 半導体装置及びそれを用いた画像表示装置
JP5023437B2 (ja) * 2005-04-01 2012-09-12 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置の製造方法、及び電子機器の製造方法
KR100647693B1 (ko) 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR20070033144A (ko) * 2005-09-21 2007-03-26 삼성전자주식회사 표시장치와 표시장치의 제조방법
US7397086B2 (en) * 2005-12-23 2008-07-08 Xerox Corporation Top-gate thin-film transistor
BRPI0712809A2 (pt) * 2006-05-29 2012-10-23 Koninkl Philips Electronics Nv transistor de efeito de campo, sistema de sensor, e, uso de um sistema de sensor
DE102006037433B4 (de) 2006-08-09 2010-08-19 Ovd Kinegram Ag Verfahren zur Herstellung eines Mehrschichtkörpers sowie Mehrschichtkörper
GB0912034D0 (en) * 2009-07-10 2009-08-19 Cambridge Entpr Ltd Patterning
GB0913456D0 (en) 2009-08-03 2009-09-16 Cambridge Entpr Ltd Printed electronic device
DE102011086689B4 (de) 2011-11-21 2017-02-16 Osram Oled Gmbh Verfahren zum Herstellen eines opto-elektronischen Bauelements
JP6167016B2 (ja) * 2013-10-31 2017-07-19 富士フイルム株式会社 積層体、有機半導体製造用キットおよび有機半導体製造用レジスト組成物

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555568A (ja) * 1991-08-28 1993-03-05 Asahi Chem Ind Co Ltd 有機薄膜トランジスタ
JPH09232589A (ja) * 1996-01-29 1997-09-05 Motorola Inc 有機薄膜トランジスタ
JP2000066233A (ja) * 1998-08-17 2000-03-03 Hitachi Ltd 液晶表示装置
WO2001008241A1 (en) * 1999-07-21 2001-02-01 E Ink Corporation Reactive formation of dielectric layers and protection of organic layers in organic semiconductor device
JP2002026326A (ja) * 2000-06-26 2002-01-25 Koninkl Philips Electronics Nv ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
WO2002045184A1 (en) * 2000-11-28 2002-06-06 Avecia Limited Field effect transistors and materials and methods for their manufacture
JP2002518844A (ja) * 1998-06-19 2002-06-25 シン フイルム エレクトロニクス エイエスエイ 集積無機/有機相補型薄膜トランジスタ回路およびその製造方法
JP2003324202A (ja) * 2002-02-27 2003-11-14 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
JP3069139B2 (ja) * 1990-03-16 2000-07-24 旭化成工業株式会社 分散型電界発光素子
US5574291A (en) * 1994-12-09 1996-11-12 Lucent Technologies Inc. Article comprising a thin film transistor with low conductivity organic layer
WO1999040618A1 (en) * 1998-02-09 1999-08-12 Koninklijke Philips Electronics N.V. Process of manufacturing a semiconductor device including a buried channel field effect transistor
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1282259C (zh) * 2003-03-03 2006-10-25 中国科学院长春应用化学研究所 含有保护层的有机半导体场效应晶体管及制作方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555568A (ja) * 1991-08-28 1993-03-05 Asahi Chem Ind Co Ltd 有機薄膜トランジスタ
JPH09232589A (ja) * 1996-01-29 1997-09-05 Motorola Inc 有機薄膜トランジスタ
JP2002518844A (ja) * 1998-06-19 2002-06-25 シン フイルム エレクトロニクス エイエスエイ 集積無機/有機相補型薄膜トランジスタ回路およびその製造方法
JP2000066233A (ja) * 1998-08-17 2000-03-03 Hitachi Ltd 液晶表示装置
WO2001008241A1 (en) * 1999-07-21 2001-02-01 E Ink Corporation Reactive formation of dielectric layers and protection of organic layers in organic semiconductor device
JP2003525521A (ja) * 1999-07-21 2003-08-26 イー−インク コーポレイション 誘電体層の反応性形成および有機半導体デバイスにおける有機層の保護
JP2002026326A (ja) * 2000-06-26 2002-01-25 Koninkl Philips Electronics Nv ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
WO2002045184A1 (en) * 2000-11-28 2002-06-06 Avecia Limited Field effect transistors and materials and methods for their manufacture
JP2004525501A (ja) * 2000-11-28 2004-08-19 アベシア・リミテッド 電界効果トランジスタならびにそれらを製造するための材料および方法
JP2003324202A (ja) * 2002-02-27 2003-11-14 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041317A (ja) * 2004-07-29 2006-02-09 Sony Corp 有機半導体パターン及び有機半導体層のパターニング方法、有機半導体装置及びその製造方法、並びに表示装置
US9484542B2 (en) 2013-02-13 2016-11-01 Samsung Electronics Co., Ltd. Thin film transistor panel and method of manufacturing the same, and electronic device including the thin film transistor panel

Also Published As

Publication number Publication date
DE602004005685D1 (de) 2007-05-16
DE602004005685T2 (de) 2007-12-27
CN1757124A (zh) 2006-04-05
EP1604409B1 (en) 2007-04-04
ATE358895T1 (de) 2007-04-15
KR20050109963A (ko) 2005-11-22
CN1757124B (zh) 2010-06-16
WO2004079833A1 (en) 2004-09-16
US20060220126A1 (en) 2006-10-05
EP1604409A1 (en) 2005-12-14
US7820999B2 (en) 2010-10-26

Similar Documents

Publication Publication Date Title
JP2006520101A (ja) 電子配列の製作方法
JP5565732B2 (ja) 有機薄膜トランジスタ
US7384814B2 (en) Field effect transistor including an organic semiconductor and a dielectric layer having a substantially same pattern
KR101467507B1 (ko) 유기 박막 트랜지스터들
JP5323299B2 (ja) 有機半導体を用いた薄膜トランジスタ表示板の製造方法
US7932186B2 (en) Methods for fabricating an electronic device
JP2008112962A (ja) 薄膜トランジスタ、電気光学装置および電子機器
US7750339B2 (en) Electronic device including a field effect transistor having an organic semiconductor channel
US20060128083A1 (en) Method for fabricating organic thin film transistor
KR101332955B1 (ko) 유기 전계 효과 트랜지스터의 제조 방법
Lee et al. Air-stable polythiophene-based thin film transistors processed using oxidative chemical vapor deposition: Carrier transport and channel/metallization contact interface
US9023683B2 (en) Organic semiconductor transistor with epoxy-based organic resin planarization layer
Shi et al. High performance tetrathienoacene-DDP based polymer thin-film transistors using a photo-patternable epoxy gate insulating layer
JP2004111872A (ja) 縦型電界効果トランジスタ及びその製造方法並びにそれを有する演算素子
US20060035423A1 (en) Organic electronic component comprising the same organic material for at least two functional layers
KR101533822B1 (ko) 플렉스블 유기 전계 효과 트랜지스터의 제조 방법
KR100730179B1 (ko) 유기 박막 트랜지스터의 제조방법
Park et al. Performance Improvement in Polymer‐based Thin Film Transistors Using Modified Bottom‐contact Structures with Etched SiO2 Layers
KR101372870B1 (ko) 광경화성 폴리이미드를 이용한 전극의 패터닝 방법 및 이를 통해 제조된 패턴
KR100659118B1 (ko) 불소계 고분자물질을 이용한 패터닝 방법 및 이를 이용한유기 박막 트랜지스터의 제조방법
KR100659126B1 (ko) 유기 박막 트랜지스터의 제조방법
TW201830746A (zh) 極性彈性體微結構及其製造方法
JP2009277758A (ja) 有機トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070221

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110228

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110913

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110921

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111104