JP2002518844A - 集積無機／有機相補型薄膜トランジスタ回路およびその製造方法 - Google Patents
集積無機／有機相補型薄膜トランジスタ回路およびその製造方法Info
- Publication number
- JP2002518844A JP2002518844A JP2000555282A JP2000555282A JP2002518844A JP 2002518844 A JP2002518844 A JP 2002518844A JP 2000555282 A JP2000555282 A JP 2000555282A JP 2000555282 A JP2000555282 A JP 2000555282A JP 2002518844 A JP2002518844 A JP 2002518844A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- organic
- transistor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 237
- 230000000295 complement effect Effects 0.000 title claims abstract description 127
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 112
- 239000000463 material Substances 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 83
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 28
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 23
- 238000002955 isolation Methods 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 13
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 12
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 11
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 9
- 229920003986 novolac Polymers 0.000 claims description 8
- 150000002894 organic compounds Chemical class 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229910021425 protocrystalline silicon Inorganic materials 0.000 claims description 5
- MARUHZGHZWCEQU-UHFFFAOYSA-N 5-phenyl-2h-tetrazole Chemical compound C1=CC=CC=C1C1=NNN=N1 MARUHZGHZWCEQU-UHFFFAOYSA-N 0.000 claims description 4
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 claims description 4
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 4
- -1 polycyclic aromatic carbohydrate Chemical class 0.000 claims description 4
- 150000004291 polyenes Chemical class 0.000 claims description 4
- 229920003026 Acene Polymers 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 92
- 238000012937 correction Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 29
- 230000008859 change Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 10
- 238000001000 micrograph Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 235000014633 carbohydrates Nutrition 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 108010010803 Gelatin Proteins 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 229920000159 gelatin Polymers 0.000 description 2
- 239000008273 gelatin Substances 0.000 description 2
- 235000019322 gelatine Nutrition 0.000 description 2
- 235000011852 gelatine desserts Nutrition 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- IJJWOSAXNHWBPR-HUBLWGQQSA-N 5-[(3as,4s,6ar)-2-oxo-1,3,3a,4,6,6a-hexahydrothieno[3,4-d]imidazol-4-yl]-n-(6-hydrazinyl-6-oxohexyl)pentanamide Chemical compound N1C(=O)N[C@@H]2[C@H](CCCCC(=O)NCCCCCC(=O)NN)SC[C@@H]21 IJJWOSAXNHWBPR-HUBLWGQQSA-N 0.000 description 1
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 235000011449 Rosa Nutrition 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 125000000623 heterocyclic group Chemical group 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 125000005582 pentacene group Chemical group 0.000 description 1
- 125000000843 phenylene group Chemical group C1(=C(C=CC=C1)*)* 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 238000002061 vacuum sublimation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/10—Organic polymers or oligomers
- H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
- H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/60—Organic compounds having low molecular weight
- H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/60—Organic compounds having low molecular weight
- H10K85/649—Aromatic compounds comprising a hetero atom
- H10K85/655—Aromatic compounds comprising a hetero atom comprising only sulfur as heteroatom
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
集積有機／無機相補型薄膜トランジスタ回路は、動作的に接続されると共に、共通基板上に設けられた第１及び第２のトランジスタを備え、第１のトランジスタは、無機薄膜トランジスタであると共に、第２のトランジスタは、有機薄膜トランジスタである。無機薄膜トランジスタは、ｎ型トランジスタであり、有機薄膜トランジスタは、ｐ型トランジスタであるか、またはその逆も言える。トランジスタのおのおのは、個別ゲート電極を有し、有機能動半導体材料は、ｐ型半導体の場合、無機薄膜トランジスタから電気的に絶縁分離した有機薄膜トランジスタに含まれている。この種のトランジスタ回路を製造する第１の方法において、個別ゲート電極が各トランジスタに対して共通基板上に被着され、有機薄膜トランジスタのソース及びドレイン電極用材料が有機薄膜トランジスタの薄膜構造の同一の層のレベルに被着され、かつ各ケースにて、有機ｐ型トランジスタの有機能動半導体材料が無機ｎ型トランジスタから電気的に絶縁分離して設けられると共に、有機ｎ型トランジスタの有機能動半導体材料は、無機ｐ型トランジスタから付随的に電気的に絶縁分離して設けられる。
Description
【０００１】 本発明は、動作的に接続されると共に、共通基板上に設けられた第１及び第２
のトランジスタを備えた集積無機／有機相補型薄膜トランジスタ回路であって、
第１のトランジスタが無機薄膜トランジスタであると共に、第２のトランジスタ
が有機薄膜トランジスタであり、相補型薄膜トランジスタ回路が多層構造を形成
してなる前記集積無機／有機相補型薄膜トランジスタ回路に関する。
のトランジスタを備えた集積無機／有機相補型薄膜トランジスタ回路であって、
第１のトランジスタが無機薄膜トランジスタであると共に、第２のトランジスタ
が有機薄膜トランジスタであり、相補型薄膜トランジスタ回路が多層構造を形成
してなる前記集積無機／有機相補型薄膜トランジスタ回路に関する。
【０００２】 本発明は、動作的に接続されると共に、共通の基板上に設けられた第１及び第
２のトランジスタを備えた集積無機／有機相補型薄膜トランジスタ回路であって
、第１のトランジスタが無機薄膜トランジスタであると共に、第２のトランジス
タが有機薄膜トランジスタであり、相補型薄膜トランジスタ回路が連続的に被着
されパターニングされた薄膜層を有する多層薄膜構造を形成してなる前記集積無
機／有機相補型薄膜トランジスタを製造する方法に関する。
２のトランジスタを備えた集積無機／有機相補型薄膜トランジスタ回路であって
、第１のトランジスタが無機薄膜トランジスタであると共に、第２のトランジス
タが有機薄膜トランジスタであり、相補型薄膜トランジスタ回路が連続的に被着
されパターニングされた薄膜層を有する多層薄膜構造を形成してなる前記集積無
機／有機相補型薄膜トランジスタを製造する方法に関する。
【０００３】 相補型金属酸化物半導体として実現されるシリコンの集積回路は、マイクロプ
ロセッサ等の多数の超小型電子応用に対する市場を支配している。しかしながら
、相補型回路は、それらがデジタル回路に対して極めて低い静的な電力消費をも
たらすことができるので、例えば、可搬型の電池式電子製品におけるより一般的
応用に対して興味があるかも知れない。しかしながら、商業上の応用に対して十
分な性能を有する相補型集積薄膜回路を実現することは、困難となってきている
。
ロセッサ等の多数の超小型電子応用に対する市場を支配している。しかしながら
、相補型回路は、それらがデジタル回路に対して極めて低い静的な電力消費をも
たらすことができるので、例えば、可搬型の電池式電子製品におけるより一般的
応用に対して興味があるかも知れない。しかしながら、商業上の応用に対して十
分な性能を有する相補型集積薄膜回路を実現することは、困難となってきている
。
【０００４】 シリコンの水素化薄膜トランジスタ（ａ−Ｓｉ：Ｈ ＴＦＴ）は、特にアクテ
ィブ・マトリクスを有する液晶表示装置において薄膜部分に新しい応用を見い出
してきた。最近、有機能動層を有するＴＦＴが製造されてきており、非晶質シリ
コン装置（ａ−Ｓｉ：Ｈ装置）において得ることができるものに匹敵する性能を
有している。
ィブ・マトリクスを有する液晶表示装置において薄膜部分に新しい応用を見い出
してきた。最近、有機能動層を有するＴＦＴが製造されてきており、非晶質シリ
コン装置（ａ−Ｓｉ：Ｈ装置）において得ることができるものに匹敵する性能を
有している。
【０００５】 例えば、米国特許第５ ３４７ １４４号（ガーニール他（Ｇａｒｎｉｅｒ
＆ ａｌ．））には、ソース及びドレイン電極の間に薄い半導体層を含むＭＩＳ
構造を有する薄膜電界効果トランジスタが開示されている。この薄い半導体層は
、第２の表面にて導通グリッドと接触する絶縁材料から成る薄膜の表面と接触し
ている。半導体は、決められた分子量を有する少なくとも１つの多共役（ｐｏｌ
ｙｃｏｎｊｕｇａｔｅｄ）有機化合物から成っている。有機半導体材料として、
ガーニール他（Ｇａｒｎｉｅｒ ＆ ａｌ．）は、特に異なる種々の多環式芳香
族炭水化物及びそれらのポリアセン（ｐｏｌｙａｃｅｎｅ）について言及してい
る。ガーニール他のトランジスタは、特にスイッチ素子または増幅素子として好
適であると述べられている。
＆ ａｌ．））には、ソース及びドレイン電極の間に薄い半導体層を含むＭＩＳ
構造を有する薄膜電界効果トランジスタが開示されている。この薄い半導体層は
、第２の表面にて導通グリッドと接触する絶縁材料から成る薄膜の表面と接触し
ている。半導体は、決められた分子量を有する少なくとも１つの多共役（ｐｏｌ
ｙｃｏｎｊｕｇａｔｅｄ）有機化合物から成っている。有機半導体材料として、
ガーニール他（Ｇａｒｎｉｅｒ ＆ ａｌ．）は、特に異なる種々の多環式芳香
族炭水化物及びそれらのポリアセン（ｐｏｌｙａｃｅｎｅ）について言及してい
る。ガーニール他のトランジスタは、特にスイッチ素子または増幅素子として好
適であると述べられている。
【０００６】 また、簡易な有機相補型薄膜トランジスタ回路が前記文献に説明されてはいる
が、所望の性能特性は、示されていない。個別基板上の無機及び有機装置の組合
せそれに外部接続を用いた相補型回路を構築する試みが行われてきている。
が、所望の性能特性は、示されていない。個別基板上の無機及び有機装置の組合
せそれに外部接続を用いた相補型回路を構築する試みが行われてきている。
【０００７】 しかしながら、米国特許第５ ６２５ １９９号（バウムバッハ他（Ｂａｕｍ
ｂａｃｈ ＆ ａｌ．））においては、無機ｎ型薄膜トランジスタ及び有機ｐ型
薄膜トランジスタを有する相補型回路が開示されている。このｎ型薄膜トランジ
スタは、能動材料として水素化非晶質シリコンを用い、有機ｐ型薄膜トランジス
タは、能動半導体材料としてα−ヘキサシエニレン（α−ｈｅｘａｔｈｉｅｎｙ
ｌｅｎｅ：α−６Ｔ）を用いている。バウムバッハ他による相補型薄膜トランジ
スタ回路は、集積相補型インバータまたは他の相補型回路を実施するのに使用す
ることができる。
ｂａｃｈ ＆ ａｌ．））においては、無機ｎ型薄膜トランジスタ及び有機ｐ型
薄膜トランジスタを有する相補型回路が開示されている。このｎ型薄膜トランジ
スタは、能動材料として水素化非晶質シリコンを用い、有機ｐ型薄膜トランジス
タは、能動半導体材料としてα−ヘキサシエニレン（α−ｈｅｘａｔｈｉｅｎｙ
ｌｅｎｅ：α−６Ｔ）を用いている。バウムバッハ他による相補型薄膜トランジ
スタ回路は、集積相補型インバータまたは他の相補型回路を実施するのに使用す
ることができる。
【０００８】 しかしながら、バウムバッハ他による集積相補型無機／有機薄膜トランジスタ
は、処理上の観点から並びにより総合的トランジスタ回路における一般の応用に
関しての双方により多数の不利益を受けている。こうして、バウムバッハ他は、
有機半導体層の両側にそれぞれソース電極及びドレイン電極を設けることを提案
しており、このことは、第１に必要ではなく、しかも製造において多数の不利益
を付加的にもたらしている。更に、有機薄膜トランジスタのソース及びドレイン
・コンタクトは、異なるステップで形成しなければならず、シャドー・マスクを
使用しなければ、有機半導体の上面にコンタクトをパターニングすることは困難
となる。
は、処理上の観点から並びにより総合的トランジスタ回路における一般の応用に
関しての双方により多数の不利益を受けている。こうして、バウムバッハ他は、
有機半導体層の両側にそれぞれソース電極及びドレイン電極を設けることを提案
しており、このことは、第１に必要ではなく、しかも製造において多数の不利益
を付加的にもたらしている。更に、有機薄膜トランジスタのソース及びドレイン
・コンタクトは、異なるステップで形成しなければならず、シャドー・マスクを
使用しなければ、有機半導体の上面にコンタクトをパターニングすることは困難
となる。
【０００９】 実際、バウムバッハによる相補型薄膜トランジスタは、有機薄膜トランジスタ
において絶縁された有機半導体材料を有していない。同一符号を有する電位を使
用して無機トランジスタをオンに切り換えると共に、有機トランジスタをオフに
切り換えるか、またはその逆を行うことができるのが望ましいので、このことは
、問題である。バウムバッハ他による相補型薄膜トランジスタにおいて、相補型
薄膜トランジスタが複雑な回路に使用されるのであれば、望ましくない大きな漏
れが問題となることが考えられる。バウムバッハ他によって実現されたインバー
タは、前記引用した米国特許に述べられているように、電源電圧７．２Ｖにおい
て約５Ｖでスイッチする。バウムバッハ他による相補型薄膜トランジスタの別の
欠点は、共通のゲート電極がｎ型及びｐ型トランジスタ双方に対して使用される
という点である。相補型装置から構築されるより複雑なトランジスタ回路は、共
通電極がそのようには使用されないことを要求する。簡単なインバータにおいて
さえも、共通ゲート電極は、増大した浮遊容量を与えることとなる。更に、バウ
ムバッハ他による相補型薄膜トランジスタは、ｎ型トランジスタとして無機トラ
ンジスタを使用すると共に、ｐ型トランジスタとして有機トランジスタを使用し
、このことは、提案された材料を考慮するともっともと思われることに注目すべ
きである。しかしながら、ｎ型の能動半導体を形成するのに使用し得る有機材料
の使用は、比較的複雑でコスト高となる製造プロセスを要求し、このため当分の
間、利益を得ることが容易ではないことは、バウムバッハ他から明らかである。
において絶縁された有機半導体材料を有していない。同一符号を有する電位を使
用して無機トランジスタをオンに切り換えると共に、有機トランジスタをオフに
切り換えるか、またはその逆を行うことができるのが望ましいので、このことは
、問題である。バウムバッハ他による相補型薄膜トランジスタにおいて、相補型
薄膜トランジスタが複雑な回路に使用されるのであれば、望ましくない大きな漏
れが問題となることが考えられる。バウムバッハ他によって実現されたインバー
タは、前記引用した米国特許に述べられているように、電源電圧７．２Ｖにおい
て約５Ｖでスイッチする。バウムバッハ他による相補型薄膜トランジスタの別の
欠点は、共通のゲート電極がｎ型及びｐ型トランジスタ双方に対して使用される
という点である。相補型装置から構築されるより複雑なトランジスタ回路は、共
通電極がそのようには使用されないことを要求する。簡単なインバータにおいて
さえも、共通ゲート電極は、増大した浮遊容量を与えることとなる。更に、バウ
ムバッハ他による相補型薄膜トランジスタは、ｎ型トランジスタとして無機トラ
ンジスタを使用すると共に、ｐ型トランジスタとして有機トランジスタを使用し
、このことは、提案された材料を考慮するともっともと思われることに注目すべ
きである。しかしながら、ｎ型の能動半導体を形成するのに使用し得る有機材料
の使用は、比較的複雑でコスト高となる製造プロセスを要求し、このため当分の
間、利益を得ることが容易ではないことは、バウムバッハ他から明らかである。
【００１０】 従って、本発明の第１の目的は、従来技術に関連する欠点を克服し、特に、大
規模のトランジスタ回路に好適な集積相補型無機／有機薄膜トランジスタ回路を
提供することにある。別の目的は、安価な製造を可能にすると同時に、低い静的
電力消費を有して、可搬型の電池式装置に使用することができるようにした相補
型薄膜トランジスタ回路を提供することにある。
規模のトランジスタ回路に好適な集積相補型無機／有機薄膜トランジスタ回路を
提供することにある。別の目的は、安価な製造を可能にすると同時に、低い静的
電力消費を有して、可搬型の電池式装置に使用することができるようにした相補
型薄膜トランジスタ回路を提供することにある。
【００１１】 本発明の別の目的は、集積相補型無機／有機薄膜トランジスタ回路を製造する
複雑でなくコスト的に有利な方法を提供することであって、その一方では、良好
な電気的特性を有する装置が得られることによって、ｎ型トランジスタとして無
機トランジスタを実現すると共に、ｐ型トランジスタとして有機トランジスタを
実現するか、またはその逆を実現することが特に可能となる。
複雑でなくコスト的に有利な方法を提供することであって、その一方では、良好
な電気的特性を有する装置が得られることによって、ｎ型トランジスタとして無
機トランジスタを実現すると共に、ｐ型トランジスタとして有機トランジスタを
実現するか、またはその逆を実現することが特に可能となる。
【００１２】 前記及び他の目的は、本発明に従って、有機薄膜トランジスタがｎ型トランジ
スタであると共に、有機薄膜トランジスタがｐ型トランジスタであるか、または
その逆であり、各ケースの有機能動トランジスタ材料がそれぞれｐ型有機半導体
材料か、またはｎ型有機半導体材料であることと、分離ゲート電極が前記トラン
ジスタのおのおのに対して設けられることと、各ケースの有機ｐ型トランジスタ
材料の有機能動半導体が前記無機ｎ型トランジスタから電気的に絶縁されて設け
られることと、有機ｎ型トランジスタの有機能動半導体が前記無機ｐ型トランジ
スタからは電気的に絶縁されて付随的に設けられることとを特徴とする集積無機
／有機相補型薄膜トランジスタ回路によって達成される。
スタであると共に、有機薄膜トランジスタがｐ型トランジスタであるか、または
その逆であり、各ケースの有機能動トランジスタ材料がそれぞれｐ型有機半導体
材料か、またはｎ型有機半導体材料であることと、分離ゲート電極が前記トラン
ジスタのおのおのに対して設けられることと、各ケースの有機ｐ型トランジスタ
材料の有機能動半導体が前記無機ｎ型トランジスタから電気的に絶縁されて設け
られることと、有機ｎ型トランジスタの有機能動半導体が前記無機ｐ型トランジ
スタからは電気的に絶縁されて付随的に設けられることとを特徴とする集積無機
／有機相補型薄膜トランジスタ回路によって達成される。
【００１３】 本発明によれば、前記無機能動半導体材料は、有益にも、水素化非晶質シリコ
ン（ａ−Ｓｉ：Ｈ）、水素化または未水素化微結晶シリコン（μｃ−Ｓｉ：Ｈ；
μｃ−Ｓｉ）、水素化または未水素化多結晶質シリコン（ｐｃ−Ｓｉ：Ｈ；ｐｃ
−Ｓｉ）、単結晶シリコン、銅をドープした多結晶質ゲルマニウム（ｐｃ−Ｇｅ
：Ｃｕ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）
、または恐らくは単結晶形態で前記各材料に基づく複合無機半導体の中から選択
される。
ン（ａ−Ｓｉ：Ｈ）、水素化または未水素化微結晶シリコン（μｃ−Ｓｉ：Ｈ；
μｃ−Ｓｉ）、水素化または未水素化多結晶質シリコン（ｐｃ−Ｓｉ：Ｈ；ｐｃ
−Ｓｉ）、単結晶シリコン、銅をドープした多結晶質ゲルマニウム（ｐｃ−Ｇｅ
：Ｃｕ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）
、または恐らくは単結晶形態で前記各材料に基づく複合無機半導体の中から選択
される。
【００１４】 前記無機薄膜トランジスタがｎ型トランジスタの場合、前記無機能動半導体材
料は、非晶質シリコンであることが好ましく、また前記無機トランジスタがｐ型
トランジスタの場合、前記無機能動半導体材料は、ｐ型シリコン材料、特にｐ型
水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）であることが好ましい。
料は、非晶質シリコンであることが好ましく、また前記無機トランジスタがｐ型
トランジスタの場合、前記無機能動半導体材料は、ｐ型シリコン材料、特にｐ型
水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）であることが好ましい。
【００１５】 有益な実施例において、前記無機薄膜トランジスタの前記能動半導体材料は、
特定の分子量を有する少なくとも１つの多共役（ｐｏｌｙｃｏｎｊｕｇａｔｅｄ
）有機化合物を備えている。前記多共役有機化合物は、共役オリゴマ、多環式芳
香族炭水化物、特にポリアセン（ｐｏｌｙａｃｅｎｅ）、またはポリエンの中か
ら選択されることが有益である。
特定の分子量を有する少なくとも１つの多共役（ｐｏｌｙｃｏｎｊｕｇａｔｅｄ
）有機化合物を備えている。前記多共役有機化合物は、共役オリゴマ、多環式芳
香族炭水化物、特にポリアセン（ｐｏｌｙａｃｅｎｅ）、またはポリエンの中か
ら選択されることが有益である。
【００１６】 前記有機薄膜トランジスタがｐ型トランジスタの場合、前記有機能動半導体材
料は、ペンタセン（ｐｅｎｔａｃｅｎｅ）であることが有益であり、また前記有
機薄膜トランジスタがｎ型トランジスタの場合、前記有機能動半導体材料は、コ
ッパーヘキサデカフルオロフタロシアナイド（ｃｏｐｐｅｒ ｈｅｘａｄｅｃａ
ｆｌｕｏｒｏｐｈｔａｌｏｃｙａｎｉｄｅ）であることが有益である。
料は、ペンタセン（ｐｅｎｔａｃｅｎｅ）であることが有益であり、また前記有
機薄膜トランジスタがｎ型トランジスタの場合、前記有機能動半導体材料は、コ
ッパーヘキサデカフルオロフタロシアナイド（ｃｏｐｐｅｒ ｈｅｘａｄｅｃａ
ｆｌｕｏｒｏｐｈｔａｌｏｃｙａｎｉｄｅ）であることが有益である。
【００１７】 最後に、前記有機薄膜トランジスタのソース電極及びドレイン電極は、前記有
機薄膜トランジスタの前記薄膜構造の１つで同一の層に設けられていることは、
この発明によれば、特に有益である。
機薄膜トランジスタの前記薄膜構造の１つで同一の層に設けられていることは、
この発明によれば、特に有益である。
【００１８】 集積無機／有機相補型薄膜トランジスタを製造する第１の方法は、この発明に
よれば、ｎ型無機能動半導体材料及びｐ型有機能動半導体材料をそれぞれ被着す
ることによってｎ型トランジスタとしての無機薄膜トランジスタ及びｐ型トラン
ジスタとしての有機薄膜トランジスタを形成するか、または同様に、ｎ型有機能
動半導体材料及びｐ型無機能動半導体材料をそれぞれ被着することによってｎ型
トランジスタとしての前記有機薄膜トランジスタ及びｐ型トランジスタとしての
前記無機薄膜トランジスタを形成し、それぞれ共通基板上の第１及び第２のトラ
ンジスタ用の個別ゲート電極を被着し、前記有機薄膜トランジスタの薄膜構造の
同一の層に前記有機トランジスタのソース電極及びドレイン電極用の材料を被着
し、各ケースにて、前記ｎ型トランジスタから電気的に絶縁分離された有機ｐ型
トランジスタに前記有機能動半導体材料を設けると共に、前記無機ｐ型トランジ
スタから電気的に絶縁分離された有機ｎ型トランジスタに前記有機能動半導体材
料を付随的に設けることによって特徴づけられる。
よれば、ｎ型無機能動半導体材料及びｐ型有機能動半導体材料をそれぞれ被着す
ることによってｎ型トランジスタとしての無機薄膜トランジスタ及びｐ型トラン
ジスタとしての有機薄膜トランジスタを形成するか、または同様に、ｎ型有機能
動半導体材料及びｐ型無機能動半導体材料をそれぞれ被着することによってｎ型
トランジスタとしての前記有機薄膜トランジスタ及びｐ型トランジスタとしての
前記無機薄膜トランジスタを形成し、それぞれ共通基板上の第１及び第２のトラ
ンジスタ用の個別ゲート電極を被着し、前記有機薄膜トランジスタの薄膜構造の
同一の層に前記有機トランジスタのソース電極及びドレイン電極用の材料を被着
し、各ケースにて、前記ｎ型トランジスタから電気的に絶縁分離された有機ｐ型
トランジスタに前記有機能動半導体材料を設けると共に、前記無機ｐ型トランジ
スタから電気的に絶縁分離された有機ｎ型トランジスタに前記有機能動半導体材
料を付随的に設けることによって特徴づけられる。
【００１９】 集積無機／有機相補型薄膜トランジスタ回路を製造する第２の方法は、本発明
によれば、共通基板上の２つのトランジスタのおのおのに対する第１の金属から
成る個別ゲート電極を被着する段階と、各ゲート電極を覆ってシリコン窒化物（
ＳｉＮx）から成る個別無機絶縁体を被着する段階と、第１のトランジスタのゲ
ート電極を形成する前記ゲート電極のうちの一方の上方に水素化非晶質シリコン
（ａ−Ｓｉ：Ｈ）として無機能動半導体を被着する段階と、前記第１のトランジ
スタに対するソース及びドレイン・コンタクトとして、水素化非晶質シリコン（
ｎ+ａ−Ｓｉ：Ｈ）または水素化微結晶質シリコン（ｎ+μｃ−Ｓｉ：Ｈ）または
水素化多結晶質シリコン（ｎ+ｐｃ−Ｓｉ：Ｈ）の何れかから成るｎ+ドープ層を
被着しパターニングする段階と、前記ソース及びドレイン・コンタクトを覆って
第２の金属として前記第１のトランジスタのソース及びドレイン電極を被着しパ
ターニングする段階と、薄膜構造の同一層レベルに第３の金属として第２のトラ
ンジスタ用のソース及びドレイン電極を被着しパターニングする段階と、有機薄
膜トランジスタ全体を覆って絶縁二重層を形成する段階と、前記絶縁二重層をパ
ターニングして、前記第２のトランジスタの前記ソース及びドレイン電極並びに
前記ゲート絶縁体が露出するようにし、しかる後にペンタセンから成る層が前記
絶縁二重層及び前記トランジスタの前記露出した部分の上方に被着され、この際
、前記露出部分の前記ペンタセン層が前記有機薄膜トランジスタの前記能動半導
体材料を形成すると共に、前記絶縁二重層のプロファイルのくぼみ型エッジによ
ってくずされた付加的ペンタセン層に対して電気的に絶縁分離して設けられる段
階とを備えたことによって特徴付けられる。
によれば、共通基板上の２つのトランジスタのおのおのに対する第１の金属から
成る個別ゲート電極を被着する段階と、各ゲート電極を覆ってシリコン窒化物（
ＳｉＮx）から成る個別無機絶縁体を被着する段階と、第１のトランジスタのゲ
ート電極を形成する前記ゲート電極のうちの一方の上方に水素化非晶質シリコン
（ａ−Ｓｉ：Ｈ）として無機能動半導体を被着する段階と、前記第１のトランジ
スタに対するソース及びドレイン・コンタクトとして、水素化非晶質シリコン（
ｎ+ａ−Ｓｉ：Ｈ）または水素化微結晶質シリコン（ｎ+μｃ−Ｓｉ：Ｈ）または
水素化多結晶質シリコン（ｎ+ｐｃ−Ｓｉ：Ｈ）の何れかから成るｎ+ドープ層を
被着しパターニングする段階と、前記ソース及びドレイン・コンタクトを覆って
第２の金属として前記第１のトランジスタのソース及びドレイン電極を被着しパ
ターニングする段階と、薄膜構造の同一層レベルに第３の金属として第２のトラ
ンジスタ用のソース及びドレイン電極を被着しパターニングする段階と、有機薄
膜トランジスタ全体を覆って絶縁二重層を形成する段階と、前記絶縁二重層をパ
ターニングして、前記第２のトランジスタの前記ソース及びドレイン電極並びに
前記ゲート絶縁体が露出するようにし、しかる後にペンタセンから成る層が前記
絶縁二重層及び前記トランジスタの前記露出した部分の上方に被着され、この際
、前記露出部分の前記ペンタセン層が前記有機薄膜トランジスタの前記能動半導
体材料を形成すると共に、前記絶縁二重層のプロファイルのくぼみ型エッジによ
ってくずされた付加的ペンタセン層に対して電気的に絶縁分離して設けられる段
階とを備えたことによって特徴付けられる。
【００２０】 本発明による前に説明した方法の有益な実施例では、前記無機薄膜トランジス
タを形成する前記各段階は、反転した千鳥状にした三層構造を形成する三重層プ
ロセスにて実現される。
タを形成する前記各段階は、反転した千鳥状にした三層構造を形成する三重層プ
ロセスにて実現される。
【００２１】 本発明による前に述べた方法の別の有益な実施例では、前記無機薄膜トランジ
スタを形成する前記各段階は、バック−チャネル・エッチングプロセスにて実現
される。
スタを形成する前記各段階は、バック−チャネル・エッチングプロセスにて実現
される。
【００２２】 本発明による前に述べた方法の有益な実施例では、ポリメタクリル酸メチル（
ＰＭＭＡ：ｐｏｌｙｍｅｔｈｙｌｍｅｔａｃｒｙｌａｔｅ）及びノボラック（Ｎ
ｏｖｏｌａｃ）・フォトレジストから成るくずした二重層のくぼみ型プロファイ
ルによって前記有機薄膜トランジスタにてペンタセンとして前記能動半導体が絶
縁分離される。
ＰＭＭＡ：ｐｏｌｙｍｅｔｈｙｌｍｅｔａｃｒｙｌａｔｅ）及びノボラック（Ｎ
ｏｖｏｌａｃ）・フォトレジストから成るくずした二重層のくぼみ型プロファイ
ルによって前記有機薄膜トランジスタにてペンタセンとして前記能動半導体が絶
縁分離される。
【００２３】 本発明による前に述べた方法の有益な実施例では、前記有機薄膜トランジスタ
の前記ソース及びドレイン電極を形成するために熱的に金が蒸着される。
の前記ソース及びドレイン電極を形成するために熱的に金が蒸着される。
【００２４】 最後に、前記絶縁分離二重層を覆って被着した前記ペンタセン層を付随的に除
去することができる。
去することができる。
【００２５】 先ず、出発点として前記米国特許第５ ６２５ １９９号（バウムバッハ他）
について従来技術の説明を行うこととする。図１に示すような、無機ｎ型薄膜ト
ランジスタ及び有機ｐ型薄膜トランジスタを有する相補型回路を開示する。双方
のトランジスタに対して、金属から成る共通ゲート電極２が基板１上に設けられ
る。ゲート電極を覆って、ゲート絶縁体を形成すると共に、一般に非導電性高分
子から成る誘電体３が設けられる。ゲート絶縁体３を覆って、無機ｎ型トランジ
スタの能動層を形成する非ドープ非晶質シリコンから成る層４が続いて形成され
る。ａ−Ｓｉ層４上には、ｎ型トランジスタのソース及びドレイン領域の間の短
絡を防止するように機能するパターニングされた絶縁層５が設けられる。層３，
４及び５を覆って、ｎ+非晶質シリコンから成る更なる層６が被着されて、能動
非晶質シリコン層４に対する電気的接触をもたらす。ソース／ドレイン電極７が
被着されパターニングされて、ｎ型トランジスタのソース電極及びドレイン電極
が短絡しないようになっている。なおまた、金属層７をパターニングして、回路
のｎ型及びｐ型トランジスタが接続されるようになっている。従って、層７は、
ｐ型トランジスタに向って伸長すると共に、ソース・コンタクトを形成する。こ
こで、α−ヘキサシエニレン（α−６Ｔ）から成ると共に、例えば真空昇華によ
って被着することができる能動有機半導体層９に対してソース／ドレイン電極７
を絶縁分離するために、例えば、シリコン窒化物、ポリイミドまたは別の誘電体
等の絶縁材料から成る層８が続いて形成される。最後に、従来技術の回路は、ｐ
型トランジスタのドレイン電極１０を備えている。コンタクト金属は、Ａｕまた
はＡｇの蒸着またはスパックした層から成ることができると共に、正の電源電圧
に接続されることとなる。この従来技術の相補型トランジスタ回路は、最後のス
テップで、例えば、シリコン窒化物またはポリイミドから成るパッシベーション
層１１で被覆されて、回路を保護するようになっている。
について従来技術の説明を行うこととする。図１に示すような、無機ｎ型薄膜ト
ランジスタ及び有機ｐ型薄膜トランジスタを有する相補型回路を開示する。双方
のトランジスタに対して、金属から成る共通ゲート電極２が基板１上に設けられ
る。ゲート電極を覆って、ゲート絶縁体を形成すると共に、一般に非導電性高分
子から成る誘電体３が設けられる。ゲート絶縁体３を覆って、無機ｎ型トランジ
スタの能動層を形成する非ドープ非晶質シリコンから成る層４が続いて形成され
る。ａ−Ｓｉ層４上には、ｎ型トランジスタのソース及びドレイン領域の間の短
絡を防止するように機能するパターニングされた絶縁層５が設けられる。層３，
４及び５を覆って、ｎ+非晶質シリコンから成る更なる層６が被着されて、能動
非晶質シリコン層４に対する電気的接触をもたらす。ソース／ドレイン電極７が
被着されパターニングされて、ｎ型トランジスタのソース電極及びドレイン電極
が短絡しないようになっている。なおまた、金属層７をパターニングして、回路
のｎ型及びｐ型トランジスタが接続されるようになっている。従って、層７は、
ｐ型トランジスタに向って伸長すると共に、ソース・コンタクトを形成する。こ
こで、α−ヘキサシエニレン（α−６Ｔ）から成ると共に、例えば真空昇華によ
って被着することができる能動有機半導体層９に対してソース／ドレイン電極７
を絶縁分離するために、例えば、シリコン窒化物、ポリイミドまたは別の誘電体
等の絶縁材料から成る層８が続いて形成される。最後に、従来技術の回路は、ｐ
型トランジスタのドレイン電極１０を備えている。コンタクト金属は、Ａｕまた
はＡｇの蒸着またはスパックした層から成ることができると共に、正の電源電圧
に接続されることとなる。この従来技術の相補型トランジスタ回路は、最後のス
テップで、例えば、シリコン窒化物またはポリイミドから成るパッシベーション
層１１で被覆されて、回路を保護するようになっている。
【００２６】 本発明による相補型トランジスタ回路の第１の実施例の断面を図２ａに示す。
無機及び有機トランジスタそれぞれに対する個別ゲート電極が基板上に被着され
て、ゲート絶縁体を形成するシリコン窒化物から成る層によって被覆される。本
願では、無機能動半導体材料は、水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）として
示されると共に、これが無機トランジスタのゲート電極と合うだけでなく、無機
トランジスタにおけるソース及びドレインに対するｎ+ドープ領域を形成すると
ころでは、このゲート電極を超えて伸長するように設けられている。ドレインま
たはソース電極に適したコンタクト材料が次いで能動半導体材料を覆って被着さ
れると共に、シリコン窒化物から成るパターニングした絶縁分離層によって相互
に絶縁分離される。無機トランジスタのソース電極の材料は、ゲート電極におけ
る金属以外の別の金属であって良い。同様に、各ケースの有機トランジスタのソ
ース及びドレイン電極が薄膜構造における同一の層に位置するようにして、有機
トランジスタのソース及びドレイン電極用のコンタクト材料がゲート絶縁体を覆
って被着される。無機及び有機のトランジスタのソース及びドレイン・コンタク
トの双方を覆って、それぞれポリメタクリル酸メチル及びノボラック・フォトレ
ジストから成る二重層を設けるが、有機トランジスタのソース及びドレイン電極
間の一部分が露出するようにパターニングされ、この際、断面におけるこの領域
の絶縁分離二重層は、くぼみ型プロファイルを有している。ここで、有機能動半
導体材料を除去されなかった絶縁分離二重層及びその露出した部分を覆って層と
して設けて、半導体材料が有機トランジスタのソース及びドレイン電極双方と接
触すると同時に、有機トランジスタのゲート電極と合うようにしている。くずさ
れたくぼみ型プロファイル及び絶縁分離二重層は、有機トランジスタ及び無機ト
ランジスタの間の確実な電気的絶縁分離をもたらす。勿論、能動有機半導体材料
は、絶縁分離二重層を覆っているところでは、付随的に除去することができる。
しかしながら、図２ａでは、この材料は、維持されている。
無機及び有機トランジスタそれぞれに対する個別ゲート電極が基板上に被着され
て、ゲート絶縁体を形成するシリコン窒化物から成る層によって被覆される。本
願では、無機能動半導体材料は、水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）として
示されると共に、これが無機トランジスタのゲート電極と合うだけでなく、無機
トランジスタにおけるソース及びドレインに対するｎ+ドープ領域を形成すると
ころでは、このゲート電極を超えて伸長するように設けられている。ドレインま
たはソース電極に適したコンタクト材料が次いで能動半導体材料を覆って被着さ
れると共に、シリコン窒化物から成るパターニングした絶縁分離層によって相互
に絶縁分離される。無機トランジスタのソース電極の材料は、ゲート電極におけ
る金属以外の別の金属であって良い。同様に、各ケースの有機トランジスタのソ
ース及びドレイン電極が薄膜構造における同一の層に位置するようにして、有機
トランジスタのソース及びドレイン電極用のコンタクト材料がゲート絶縁体を覆
って被着される。無機及び有機のトランジスタのソース及びドレイン・コンタク
トの双方を覆って、それぞれポリメタクリル酸メチル及びノボラック・フォトレ
ジストから成る二重層を設けるが、有機トランジスタのソース及びドレイン電極
間の一部分が露出するようにパターニングされ、この際、断面におけるこの領域
の絶縁分離二重層は、くぼみ型プロファイルを有している。ここで、有機能動半
導体材料を除去されなかった絶縁分離二重層及びその露出した部分を覆って層と
して設けて、半導体材料が有機トランジスタのソース及びドレイン電極双方と接
触すると同時に、有機トランジスタのゲート電極と合うようにしている。くずさ
れたくぼみ型プロファイル及び絶縁分離二重層は、有機トランジスタ及び無機ト
ランジスタの間の確実な電気的絶縁分離をもたらす。勿論、能動有機半導体材料
は、絶縁分離二重層を覆っているところでは、付随的に除去することができる。
しかしながら、図２ａでは、この材料は、維持されている。
【００２７】 能動無機半導体材料は、水素化非晶質シリコンに限定されず、水素化微結晶質
または多結晶質シリコンから適切に構成することができる。ソース及びドレイン
材料は、個別に被着することもできるし、またチャネル領域、例えばｎ+ドープ
水素化微結晶質シリコンとは異なっても良い。同様に、有機トランジスタの有機
能動半導体材料は、ペンタセンに限定されず、一般に適切な特性を有する多共役
有機化合物から成っていても良いし、また幾つかのこのような材料から成ってい
ても良い。この種の多共役有機化合物の例として技術上知られているように、ユ
ニットが取替え可能なフェニレン群を含むか、またはこれから構成される共役オ
リゴマ、４から２０の縮合環を有するオルト−フューズドまたはオルト−及びペ
リ−フューズド多環式芳香族炭水化物、化学式Ｈ−Ｃ（Ｔ1）＝Ｃ（Ｔ2）−Ｈ（
式中、Ｔ1及びＴ2は、個別に−Ｈまたは低級アルキルを表わし、ｒは、８から５
０まで変わり得る整数である）を有するポリエン、並びに繰返し単位が少なくと
も５−リンク複素環（ｆｉｖｅ−ｌｉｎｋ ｈｅｔｅｒｏｃｙｃｌｅ）を含む共
役オリゴマを挙げることができる。一般に、有機半導体トランジスタの能動半導
体材料として使用される多共役化合物は、少なくとも８つの共役結合を含むと共
に、約２０００を上回らない分子量を有する。これらの材料に関するより包括的
説明に対しては、前記米国特許第５ ３４７ １４４号（ガーニール他）が参照
される。
または多結晶質シリコンから適切に構成することができる。ソース及びドレイン
材料は、個別に被着することもできるし、またチャネル領域、例えばｎ+ドープ
水素化微結晶質シリコンとは異なっても良い。同様に、有機トランジスタの有機
能動半導体材料は、ペンタセンに限定されず、一般に適切な特性を有する多共役
有機化合物から成っていても良いし、また幾つかのこのような材料から成ってい
ても良い。この種の多共役有機化合物の例として技術上知られているように、ユ
ニットが取替え可能なフェニレン群を含むか、またはこれから構成される共役オ
リゴマ、４から２０の縮合環を有するオルト−フューズドまたはオルト−及びペ
リ−フューズド多環式芳香族炭水化物、化学式Ｈ−Ｃ（Ｔ1）＝Ｃ（Ｔ2）−Ｈ（
式中、Ｔ1及びＴ2は、個別に−Ｈまたは低級アルキルを表わし、ｒは、８から５
０まで変わり得る整数である）を有するポリエン、並びに繰返し単位が少なくと
も５−リンク複素環（ｆｉｖｅ−ｌｉｎｋ ｈｅｔｅｒｏｃｙｃｌｅ）を含む共
役オリゴマを挙げることができる。一般に、有機半導体トランジスタの能動半導
体材料として使用される多共役化合物は、少なくとも８つの共役結合を含むと共
に、約２０００を上回らない分子量を有する。これらの材料に関するより包括的
説明に対しては、前記米国特許第５ ３４７ １４４号（ガーニール他）が参照
される。
【００２８】 図２ａの実施例に対する代替例として、ｐ型トランジスタにおける能動半導体
材料の絶縁分離は、相補型薄膜トランジスタ回路の簡易化したバージョンで達成
することができる。図２ｂにおいて、このことは、相補型薄膜トランジスタ回路
を覆ってフォトレジストを設け、しかる後に有機薄膜トランジスタを除いて有機
能動半導体材料を除去することによって示される。フォトレジストから成るマス
ク層は、図２ｂに示すように維持することができるが、図２ｃに示すようにして
除去することもできる。各ケースにおいて、有機トランジスタの能動半導体材料
は、有機トランジスタに対して電気的に絶縁分離されるようになる。このことに
関連して、この種の材料は、通常、共通のフォトレジスト及びフォトレジストの
処理のための薬液に晒されるときに損傷を受けたり破壊されたりするので、エッ
チングによって能動有機半導体材料を除去することは問題であると見做されてき
たことに注目される。しかしながら、水性材料を用いた水性エッチング・プロセ
スは、非常に良好な結果をもたらすということが判明してきた。例えば、有機オ
プトエレクトロニック材料のパターニングにおいて、溶剤としてポリビニルアル
コールをまたフォトレジストとしてゼラチンを使用することは、有益な代替例と
なり得る。なおまた、フォトリソグラフィ及び印刷は、エッチングに対する他の
可能な代替例であり、特に印刷は、長期的に最も簡単で、しかも最も安いという
ことが判明し得る。
材料の絶縁分離は、相補型薄膜トランジスタ回路の簡易化したバージョンで達成
することができる。図２ｂにおいて、このことは、相補型薄膜トランジスタ回路
を覆ってフォトレジストを設け、しかる後に有機薄膜トランジスタを除いて有機
能動半導体材料を除去することによって示される。フォトレジストから成るマス
ク層は、図２ｂに示すように維持することができるが、図２ｃに示すようにして
除去することもできる。各ケースにおいて、有機トランジスタの能動半導体材料
は、有機トランジスタに対して電気的に絶縁分離されるようになる。このことに
関連して、この種の材料は、通常、共通のフォトレジスト及びフォトレジストの
処理のための薬液に晒されるときに損傷を受けたり破壊されたりするので、エッ
チングによって能動有機半導体材料を除去することは問題であると見做されてき
たことに注目される。しかしながら、水性材料を用いた水性エッチング・プロセ
スは、非常に良好な結果をもたらすということが判明してきた。例えば、有機オ
プトエレクトロニック材料のパターニングにおいて、溶剤としてポリビニルアル
コールをまたフォトレジストとしてゼラチンを使用することは、有益な代替例と
なり得る。なおまた、フォトリソグラフィ及び印刷は、エッチングに対する他の
可能な代替例であり、特に印刷は、長期的に最も簡単で、しかも最も安いという
ことが判明し得る。
【００２９】 図３ａは、ｎ型有機半導体を有する有機薄膜トランジスタを用いた本発明によ
る有機／無機薄膜トランジスタの断面を示している。図３は、個別ゲート電極が
基板上に設けられ、ゲート絶縁体が双方のケースにて同一の材料から成り、かつ
ソース／ドレイン電極用の金属が双方のトランジスタに対して同様に同一である
最も簡単な可能実施例を示している。
る有機／無機薄膜トランジスタの断面を示している。図３は、個別ゲート電極が
基板上に設けられ、ゲート絶縁体が双方のケースにて同一の材料から成り、かつ
ソース／ドレイン電極用の金属が双方のトランジスタに対して同様に同一である
最も簡単な可能実施例を示している。
【００３０】 有機ｎ型材料の例として、コッパ−ヘキサデカフルオロフタロシアナイド（Ｆ 16 ＣｕＰｃ）（ワイ・ワイ・リン他（Ｙ．Ｙ．Ｌｉｎ ＆ ａｌ．：「有機相補
型リング発振器（Ｏｒｇａｎｉｃ ｃｏｍｐｌｅｍｅｎｔａｒｙ ｒｉｎｇｏｓ
ｃｉｌｌａｔｏｒｓ）、アプライド・フィジクス・レターズ（Ａｐｐｌ．Ｐｈｙ
ｓ．Ｌｅｔｔ．）、第７４巻、第１８号（１９９９年）が参照される）を挙げる
ことができる。この有機半導体は、１０-2ｃｍ／Ｖｓまでの電界効果移動度を示
すと共に、バックミンスターフラエン（ｂｕｃｋｍｉｎｓｔｅｒ ｆｕｌｌｅｒ
ｅｎｅ）（Ｃ60）等のｎ型の他の有機半導体材料のように外部条件に対して感応
的ではない。
型リング発振器（Ｏｒｇａｎｉｃ ｃｏｍｐｌｅｍｅｎｔａｒｙ ｒｉｎｇｏｓ
ｃｉｌｌａｔｏｒｓ）、アプライド・フィジクス・レターズ（Ａｐｐｌ．Ｐｈｙ
ｓ．Ｌｅｔｔ．）、第７４巻、第１８号（１９９９年）が参照される）を挙げる
ことができる。この有機半導体は、１０-2ｃｍ／Ｖｓまでの電界効果移動度を示
すと共に、バックミンスターフラエン（ｂｕｃｋｍｉｎｓｔｅｒ ｆｕｌｌｅｒ
ｅｎｅ）（Ｃ60）等のｎ型の他の有機半導体材料のように外部条件に対して感応
的ではない。
【００３１】 相補型薄膜トランジスタ回路を形成するために、コッパ−ヘキサデカフルオロ
フタロシアナイド（Ｆ16ＣｕＰｃ）またはｎ型の別の有機半導体材料に基づく有
機ｎ型薄膜トランジスタを幾つかの有機ｎ型半導体材料のうちの１つと組み合わ
せることができる。
フタロシアナイド（Ｆ16ＣｕＰｃ）またはｎ型の別の有機半導体材料に基づく有
機ｎ型薄膜トランジスタを幾つかの有機ｎ型半導体材料のうちの１つと組み合わ
せることができる。
【００３２】 ｎ型の適切な有機半導体の例として、Ｆ16ＣｕＰｃに匹敵する電界効果移動度
を有するｐ型非晶質シリコンまたは相補型多結晶質薄膜技術においてインジウム
をドープしたセレン化カドミウム（Ｃｄ−Ｓｅ：Ｉｎ）との組合せで使用される
ように文献では示されている銅をドープした多結晶質ゲルマニウム（ｐｃ−Ｇｅ
：Ｃｕ）（ジェー・ドゥトレロイン他（Ｊ．Ｄｏｕｔｒｅｌｏｉｇｎｅ ＆ ａ
ｌ．）：「フラットパネル型表示装置に対する相補型ＣｄＳｅ：Ｉｎ／Ｇｅ：Ｃ
ｕ薄膜トランジスタ技術の電気的性能（Ｔｈｅ ｅｌｅｃｔｒｉｃａｌ ｐｅｒ
ｆｏｒｍａｎｃｅ ｏｆ ａ ｃｏｍｐｌｅｍｅｎｔａｒｙ ＣｄＳｅ：Ｉｎ／
Ｇｅ：Ｃｕ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｔｅｃｈｎｏｌｏｇ
ｙ ｆｏｒ ｆｌａｔ ｐａｎｅｌ ｄｉｓｐｌａｙｓ）、ソリッド−ステート
・エレクトロニクス（Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ）、第
３４巻、第２号（１９９１年）参照）を挙げることができる。多結晶質ゲルマニ
ウムは、約５〜１５ｃｍ2／Ｖｓの表示した電界効果移動度を有するが、非晶質
シリコンに比べてより複雑な処理を必要とする。
を有するｐ型非晶質シリコンまたは相補型多結晶質薄膜技術においてインジウム
をドープしたセレン化カドミウム（Ｃｄ−Ｓｅ：Ｉｎ）との組合せで使用される
ように文献では示されている銅をドープした多結晶質ゲルマニウム（ｐｃ−Ｇｅ
：Ｃｕ）（ジェー・ドゥトレロイン他（Ｊ．Ｄｏｕｔｒｅｌｏｉｇｎｅ ＆ ａ
ｌ．）：「フラットパネル型表示装置に対する相補型ＣｄＳｅ：Ｉｎ／Ｇｅ：Ｃ
ｕ薄膜トランジスタ技術の電気的性能（Ｔｈｅ ｅｌｅｃｔｒｉｃａｌ ｐｅｒ
ｆｏｒｍａｎｃｅ ｏｆ ａ ｃｏｍｐｌｅｍｅｎｔａｒｙ ＣｄＳｅ：Ｉｎ／
Ｇｅ：Ｃｕ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｔｅｃｈｎｏｌｏｇ
ｙ ｆｏｒ ｆｌａｔ ｐａｎｅｌ ｄｉｓｐｌａｙｓ）、ソリッド−ステート
・エレクトロニクス（Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ）、第
３４巻、第２号（１９９１年）参照）を挙げることができる。多結晶質ゲルマニ
ウムは、約５〜１５ｃｍ2／Ｖｓの表示した電界効果移動度を有するが、非晶質
シリコンに比べてより複雑な処理を必要とする。
【００３３】 図３ｂは、ｎ型トランジスタを有する本発明による相補型薄膜トランジスタの
実施例を示している。図３ｂの実施例は、図２ａの実施例と類似しているが、双
方のトランジスタにおけるソース及びドレイン電極に対しては、同一の金属が使
用されている。絶縁分離二重層は、図２ａにおけるようにして実現することがで
きる。即ち、ｎ型有機半導体の上方の部分が露出し、絶縁分離二重層がくぼみ型
プロファイルによってくずされるようにして、ポリメタクリル酸メチル及びノボ
ラック・フォトレジストから構成されている。ｎ型有機トランジスタの能動半導
体は、ｐ型有機トランジスタから絶縁分離されることとなり、このことは、有益
であり得るが、有機能動ｎ型半導体材料を使用するための必要条件ではない。
実施例を示している。図３ｂの実施例は、図２ａの実施例と類似しているが、双
方のトランジスタにおけるソース及びドレイン電極に対しては、同一の金属が使
用されている。絶縁分離二重層は、図２ａにおけるようにして実現することがで
きる。即ち、ｎ型有機半導体の上方の部分が露出し、絶縁分離二重層がくぼみ型
プロファイルによってくずされるようにして、ポリメタクリル酸メチル及びノボ
ラック・フォトレジストから構成されている。ｎ型有機トランジスタの能動半導
体は、ｐ型有機トランジスタから絶縁分離されることとなり、このことは、有益
であり得るが、有機能動ｎ型半導体材料を使用するための必要条件ではない。
【００３４】 有機能動ｎ型半導体材料の絶縁分離は、図２ｂの実施例に対して示すような対
応する方法で、即ち、図３ｃに示すようにして達成することもできる。図３ｃで
は、ｎ型有機能動半導体が絶縁分離されるようにフォトレジストがエッチングさ
れマスクされている。エッチングマスク、即ちフォトレジストは、有機ｎ型トラ
ンジスタから除去することもでき、このとき、図３ｃにおける実施例の図３ｄに
示す変形が得られる。
応する方法で、即ち、図３ｃに示すようにして達成することもできる。図３ｃで
は、ｎ型有機能動半導体が絶縁分離されるようにフォトレジストがエッチングさ
れマスクされている。エッチングマスク、即ちフォトレジストは、有機ｎ型トラ
ンジスタから除去することもでき、このとき、図３ｃにおける実施例の図３ｄに
示す変形が得られる。
【００３５】 ここで、集積相補型ａ−Ｓｉ：Ｈ有機トランジスタ技術に対するプロセス体系
を概略的に示す図４ａから図４ｄを参照して、本発明による相補型薄膜トランジ
スタ回路の製造における特定の特徴について説明することとする。有機ａ−Ｓｉ
：Ｈ薄膜トランジスタは、反転した千鳥状の三層構造をもたらすプロセスにおい
て作られ、このことは、以下においてより詳しく説明することとなる。ａ−Ｓｉ
：Ｈ／ＳｉＮの各層は、プラズマ化学的気相成長の使用で被着された。続くプロ
セス段階は、標準的リソグラフィ方法及びウエットエッチング技術並びに有機薄
膜トランジスタのソース及びドレイン金属のスパッタリング式被着を含んでいる
。有機薄膜トランジスタのソース及びドレイン電極は、熱蒸着を用いて被着され
た。この場合は、ペンタセンである、有機薄膜トランジスタの能動半導体材料を
絶縁分離するために、相補型トランジスタ回路における絶縁分離二重層を共に形
成するポリメタクリル酸メチル（ＰＭＭＡ）及びノボラック・フォトレジストか
ら成るくぼみ型フォトレジスト・プロファイルが使用された。このことは、ペン
タセンを有する薄膜トランジスタとしては必要なステップである。何故ならば、
ｐ型能動半導体材料は、通常、正のしきい値を有するからである。即ち、トラン
ジスタをオフに切り換えるのにゲート電極上では、正の電圧を使用しなければな
らないからである。従って、ペンタセン層における漏れを防止するために、有機
トランジスタでのペンタセンから成る能動ｐ型半導体を絶縁分離することが必要
であるが、ペンタセンは、化学的処理の殆んどの形態に感応的であるので、有機
半導体層を被着した後にフォトリソグラフィの使用によって絶縁分離を達成する
ことは困難である。本発明による方法において、有機トランジスタにおけるくぼ
み型二重層プロファイル全体に渡ってペンタセン層を破損することによってこの
層の被着の際に絶縁分離を達成する。製造の際に使用した最高温度は、２５０℃
であった。
を概略的に示す図４ａから図４ｄを参照して、本発明による相補型薄膜トランジ
スタ回路の製造における特定の特徴について説明することとする。有機ａ−Ｓｉ
：Ｈ薄膜トランジスタは、反転した千鳥状の三層構造をもたらすプロセスにおい
て作られ、このことは、以下においてより詳しく説明することとなる。ａ−Ｓｉ
：Ｈ／ＳｉＮの各層は、プラズマ化学的気相成長の使用で被着された。続くプロ
セス段階は、標準的リソグラフィ方法及びウエットエッチング技術並びに有機薄
膜トランジスタのソース及びドレイン金属のスパッタリング式被着を含んでいる
。有機薄膜トランジスタのソース及びドレイン電極は、熱蒸着を用いて被着され
た。この場合は、ペンタセンである、有機薄膜トランジスタの能動半導体材料を
絶縁分離するために、相補型トランジスタ回路における絶縁分離二重層を共に形
成するポリメタクリル酸メチル（ＰＭＭＡ）及びノボラック・フォトレジストか
ら成るくぼみ型フォトレジスト・プロファイルが使用された。このことは、ペン
タセンを有する薄膜トランジスタとしては必要なステップである。何故ならば、
ｐ型能動半導体材料は、通常、正のしきい値を有するからである。即ち、トラン
ジスタをオフに切り換えるのにゲート電極上では、正の電圧を使用しなければな
らないからである。従って、ペンタセン層における漏れを防止するために、有機
トランジスタでのペンタセンから成る能動ｐ型半導体を絶縁分離することが必要
であるが、ペンタセンは、化学的処理の殆んどの形態に感応的であるので、有機
半導体層を被着した後にフォトリソグラフィの使用によって絶縁分離を達成する
ことは困難である。本発明による方法において、有機トランジスタにおけるくぼ
み型二重層プロファイル全体に渡ってペンタセン層を破損することによってこの
層の被着の際に絶縁分離を達成する。製造の際に使用した最高温度は、２５０℃
であった。
【００３６】 ここで、この種のトランジスタの製造のためのプロセス段階を図４ａから図４
ｒを具体的に手短かに参照して明瞭に説明する。しかしながら、これらの図は、
実質的に当業者にとって自明となる。図４ａにおいて、ゲート電極金属をスパッ
タリングによって基板上に被着し、次いで個別ゲート電極を図４ｂに示すような
第１のマスクＩを用いてパターニングする。プラズマ化学的気相成長を用いて、
双方のゲート電極を覆うゲート絶縁体ＳｉＮxと、その上の水素化非晶質シリコ
ンから成る層と、最後に再度シリコン窒化物から成る絶縁層とを図４ｃに示すよ
うにして被着して３層構造を形成する。図４ｄに示す続く段階において、水素化
非晶質シリコンを有する薄膜トランジスタを能動的に規定するために、フォトレ
ジストを別のマスクＩＩを用いてパターニングする。図４ｅにおいて、最上層の
シリコン窒化物層をエッチングし、図４ｆにおける続くプロセス段階において、
水素化非晶質シリコンの層をエッチングする。図４ｇに示すプロセス段階におい
て、第３のマスクＩＩＩを用いてｉ−ストッパ及び最下層の窒化物層のエッチン
グのためにフォトレジストをパターニングする。ｉ−ストッパ及び最下層のシリ
コン窒化物層のエッチング自体は図４ｈに示してある。
ｒを具体的に手短かに参照して明瞭に説明する。しかしながら、これらの図は、
実質的に当業者にとって自明となる。図４ａにおいて、ゲート電極金属をスパッ
タリングによって基板上に被着し、次いで個別ゲート電極を図４ｂに示すような
第１のマスクＩを用いてパターニングする。プラズマ化学的気相成長を用いて、
双方のゲート電極を覆うゲート絶縁体ＳｉＮxと、その上の水素化非晶質シリコ
ンから成る層と、最後に再度シリコン窒化物から成る絶縁層とを図４ｃに示すよ
うにして被着して３層構造を形成する。図４ｄに示す続く段階において、水素化
非晶質シリコンを有する薄膜トランジスタを能動的に規定するために、フォトレ
ジストを別のマスクＩＩを用いてパターニングする。図４ｅにおいて、最上層の
シリコン窒化物層をエッチングし、図４ｆにおける続くプロセス段階において、
水素化非晶質シリコンの層をエッチングする。図４ｇに示すプロセス段階におい
て、第３のマスクＩＩＩを用いてｉ−ストッパ及び最下層の窒化物層のエッチン
グのためにフォトレジストをパターニングする。ｉ−ストッパ及び最下層のシリ
コン窒化物層のエッチング自体は図４ｈに示してある。
【００３７】 図４ｉに示すようなｎ型トランジスタのソース及びドレイン領域を実現するた
めに、ここでプラズマ化学的気相成長を用いてｎ+ａ−Ｓｉ：Ｈを被着し、図４
ｊにおける続くプロセス段階で、ソース／ドレイン電極材料のリフト−オフに対
するフォトレジストをパターニングするための第４のマスクＩＶを用いてソース
及びドレイン領域用金属の形成が始まる。この金属は、図４ｋに示すようなプロ
セス段階においてスパッタリングされてＭ２が付され、このＭ２は、ゲート電極
に使用した第１の金属とは異なる金属であって良い。図４ｌに示すプロセス段階
において、有機トランジスタ用のソース／ドレイン金属Ｍ２がリフト−オフされ
、次いで図４ｍに示すプロセス段階において、無機トランジスタのソース及びド
レイン領域をもたらすこととなる水素化非晶質シリコンから成るｎ+層のエッチ
ングが行われる。
めに、ここでプラズマ化学的気相成長を用いてｎ+ａ−Ｓｉ：Ｈを被着し、図４
ｊにおける続くプロセス段階で、ソース／ドレイン電極材料のリフト−オフに対
するフォトレジストをパターニングするための第４のマスクＩＶを用いてソース
及びドレイン領域用金属の形成が始まる。この金属は、図４ｋに示すようなプロ
セス段階においてスパッタリングされてＭ２が付され、このＭ２は、ゲート電極
に使用した第１の金属とは異なる金属であって良い。図４ｌに示すプロセス段階
において、有機トランジスタ用のソース／ドレイン金属Ｍ２がリフト−オフされ
、次いで図４ｍに示すプロセス段階において、無機トランジスタのソース及びド
レイン領域をもたらすこととなる水素化非晶質シリコンから成るｎ+層のエッチ
ングが行われる。
【００３８】 ここで、図４ｎに示すプロセス段階において、有機薄膜トランジスタのメタラ
イゼーションのリフト−オフのためのフォトレジストのパターニングを続いて行
う。このことは、第５のマスクＶを用いて行われる。第３の金属Ｍ３の金属層は
、図４ｏに示すように全トランジスタ回路を覆って被着され、次いで、有機薄膜
トランジスタが薄膜構造での同一層に設けられた金属Ｍ３のソース及びドレイン
電極を用いて出現するようにして、この金属層Ｍ３のリフト−オフが行われる。
無機薄膜トランジスタに対して有機薄膜トランジスタを電気的に絶縁分離するた
めに、フォトリソグラフィを用いて、ポリメタクリル酸メチルＰＭＭＡ及び例え
ばノボラック・フォトレジストから成る二重層をここで被着する。有機薄膜トラ
ンジスタ用の金属Ｍ３のソース及びドレイン電極が図４ｑに示すように絶縁分離
二重層のくぼんでくずれたプロファイルの間に露出するようにして、絶縁二重層
がパターニングされる。最後に、有機能動半導体材料は、全回路を覆ってペンタ
センとして被着され、露出した部分に有機トランジスタの能動ｐ型半導体材料を
もたらす。絶縁分離二重層を覆っているところのペンタセン層は、図示しない完
結プロセス段階において除去し得ることも了知される。更に、電気的絶縁分離パ
ッシベーション及び平坦化層は、全相補型薄膜回路を覆って被着できることは勿
論であり、このことは、技術上、既知であり、本願では特に示していない。本発
明による相補型有機薄膜トランジスタ回路は、図４ｒに示すように、また図２ａ
に示す実施例に対応して実質的に出現する。
イゼーションのリフト−オフのためのフォトレジストのパターニングを続いて行
う。このことは、第５のマスクＶを用いて行われる。第３の金属Ｍ３の金属層は
、図４ｏに示すように全トランジスタ回路を覆って被着され、次いで、有機薄膜
トランジスタが薄膜構造での同一層に設けられた金属Ｍ３のソース及びドレイン
電極を用いて出現するようにして、この金属層Ｍ３のリフト−オフが行われる。
無機薄膜トランジスタに対して有機薄膜トランジスタを電気的に絶縁分離するた
めに、フォトリソグラフィを用いて、ポリメタクリル酸メチルＰＭＭＡ及び例え
ばノボラック・フォトレジストから成る二重層をここで被着する。有機薄膜トラ
ンジスタ用の金属Ｍ３のソース及びドレイン電極が図４ｑに示すように絶縁分離
二重層のくぼんでくずれたプロファイルの間に露出するようにして、絶縁二重層
がパターニングされる。最後に、有機能動半導体材料は、全回路を覆ってペンタ
センとして被着され、露出した部分に有機トランジスタの能動ｐ型半導体材料を
もたらす。絶縁分離二重層を覆っているところのペンタセン層は、図示しない完
結プロセス段階において除去し得ることも了知される。更に、電気的絶縁分離パ
ッシベーション及び平坦化層は、全相補型薄膜回路を覆って被着できることは勿
論であり、このことは、技術上、既知であり、本願では特に示していない。本発
明による相補型有機薄膜トランジスタ回路は、図４ｒに示すように、また図２ａ
に示す実施例に対応して実質的に出現する。
【００３９】 本発明において使用すると共に、図４ｃから図４ｈに示すようなプロセス段階
にて表わす如くの三層エッチングプロセスを図５ａから図５ｄを参照して幾分よ
り詳細に説明する。図５ａに示すような三層エッチングプロセスでは、シリコン
窒化物、非ドープ水素化非晶質シリコン、更にシリコン窒化物の層から成る三重
層がパターニングしたゲート電極上に被着される。最上層のシリコン窒化物層は
、図５ｂに示すようにパターニングされ、水素化非晶質シリコンのｎ+ドープ層
は、図５ｃに示すように全体に渡って被着される。ソース及びドレイン電極の金
属がパターニングされると共に、最上層のシリコン窒化物を覆うドープ非晶質シ
リコン材料が図５ｄに示すようにエッチング除去される。最上層のシリコン窒化
物層は、無機薄膜トランジスタのチャネル領域を保護するので、このエッチング
段階は、クリティカルではない。しかしながら、三層プロセスは、非晶質シリコ
ンの２つの被着段階を必要とする。また、ソース及びドレイン電極は、チャネル
長さについてパターニングした最上層のシリコン窒化物層の上部でパターニング
しなければならないので、このことは、所定のチャネル長さに対してより積極的
なフォトリソグラフィを必要とする。
にて表わす如くの三層エッチングプロセスを図５ａから図５ｄを参照して幾分よ
り詳細に説明する。図５ａに示すような三層エッチングプロセスでは、シリコン
窒化物、非ドープ水素化非晶質シリコン、更にシリコン窒化物の層から成る三重
層がパターニングしたゲート電極上に被着される。最上層のシリコン窒化物層は
、図５ｂに示すようにパターニングされ、水素化非晶質シリコンのｎ+ドープ層
は、図５ｃに示すように全体に渡って被着される。ソース及びドレイン電極の金
属がパターニングされると共に、最上層のシリコン窒化物を覆うドープ非晶質シ
リコン材料が図５ｄに示すようにエッチング除去される。最上層のシリコン窒化
物層は、無機薄膜トランジスタのチャネル領域を保護するので、このエッチング
段階は、クリティカルではない。しかしながら、三層プロセスは、非晶質シリコ
ンの２つの被着段階を必要とする。また、ソース及びドレイン電極は、チャネル
長さについてパターニングした最上層のシリコン窒化物層の上部でパターニング
しなければならないので、このことは、所定のチャネル長さに対してより積極的
なフォトリソグラフィを必要とする。
【００４０】 バック−チャネル・エッチングプロセスを図６ａから図６ｃに示す。シリコン
窒化物から成る絶縁分離層がゲート電極及び基板を覆って被着され、続いて、非
ドープ水素化シリコン及びｎ+ドープシリコン並びにｎ+ドープ水素化非晶質シリ
コンから成る更なる三層が被着される。このことを図６ａに示す。ソース及びド
レイン電極がパターニングされると共に、チャネル領域のドープ水素化非晶質シ
リコンがエッチング除去される。このことを図６ｂ及び図６ｃにそれぞれ示す。
バック−チャネル・エッチングプロセスは、非常に簡単であるが、チャネル領域
のｎ+ドープ水素化非晶質シリコンのエッチングはクリティカルな段階である。
一般に、バック−チャネル・エッチングは、三層エッチングプロセスを使用する
ことによって得ることができる品質よりも悪い品質を有する無機薄膜トランジス
タに帰着する。
窒化物から成る絶縁分離層がゲート電極及び基板を覆って被着され、続いて、非
ドープ水素化シリコン及びｎ+ドープシリコン並びにｎ+ドープ水素化非晶質シリ
コンから成る更なる三層が被着される。このことを図６ａに示す。ソース及びド
レイン電極がパターニングされると共に、チャネル領域のドープ水素化非晶質シ
リコンがエッチング除去される。このことを図６ｂ及び図６ｃにそれぞれ示す。
バック−チャネル・エッチングプロセスは、非常に簡単であるが、チャネル領域
のｎ+ドープ水素化非晶質シリコンのエッチングはクリティカルな段階である。
一般に、バック−チャネル・エッチングは、三層エッチングプロセスを使用する
ことによって得ることができる品質よりも悪い品質を有する無機薄膜トランジス
タに帰着する。
【００４１】 図７ａは、本発明による集積相補型薄膜トランジスタ回路を用いて形成したイ
ンバータの概略断面を示している。機能的に、図７ａのインバータは、図１に示
した従来技術による相補型トランジスタ回路に実質的に対応するが、例えば、図
２ａに示した本発明による実施例に基づいている。図示のように、このインバー
タの有機トランジスタは、ｐ型半導体材料、即ち、ペンタセンに基づいており、
ドープ及び非ドープ形態の水素化非晶質シリコンは、無機トランジスタの半導体
材料として使用される。インバータに対する入力信号がゲート電極に運ばれるこ
ととなるので、この目的のために、図７ａの左側に示すようなゲート電極コンタ
クトが設けられる。このゲート電極コンタクトは、マスク２の使用における図４
ａ及び図４ｂに示したのと同一のプロセス段階で被着することができる。図２ａ
におけるように、ポリメタクリル酸メチル及びノボラック・フォトレジストから
成る絶縁分離用の二重層が無機トランジスタに対して有機トランジスタ並びにイ
ンバータ・ゲートコンタクトを絶縁分離することとなる。なおまた、絶縁分離用
二重層並びにインバータのゲート電極コンタクトを覆って設けられるペンタセン
層を除去することもできる。インバータの周知の概略回路図を図７ｂに示し、本
発明による相補型トランジスタ回路及び方法の使用で実現したインバータを図７
ｃの線図によって示す。有機薄膜トランジスタは、ここでは図７ｃの左に位置し
、相補型薄膜トランジスタ回路の無機薄膜トランジスタが図７ｃの右に位置して
いる。
ンバータの概略断面を示している。機能的に、図７ａのインバータは、図１に示
した従来技術による相補型トランジスタ回路に実質的に対応するが、例えば、図
２ａに示した本発明による実施例に基づいている。図示のように、このインバー
タの有機トランジスタは、ｐ型半導体材料、即ち、ペンタセンに基づいており、
ドープ及び非ドープ形態の水素化非晶質シリコンは、無機トランジスタの半導体
材料として使用される。インバータに対する入力信号がゲート電極に運ばれるこ
ととなるので、この目的のために、図７ａの左側に示すようなゲート電極コンタ
クトが設けられる。このゲート電極コンタクトは、マスク２の使用における図４
ａ及び図４ｂに示したのと同一のプロセス段階で被着することができる。図２ａ
におけるように、ポリメタクリル酸メチル及びノボラック・フォトレジストから
成る絶縁分離用の二重層が無機トランジスタに対して有機トランジスタ並びにイ
ンバータ・ゲートコンタクトを絶縁分離することとなる。なおまた、絶縁分離用
二重層並びにインバータのゲート電極コンタクトを覆って設けられるペンタセン
層を除去することもできる。インバータの周知の概略回路図を図７ｂに示し、本
発明による相補型トランジスタ回路及び方法の使用で実現したインバータを図７
ｃの線図によって示す。有機薄膜トランジスタは、ここでは図７ｃの左に位置し
、相補型薄膜トランジスタ回路の無機薄膜トランジスタが図７ｃの右に位置して
いる。
【００４２】 図８ａは、β比が１であるインバータの異なる電源電圧に対する電圧転送曲線
を示す。このβ比は、次式によって定義される。
を示す。このβ比は、次式によって定義される。
【００４３】
【数１】
【００４４】 このことについては、ＣＭＯＳ回路では双方のトランジスタがドライバ及び負
荷の双方として動作し得ることに注目される。位相類似性のために、βは、ｐ型
装置の長さ／幅関係によって除算したｎ型装置の幅／長さ関係Ｗ／Ｌとしてしば
しば定義される。インバータは、２０Ｖの電源電圧に対して２２を超える利得に
おいて鋭い遷移を示している。インバータのオン電圧は、電源電圧に等しく、ま
たオフ電圧は、０Ｖである。このことは、本発明による相補型薄膜トランジスタ
回路の各電圧レベルの完全な維持を示している。インバータの遷移電流は、論理
遷移電圧近くのトップに達し、さもなくば極めて低い。このことは、図８ｂから
明らかである。このことは、本発明による相補型薄膜トランジスタ回路が真の相
補作用を有することを意味している。
荷の双方として動作し得ることに注目される。位相類似性のために、βは、ｐ型
装置の長さ／幅関係によって除算したｎ型装置の幅／長さ関係Ｗ／Ｌとしてしば
しば定義される。インバータは、２０Ｖの電源電圧に対して２２を超える利得に
おいて鋭い遷移を示している。インバータのオン電圧は、電源電圧に等しく、ま
たオフ電圧は、０Ｖである。このことは、本発明による相補型薄膜トランジスタ
回路の各電圧レベルの完全な維持を示している。インバータの遷移電流は、論理
遷移電圧近くのトップに達し、さもなくば極めて低い。このことは、図８ｂから
明らかである。このことは、本発明による相補型薄膜トランジスタ回路が真の相
補作用を有することを意味している。
【００４５】 本発明による相補型薄膜トランジスタ回路において、ＣＭＯＳ技術上、別な方
法で周知であるような論理ゲートを実現することは勿論可能である。本発明によ
る相補型トランジスタ回路を用いて実現される相補型ＮＡＮＤゲートの例を図９
ａの線図で示し、対応する概略回路図を図９ｂに示す。ＮＡＮＤゲートの出力を
図７ｃに示すインバータに接続することによって、相補型ＡＮＤゲートが勿論得
られ、その出力は、ＮＡＮＤゲートからの出力信号を反転したものとなる。ＮＡ
ＮＤゲートの異なる入力電圧に対する電圧転送曲線を図９に示し、簡単なインバ
ータに対する電圧転送曲線と同じ特性を有している。これらの特性は、図８ａに
示してある。一般に、ＣＭＯＳ技術及び対応するブール関数において既知である
ような論理ゲートは、図９ａに示すようなＮＡＮＤゲート及び図７ｃに示すよう
なインバータの使用によって実現し得ることを当業者は勿論、理解することとな
る。本発明による集積相補型薄膜トランジスタ回路は、一般に、相補型薄膜技術
において論理ゲートを実現するのに使用される。
法で周知であるような論理ゲートを実現することは勿論可能である。本発明によ
る相補型トランジスタ回路を用いて実現される相補型ＮＡＮＤゲートの例を図９
ａの線図で示し、対応する概略回路図を図９ｂに示す。ＮＡＮＤゲートの出力を
図７ｃに示すインバータに接続することによって、相補型ＡＮＤゲートが勿論得
られ、その出力は、ＮＡＮＤゲートからの出力信号を反転したものとなる。ＮＡ
ＮＤゲートの異なる入力電圧に対する電圧転送曲線を図９に示し、簡単なインバ
ータに対する電圧転送曲線と同じ特性を有している。これらの特性は、図８ａに
示してある。一般に、ＣＭＯＳ技術及び対応するブール関数において既知である
ような論理ゲートは、図９ａに示すようなＮＡＮＤゲート及び図７ｃに示すよう
なインバータの使用によって実現し得ることを当業者は勿論、理解することとな
る。本発明による集積相補型薄膜トランジスタ回路は、一般に、相補型薄膜技術
において論理ゲートを実現するのに使用される。
【００４６】 集積相補型薄膜回路によって、リング発振器がそれぞれ５及び１１のインバー
タ段及び異なるβ比を用いて作られた。これらのリング発振器は、５μｓと低い
単一ゲート遅延、１段当り０．２μＷを下回るゲート電力消費及び１５ｐＪと低
い電力遅延積を示す。高い動作周波数が比較的低い電源電圧において得ることが
できるように、ゲート遅延は、増大する電源電圧において速く減少する。
タ段及び異なるβ比を用いて作られた。これらのリング発振器は、５μｓと低い
単一ゲート遅延、１段当り０．２μＷを下回るゲート電力消費及び１５ｐＪと低
い電力遅延積を示す。高い動作周波数が比較的低い電源電圧において得ることが
できるように、ゲート遅延は、増大する電源電圧において速く減少する。
【００４７】 ５段のリング発振器の線図を図１０に示し、その回路図を図１１に示す。５つ
のインバータ段の他に、リング発振器の特性を測定するために使用されるオシロ
スコープの容量負荷から回路を絶縁分離するのに付加的な第６のインバータが使
用される。測定した発振器周波数から、単一のインバータ段の遅延を得ることが
できる。図１２ａは、図示の５段リング発振器の単一ゲートの遅延を示し、図１
２ｂは、電力消費を示し、また図１２ｃは電力遅延積を示している。全てのこれ
らの図は、β比が１／２の場合の特性を示すものである。
のインバータ段の他に、リング発振器の特性を測定するために使用されるオシロ
スコープの容量負荷から回路を絶縁分離するのに付加的な第６のインバータが使
用される。測定した発振器周波数から、単一のインバータ段の遅延を得ることが
できる。図１２ａは、図示の５段リング発振器の単一ゲートの遅延を示し、図１
２ｂは、電力消費を示し、また図１２ｃは電力遅延積を示している。全てのこれ
らの図は、β比が１／２の場合の特性を示すものである。
【００４８】 １１のインバータ段を有するリング発振器は、本発明による集積相補型薄膜回
路の使用によって対応する方法で実現されるが、本願では図示はしていない。し
かしながら、図１３ａ、図１３ｂ及び図１３ｃは、β比が１／３の場合の図１２
ａから図１２ｃに示したようなこの１１段のリング発振器に対する対応する特性
を示している。
路の使用によって対応する方法で実現されるが、本願では図示はしていない。し
かしながら、図１３ａ、図１３ｂ及び図１３ｃは、β比が１／３の場合の図１２
ａから図１２ｃに示したようなこの１１段のリング発振器に対する対応する特性
を示している。
【００４９】 本発明による方法は、簡易であり、従って低コストで本発明による集積相補型
薄膜トランジスタ回路を製造することを可能にする。相補型トランジスタ回路は
、固有の静的電力消費を有し、このことは、蓄電池電力に基づく各応用に対して
重要である。このことによって、本発明による相補型薄膜トランジスタは、所謂
「ラップ−トップ（ｌａｐ−ｔｏｐ）」と称する可搬式ＰＣの液晶表示装置また
はプログラム可能なタグ等の低レベルの実施に対する制御回路に応用可能とされ
る。本発明による回路は、低い静的電力消費の他に高いスイッチング増幅及び極
めて良好な論理レベルの維持を有する。リング発振器を用いて測定した、本発明
によって製造したトランジスタ回路の遅延は、前述したように５μｓと低く、こ
の値は、有機トランジスタを使用する回路においてこれまでに得られた最も速い
スピードである。
薄膜トランジスタ回路を製造することを可能にする。相補型トランジスタ回路は
、固有の静的電力消費を有し、このことは、蓄電池電力に基づく各応用に対して
重要である。このことによって、本発明による相補型薄膜トランジスタは、所謂
「ラップ−トップ（ｌａｐ−ｔｏｐ）」と称する可搬式ＰＣの液晶表示装置また
はプログラム可能なタグ等の低レベルの実施に対する制御回路に応用可能とされ
る。本発明による回路は、低い静的電力消費の他に高いスイッチング増幅及び極
めて良好な論理レベルの維持を有する。リング発振器を用いて測定した、本発明
によって製造したトランジスタ回路の遅延は、前述したように５μｓと低く、こ
の値は、有機トランジスタを使用する回路においてこれまでに得られた最も速い
スピードである。
【００５０】 有機薄膜トランジスタがｎ型トランジスタであり得ると共に、有機トランジス
タがｐ型トランジスであり得るか、またはその逆である混成集積相補型薄膜技術
が例示的実施例において述べたように能動半導体材料の使用に限定されないこと
は勿論である。適切な有機並びに無機半導体材料の進行中の開発は、将来、更に
改良した特性を有するｎおよびｐ型能動有機半導体材料並びに同様に、ｎおよび
ｐ型無機能動半導体材料の双方を用い得ることを有望にする。複合無機半導体化
合物は、興味のあるところであり、単結晶シリコンに適用され、一方、ガリウム
砒素は、当分の間、出現する見込みは低いが、将来的に本願で開示した類いの混
成相補型薄膜トランジスタ回路から決して排除されるものではない。
タがｐ型トランジスであり得るか、またはその逆である混成集積相補型薄膜技術
が例示的実施例において述べたように能動半導体材料の使用に限定されないこと
は勿論である。適切な有機並びに無機半導体材料の進行中の開発は、将来、更に
改良した特性を有するｎおよびｐ型能動有機半導体材料並びに同様に、ｎおよび
ｐ型無機能動半導体材料の双方を用い得ることを有望にする。複合無機半導体化
合物は、興味のあるところであり、単結晶シリコンに適用され、一方、ガリウム
砒素は、当分の間、出現する見込みは低いが、将来的に本願で開示した類いの混
成相補型薄膜トランジスタ回路から決して排除されるものではない。
【図１】 米国特許第５ ６７５ １９９号によって例示されるような従来技術による相
補型薄膜トランジスタ回路を示す図である。
補型薄膜トランジスタ回路を示す図である。
【図２ａ】 本発明による相補型薄膜トランジスタ回路の第１の実施例を示す図。
【図２ｂ】 本発明による相補型薄膜トランジスタ回路の第２の実施例を示す図。
【図２ｃ】 図２ｂの実施例の変形を示す図。
【図３ａ】 本発明による相補型薄膜トランジスタ回路の第３の実施例を示す図。
【図３ｂ】 本発明による相補型薄膜トランジスタ回路の第４の実施例を示す図。
【図３ｃ】 本発明による相補型薄膜トランジスタ回路の第５の実施例を示す図。
【図３ｄ】 図３ｃの実施例の変形を示す図。
【図４】 ａからｒは、本発明による方法の実施例における各プロセス段階を概略的に示
す図である。
す図である。
【図５】 ａからｄは、本発明による方法において使用する三層エッチングプロセスを示
す図である。
す図である。
【図６】 ａからｃは、本発明による方法において使用するバック−チャネル・エッチン
グプロセスを示す図である。
グプロセスを示す図である。
【図７ａ】 本発明による相補型薄膜トランジスタ回路を用いて実現されるインバータを概
略的に示す断面図。
略的に示す断面図。
【図７ｂ】 図７ａのインバータを示す回路図。
【図７ｃ】 薄膜技術にて実現される図７ａにおける実際のインバータのマイクロフォトグ
ラフに基づく線図。
ラフに基づく線図。
【図８ａ】 図７ａにおけるように実現されるインバータに対する電圧転送曲線を示す図。
【図８ｂ】 図７ａにおけるように実現されるインバータに対する遷移電流を示す図である
。
。
【図９ａ】 本発明による相補型薄膜トランジスタ回路を用いて実現される実際のＮＡＮＤ
ゲートのマイクロフォトグラフに基づく線図。
ゲートのマイクロフォトグラフに基づく線図。
【図９ｂ】 図９ａのＮＡＮＤゲートの回路図。
【図９ｃ】 図９ａのＮＡＮＤゲートの出力電圧を示すグラフ図である。
【図１０】 本発明による相補型薄膜トランジスタ回路を用いて実現される実際の５段のリ
ング発振器のマイクロフォトグラフに基づく線図である。
ング発振器のマイクロフォトグラフに基づく線図である。
【図１１】 図１０のリング発振器の回路図である。
【図１２】 ａからｃは、それぞれ電源電圧の関数としての図１０におけるリング発振器に
対するゲート遅延、電力消費及び電力消費積を示す図である。
対するゲート遅延、電力消費及び電力消費積を示す図である。
【図１３】 ａからｃは、それぞれ本発明による相補型薄膜トランジスタ回路を用いて実現
される１１段構成のリング発振器に対する、電源電圧の関数としてのゲート遅延
、電力消費及び電力消費積を示す図である。
される１１段構成のリング発振器に対する、電源電圧の関数としてのゲート遅延
、電力消費及び電力消費積を示す図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年６月６日（２０００．６．６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】 本発明は、動作的に接続されると共に、共通基板上に設けられた第１及び第２
のトランジスタを備えた集積無機／有機相補型薄膜トランジスタ回路であって、
第１のトランジスタが無機薄膜トランジスタであると共に、第２のトランジスタ
が有機薄膜トランジスタであり、個別ゲート電極がトランジスタのおのおのに対
して設けられ、相補型薄膜トランジスタ回路が多層薄膜構造を形成してなる前記
集積無機／有機相補型薄膜トランジスタ回路に関する。
のトランジスタを備えた集積無機／有機相補型薄膜トランジスタ回路であって、
第１のトランジスタが無機薄膜トランジスタであると共に、第２のトランジスタ
が有機薄膜トランジスタであり、個別ゲート電極がトランジスタのおのおのに対
して設けられ、相補型薄膜トランジスタ回路が多層薄膜構造を形成してなる前記
集積無機／有機相補型薄膜トランジスタ回路に関する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】 本発明は、動作的に接続されると共に、共通の基板上に設けられた第１及び第
２のトランジスタを備えた集積無機／有機相補型薄膜トランジスタ回路であって
、第１のトランジスタが無機薄膜トランジスタであると共に、第２のトランジス
タが有機薄膜トランジスタであり、相補型薄膜トランジスタ回路が連続的に被着
されパラーニングされた薄膜層を有する多層薄膜構造を形成し、共通基板上にそ
れぞれ第１及び第２のトランジスタ用の個別ゲート電極を被着すると共に、有機
薄膜トランジスタの薄膜構造の同一層に有機薄膜トランジスタのソース電極及び
ドレイン電極用の金属を被着してなる前記集積無機／有機相補型薄膜トランジス
タを製造する方法に関する。 最後に、本発明は動作的に接続されると共に、共通基板上に設けられた第１及
び第２のトランジスタを備えた集積無機／有機相補型薄型トランジスタ回路であ
って、第１のトランジスタが無機薄膜トランジスタであると共に、第２のトラン
ジスタが有機薄膜トランジスタであり、相補型薄膜トランジスタ回路が連続的に
被着されパターニングされた薄膜層を有する多層薄膜構造を形成してなる前記集
積無機／有機相補型薄膜トランジスタ回路を製造する方法に関する。
２のトランジスタを備えた集積無機／有機相補型薄膜トランジスタ回路であって
、第１のトランジスタが無機薄膜トランジスタであると共に、第２のトランジス
タが有機薄膜トランジスタであり、相補型薄膜トランジスタ回路が連続的に被着
されパラーニングされた薄膜層を有する多層薄膜構造を形成し、共通基板上にそ
れぞれ第１及び第２のトランジスタ用の個別ゲート電極を被着すると共に、有機
薄膜トランジスタの薄膜構造の同一層に有機薄膜トランジスタのソース電極及び
ドレイン電極用の金属を被着してなる前記集積無機／有機相補型薄膜トランジス
タを製造する方法に関する。 最後に、本発明は動作的に接続されると共に、共通基板上に設けられた第１及
び第２のトランジスタを備えた集積無機／有機相補型薄型トランジスタ回路であ
って、第１のトランジスタが無機薄膜トランジスタであると共に、第２のトラン
ジスタが有機薄膜トランジスタであり、相補型薄膜トランジスタ回路が連続的に
被着されパターニングされた薄膜層を有する多層薄膜構造を形成してなる前記集
積無機／有機相補型薄膜トランジスタ回路を製造する方法に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】 また実際、バウムバッハによる相補型薄膜トランジスタは、有機薄膜トランジ
スタにおいて絶縁された有機半導体材料を有していない。同一符号を有する電位
を使用して無機トランジスタをオンに切り換えると共に、有機トランジスタをオ
フに切り換えるか、またはその逆を行うことができるのが望ましいので、このこ
とは問題である。バウムバッハ他による相補型薄膜トランジスタにおいて、相補
型薄膜トランジスタが複雑な回路に使用されるのであれば、望ましくない大きな
漏れが問題となることが考えられる。バウムバッハ他によって実現されたインバ
ータは、前記引用した米国特許に述べられているように、電源電圧７．２Ｖにお
いて約５Ｖでスイッチする。バウムバッハ他による相補型薄膜トランジスタの別
の欠点は、共通のゲート電極がｎ型及びｐ型トランジスタ双方に対して使用され
るという点である。相補型装置から構築されるより複雑なトランジスタ回路は、
共通電極がそのように使用されないことを要求する。簡単なインバータにおいて
さえも、共通ゲート電極は、増大した浮遊容量を与えることとなる。更に、バウ
ムバッハ他による相補型薄膜トランジスタは、ｎ型トランジスタとして無機トラ
ンジスタを使用すると共に、ｐ型トランジスタとして、有機トランジスタを使用
し、このことは、提案された材料を考慮するともっともと思われることに注目す
べきである。しかしながら、ｎ型の能動半導体を形成するのに使用し得る有機材
料の使用は、比較的複雑でコスト高となる製造プロセスを要求し、このため当分
の間、利益を得ることが容易ではないことは、バウムバッハ他から明らかである
。 米国特許第５ ６１２ ２２８号（シー他（ｓｈｉｅｈ ＆ ａｌ．）におい
て、個別ゲート電極を有する薄膜トランジスタを製造する方法が開示されている
。無機及び有機薄膜トランジスタは、それぞれｎ型及びｐ型であり、同一のそれ
ぞれの層にある双方のトランジスタのソース及びドレイン電極を有する相補型回
路に集積されて示されている。有機薄膜トランジスタは、ｐ型の能動半導体材料
についてパターニングされて示されており、浮遊容量についての問題を本質的に
回避できることは、明らかである。シー他は、能動半導体材料の被着のおいて低
温プロセスを当てにしているが、有機半導体材料に適用される従来のパターニン
グ方法に固有の問題を考慮していない。特に、金属電極がｎ型トランジスタのパ
ターニングした能動半導体材料の頂部に被着されるので、シー他によって開示さ
れたような装置は、ｎ型有機材料を有するどの実施例にも従うものではない。
スタにおいて絶縁された有機半導体材料を有していない。同一符号を有する電位
を使用して無機トランジスタをオンに切り換えると共に、有機トランジスタをオ
フに切り換えるか、またはその逆を行うことができるのが望ましいので、このこ
とは問題である。バウムバッハ他による相補型薄膜トランジスタにおいて、相補
型薄膜トランジスタが複雑な回路に使用されるのであれば、望ましくない大きな
漏れが問題となることが考えられる。バウムバッハ他によって実現されたインバ
ータは、前記引用した米国特許に述べられているように、電源電圧７．２Ｖにお
いて約５Ｖでスイッチする。バウムバッハ他による相補型薄膜トランジスタの別
の欠点は、共通のゲート電極がｎ型及びｐ型トランジスタ双方に対して使用され
るという点である。相補型装置から構築されるより複雑なトランジスタ回路は、
共通電極がそのように使用されないことを要求する。簡単なインバータにおいて
さえも、共通ゲート電極は、増大した浮遊容量を与えることとなる。更に、バウ
ムバッハ他による相補型薄膜トランジスタは、ｎ型トランジスタとして無機トラ
ンジスタを使用すると共に、ｐ型トランジスタとして、有機トランジスタを使用
し、このことは、提案された材料を考慮するともっともと思われることに注目す
べきである。しかしながら、ｎ型の能動半導体を形成するのに使用し得る有機材
料の使用は、比較的複雑でコスト高となる製造プロセスを要求し、このため当分
の間、利益を得ることが容易ではないことは、バウムバッハ他から明らかである
。 米国特許第５ ６１２ ２２８号（シー他（ｓｈｉｅｈ ＆ ａｌ．）におい
て、個別ゲート電極を有する薄膜トランジスタを製造する方法が開示されている
。無機及び有機薄膜トランジスタは、それぞれｎ型及びｐ型であり、同一のそれ
ぞれの層にある双方のトランジスタのソース及びドレイン電極を有する相補型回
路に集積されて示されている。有機薄膜トランジスタは、ｐ型の能動半導体材料
についてパターニングされて示されており、浮遊容量についての問題を本質的に
回避できることは、明らかである。シー他は、能動半導体材料の被着のおいて低
温プロセスを当てにしているが、有機半導体材料に適用される従来のパターニン
グ方法に固有の問題を考慮していない。特に、金属電極がｎ型トランジスタのパ
ターニングした能動半導体材料の頂部に被着されるので、シー他によって開示さ
れたような装置は、ｎ型有機材料を有するどの実施例にも従うものではない。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】 前記及び他の目的は、無機薄膜トランジスタがｎ型トランジスタであると共に
、有機薄型トランジスタがｐ型トランジスタであるか、またはその逆であり、各
ケースの有機能動トランジスタ材料がそれぞれｐ型有機半導体材料かまたはｎ型
有機半導体材料であることと、前記有機半導体を回路の頂部の少なくとも１つの
適切にパターニングした絶縁分離層を覆う実質的に全体の層に設けて、前記絶縁
分離層が第２のトランジスタの領域にてくずされるようにすることによって、何
れのケースにしても第２のトランジスタの前記有機能動半導体がソース及びドレ
イン電極と接触して、第１のトランジスタに対する完全な電気的絶縁分離で設け
られたことを特徴とする集積無機／有機相補型薄膜トランジスタ回路によって、
本発明に従って達成される。
、有機薄型トランジスタがｐ型トランジスタであるか、またはその逆であり、各
ケースの有機能動トランジスタ材料がそれぞれｐ型有機半導体材料かまたはｎ型
有機半導体材料であることと、前記有機半導体を回路の頂部の少なくとも１つの
適切にパターニングした絶縁分離層を覆う実質的に全体の層に設けて、前記絶縁
分離層が第２のトランジスタの領域にてくずされるようにすることによって、何
れのケースにしても第２のトランジスタの前記有機能動半導体がソース及びドレ
イン電極と接触して、第１のトランジスタに対する完全な電気的絶縁分離で設け
られたことを特徴とする集積無機／有機相補型薄膜トランジスタ回路によって、
本発明に従って達成される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】 集積無機／有機薄膜トランジスタを製造する第１の方法は、本発明によれば、
ｎ型無機能動半導体材料及びｐ型有機能動半導体材料をそれぞれ被着することに
よってｎ型トランジスタとしての無機薄膜トランジスタ及びｐ型トランジスタと
しての有機薄膜トランジスタを形成するか、または同様に、ｎ型有機能動半導体
材料及びｐ型無機能動半導体材料をそれぞれ被着することによってｎ型トランジ
スタとしての前記有機薄膜トランジスタ及びｐ型トランジスタとしての前記無機
薄膜トランジスタを形成し、何れのケースでも適切なパターニングによって第１
のトランジスタを覆うと共に第２のトランジスタの領域でくずされた少なくとも
１つの全体の絶縁分離層を設けて、第２のトランジスタのソース及びドレイン電
極それにゲート絶縁体を露出させ、かつ前記絶縁分離層の頂部の全体の層に前記
有機能動半導体材料を設けて、第２のトランジスタの前記露出部分を覆うように
することによって、前記能動有機半導体に前記絶縁分離層のくずしたプロファイ
ルのくぼみ型エッジによって第１のトランジスタに対する完全な電気的絶縁分離
の状態で前記ソース及びドレイン電極との接触をもたらすようにしたことによっ
て特徴付けられる。
ｎ型無機能動半導体材料及びｐ型有機能動半導体材料をそれぞれ被着することに
よってｎ型トランジスタとしての無機薄膜トランジスタ及びｐ型トランジスタと
しての有機薄膜トランジスタを形成するか、または同様に、ｎ型有機能動半導体
材料及びｐ型無機能動半導体材料をそれぞれ被着することによってｎ型トランジ
スタとしての前記有機薄膜トランジスタ及びｐ型トランジスタとしての前記無機
薄膜トランジスタを形成し、何れのケースでも適切なパターニングによって第１
のトランジスタを覆うと共に第２のトランジスタの領域でくずされた少なくとも
１つの全体の絶縁分離層を設けて、第２のトランジスタのソース及びドレイン電
極それにゲート絶縁体を露出させ、かつ前記絶縁分離層の頂部の全体の層に前記
有機能動半導体材料を設けて、第２のトランジスタの前記露出部分を覆うように
することによって、前記能動有機半導体に前記絶縁分離層のくずしたプロファイ
ルのくぼみ型エッジによって第１のトランジスタに対する完全な電気的絶縁分離
の状態で前記ソース及びドレイン電極との接触をもたらすようにしたことによっ
て特徴付けられる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】 最後に、前記絶縁分離二重層を覆って被着した前記ペンタセン層を除去するこ
とができる。
とができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正内容】
【００２８】 図２ａの実施例に対する代替例として、ｐ型トランジスタにおける能動半導体
材料の絶縁分離は、相補型薄膜トランジスタ回路の簡易化したバージョンで達成
することができる。図２ｂにおいて、このことは、相補型薄膜トランジスタ回路
を覆ってフォトレジストを設け、しかる後に有機薄膜トランジスタを除いて有機
能動半導体材料を除去することによって示される。フォトレジストから成るマス
ク層は、図２ｂに示すように維持することができるが、図２ｂに示すようにして
除去することもできる。各ケースにおいて、有機トランジスタの能動半導体材料
は、有機トランジスタに対して電気的に絶縁分離されるようになる。このことに
関連して、この種の材料は、通常、共通のフォトレジスト及びフォトレジストの
処理のための薬液に晒されるときに損傷を受けたり破壊されたりするので、エッ
チングによって能動有機半導体材料を除去することは、問題であると見做されて
きたことに注目される。しかしながら、水性材料を用いた水性エッチング・プロ
セスは、非常に良好な結果をもたらすということが判明してきた。例えば、有機
オプトエレクトロニック材料のパターニングにおいて、溶剤としてポリビニルア
ルコールを、またフォトレジストとしてゼラチンを使用することは、有益な代替
例となり得る。なおまた、フォトリソグラフィ及び印刷は、エッチングに対する
他の可能な代替例であり、特に印刷は、長期的に最も簡単で、しかも最も安いと
いうことが判明し得る。
材料の絶縁分離は、相補型薄膜トランジスタ回路の簡易化したバージョンで達成
することができる。図２ｂにおいて、このことは、相補型薄膜トランジスタ回路
を覆ってフォトレジストを設け、しかる後に有機薄膜トランジスタを除いて有機
能動半導体材料を除去することによって示される。フォトレジストから成るマス
ク層は、図２ｂに示すように維持することができるが、図２ｂに示すようにして
除去することもできる。各ケースにおいて、有機トランジスタの能動半導体材料
は、有機トランジスタに対して電気的に絶縁分離されるようになる。このことに
関連して、この種の材料は、通常、共通のフォトレジスト及びフォトレジストの
処理のための薬液に晒されるときに損傷を受けたり破壊されたりするので、エッ
チングによって能動有機半導体材料を除去することは、問題であると見做されて
きたことに注目される。しかしながら、水性材料を用いた水性エッチング・プロ
セスは、非常に良好な結果をもたらすということが判明してきた。例えば、有機
オプトエレクトロニック材料のパターニングにおいて、溶剤としてポリビニルア
ルコールを、またフォトレジストとしてゼラチンを使用することは、有益な代替
例となり得る。なおまた、フォトリソグラフィ及び印刷は、エッチングに対する
他の可能な代替例であり、特に印刷は、長期的に最も簡単で、しかも最も安いと
いうことが判明し得る。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正内容】
【００４８】 １１のインバータ段を有するリング発振器は、本発明による集積相補型薄膜回
路の使用によって対応する方法で実現されるが、本願では、図系はしていない。
しかしながら、図１３ａ、図１３ｂ及び図１３ｃは、β比が１／３の場合の図１
２ａから図１２ｃに示したような１１段のリング発振器に対する対応する特性を
示している。
路の使用によって対応する方法で実現されるが、本願では、図系はしていない。
しかしながら、図１３ａ、図１３ｂ及び図１３ｃは、β比が１／３の場合の図１
２ａから図１２ｃに示したような１１段のリング発振器に対する対応する特性を
示している。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】 米国特許第５ ６７５ １９９号によって例示されるような従来技術による相
補型薄膜トランジスタ回路を示す図である。
補型薄膜トランジスタ回路を示す図である。
【図２ａ】 本発明による相補型薄膜トランジスタ回路の第１の実施例を示す図。
【図２ｂ】 本発明による相補型薄膜トランジスタ回路の第２の実施例を示す図。
【図２ｃ】 図２ｂの実施例の変形を示す図。
【図３ａ】 本発明による相補型薄膜トランジスタ回路の第３の実施例を示す図。
【図３ｂ】 本発明による相補型薄膜トランジスタ回路の第４の実施例を示す図。
【図３ｃ】 本発明による相補型薄膜トランジスタ回路の第５の実施例を示す図。
【図３ｄ】 ｃの実施例の変形を示す図。
【図４】 ａからｒは、本発明による方法の実施例における各プロセス段階を概略的に示
す図である。
す図である。
【図５】 ａからｄは、本発明による方法において使用する三層エッチングプロセスを示
す図である。
す図である。
【図６】 ａからｃは、本発明による方法において使用するバック−チャネル・エッチン
グプロセスを示す図である。
グプロセスを示す図である。
【図７ａ】 本発明による相補型薄膜トランジスタ回路を用いて実現されるインバータを概
略的に示す断面図。
略的に示す断面図。
【図７ｂ】 図７ａのインバータを示す回路図。
【図７ｃ】 薄膜技術にて実現される図７ａにおける実際のインバータのマイクロフォトグ
ラフに基づく線図。
ラフに基づく線図。
【図８ａ】 図７ａにおけるように実現されるインバータに対する電圧転送曲線、
【図８ｂ】 図７ａにおけるように実現されるインバータに対する遷移電流を示す図。
【図９ａ】 本発明による相補型薄膜トランジスタ回路を用いて実現される実際のＮＡＮＤ
ゲートのマイクロフォトグラフに基づく線図。
ゲートのマイクロフォトグラフに基づく線図。
【図９ｂ】 図９ａのＮＡＮＤゲートの回路図。
【図９ｃ】 図９ａのＮＡＮＤゲートの出力電圧を示すグラフ図。
【図１０】 本発明による相補型薄膜トランジスタ図路を用いて実現される実際の５段のリ
ング発振器のマイクロフォトグラフに基づく線図である。
ング発振器のマイクロフォトグラフに基づく線図である。
【図１１】 図１０のリング発振器の回路図である。
【図１２】 ａからｃは、それぞれ電源電圧の関数としての図１０におけるリング発振器に
対するゲート遅延、電力消費及び電力消費積を示す図である。
対するゲート遅延、電力消費及び電力消費積を示す図である。
【図１３】 ａからｃは、それぞれ本発明による相補型薄膜トランジスタ回路を用いて実現
される１１段構成のリング発振器に対する、電源電圧の関数としてのゲート遅延
、電力消費及び電力消量積を示す図である。
される１１段構成のリング発振器に対する、電源電圧の関数としてのゲート遅延
、電力消費及び電力消量積を示す図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，Ｈ Ｒ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ， ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，Ｎ Ｏ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ， ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 トマソン、ダニエル、ビー アメリカ合衆国 カリフォルニア、サンタ ローザ、ロス アラモス ロード 240 (72)発明者 ハーゲン、クラウク アメリカ合衆国 ペンシルバニア、ステー ト カレッジ、ウエスト カレッジ アベ ニュー 1670、アパートメント ビー (72)発明者 ガンドラッチ、デビッド、ジェイ アメリカ合衆国 ペンシルバニア、ステー ト カレッジ、ワウペラニ ドライブ 445、アパートメント エフアイ Ｆターム(参考） 5F048 AA04 AA09 AB03 AB04 AC04 BA16 BB04 BB11 BC01 BE08 BF01 BG03 5F110 AA16 AA30 BB04 CC03 CC07 EE02 EE44 FF03 GG02 GG05 GG15 HK09 HK16 NN02 NN12 NN24 NN27 【要約の続き】 気的に絶縁分離して設けられる。
Claims (16)
- 【請求項１】 動作的に接続されると共に、共通の基板上に設けられた第１
及び第２のトランジスタを備えた集積無機／有機相補型薄膜トランジスタ回路で
あって、前記第１のトランジスタが無機薄膜トランジスタであると共に、前記第
２のトランジスタが有機薄膜トランジスタであり、前記相補型薄膜トランジスタ
回路が多層薄膜構造を形成してなる前記集積無機／有機相補型薄膜トランジスタ
回路において、 前記無機薄膜トランジスタがｎ型トランジスタであり、かつ前記有機薄膜トラ
ンジスタがｐ型トランジスタであるか、またはその逆であり、この際、各ケース
の前記有機能動トランジスタ材料がそれぞれｐ型有機半導体材料またはｎ型有機
半導体材料であり、 個別ゲート電極が前記トランジスタのおのおのに対して設けられ、 各ケースの有機ｐ型トランジスタの前記有機能動半導体が前記無機ｎ型トラン
ジスタから電気的に絶縁分離して設けられ、かつ 有機ｎ型トランジスタの前記有機能動半導体が前記無機ｐ型トランジスタから
電気的に絶縁分離して付随的に設けられたことを特徴とする前記相補型薄膜トラ
ンジスタ回路。 - 【請求項２】 請求項１記載の相補型薄膜トランジスタにおいて、前記無機
能動半導体材料は、水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）、水素化または未水
素化微結晶質シリコン（μｃ−Ｓｉ：Ｈ；μｃ−Ｓｉ）、水素化または未水素化
多結晶質シリコン（ｐｃ−Ｓｉ：Ｈ；ｐｃ−Ｓｉ）、単結晶シリコン、銅をドー
プした多結晶質ゲルマニウム（ｐｃ−Ｇｅ：Ｃｕ）、セレン化カドミウム（Ｃｄ
Ｓｅ）、テルル化カドミウム（ＣｄＴｅ）、または恐らくは単結晶形態で前記各
材料に基づく複合無機半導体の中から選択されることを特徴とする前記相補型薄
膜トランジスタ回路。 - 【請求項３】 請求項２記載の相補型薄膜トランジスタ回路において、前記
無機トランジスタは、ｎ型トランジスタであり、前記無機能動半導体材料は、水
素化非晶質シリコン（ａ−Ｓｉ：Ｈ）であることを特徴とする前記相補型薄膜ト
ランジスタ回路。 - 【請求項４】 請求項２記載の相補型薄膜トランジスタ回路において、前記
無機トランジスタは、ｐ型トランジスタであり、前記無機能動半導体材料は、ｐ
型シリコン材料、特にｐ型水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）であることを
特徴とする前記相補型薄膜トランジスタ回路。 - 【請求項５】 請求項１記載の相補型薄膜トランジスタ回路において、前記
有機薄膜トランジスタの前記能動半導体材料は、特定の分子量を有する少なくと
も１つの多共役（ｐｏｌｙｃｏｎｊｕｇａｔｅｄ）有機化合物を備えていること
を特徴とする前記相補型薄膜トランジスタ回路。 - 【請求項６】 請求項５記載の相補型薄膜トランジスタ回路において、前記
多共役有機化合物は、共役オリゴマ、多環式芳香族炭水化物、特にポリアセン（
ｐｏｌｙａｃｅｎｅ）、またはポリエンの中から選択されることを特徴とする前
記相補型薄膜トランジスタ回路。 - 【請求項７】 請求項６記載の相補型薄膜トランジスタ回路において、前記
有機薄膜トランジスタは、ｐ型トランジスタであり、前記有機半導体材料は、ペ
ンタセン（ｐｅｎｔａｃｅｎｅ）であることを特徴とする前記相補型薄膜トラン
ジスタ回路。 - 【請求項８】 請求項１記載の相補型薄膜トランジスタ回路において、前記
有機薄膜トランジスタは、ｎ型トランジスタであり、前記有機能動半導体材料は
、カッパーヘキサデカフルオロフタロシアナイド（ｃｏｐｐｅｒ ｈｅｘａｄｅ
ｃａｆｌｕｏｒｏｐｈｔａｌｏｃｙａｎｉｄｅ）（Ｆ16ＣｕＰｃ）であることを
特徴とする前記相補型薄膜トランジスタ回路。 - 【請求項９】 請求項１記載の相補型薄膜トランジスタ回路において、前記
有機薄膜トランジスタのソース電極及びドレイン電極は、前記有機薄膜トランジ
スタの前記薄膜構造の１つで同一の層に設けられていることを特徴とする前記相
補型薄膜トランジスタ回路。 - 【請求項１０】 動作的に接続されると共に、共通の基板上に設けられた第
１及び第２のトランジスタを備えた集積無機／有機相補型薄膜トランジスタ回路
であって、前記第１のトランジスタが無機薄膜トランジスタであると共に、前記
第２のトランジスタが有機薄膜トランジスタであり、前記相補型薄膜トランジス
タ回路が連続的に被着されパターニングされた薄膜層を有する多層薄膜構造を形
成してなる前記集積無機／有機相補型薄膜トランジスタを製造する方法において
、 ｎ型無機能動半導体材料及びｐ型有機能動半導体材料をそれぞれ被着すること
によってｎ型トランジスタとしての前記無機薄膜トランジスタ及びｐ型トランジ
スタとしての前記有機薄膜トランジスタを形成するかまたは同様に、ｎ型有機能
動半導体材料及びｐ型無機能動半導体材料をそれぞれ被着することによってｎ型
トランジスタとしての前記有機薄膜トランジスタ及びｐ型トランジスタとしての
前記無機薄膜トランジスタを形成し、 それぞれ共通基板上の前記第１及び前記第２のトランジスタ用の個別ゲート電
極を被着し、 前記有機薄膜トランジスタの前記薄膜構造の同一の層に前記有機薄膜トランジ
スタのソース電極及びドレイン電極用の材料を被着し、 各ケースにて、前記ｎ型トランジスタから電気的に絶縁分離された有機ｐ型ト
ランジスタに前記有機能動半導体材料を設けると共に、前記無機ｐ型トランジス
タから電気的に絶縁分離された有機ｎ型トランジスタに前記有機能動半導体材料
を付随的に設けることを特徴とする前記方法。 - 【請求項１１】 動作的に接続されると共に、共通の基板上に設けられた第
１及び第２のトランジスタを備えた無機／有機相補型薄膜トランジスタ回路を製
造する方法であって、前記第１のトランジスタが無機薄膜トランジスタであると
共に、前記第２のトランジスタが有機薄膜トランジスタであり、前記相補型薄膜
トランジスタ回路が連続的に被着されパターニングされた薄膜層を有する多層薄
膜構造を形成してなる前記方法において、 共通基板上の前記２つのトランジスタのおのおのに対する第１の金属から成る
個別ゲート電極を被着する段階と、 各ゲート電極を覆ってシリコン窒化物（ＳｉＮx）から成る個別無機絶縁体を
被着する段階と、 前記第１のトランジスタの前記ゲート電極を形成する前記ゲート電極のうちの
一方の上方に水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）として無機能動半導体を被
着する段階と、 前記第１のトランジスタに対するソース及びドレイン・コンタクトとして、水
素化非晶質シリコン（ｎ+ａ−Ｓｉ：Ｈ）または水素化微結晶質シリコン（ｎ+μ
ｃ−Ｓｉ：Ｈ）または水素化多結晶質シリコン（ｎ+ｐｃ−Ｓｉ：Ｈ）の何れか
から成るｎ+ドープト層を被着しパターニングする段階と、 前記ソース及びドレイン・コンタクトを覆って第２の金属として前記第１のト
ランジスタのソース及びドレイン電極を被着しパターニングする段階と、 前記薄膜構造の同一層レベルに第３の金属として前記第２のトランジスタ用の
ソース及びドレイン電極を被着しパターニングする段階と、 前記有機薄膜トランジスタ全体を覆って絶縁二重層を形成する段階と、 前記絶縁二重層をパターニングして、前記第２のトランジスタの前記ソース及
びドレイン電極並びに前記ゲート絶縁体が露出するようにし、しかる後にペンタ
センから成る層が前記絶縁二重層及び前記トランジスタの前記露出した部分の上
方に被着され、この際、前記露出部分の前記ペンタセン層が前記有機薄膜トラン
ジスタの前記能動半導体材料を形成すると共に、前記絶縁二重層のプロファイル
のくぼみ型エッジによってくずされた付加的ペンタセン層に対して電気的に絶縁
分離して設けられる段階とを具備したこと、とを特徴とする前記方法。 - 【請求項１２】 請求項１１記載の方法において、前記無機薄膜トランジス
タを形成する前記各段階は、反転した千鳥状にした三層構造を形成する三重層プ
ロセスにて実現することを特徴とする前記方法。 - 【請求項１３】 請求項１１記載の方法において、前記無機薄膜トランジス
タを形成する前記各段階は、バック−チャネル・エッチングプロセスにて実現す
ることを特徴とする前記方法。 - 【請求項１４】 請求項１１記載の方法において、ポリメタクリル酸メチル
（ＰＭＭＡ：ｐｏｌｙｍｅｔｈｙｌｍｅｔａｃｒｙｌａｔｅ）及びノボラック（
Ｎｏｖｏｌａｃ）・フォトレジストから成るくずした二重層のくぼみ型プロファ
イルによって前記有機薄膜トランジスタにてペンタセンとして前記能動半導体を
絶縁分離することを特徴とする前記方法。 - 【請求項１５】 請求項１１記載の方法において、前記有機薄膜トランジス
タの前記ソース及びドレイン電極を形成するために熱的に金を蒸着することを特
徴とする前記方法。 - 【請求項１６】 請求項１１記載の方法において、前記絶縁分離二重層を覆
って被着した前記ペンタセン層を付随的に除去することを特徴とする前記方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8983098P | 1998-06-19 | 1998-06-19 | |
| NO985729A NO985729D0 (no) | 1998-12-08 | 1998-12-08 | Integrert uorganisk/organisk komplementµr tynnfilmtransistorkrets |
| NO60/089,830 | 1998-12-08 | ||
| NO19985729 | 1998-12-08 | ||
| PCT/NO1999/000208 WO1999066540A2 (en) | 1998-06-19 | 1999-06-18 | An integrated inorganic/organic complementary thin-film transistor circuit and a method for its production |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002518844A true JP2002518844A (ja) | 2002-06-25 |
| JP3597468B2 JP3597468B2 (ja) | 2004-12-08 |
Family
ID=26648917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000555282A Expired - Fee Related JP3597468B2 (ja) | 1998-06-19 | 1999-06-18 | 集積無機／有機相補型薄膜トランジスタ回路およびその製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6528816B1 (ja) |
| EP (1) | EP1093663A2 (ja) |
| JP (1) | JP3597468B2 (ja) |
| KR (1) | KR100393324B1 (ja) |
| CN (1) | CN1312958A (ja) |
| AU (1) | AU751935B2 (ja) |
| CA (1) | CA2334862C (ja) |
| WO (1) | WO1999066540A2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003508924A (ja) * | 1999-08-31 | 2003-03-04 | イー−インク コーポレイション | パターニングされた半導体膜を形成する方法 |
| WO2004110105A1 (ja) * | 2003-06-06 | 2004-12-16 | Pioneer Corporation | 有機半導体素子及びその製造方法 |
| JP2005101555A (ja) * | 2003-08-28 | 2005-04-14 | Mitsubishi Chemicals Corp | 有機電界効果トランジスタ |
| JP2006520101A (ja) * | 2003-03-07 | 2006-08-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子配列の製作方法 |
| JP2007500452A (ja) * | 2003-05-20 | 2007-01-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電界効果トランジスタ構成および電界効果トランジスタ構成の製造方法 |
| KR100733178B1 (ko) * | 2003-07-08 | 2007-06-28 | 인피니언 테크놀로지스 아게 | 집적회로 |
| JP2009004559A (ja) * | 2007-06-21 | 2009-01-08 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| WO2009011220A1 (ja) * | 2007-07-13 | 2009-01-22 | Sony Corporation | 半導体装置およびその製造方法、ならびに表示装置およびその製造方法 |
| US8643114B2 (en) | 2009-06-25 | 2014-02-04 | Seiko Epson Corporation | Semiconductor device and electronic apparatus |
| JP2015008327A (ja) * | 2009-04-10 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015181165A (ja) * | 2009-07-24 | 2015-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| WO2022181707A1 (ja) * | 2021-02-25 | 2022-09-01 | 国立大学法人 東京大学 | 無機／有機ハイブリッド相補型半導体デバイス及びその製造方法 |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269504A (ja) | 1999-03-16 | 2000-09-29 | Hitachi Ltd | 半導体装置、その製造方法及び液晶表示装置 |
| EP1208603A1 (en) | 1999-08-31 | 2002-05-29 | E Ink Corporation | Transistor for an electronically driven display |
| GB9929614D0 (en) * | 1999-12-15 | 2000-02-09 | Koninkl Philips Electronics Nv | Method of manufacturing a transistor |
| JP2002215065A (ja) * | 2000-11-02 | 2002-07-31 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器 |
| US7439096B2 (en) * | 2001-02-21 | 2008-10-21 | Lucent Technologies Inc. | Semiconductor device encapsulation |
| JP4841751B2 (ja) * | 2001-06-01 | 2011-12-21 | 株式会社半導体エネルギー研究所 | 有機半導体装置及びその作製方法 |
| US6433359B1 (en) | 2001-09-06 | 2002-08-13 | 3M Innovative Properties Company | Surface modifying layers for organic thin film transistors |
| JP3823312B2 (ja) * | 2001-10-18 | 2006-09-20 | 日本電気株式会社 | 有機薄膜トランジスタ |
| US6963080B2 (en) * | 2001-11-26 | 2005-11-08 | International Business Machines Corporation | Thin film transistors using solution processed pentacene precursor as organic semiconductor |
| US6603141B2 (en) * | 2001-12-28 | 2003-08-05 | Motorola, Inc. | Organic semiconductor and method |
| US6768132B2 (en) | 2002-03-07 | 2004-07-27 | 3M Innovative Properties Company | Surface modified organic thin film transistors |
| US6885146B2 (en) | 2002-03-14 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates |
| US6667215B2 (en) * | 2002-05-02 | 2003-12-23 | 3M Innovative Properties | Method of making transistors |
| US7294875B2 (en) * | 2002-06-07 | 2007-11-13 | Axon Technologies Corporation | Nanoscale programmable structures and methods of forming and using same |
| US6821811B2 (en) | 2002-08-02 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor |
| CN100364108C (zh) * | 2002-08-28 | 2008-01-23 | 中国科学院长春应用化学研究所 | 含有有机半导体的夹心型场效应晶体管及制作方法 |
| JP2004103905A (ja) * | 2002-09-11 | 2004-04-02 | Pioneer Electronic Corp | 有機半導体素子 |
| AU2003299265A1 (en) * | 2003-01-14 | 2004-08-23 | Siemens Aktiengesellschaft | Organic field effect transistor and integrated circuit |
| US7554121B2 (en) * | 2003-12-26 | 2009-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Organic semiconductor device |
| US7659138B2 (en) * | 2003-12-26 | 2010-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an organic semiconductor element |
| KR100592270B1 (ko) * | 2004-05-18 | 2006-06-21 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 구비한 평판표시장치 |
| JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
| US7582534B2 (en) * | 2004-11-18 | 2009-09-01 | International Business Machines Corporation | Chemical doping of nano-components |
| US7033870B1 (en) * | 2004-11-29 | 2006-04-25 | International Business Machines Corporation | Semiconductor transistors with reduced gate-source/drain capacitances |
| TWI248212B (en) * | 2004-12-06 | 2006-01-21 | Ritdisplay Corp | Organic electroluminescent device, pixel structure, array and driving method thereof |
| DE102004059467A1 (de) * | 2004-12-10 | 2006-07-20 | Polyic Gmbh & Co. Kg | Gatter aus organischen Feldeffekttransistoren |
| JP4667096B2 (ja) * | 2005-03-25 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 有機半導体装置及びその作製方法 |
| KR20060104092A (ko) * | 2005-03-29 | 2006-10-09 | 삼성전자주식회사 | 유기 박막 트랜지스터 표시판 및 그 제조 방법 |
| DE102005017655B4 (de) * | 2005-04-15 | 2008-12-11 | Polyic Gmbh & Co. Kg | Mehrschichtiger Verbundkörper mit elektronischer Funktion |
| KR20060116534A (ko) * | 2005-05-10 | 2006-11-15 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치 |
| DE102005031448A1 (de) | 2005-07-04 | 2007-01-11 | Polyic Gmbh & Co. Kg | Aktivierbare optische Schicht |
| KR20070009013A (ko) * | 2005-07-14 | 2007-01-18 | 삼성전자주식회사 | 평판표시장치 및 평판표시장치의 제조방법 |
| DE102005035589A1 (de) | 2005-07-29 | 2007-02-01 | Polyic Gmbh & Co. Kg | Verfahren zur Herstellung eines elektronischen Bauelements |
| DE102005035590A1 (de) * | 2005-07-29 | 2007-02-01 | Polyic Gmbh & Co. Kg | Elektronisches Bauelement |
| DE102005042166A1 (de) * | 2005-09-06 | 2007-03-15 | Polyic Gmbh & Co.Kg | Organisches Bauelement und ein solches umfassende elektrische Schaltung |
| DE102005044306A1 (de) * | 2005-09-16 | 2007-03-22 | Polyic Gmbh & Co. Kg | Elektronische Schaltung und Verfahren zur Herstellung einer solchen |
| US7397072B2 (en) * | 2005-12-01 | 2008-07-08 | Board Of Regents, The University Of Texas System | Structure for and method of using a four terminal hybrid silicon/organic field effect sensor device |
| US7800101B2 (en) * | 2006-01-05 | 2010-09-21 | Samsung Electronics Co., Ltd. | Thin film transistor having openings formed therein |
| KR101251997B1 (ko) * | 2006-01-05 | 2013-04-08 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| TWI298211B (en) * | 2006-01-11 | 2008-06-21 | Ind Tech Res Inst | Thin film transistor, organic electro-luminescent display device and method of fabricating the same |
| JP2008010566A (ja) * | 2006-06-28 | 2008-01-17 | Ricoh Co Ltd | 半導体デバイス |
| DE102006047388A1 (de) * | 2006-10-06 | 2008-04-17 | Polyic Gmbh & Co. Kg | Feldeffekttransistor sowie elektrische Schaltung |
| US7910929B2 (en) * | 2007-12-18 | 2011-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP5411528B2 (ja) * | 2008-03-18 | 2014-02-12 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及び表示装置 |
| JP2010034343A (ja) | 2008-07-30 | 2010-02-12 | Sumitomo Chemical Co Ltd | 半導体装置の製造方法および半導体装置 |
| US8686404B2 (en) | 2008-12-08 | 2014-04-01 | The Trustees Of The University Of Pennsylvania | Organic semiconductors capable of ambipolar transport |
| US9443984B2 (en) | 2010-12-28 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN102931350A (zh) * | 2012-11-20 | 2013-02-13 | 上海交通大学 | 一种溶液法双极性薄膜晶体管及其制备方法 |
| KR102011874B1 (ko) | 2013-03-05 | 2019-08-19 | 삼성전자주식회사 | 박막 트랜지스터를 포함하는 표시 장치 |
| US9679995B2 (en) * | 2013-03-22 | 2017-06-13 | Shenzhen Royole Technologies Co., Ltd. | Method for manufacturing thin film transistor and pixel unit thereof |
| CN103579115B (zh) * | 2013-11-11 | 2015-11-25 | 京东方科技集团股份有限公司 | 互补式薄膜晶体管及其制备方法、阵列基板、显示装置 |
| CN105575992A (zh) * | 2015-12-22 | 2016-05-11 | 深圳市华星光电技术有限公司 | 互补金属氧化物半导体器件及其制备方法 |
| CN105742308B (zh) | 2016-02-29 | 2019-09-13 | 深圳市华星光电技术有限公司 | 互补型薄膜晶体管及其制造方法 |
| CN105609502A (zh) * | 2016-02-29 | 2016-05-25 | 深圳市华星光电技术有限公司 | 互补型薄膜晶体管及其制造方法 |
| WO2017206141A1 (zh) | 2016-06-02 | 2017-12-07 | 长春富乐玻显示技术有限公司 | Oled驱动电路及其制备方法和显示装置 |
| CN106252362B (zh) * | 2016-08-31 | 2019-07-12 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| CN106571365A (zh) * | 2016-11-08 | 2017-04-19 | 深圳市华星光电技术有限公司 | 一种互补型薄膜晶体管及其制作方法 |
| CN106653810B (zh) * | 2016-12-15 | 2020-09-04 | 武汉华星光电技术有限公司 | Oled显示面板以及oled显示装置 |
| US20220045274A1 (en) * | 2020-08-06 | 2022-02-10 | Facebook Technologies Llc | Ofets having organic semiconductor layer with high carrier mobility and in situ isolation |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2694531B2 (ja) * | 1988-03-28 | 1997-12-24 | キヤノン株式会社 | Ｍｉｍ型素子の駆動方法 |
| FR2664430B1 (fr) * | 1990-07-04 | 1992-09-18 | Centre Nat Rech Scient | Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques. |
| US5625199A (en) * | 1996-01-16 | 1997-04-29 | Lucent Technologies Inc. | Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors |
| US6326640B1 (en) * | 1996-01-29 | 2001-12-04 | Motorola, Inc. | Organic thin film transistor with enhanced carrier mobility |
| US5612228A (en) | 1996-04-24 | 1997-03-18 | Motorola | Method of making CMOS with organic and inorganic semiconducting region |
| US6246070B1 (en) * | 1998-08-21 | 2001-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same |
| US6407408B1 (en) * | 2001-03-12 | 2002-06-18 | Universal Display Corporation | Method for patterning devices |
-
1999
- 1999-06-18 WO PCT/NO1999/000208 patent/WO1999066540A2/en not_active Application Discontinuation
- 1999-06-18 CN CN99809715A patent/CN1312958A/zh active Pending
- 1999-06-18 CA CA002334862A patent/CA2334862C/en not_active Expired - Fee Related
- 1999-06-18 EP EP99957112A patent/EP1093663A2/en not_active Withdrawn
- 1999-06-18 US US09/485,847 patent/US6528816B1/en not_active Expired - Lifetime
- 1999-06-18 AU AU42959/99A patent/AU751935B2/en not_active Ceased
- 1999-06-18 JP JP2000555282A patent/JP3597468B2/ja not_active Expired - Fee Related
- 1999-06-18 KR KR10-2000-7014470A patent/KR100393324B1/ko not_active IP Right Cessation
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4972260B2 (ja) * | 1999-08-31 | 2012-07-11 | イー インク コーポレイション | パターニングされた半導体膜を形成する方法 |
| JP2003508924A (ja) * | 1999-08-31 | 2003-03-04 | イー−インク コーポレイション | パターニングされた半導体膜を形成する方法 |
| JP2006520101A (ja) * | 2003-03-07 | 2006-08-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子配列の製作方法 |
| JP2007500452A (ja) * | 2003-05-20 | 2007-01-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電界効果トランジスタ構成および電界効果トランジスタ構成の製造方法 |
| US7776645B2 (en) | 2003-06-06 | 2010-08-17 | Pioneer Corporation | Organic semiconductor device and its manufacturing method |
| WO2004110105A1 (ja) * | 2003-06-06 | 2004-12-16 | Pioneer Corporation | 有機半導体素子及びその製造方法 |
| KR100733178B1 (ko) * | 2003-07-08 | 2007-06-28 | 인피니언 테크놀로지스 아게 | 집적회로 |
| JP2005101555A (ja) * | 2003-08-28 | 2005-04-14 | Mitsubishi Chemicals Corp | 有機電界効果トランジスタ |
| JP2009004559A (ja) * | 2007-06-21 | 2009-01-08 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US8168983B2 (en) | 2007-07-13 | 2012-05-01 | Sony Corporation | Semiconductor device, method for manufacturing semiconductor device, display device, and method for manufacturing display device |
| JP2009021477A (ja) * | 2007-07-13 | 2009-01-29 | Sony Corp | 半導体装置およびその製造方法、ならびに表示装置およびその製造方法 |
| WO2009011220A1 (ja) * | 2007-07-13 | 2009-01-22 | Sony Corporation | 半導体装置およびその製造方法、ならびに表示装置およびその製造方法 |
| JP2015008327A (ja) * | 2009-04-10 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8643114B2 (en) | 2009-06-25 | 2014-02-04 | Seiko Epson Corporation | Semiconductor device and electronic apparatus |
| JP2015181165A (ja) * | 2009-07-24 | 2015-10-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9779679B2 (en) | 2009-07-24 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9875713B2 (en) | 2009-07-24 | 2018-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10810961B2 (en) | 2009-07-24 | 2020-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11373615B2 (en) | 2009-07-24 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US11663989B2 (en) | 2009-07-24 | 2023-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| WO2022181707A1 (ja) * | 2021-02-25 | 2022-09-01 | 国立大学法人 東京大学 | 無機／有機ハイブリッド相補型半導体デバイス及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1093663A2 (en) | 2001-04-25 |
| KR20010053039A (ko) | 2001-06-25 |
| CA2334862A1 (en) | 1999-12-23 |
| CN1312958A (zh) | 2001-09-12 |
| KR100393324B1 (ko) | 2003-07-31 |
| AU4295999A (en) | 2000-01-05 |
| WO1999066540A3 (en) | 2000-02-10 |
| WO1999066540A2 (en) | 1999-12-23 |
| US6528816B1 (en) | 2003-03-04 |
| AU751935B2 (en) | 2002-08-29 |
| WO1999066540A9 (en) | 2000-05-04 |
| JP3597468B2 (ja) | 2004-12-08 |
| CA2334862C (en) | 2006-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597468B2 (ja) | 集積無機／有機相補型薄膜トランジスタ回路およびその製造方法 | |
| US8089073B2 (en) | Front and backside processed thin film electronic devices | |
| TWI412125B (zh) | 電子元件及電子元件之製法 | |
| JP5274594B2 (ja) | 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法 | |
| US5010027A (en) | Method for fabricating a self-aligned thin-film transistor utilizing planarization and back-side photoresist exposure | |
| EP1102335A2 (en) | Thin film transistors | |
| JP4204870B2 (ja) | 薄膜トランジスタ・デバイスを形成する方法、及びトランジスタ構造を形成する方法 | |
| US8748871B2 (en) | Graphene devices and semiconductor field effect transistors in 3D hybrid integrated circuits | |
| TWI374545B (en) | Manufacturing method of thin film transistor and thin film transistor, and display | |
| EP0981165A1 (en) | Thin film transistors | |
| KR20050031876A (ko) | 다양한 결정 배향 웨이퍼상에 구축된 디바이스층을 갖는3ｄ ｃｍｏｓ집적회로 | |
| JP2010135471A (ja) | 両極特性電界効果型トランジスタ及び半導体集積回路装置 | |
| JP2004047566A (ja) | 電界効果型トランジスタ、その製造方法及び画像表示装置 | |
| US7439127B2 (en) | Method for fabricating a semiconductor component including a high capacitance per unit area capacitor | |
| CN105097548A (zh) | 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置 | |
| JPH03116876A (ja) | アモルファスシリコン薄膜トランジスタの製造工程及びアモルファス半導体薄膜電界効果型トランジスタ | |
| JP2000066233A (ja) | 液晶表示装置 | |
| JPH11102907A (ja) | 半導体装置の製造方法および絶縁膜形成装置 | |
| JP2003298056A (ja) | 有機薄膜電界効果トランジスターおよびその製造方法 | |
| JP2004039690A (ja) | 半導体素子 | |
| CN113193047B (zh) | 一种不同厚度铁电层的负电容场效应晶体管及制备方法 | |
| NO321391B1 (no) | Integrert uorganisk/organisk komplementaer tynnfilmtransistorkrets | |
| Juang et al. | Microcrystalline-Si thin-film transistors formed by using palladium silicided source/drain contact electrode | |
| JPS615563A (ja) | 半導体装置 | |
| JPS6315470A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040420 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |