CN106571365A - 一种互补型薄膜晶体管及其制作方法 - Google Patents

一种互补型薄膜晶体管及其制作方法 Download PDF

Info

Publication number
CN106571365A
CN106571365A CN201610987586.4A CN201610987586A CN106571365A CN 106571365 A CN106571365 A CN 106571365A CN 201610987586 A CN201610987586 A CN 201610987586A CN 106571365 A CN106571365 A CN 106571365A
Authority
CN
China
Prior art keywords
drain electrode
source electrode
grid
active layer
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610987586.4A
Other languages
English (en)
Inventor
徐洪远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201610987586.4A priority Critical patent/CN106571365A/zh
Publication of CN106571365A publication Critical patent/CN106571365A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种互补型薄膜晶体管及其制作方法，该互补型薄膜晶体管，包括：衬底基板、第一栅极与第二栅极、栅极绝缘层、第一源极、第一漏极、第二源极与第二漏极、挡墙结构、N型半导体有源层、P型半导体有源层以及保护层；其中，挡墙结构设在第一源极、第二源极及第一漏极与第二漏极相连接位置上。本发明结构简单，制作工艺简易可行，大大降低了互补型薄膜晶体管的制作成本，挡墙结构可以避免在制作N型半导体有源层与P型半导体有源层时，相互污染对方。

Description

一种互补型薄膜晶体管及其制作方法
【技术领域】
本发明涉及液晶显示领域，特别涉及一种互补型薄膜晶体管及其制作方法。
【背景技术】
在现有技术中，互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor,CMOS)是一种集成电路的设计制程，可以在硅质晶圆模板上制出N型沟道金属氧化物半导体(n-type MOSFET,NMOS)和P型沟道金属氧化物半导体(p-type MOSFET,PMOS)的基本组件，由于NMOS与PMOS在物理特性上为互补性，因此被称为CMOS。CMOS在一般的制程上，可用来制作静态随机存储器、微控制器、微处理器、以及互补式金属氧化物半导体图像传感装置与其他数位逻辑电路系统。也就是说，CMOS由P型沟道金属氧化物半导体和N型沟道金属氧化物半导体共同构成，而CMOS电路是作为集成电路中的基本电路结构。
CMOS器件需同时采用N型晶体管和P型晶体管，通过对多晶硅掺杂，可实现N型晶体管和P型晶体管，因此目前主要的CMOS工艺技术都是基于多晶硅的MOS器件，即半导体有源层的制作材料一般为多晶硅材料。但低温多晶硅制作工艺复杂，制程温度很高，相对传统非晶硅制程，还需加入准分子镭射(ELA)、离子植入(ion implantation)、掺杂活化(dopantactivation)等工艺，因此制作成本非常高昂。
【发明内容】
本发明的目的在于提供本发明的目的在于提供一种互补型薄膜晶体管及其制作方法，以减少其工艺制作流程并降低其制作成本。
本发明的技术方案如下：
一种互补型薄膜晶体管，包括：
衬底基板，包括P型晶体管区与N型晶体管区；
第一栅极与第二栅极，分别形成于所述衬底基板上的所述P型晶体管区与所述N型晶体管区；
栅极绝缘层，形成于所述第一栅极与所述第二栅极上，并覆盖所述衬底基板；
第一源极、第一漏极、第二源极与第二漏极，形成于所述栅极绝缘层上，所述第一源极与所述第一漏极和所述第一栅极对应，所述第二源极与所述第二漏极和所述第二栅极对应，所述第一源极与所述第一漏极在所述栅极绝缘层上形成第一沟道，所述第二源极与所述第二漏极在所述栅极绝缘层上形成第二沟道，且所述第一漏极与所述第二漏极相连接；
挡墙结构，形成于所述第一源极、所述第二源极及所述第一漏极与所述第二漏极相连接位置上，且所述挡墙结构不与所述栅极绝缘层接触；
N型半导体有源层，形成于所述第二沟道上，并覆盖所述第二沟道与所述挡墙结构之间的所述第二源极与所述第二漏极；
P型半导体有源层，形成于所述第一沟道上，并覆盖所述第一沟道与所述挡墙结构之间的所述第一源极与所述第一漏极；
保护层，形成于所述N型半导体有源层与所述P型半导体有源层上，并覆盖所述挡墙结构；
其中，所述N型半导体有源层的制作材料为透明的金属氧化物半导体材料，所述P型半导体有源层的制作材料为有机半导体材料。
优选地，所述挡墙结构的表面高于所述第一源极、所述第一漏极、所述第二源极与所述第二漏极的表面。
优选地，所述挡墙结构的竖截面形状为上窄下宽的梯形状。
优选地，所述挡墙结构由有机聚合物材料制成或由色阻层组成。
优选地，所述N型半导体有源层与所述P型半导体有源层均通过喷墨印刷的方法制成。
优选地，所述栅极绝缘层的制作材料为二氧化硅或氮化硅。
优选地，所述第一栅极或第二栅极的制作材料为铜金属、钼金属与铝金属中的一种。
一种互补型薄膜晶体管的制作方法，包括以下步骤：
在衬底基板上形成第一栅极与第二栅极，所述衬底基板包括P型晶体管区与N型晶体管区，并使所述第一栅极位于所述P型晶体管区，所述第二栅极位于所述N型晶体管区；
在所述第一栅极与所述第二栅极上形成一层栅极绝缘层，并使所述栅极绝缘层覆盖所述衬底基板；
在所述栅极绝缘层上形成第一源极、第一漏极、第二源极与第二漏极，其中所述第一源极与所述第一漏极和所述第一栅极对应，所述第二源极与所述第二漏极和所述第二栅极对应，且使所述第一漏极与所述第二漏极相连接；
在所述第一源极、所述第二源极及所述第一漏极与所述第二漏极相连接位置上形成挡墙结构，且所述挡墙结构不与所述栅极绝缘层接触；
在所述第二源极与所述第二漏极形成的第二沟道上形成N型半导体有源层，并使其覆盖所述第二沟道与所述挡墙结构之间的所述第二源极与所述第二漏极；
在所述第一源极与所述第一漏极形成的第一沟道上形成P型半导体有源层，并使其覆盖所述第一沟道与所述挡墙结构之间的所述第一源极与所述第一漏极；
在所述N型半导体有源层与所述P型半导体有源层上形成保护层，并使其覆盖所述挡墙结构；
优选地，所述N型半导体有源层与所述P型半导体有源层均通过通过喷墨印刷的方法制成。
优选地，所述第一栅极与所述第二栅极通过同一步骤制成，所述第一源极、所述第二漏极及所述第一漏极与所述第二源极通过同一步骤制成。
本发明的有益效果：
本发明的一种互补型薄膜晶体管，通过在所述第一源极、所述第二源极及所述第一漏极与所述第二漏极相连接位置上，形成挡墙结构，可以避免在制作所述N型半导体有源层与所述P型半导体有源层时，相互污染对方；本发明的一种互补型薄膜晶体管的制作方法，通过喷墨印刷的方法制成所述N型半导体有源层与所述P型半导体有源层，制程简单成本低廉；通过在所述第一源极、所述第二源极及所述第一漏极与所述第二漏极相连接位置上形成挡墙结构，在所述第二源极与所述第二漏极形成的第二沟道上形成N型半导体有源层及在所述第一源极与所述第一漏极形成的第一沟道上形成P型半导体有源层时，可以避免在制作所述N型半导体有源层与所述P型半导体有源层时，相互污染对方。
【附图说明】
图1为本发明实施例的一种互补型薄膜晶体管的制作方法的实施步骤第一步形成的局部图形示意图；
图2为本发明实施例的一种互补型薄膜晶体管的制作方法的实施步骤第二步形成的局部图形示意图；
图3为本发明实施例的一种互补型薄膜晶体管的制作方法的实施步骤第三步形成的局部图形示意图；
图4为本发明实施例的一种互补型薄膜晶体管的制作方法的实施步骤第四步形成的局部图形示意图；
图5为本发明实施例的一种互补型薄膜晶体管的制作方法的实施步骤第五步形成的局部图形示意图；
图6为本发明实施例的一种互补型薄膜晶体管的制作方法的实施步骤第六步形成的局部图形示意图；
图7为本发明实施例的一种互补型薄膜晶体管的制作方法的实施步骤第七步形成的局部图形示意图或互补型薄膜晶体管的整体结构示意图；
图8为本发明实施例的一种互补型薄膜晶体管的制作方法的实施流程总体示意图。
【具体实施方式】
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是以相同标号表示。
实施例一
请参考图7，图7为本发明实施例的一种互补型薄膜晶体管的整体结构示意图，从图7可以看到，本发明的一种互补型薄膜晶体管，包括：
衬底基板1，包括P型晶体管区13与N型晶体管区14。
第一栅极2与第二栅极3，分别形成于所述衬底基板1上的所述P型晶体管区13与所述N型晶体管区14。
栅极绝缘层4，形成于所述第一栅极2与所述第二栅极3上，并覆盖所述衬底基板1。
第一源极5、第一漏极6、第二漏极7与第二源极8，形成于所述栅极绝缘层4上，所述第一源极5与所述第一漏极6和所述第一栅极2对应，所述第二漏极7与所述第二源极8和所述第二栅极3对应，所述第一源极5与所述第一漏极6在所述栅极绝缘层4上形成第一沟道，所述第二漏极7与所述第二源极8在所述栅极绝缘层4上形成第二沟道，且所述第一漏极6与所述第二漏极7相连接。
挡墙结构9，形成于所述第一源极5、所述第二源极8及所述第一漏极6与所述第二漏极7相连接位置上，且所述挡墙结构9不与所述栅极绝缘层4接触。
N型半导体有源层10，形成于所述第二沟道上，并覆盖所述第二沟道与所述挡墙结构9之间的所述第二漏极7与所述第二源极8。
P型半导体有源层11，形成于所述第一沟道上，并覆盖所述第一沟道与所述挡墙结构9之间的所述第一源极5与所述第一漏极6。
保护层12，形成于所述N型半导体有源层10与所述P型半导体有源层11上，并覆盖所述挡墙结构9。
其中，所述N型半导体有源层10的制作材料为透明的金属氧化物半导体材料，所述P型半导体有源层11的制作材料为有机半导体材料。
在本实施例中，所述挡墙结构9的表面高于所述第一源极5、所述第一漏极6、所述第二漏极7与所述第二源极8的表面。
在本实施例中，所述挡墙结构9的竖截面形状为上窄下宽的梯形状。可选地，该挡墙结构9的竖截面形状为等腰梯形状。
在本实施例中，所述挡墙结构9由有机聚合物材料制成或由色阻层组成。
在本实施例中，所述N型半导体有源层10与所述P型半导体有源层11均通过喷墨印刷的方法制成。
在本实施例中，所述栅极绝缘层4的制作材料为二氧化硅或氮化硅。
在本实施例中，所述第一栅极2或第二栅极3的制作材料为铜金属、钼金属与铝金属中的一种。
在本实施例中，所述保护层12的制作材料为二氧化硅或氮化硅。
本发明的一种互补型薄膜晶体管，通过在所述第一源极5、所述第二源极8及所述第一漏极6与所述第二漏极7相连接位置上，形成挡墙结构9，可以避免在制作所述N型半导体有源层10与所述P型半导体有源层11时，相互污染对方。另外由于它的N型半导体有源层10的制作材料为透明的金属氧化物半导体材料，使得它的N型半导体有源层10迁移率高，具有高度的均匀性的优点；由于它的P型半导体有源层11的制作材料为有机半导体材料，使得P型半导体有源层11具有可绕、制作成本低的优点，可应用于柔性显示和电子皮肤等领域。
实施例二
请参考图8，图8为本发明实施例的一种互补型薄膜晶体管的制作方法的实施流程总体示意图。从图8可以看到，本实施例的一种互补型薄膜晶体管的制作方法，包括以下步骤：
步骤S101：在衬底基板1上形成第一栅极2与第二栅极3，所述衬底基板1包括P型晶体管区13与N型晶体管区14，并使所述第一栅极2位于所述P型晶体管区13，所述第二栅极3位于所述N型晶体管区14。本步骤形成的局部图形如图1所示。
在本步骤中，通过一道光刻制程形成第一栅极2和第二栅极3，该光刻制程包括：首先在衬底基板1上沉积一层金属膜，如铜金属、钼金属或者铝金属，并通过一张光罩及黄光、蚀刻、剥离制程，制成第一栅极2与第二栅极3，栅极的膜厚大约为3000A。
步骤S102：在所述第一栅极2与所述第二栅极3上形成一层栅极绝缘层4，并使所述栅极绝缘层4覆盖所述衬底基板1。本步骤形成的局部图形如图2所示。
在本步骤中，通过沉积一层无机材料，如二氧化硅或氮化硅作为所述栅极绝缘层4，其厚度大约为5000A。
步骤S103：在所述栅极绝缘层4上形成第一源极5、第一漏极6、第二漏极7与第二源极8，其中所述第一源极5与所述第一漏极6和所述第一栅极2对应，所述第二漏极7与所述第二源极8和所述第二栅极3对应，且使所述第一漏极6与所述第二漏极7相连接。本步骤形成的局部图形如图3所示。
在本步骤中，在栅极绝缘层4上沉积一层金属膜，并通过一张光罩及黄光、蚀刻、剥离制程，制成第一源极5、第一漏极6、第二源极7与第二漏极8，它们的膜厚大约为3000A。
步骤S104：在所述第一源极5、所述第二源极8及所述第一漏极6与所述第二漏极7相连接位置上形成挡墙结构9，且所述挡墙结构9不与所述栅极绝缘层4接触。本步骤形成的局部图形如图4所示。
在本步骤中，所述挡墙结构9为色阻层，或者由有机聚合物材料、二氧化硅以及氮化硅制成，其膜厚约为1～2um。在后面的步骤中会出现使用喷墨印刷方法制作半导体有源层的制程，所述挡墙结构9可以用来避免在制作所述N型半导体有源层10与所述P型半导体有源层11时，相互污染对方。
步骤S105：在所述第二漏极7与所述第二源极8形成的第二沟道上形成N型半导体有源层10，并使其覆盖所述第二沟道与所述挡墙结构9之间的所述第二漏极7与所述第二源极8。本步骤形成的局部图形如图5所示。
在本步骤中，用IJP打印IGZO墨水，并退火处理使溶剂挥发，形成膜厚约500A～1000A的N型有源层。
步骤S106：在所述第一源极5与所述第一漏极6形成的第一沟道上形成P型半导体有源层11，并使其覆盖所述第一沟道与所述挡墙结构9之间的所述第一源极5与所述第一漏极6。本步骤形成的局部图形如图6所示。
在本步骤中，类似的，用IJP打印OSC墨水，烘烤时有机溶剂挥发，形成膜厚约500A～1000A的P型有源层。
步骤S107：在所述N型半导体有源层10与所述P型半导体有源层11上形成保护层12，并使其覆盖所述挡墙结构9。本步骤形成的图形如图7所示。
在本步骤中，所述保护层12为膜厚1um左右的有机绝缘层(如PPMA或PI等聚合物)，也可以是沉积一层无机材料如氮化硅或二氧化硅等形成的绝缘层。
其中，IGZO(indium gallium zinc oxide)为铟镓锌氧化物，是一种透明的金属氧化物半导体材料，具有迁移率高，制程简单等特点，被广泛应用于高阶显示器的TFT主动层材料。IGZO以电子为载流子，属于N型半导体。OSC为有机半导体材料，是一种由小分子或高分子聚合物组成的有机半导体材料，具有可饶、制程成本低的特点，可应用于柔性显示、电子皮肤等领域。OSC以空穴为载流子，属于P型半导体。
在本实施例中，所述第一栅极2与所述第二栅极3通过同一步骤制成，所述第一源极5、所述第二源极8及所述第一漏极6与所述第二漏极7通过同一步骤制成。
本发明的一种互补型薄膜晶体管的制作方法，通过喷墨印刷的方法制成所述N型半导体有源层10与所述P型半导体有源层11，制程简单成本低廉；通过在所述第一源极5、所述第二源极8及所述第一漏极6与所述第二漏极7相连接位置上形成挡墙结构9，在所述第二漏极7与所述第二源极8形成的第二沟道上形成N型半导体有源层10，可以避免在制作所述N型半导体有源层10与所述P型半导体有源层11时，相互污染对方。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种互补型薄膜晶体管，其特征在于，包括：
衬底基板，包括P型晶体管区与N型晶体管区；
第一栅极与第二栅极，分别形成于所述衬底基板上的所述P型晶体管区与所述N型晶体管区；
栅极绝缘层，形成于所述第一栅极与所述第二栅极上，并覆盖所述衬底基板；
第一源极、第一漏极、第二源极与第二漏极，形成于所述栅极绝缘层上，所述第一源极与所述第一漏极和所述第一栅极对应，所述第二源极与所述第二漏极和所述第二栅极对应，所述第一源极与所述第一漏极在所述栅极绝缘层上形成第一沟道，所述第二源极与所述第二漏极在所述栅极绝缘层上形成第二沟道，且所述第一漏极与所述第二漏极相连接；
挡墙结构，形成于所述第一源极、所述第二源极及所述第一漏极与所述第二漏极相连接位置上，且所述挡墙结构不与所述栅极绝缘层接触；
N型半导体有源层，形成于所述第二沟道上，并覆盖所述第二沟道与所述挡墙结构之间的所述第二源极与所述第二漏极；
P型半导体有源层，形成于所述第一沟道上，并覆盖所述第一沟道与所述挡墙结构之间的所述第一源极与所述第一漏极；
保护层，形成于所述N型半导体有源层与所述P型半导体有源层上，并覆盖所述挡墙结构；
其中，所述N型半导体有源层的制作材料为透明的金属氧化物半导体材料，所述P型半导体有源层的制作材料为有机半导体材料。
2.根据权利要求1所述的互补型薄膜晶体管，其特征在于，所述挡墙结构的表面高于所述第一源极、所述第一漏极、所述第二源极与所述第二漏极的表面。
3.根据权利要求1所述的互补型薄膜晶体管，其特征在于，所述挡墙结构的竖截面形状为上窄下宽的梯形状。
4.根据权利要求1所述的互补型薄膜晶体管，其特征在于，所述挡墙结构由有机聚合物材料制成或由色阻层组成。
5.根据权利要求1所述的互补型薄膜晶体管，其特征在于，所述N型半导体有源层与所述P型半导体有源层均通过喷墨印刷的方法制成。
6.根据权利要求1所述的互补型薄膜晶体管，其特征在于，所述栅极绝缘层的制作材料为二氧化硅或氮化硅。
7.根据权利要求1所述的互补型薄膜晶体管，其特征在于，所述第一栅极或第二栅极的制作材料为铜金属、钼金属与铝金属中的一种。
8.一种互补型薄膜晶体管的制作方法，其特征在于，包括以下步骤：
在衬底基板上形成第一栅极与第二栅极，所述衬底基板包括P型晶体管区与N型晶体管区，并使所述第一栅极位于所述P型晶体管区，所述第二栅极位于所述N型晶体管区；
在所述第一栅极与所述第二栅极上形成一层栅极绝缘层，并使所述栅极绝缘层覆盖所述衬底基板；
在所述栅极绝缘层上形成第一源极、第一漏极、第二源极与第二漏极，其中所述第一源极与所述第一漏极和所述第一栅极对应，所述第二源极与所述第二漏极和所述第二栅极对应，且使所述第一漏极与所述第二漏极相连接；
在所述第一源极、所述第二源极及所述第一漏极与所述第二漏极相连接位置上形成挡墙结构，且所述挡墙结构不与所述栅极绝缘层接触；
在所述第二源极与所述第二漏极形成的第二沟道上形成N型半导体有源层，并使其覆盖所述第二沟道与所述挡墙结构之间的所述第二源极与所述第二漏极；
在所述第一源极与所述第一漏极形成的第一沟道上形成P型半导体有源层，并使其覆盖所述第一沟道与所述挡墙结构之间的所述第一源极与所述第一漏极；
在所述N型半导体有源层与所述P型半导体有源层上形成保护层，并使其覆盖所述挡墙结构。
9.根据权利要求8所述的制作方法，其特征在于，所述N型半导体有源层与所述P型半导体有源层均通过通过喷墨印刷的方法制成。
10.根据权利要求9所述的制作方法，其特征在于，所述第一栅极与所述第二栅极通过同一步骤制成，所述第一源极、所述第二漏极及所述第一漏极与所述第二源极通过同一步骤制成。
CN201610987586.4A 2016-11-08 2016-11-08 一种互补型薄膜晶体管及其制作方法 Pending CN106571365A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610987586.4A CN106571365A (zh) 2016-11-08 2016-11-08 一种互补型薄膜晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610987586.4A CN106571365A (zh) 2016-11-08 2016-11-08 一种互补型薄膜晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN106571365A true CN106571365A (zh) 2017-04-19

Family

ID=58540928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610987586.4A Pending CN106571365A (zh) 2016-11-08 2016-11-08 一种互补型薄膜晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN106571365A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312958A (zh) * 1998-06-19 2001-09-12 薄膜电子有限公司 集成无机/有机互补薄膜晶体管电路及其制造方法
CN1967813A (zh) * 2005-11-19 2007-05-23 三星电子株式会社 显示装置及其制造方法
CN1971967A (zh) * 2005-11-22 2007-05-30 三星电子株式会社 显示装置及其制造方法
CN101106153A (zh) * 2006-07-13 2008-01-16 株式会社日立制作所 场效应晶体管、有机薄膜晶体管及有机晶体管的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1312958A (zh) * 1998-06-19 2001-09-12 薄膜电子有限公司 集成无机/有机互补薄膜晶体管电路及其制造方法
CN1967813A (zh) * 2005-11-19 2007-05-23 三星电子株式会社 显示装置及其制造方法
CN1971967A (zh) * 2005-11-22 2007-05-30 三星电子株式会社 显示装置及其制造方法
CN101106153A (zh) * 2006-07-13 2008-01-16 株式会社日立制作所 场效应晶体管、有机薄膜晶体管及有机晶体管的制造方法

Similar Documents

Publication Publication Date Title
US8963147B2 (en) Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor
US9882055B2 (en) TFT substrate structure and manufacturing method thereof
US9293518B2 (en) Thin film transistor, and organic light-emitting display device therewith
TWI623101B (zh) 半導體裝置及其製造方法
CN104094386B (zh) 半导体装置及其制造方法
US9337213B2 (en) Semiconductor device and method for manufacturing same
US8987856B2 (en) Photodiode having N-type and intrinsic amorphous IGZO layers
US20170125452A1 (en) Semiconductor device
CN103050410B (zh) 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管
CN103403849B (zh) 半导体装置及其制造方法以及显示装置
CN103403873A (zh) 偏移电极tft结构
CN102881657B (zh) 一种cmos晶体管及其制造方法
CN105304500B (zh) N型tft的制作方法
CN104285286A (zh) 半导体装置及其制造方法
WO2017161626A1 (zh) Tft基板的制作方法及制得的tft基板
US8779429B2 (en) Display substrate and method of manufacturing the same
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN103855030A (zh) 制造氧化物薄膜晶体管的方法
US20160365368A1 (en) Thin film transistor array panel
CN104157609B (zh) Tft基板的制作方法及其结构
CN116565027A (zh) 制造薄膜晶体管的方法
CN104247031B (zh) 半导体装置及其制造方法
CN108538789A (zh) Cmos晶体管的制备方法、阵列基板的制备方法
CN104380474B (zh) 半导体装置及其制造方法
CN105789325A (zh) 薄膜晶体管、薄膜晶体管的制备方法及cmos器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170419

RJ01 Rejection of invention patent application after publication