CN103855030A - 制造氧化物薄膜晶体管的方法 - Google Patents

制造氧化物薄膜晶体管的方法 Download PDF

Info

Publication number
CN103855030A
CN103855030A CN201310548204.4A CN201310548204A CN103855030A CN 103855030 A CN103855030 A CN 103855030A CN 201310548204 A CN201310548204 A CN 201310548204A CN 103855030 A CN103855030 A CN 103855030A
Authority
CN
China
Prior art keywords
source electrode
pattern
metal layer
data metal
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310548204.4A
Other languages
English (en)
Other versions
CN103855030B (zh
Inventor
朴相武
金峰澈
河灿起
权真佑
李炯兆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103855030A publication Critical patent/CN103855030A/zh
Application granted granted Critical
Publication of CN103855030B publication Critical patent/CN103855030B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种制造氧化物薄膜晶体管的方法,所述方法包括如下步骤:在包括栅极的基板的前表面上形成栅绝缘膜;在所述栅绝缘膜上形成氧化物半导体层;在所述基板的所述前表面上依次形成下数据金属层和上数据金属层;通过湿蚀刻对所述上数据金属层进行构图来形成上源极图案和上漏极图案;使用所述上源极图案和所述上漏极图案作为掩模,通过干蚀刻对所述下数据金属层进行构图,来形成下源极图案和下漏极图案;在所述基板的所述前表面上形成第一钝化膜;对所述氧化物半导体层进行热处理;以及在所述第一钝化膜的前表面上形成第二钝化膜。

Description

制造氧化物薄膜晶体管的方法
技术领域
本发明涉及一种氧化物薄膜晶体管,并且更具体地说,涉及一种制造不包括蚀刻停止层的氧化物薄膜晶体管的方法。
背景技术
在屏幕上显示各种信息的图像显示设备是信息和通信的核心技术并且正变得愈加薄、轻、更加便携以及更高性能。具体地说,随着对于具有空间性和便利性的柔性显示器的需求增加,控制有机发光层的发光的有机发光二极管显示设备作为平板显示设备,近来备受关注。
有机发光二极管显示设备包括上面形成有薄膜晶体管(TFT)的基板、形成在所述基板上的有机发光二极管(OLED)和形成为覆盖所述OLED的封装层。
TFT形成在通过选通线和数据线的交叉所限定的子像素区域中的每一个中。包括第一电极、有机发光层和第二电极的OLED连接至形成在每一个子像素区域中的TFT。
在这种OLED显示设备中,通过TFT的电信号将从第一电极提供的空穴和从第二电极提供的电子注入到有机发光层,以形成电子-空穴对。电子-空穴对从激发态下降至基态,由此发光。
在这方面,可以从非晶硅TFT、氧化物TFT、有机TFT和多晶硅TFT当中选择TFT。非晶硅TFT使用非晶硅作为半导体层,并且氧化物TFT使用诸如铟镓锌氧化物(IGZO)、氧化锌(ZnO)、氧化钛(TiO)等等的氧化物作为半导体层。有机TFT使用有机材料作为半导体层,并且多晶硅TFT使用多晶硅作为半导体层。
图1是普通的氧化物薄膜晶体管的截面图。
如图1所示,普通的氧化物薄膜晶体管包括基板10、栅极11、栅绝缘膜12、氧化物半导体层13、源极15a与漏极15b以及钝化膜16。在这方面,氧化物半导体层13具有弱的耐化学性并且因此容易受到用于形成源极15a与漏极15b的蚀刻剂的影响。因此,还在氧化物半导体层13上形成蚀刻停止层14。该蚀刻停止层14由诸如SiO2等的材料形成,以防止在对源极15a与漏极15b进行构图时对氧化物半导体层13的损害。
然而,在这种情况下,还执行对蚀刻停止层14进行构图的处理,因此制造成本增加了并且制造时间增加了,其导致制造产量减少。具体地说,当在氧化物半导体层13上形成蚀刻停止层14时,不得不考虑交叠裕度(overlay margin),并且因此在减小蚀刻停止层14的宽度时存在限制。因此,沟道的长度增加了并且因此难以实现氧化物TFT的高速驱动。另外,氧化物TFT的尺寸由于蚀刻停止层14而增加并且因此包括这种氧化物TFT的OLED显示设备的孔径比减小了。
发明内容
因此,本发明致力于提供一种制造氧化物薄膜晶体管的方法,该方法基本上消除了由于现有技术的限制和缺点而引起的一个或更多个问题。
本发明的目的在于提供一种制造氧化物薄膜晶体管的方法,在该方法中,可以通过依次使用湿蚀刻工艺和干湿蚀刻工艺形成源极和漏极,防止在形成源极和漏极时氧化物半导体层暴露于蚀刻剂,而不需要形成蚀刻停止层。
本发明的额外优点、目的和特征一部分将在以下说明书中进行阐述,并且一部分对于本领域普通技术人员而言在研读以下内容后将变得显而易见,或者可以从本发明的实践中获知。本发明的目的和其它优点可以通过在本书面说明书及其权利要求书及附图中具体指出的结构来实现和获得。
为了实现这些以及其它优点并且根据本发明的目的,如本文具体实施并广泛描述地,提供了一种制造氧化物薄膜晶体管的方法,所述方法包括如下步骤:在基板上形成栅极;在包括所述栅极的所述基板的前表面上形成栅绝缘膜;在所述栅绝缘膜上形成氧化物半导体层;在包括所述氧化物半导体层的所述基板的所述前表面上依次形成下数据金属层和上数据金属层;通过湿蚀刻对所述上数据金属层进行构图来形成上源极图案和上漏极图案;使用所述上源极图案和所述上漏极图案作为掩模,通过干蚀刻对所述下数据金属层进行构图,来形成下源极图案和下漏极图案,以形成源极和漏极,该源极包括所述下源极图案和所述上源极图案,并且该漏极包括所述下漏极图案和所述上漏极图案并且以恒定距离与所述源极间隔开;在包括所述源极和所述漏极的所述基板的所述前表面上形成第一钝化膜;对所述氧化物半导体层进行热处理;以及在所述第一钝化膜的前表面上形成第二钝化膜。
所述第一钝化膜可以包括SiO2
可以使用溅射方法执行所述依次形成的步骤。
所述上数据金属层可以包括铜(Cu)或者Cu合金。
所述下数据金属层可以包括从钼(Mo)、钛(Ti)、Mo合金和Ti合金当中选择的至少一种材料。
所述漏极可以与所述源极以3μm至10μm之间的距离间隔开。
所述干蚀刻可以使用SF6和O2的混合蚀刻气体或者CF4和O2的混合蚀刻气体。
当使用SF6和O2的混合蚀刻气体时,硫和氟留在所述源极与所述漏极之间的分离区域中,并且当使用CF4和O2的混合蚀刻气体时,氟和碳留在所述源极与所述漏极之间的所述分离区域中。
要理解的是,本发明的前述总体描述和下述详细描述二者都是示例性和解释性的,并且旨在提供对所要求保护的本发明的进一步说明。
附图说明
附图被包括,以提供对本发明的进一步理解,并且被并入申请中且构成本申请的一部分,附图例示了本发明的实施方式,并且与说明书一起用于说明本发明的原理。在附图中:
图1是普通的氧化物薄膜晶体管的截面图;以及
图2A至图2G是依次例示根据本发明的实施方式的制造氧化物薄膜晶体管的方法的截面图。
具体实施方式
现在将详细参照本发明的优选实施方式,在附图中例示了这些实施方式的示例。在可能的情况下,将贯穿附图使用相同的附图标记来指代相同或相似的部分。
在下文中,将参照附图来详细描述根据本发明的实施方式的制造氧化物薄膜晶体管(TFT)的方法。
图2A至图2G是依次例示根据本发明的实施方式的制造氧化物薄膜晶体管的方法的截面图。
如图2A所示,在基板100上形成栅极111。该栅极111可以具有由低电阻的不透明导电性材料(诸如铝(Al)、Al合金、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、Mo合金、钛(Ti)、铂(Pt)、钽(Ta),等等)或者透明导电材料(诸如铟锡氧化物(ITO)或铟锌氧化物(IZO))形成的单层结构,或者可以具有其中堆叠不透明导电材料和透明导电材料的多层结构。图2A至图2G例示具有两层结构的栅极111。
随后,如图2B所示,使用诸如SiO2,SiNx等等的材料在基板100的前表面上形成栅绝缘膜112,从而覆盖该栅极111。另外,在栅绝缘膜112上形成氧化物半导体层113以与栅极111相对应。氧化物半导体层113由包括氧(O)和从Ga、In、Zn和Sn当中选择的至少一种元素的氧化物形成。例如,氧化物半导体层113由诸如InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaInZnO等等的混合氧化物形成。
包括氧化物半导体层113的氧化物TFT的有效电荷迁移率是非晶硅TFT的电荷迁移率的10倍或者更多。另外,根据本发明的氧化物TFT即使在低温下形成为薄膜时也具有高迁移率,并且根据氧的量在电阻增加方面进行改变,并且因此非常容易获得期望的物理属性。
此外,氧化物半导体层113具有大约3.0eV至大约3.5eV之间的能带隙,并且因此没有生成针对可见光的泄漏光电流。因此,可以防止氧化物TFT的瞬时残像(instantaneous afterimage)。
如图2C所示,在基板100的前表面上依次形成下数据金属层114和上数据金属层115,从而覆盖氧化物半导体层113。通常,通过对由Cu或Cu合金形成的数据金属层进行构图来形成源极和漏极,并且使用蚀刻剂通过湿蚀刻对Cu进行构图。
因此,当形成源极和漏极时,用于对数据金属层进行构图的蚀刻剂与具有弱的耐化学性的氧化物半导体层113的表面反应。因此,形成在源极和漏极下方的氧化物半导体层被蚀刻。为了防止这种情况,在普通的氧化物TFT中,在氧化物半导体层上形成蚀刻停止层。然而,通常,通过化学汽相沉积(CVD)形成蚀刻停止层,数据金属层一般使用溅射方法形成,并且还执行对蚀刻停止层进行构图的处理,因此,制造成本增加了并且制造时间增加了,其导致制造产量减少。
具体地,当在氧化物半导体层上形成蚀刻停止层时,考虑到交叠裕度,该蚀刻停止层的相对侧表面具有大约2μm的裕度。在这种情况下,在减小蚀刻停止层的宽度方面存在限制,并且沟道的长度被限定为与该蚀刻停止层的宽度相对应,并且因此沟道的长度增加了。因此,使TFT的高速驱动劣化。
另外,源极和漏极以一定的间隔与蚀刻停止层的相对侧表面交叠,并且因此出现在栅极与源极和漏极中的每一个之间的交叠区域中的寄生电容(Cgs、Cgd)增加了。因此,由于减小的迁移率而使普通的氧化物TFT的特性劣化。
因此,根据基于本发明的制造氧化物TFT的方法,依次堆叠可以通过干蚀刻进行构图的下数据金属层114和可以通过湿蚀刻进行构图的上数据金属层115。另外,可以对上数据金属层115和下数据金属层114依次构图,以防止在形成源极和漏极时对氧化物半导体层113的损害,而不需要形成蚀刻停止层。
在这方面,上数据金属层115由Cu或Cu合金形成,并且下数据金属层114由从Mo、Ti、Mo合金和Ti合金当中选择的至少一种材料形成。
具体地,如图2D所示,通过湿蚀刻工艺对上数据金属层115进行构图来形成彼此间隔开的上源极图案115a和上漏极图案115b。在这方面,经由上源极图案115a与上漏极图案115b之间的分离区域暴露下数据金属层114。另外,没有通过蚀刻剂对形成在氧化物半导体层113的前表面上的下数据金属层114进行构图,并且因此没有通过该蚀刻剂暴露氧化物半导体层113。
即,下数据金属层114防止对上数据金属层115进行蚀刻的蚀刻剂与氧化物半导体层113反应。换句话说,下数据金属层114用作蚀刻停止层。下数据金属层114可以具有大约的厚度。
随后,如图2E所示,使用上源极图案115a与上漏极图案115b作为掩模通过干蚀刻工艺,使用SF6和O2的混合蚀刻气体或者CF4和O2的混合蚀刻气体对下数据金属层114进行构图。因此,形成边缘与上源极图案115a的边缘重合的下源极图案114a和边缘与上漏极图案115b的边缘重合的下漏极图案114b。
即,根据本发明的氧化物TFT包括:源极116a,该源极116a具有其中依次堆叠上源极图案115a和下源极图案114a的结构;和漏极116b,该漏极116b具有其中依次堆叠上漏极图案115b和下漏极图案114b的结构。在这方面,源极116a与漏极116b之间的分离区域被定义为沟道区域,并且沟道的长度可以在3μm至10μm之间。当沟道的长度在上述范围内时,导通(on)电流增加并且截止(off)电流减少。在这方面,截止电流可以是100pA或更少。
具体地说,当使用SF6和O2的混合蚀刻气体时,硫和氟留在源极116a与漏极116b之间的分离区域中,即,氧化物半导体层113的暴露表面上。另外,当使用CF4和O2的混合蚀刻气体时,氟和碳留在氧化物半导体层113的暴露表面上。然而,硫、氟和碳没有不利地影响氧化物半导体层113的属性。
接下来,如图2F所示,在基板100的前表面上形成第一钝化膜117a,从而覆盖源极116a和漏极116b。在这方面,第一钝化膜117a可以使用诸如SiNx、SiO2等等的无机材料通过CVD来形成,并且具有大约
Figure BDA0000409882840000061
的厚度,该厚度是普通的蚀刻停止层的厚度。
在形成第一钝化膜117a之后,执行热处理。热处理工艺减小了氧化物半导体层113的电阻并且因此增强了氧化物TFT的特性。虽然在普通的氧化物TFT中,在形成蚀刻停止层之后执行热处理,但是在根据本发明的氧化物TFT中,在形成第一钝化层117a之后执行热处理。因此,第一钝化层117a可以由与普通的蚀刻停止层的材料相同的材料(即,SiO2)形成,并且如上所述,第一钝化层117a还可以具有与普通的蚀刻停止层的厚度相同的厚度(即,大约
Figure BDA0000409882840000062
)。
之后,如图2G所述,在第一钝化层117a的前表面上形成第二钝化层117b。第二钝化层117b可以由诸如苯并环丁烯(BCB)、亚克力(acryl)等的有机材料形成。第二钝化层117b具有大约
Figure BDA0000409882840000063
的厚度,并且第一钝化层117a和第二钝化层117b的总厚度大约是
Figure BDA0000409882840000064
根据如上所述的氧化物TFT制造方法,当通过使用湿蚀刻工艺对上数据金属层进行构图以及通过使用干蚀刻工艺对下数据金属层进行构图来对下数据金属层和上数据金属层进行构图时,可以防止对氧化物半导体层113的损害,而不需要形成蚀刻停止层。因此,由于没有形成蚀刻停止层并且不需要考虑蚀刻停止层的制造裕度,所以可简化制造过程。
另外,沟道的长度减小了并且因此氧化物TFT的导通电流增加了,氧化物TFT的截止电流减小了,并且寄生电容(Cgs,Cgd)也减小了。因此,迁移率增加了并且因此氧化物TFT的特性增强了。另外,氧化物TFT的尺寸减小了,并且因此可以提高包括该氧化物TFT的OLED显示设备的孔径比,并且该氧化物TFT可应用于中小尺寸、高分辨率的OLED显示设备。
根据本发明的制造氧化物TFT的方法具有如下效果。
首先,通过依次使用湿蚀刻工艺和干蚀刻工艺形成源极和漏极,可以防止在形成源极和漏极时对氧化物半导体层的损害,而不需要形成蚀刻停止层。
第二,由于没有形成蚀刻停止层并且不需要考虑蚀刻停止层的制造裕度,所以可简化制造过程。因此,沟道的长度减小了,并且因此氧化物TFT的导通电流增加,氧化物TFT的截止电流减小了,并且寄生电容(Cgs,Cgd)也减小了。因此,增加了迁移率并且因此增强了氧化物TFT的特性。
第三,氧化物TFT的尺寸减小了,并且因此可以提高包括该氧化物TFT的OLED显示设备的孔径比,并且该氧化物TFT可应用于中小尺寸、高分辨率的OLED显示设备。
对于本领域技术人员而言将显而易见的是,可以在不脱离本发明的精神或范围的情况下在本发明中进行各种修改和变型。因此,本发明旨在涵盖落入所附权利要求及其等同物的范围内的对本发明的修改和变型。
本申请要求在2012年11月29日提交的韩国专利申请No.10-2012-0136738的优先权,通过引用将该韩国专利申请并入本文,如同在本文中全面阐释一样。

Claims (8)

1.一种制造氧化物薄膜晶体管的方法,所述方法包括如下步骤:
在基板上形成栅极;
在包括所述栅极的所述基板的前表面上形成栅绝缘膜;
在所述栅绝缘膜上形成氧化物半导体层;
在包括所述氧化物半导体层的所述基板的所述前表面上依次形成下数据金属层和上数据金属层;
通过湿蚀刻对所述上数据金属层进行构图来形成上源极图案和上漏极图案;
使用所述上源极图案和所述上漏极图案作为掩模,通过干蚀刻对所述下数据金属层进行构图,来形成下源极图案和下漏极图案,以形成源极和漏极,该源极包括所述下源极图案和所述上源极图案,并且该漏极包括所述下漏极图案和所述上漏极图案并且以恒定距离与所述源极间隔开;
在包括所述源极和所述漏极的所述基板的所述前表面上形成第一钝化膜;
对所述氧化物半导体层进行热处理;以及
在所述第一钝化膜的前表面上形成第二钝化膜。
2.根据权利要求1所述的方法,其中所述第一钝化膜包括SiO2
3.根据权利要求1所述的方法,其中使用溅射方法执行所述依次形成的步骤。
4.根据权利要求1所述的方法,其中所述上数据金属层包括铜Cu或者Cu合金。
5.根据权利要求1所述的方法,其中所述下数据金属层包括从钼Mo、钛Ti、Mo合金和Ti合金当中选择的至少一种材料。
6.根据权利要求1所述的方法,其中所述漏极与所述源极以3μm至10μm之间的距离间隔开。
7.根据权利要求1所述的方法,其中所述干蚀刻使用SF6和O2的混合蚀刻气体或者CF4和O2的混合蚀刻气体。
8.根据权利要求7所述的方法,其中当使用SF6和O2的所述混合蚀刻气体时,硫和氟留在所述源极与所述漏极之间的分离区域中,并且当使用CF4和O2的所述混合蚀刻气体时,氟和碳留在所述源极与所述漏极之间的所述分离区域中。
CN201310548204.4A 2012-11-29 2013-11-07 制造氧化物薄膜晶体管的方法 Active CN103855030B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120136738A KR102050438B1 (ko) 2012-11-29 2012-11-29 산화물 박막 트랜지스터의 제조 방법
KR10-2012-0136738 2012-11-29

Publications (2)

Publication Number Publication Date
CN103855030A true CN103855030A (zh) 2014-06-11
CN103855030B CN103855030B (zh) 2017-11-14

Family

ID=50773644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310548204.4A Active CN103855030B (zh) 2012-11-29 2013-11-07 制造氧化物薄膜晶体管的方法

Country Status (3)

Country Link
US (1) US9117846B2 (zh)
KR (1) KR102050438B1 (zh)
CN (1) CN103855030B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779302A (zh) * 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2018076285A1 (zh) * 2016-10-28 2018-05-03 深圳市柔宇科技有限公司 阵列基板及其制造方法
CN115240566A (zh) * 2021-04-23 2022-10-25 川奇光电科技(扬州)有限公司 电子装置及其线路结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170106607A (ko) 2016-03-11 2017-09-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN108701619B (zh) * 2017-05-18 2020-06-23 深圳市柔宇科技有限公司 薄膜晶体管制造方法及阵列基板
CN107403758B (zh) * 2017-08-09 2022-09-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US20210305286A1 (en) * 2019-11-21 2021-09-30 Chongqing Konka Photoelectric Technology Research Institute Co., Ltd. Tft, method for manufacturing the same, and tft array

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353464B1 (en) * 1998-11-20 2002-03-05 Kabushiki Kaisha Advanced Display TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring
CN102347335A (zh) * 2010-07-23 2012-02-08 三星电子株式会社 显示基底及其制造方法
US20120205651A1 (en) * 2008-08-28 2012-08-16 Je-Hun Lee Liquid crystal display and method of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW543145B (en) * 2001-10-11 2003-07-21 Samsung Electronics Co Ltd A thin film transistor array panel and a method of the same
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR101840622B1 (ko) * 2009-12-21 2018-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
KR101245424B1 (ko) * 2010-06-02 2013-03-22 샤프 가부시키가이샤 콘택트 구조, 기판, 표시장치, 그리고 상기 콘택트 구조 및 상기 기판의 제조방법
KR101750430B1 (ko) * 2010-11-29 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
KR102089314B1 (ko) * 2013-05-14 2020-04-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353464B1 (en) * 1998-11-20 2002-03-05 Kabushiki Kaisha Advanced Display TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring
US20120205651A1 (en) * 2008-08-28 2012-08-16 Je-Hun Lee Liquid crystal display and method of manufacturing the same
CN102347335A (zh) * 2010-07-23 2012-02-08 三星电子株式会社 显示基底及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779302A (zh) * 2015-05-11 2015-07-15 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
US9812579B2 (en) 2015-05-11 2017-11-07 Boe Technology Group Co., Ltd. Thin film transistor, method of fabricating the same, array substrate and display device
US10186617B2 (en) 2015-05-11 2019-01-22 Boe Technology Group Co., Ltd. Thin film transistor, method of fabricating the same, array substrate and display device
WO2018076285A1 (zh) * 2016-10-28 2018-05-03 深圳市柔宇科技有限公司 阵列基板及其制造方法
CN115240566A (zh) * 2021-04-23 2022-10-25 川奇光电科技(扬州)有限公司 电子装置及其线路结构

Also Published As

Publication number Publication date
KR20140072253A (ko) 2014-06-13
CN103855030B (zh) 2017-11-14
US20140147967A1 (en) 2014-05-29
US9117846B2 (en) 2015-08-25
KR102050438B1 (ko) 2020-01-09

Similar Documents

Publication Publication Date Title
US11183597B2 (en) Semiconductor device and manufacturing method thereof
US10290742B2 (en) Semiconductor device including oxide semiconductor layer
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
CN103855030B (zh) 制造氧化物薄膜晶体管的方法
US8624238B2 (en) Thin-film transistor substrate and method of fabricating the same
US20110062432A1 (en) Semiconductor device and manufacturing method thereof
US9214533B2 (en) Semiconductor device having transparent electrodes
TWI538210B (zh) 半導體裝置及其製造方法
WO2013137045A1 (ja) 半導体装置およびその製造方法
US10204973B2 (en) Display device and thin-film transistors substrate
US10461100B2 (en) Display device having a different type of oxide semiconductor transistor
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
EP3703112A1 (en) Method for manufacturing oled backplane
CN103403873A (zh) 偏移电极tft结构
CN104285286A (zh) 半导体装置及其制造方法
US9276126B2 (en) Semiconductor device and method for producing same
KR20120058106A (ko) 액정 표시 장치 및 그 제조 방법
KR102225594B1 (ko) 박막 트랜지스터 및 그 제조 방법
CN104247031B (zh) 半导体装置及其制造方法
CN104380474B (zh) 半导体装置及其制造方法
KR20150055771A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant