JP3597468B2 - 集積無機／有機相補型薄膜トランジスタ回路およびその製造方法 - Google Patents

集積無機／有機相補型薄膜トランジスタ回路およびその製造方法 Download PDF

Info

Publication number
JP3597468B2
JP3597468B2 JP2000555282A JP2000555282A JP3597468B2 JP 3597468 B2 JP3597468 B2 JP 3597468B2 JP 2000555282 A JP2000555282 A JP 2000555282A JP 2000555282 A JP2000555282 A JP 2000555282A JP 3597468 B2 JP3597468 B2 JP 3597468B2
Authority
JP
Japan
Prior art keywords
transistor
thin film
organic
film transistor
inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000555282A
Other languages
English (en)
Other versions
JP2002518844A (ja
Inventor
ジャクソン、トマス
ボンセ、マチアス
トマソン、ダニエル、ビー
ハーゲン、クラウク
ガンドラッチ、デビッド、ジェイ
Original Assignee
シン フイルム エレクトロニクス エイエスエイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NO985729A external-priority patent/NO985729D0/no
Application filed by シン フイルム エレクトロニクス エイエスエイ filed Critical シン フイルム エレクトロニクス エイエスエイ
Publication of JP2002518844A publication Critical patent/JP2002518844A/ja
Application granted granted Critical
Publication of JP3597468B2 publication Critical patent/JP3597468B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/655—Aromatic compounds comprising a hetero atom comprising only sulfur as heteroatom

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【０００１】
本発明は、動作的に接続されると共に、共通基板上に設けられた第１及び第２のトランジスタを備えた集積無機／有機相補型薄膜トランジスタ回路であって、第１のトランジスタが無機薄膜トランジスタであると共に、第２のトランジスタが有機薄膜トランジスタであり、相補型薄膜トランジスタ回路が多層構造を形成してなる前記集積無機／有機相補型薄膜トランジスタ回路に関する。
【０００２】
本発明は、動作的に接続されると共に、共通の基板上に設けられた第１及び第２のトランジスタを備えた集積無機／有機相補型薄膜トランジスタ回路であって、第１のトランジスタが無機薄膜トランジスタであると共に、第２のトランジスタが有機薄膜トランジスタであり、相補型薄膜トランジスタ回路が連続的に被着されパターニングされた薄膜層を有する多層薄膜構造を形成してなる前記集積無機／有機相補型薄膜トランジスタを製造する方法に関する。
【０００３】
相補型金属酸化物半導体として実現されるシリコンの集積回路は、マイクロプロセッサ等の多数の超小型電子応用に対する市場を支配している。しかしながら、相補型回路は、それらがデジタル回路に対して極めて低い静的な電力消費をもたらすことができるので、例えば、可搬型の電池式電子製品におけるより一般的応用に対して興味があるかも知れない。しかしながら、商業上の応用に対して十分な性能を有する相補型集積薄膜回路を実現することは、困難となってきている。
【０００４】
シリコンの水素化薄膜トランジスタ（ａ−Ｓｉ：Ｈ ＴＦＴ）は、特にアクティブ・マトリクスを有する液晶表示装置において薄膜部分に新しい応用を見い出してきた。最近、有機能動層を有するＴＦＴが製造されてきており、非晶質シリコン装置（ａ−Ｓｉ：Ｈ装置）において得ることができるものに匹敵する性能を有している。
【０００５】
例えば、米国特許第５ ３４７ １４４号（ガーニール他（Ｇａｒｎｉｅｒ ＆ ａｌ．））には、ソース及びドレイン電極の間に薄い半導体層を含むＭＩＳ構造を有する薄膜電界効果トランジスタが開示されている。この薄い半導体層は、第２の表面にて導通グリッドと接触する絶縁材料から成る薄膜の表面と接触している。半導体は、決められた分子量を有する少なくとも１つの多共役（ｐｏｌｙｃｏｎｊｕｇａｔｅｄ）有機化合物から成っている。有機半導体材料として、ガーニール他（Ｇａｒｎｉｅｒ ＆ ａｌ．）は、特に異なる種々の多環式芳香族炭水化物及びそれらのポリアセン（ｐｏｌｙａｃｅｎｅ）について言及している。ガーニール他のトランジスタは、特にスイッチ素子または増幅素子として好適であると述べられている。
【０００６】
また、簡易な有機相補型薄膜トランジスタ回路が前記文献に説明されてはいるが、所望の性能特性は、示されていない。個別基板上の無機及び有機装置の組合せそれに外部接続を用いた相補型回路を構築する試みが行われてきている。
【０００７】
しかしながら、米国特許第５ ６２５ １９９号（バウムバッハ他（Ｂａｕｍｂａｃｈ ＆ ａｌ．））においては、無機ｎ型薄膜トランジスタ及び有機ｐ型薄膜トランジスタを有する相補型回路が開示されている。このｎ型薄膜トランジスタは、能動材料として水素化非晶質シリコンを用い、有機ｐ型薄膜トランジスタは、能動半導体材料としてα−ヘキサシエニレン（α−ｈｅｘａｔｈｉｅｎｙｌｅｎｅ：α−６Ｔ）を用いている。バウムバッハ他による相補型薄膜トランジスタ回路は、集積相補型インバータまたは他の相補型回路を実施するのに使用することができる。
【０００８】
しかしながら、バウムバッハ他による集積相補型無機／有機薄膜トランジスタは、処理上の観点から並びにより総合的トランジスタ回路における一般の応用に関しての双方により多数の不利益を受けている。こうして、バウムバッハ他は、有機半導体層の両側にそれぞれソース電極及びドレイン電極を設けることを提案しており、このことは、第１に必要ではなく、しかも製造において多数の不利益を付加的にもたらしている。更に、有機薄膜トランジスタのソース及びドレイン・コンタクトは、異なるステップで形成しなければならず、シャドー・マスクを使用しなければ、有機半導体の上面にコンタクトをパターニングすることは困難となる。
【０００９】
実際、バウムバッハによる相補型薄膜トランジスタは、有機薄膜トランジスタにおいて絶縁された有機半導体材料を有していない。同一符号を有する電位を使用して無機トランジスタをオンに切り換えると共に、有機トランジスタをオフに切り換えるか、またはその逆を行うことができるのが望ましいので、このことは、問題である。バウムバッハ他による相補型薄膜トランジスタにおいて、相補型薄膜トランジスタが複雑な回路に使用されるのであれば、望ましくない大きな漏れが問題となることが考えられる。バウムバッハ他によって実現されたインバータは、前記引用した米国特許に述べられているように、電源電圧７．２Ｖにおいて約５Ｖでスイッチする。バウムバッハ他による相補型薄膜トランジスタの別の欠点は、共通のゲート電極がｎ型及びｐ型トランジスタ双方に対して使用されるという点である。相補型装置から構築されるより複雑なトランジスタ回路は、共通電極がそのようには使用されないことを要求する。簡単なインバータにおいてさえも、共通ゲート電極は、増大した浮遊容量を与えることとなる。更に、バウムバッハ他による相補型薄膜トランジスタは、ｎ型トランジスタとして無機トランジスタを使用すると共に、ｐ型トランジスタとして有機トランジスタを使用し、このことは、提案された材料を考慮するともっともと思われることに注目すべきである。しかしながら、ｎ型の能動半導体を形成するのに使用し得る有機材料の使用は、比較的複雑でコスト高となる製造プロセスを要求し、このため当分の間、利益を得ることが容易ではないことは、バウムバッハ他から明らかである。
【００１０】
従って、本発明の第１の目的は、従来技術に関連する欠点を克服し、特に、大規模のトランジスタ回路に好適な集積相補型無機／有機薄膜トランジスタ回路を提供することにある。別の目的は、安価な製造を可能にすると同時に、低い静的電力消費を有して、可搬型の電池式装置に使用することができるようにした相補型薄膜トランジスタ回路を提供することにある。
【００１１】
本発明の別の目的は、集積相補型無機／有機薄膜トランジスタ回路を製造する複雑でなくコスト的に有利な方法を提供することであって、その一方では、良好な電気的特性を有する装置が得られることによって、ｎ型トランジスタとして無機トランジスタを実現すると共に、ｐ型トランジスタとして有機トランジスタを実現するか、またはその逆を実現することが特に可能となる。
【００１２】
前記及び他の目的は、無機薄膜トランジスタは、ｎ型またはｐ型トランジスタであり、
有機薄膜トランジスタは、ｐ型またはｎ型トランジスタであり、有機薄膜トランジスタは、その有機能動材料がｐ型またはｎ型有機半導体材料であり、前記トランジスタ回路の全体にわたって少なくとも１つの絶縁層が設けられ、第２のトランジスタの領域においてエッチング除去されてパターン化され、ｐ型またはｎ型有機半導体材料は、絶縁層の全体を覆うように設けられ、第２のトランジスタのソースおよびドレイン電極に接触し、第１のトランジスタと完全な電気的絶縁状態で設けられることを特徴とする集積無機／有機相補型薄膜トランジスタ回路によって達成される。
【００１３】
本発明によれば、第１のトランジスタの無機能動半導体材料は、有益にも、水素化非晶質シリコン（a-Si:H）、水素化または未水素化微結晶シリコン（μc-Si:H;μc-Si）、水素化または未水素化多結晶質シリコン（pc-Si:H;pc-Si）、単結晶シリコン、銅をドープした多結晶質ゲルマニウム（pc-Ge:Cu）、セレン化カドミウム（CdSe）、テルル化カドミウム（CdTe）、または恐らくは単結晶形態で前記各材料に基づく複合無機半導体の中から選択される。
【００１４】
前記無機薄膜トランジスタがｎ型トランジスタの場合、前記無機能動半導体材料は、非晶質シリコンであることが好ましく、また前記無機トランジスタがｐ型トランジスタの場合、前記無機能動半導体材料は、ｐ型シリコン材料、特にｐ型水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）であることが好ましい。
【００１５】
有益な実施例において、前記無機薄膜トランジスタの前記能動半導体材料は、特定の分子量を有する少なくとも１つの多共役（ｐｏｌｙｃｏｎｊｕｇａｔｅｄ）有機化合物を備えている。前記多共役有機化合物は、共役オリゴマ、多環式芳香族炭水化物、特にポリアセン（ｐｏｌｙａｃｅｎｅ）、またはポリエンの中から選択されることが有益である。
【００１６】
前記有機薄膜トランジスタがｐ型トランジスタの場合、前記有機能動半導体材料は、ペンタセン（ｐｅｎｔａｃｅｎｅ）であることが有益であり、また前記有機薄膜トランジスタがｎ型トランジスタの場合、前記有機能動半導体材料は、コッパーヘキサデカフルオロフタロシアナイド（ｃｏｐｐｅｒ ｈｅｘａｄｅｃａｆｌｕｏｒｏｐｈｔａｌｏｃｙａｎｉｄｅ）であることが有益である。
【００１７】
最後に、前記有機薄膜トランジスタのソース電極及びドレイン電極は、前記有機薄膜トランジスタの前記薄膜構造の１つで同一の層に設けられていることは、この発明によれば、特に有益である。
【００１８】
集積無機／有機薄膜トランジスタを製造する第１の方法は、本発明によれば、第１および第２のトランジスタのそれぞれのゲート電極を形成する第１の金属を共通の基板に被着する段階と、各ゲート電極に無機絶縁材料を被着し第１および第２のトランジスタのゲート絶縁体を形成する段階と、ゲート電極の１つに無機能動半導体材料を被着する段階と、無機能動半導体材料は、第１のトランジスタのトランジスタ・チャネルを形成し、第１のトランジスタのソースおよびドレイン接点として適度にドープされた材料の層を被着およびパターン化する段階と、第１のトランジスタのソースおよびドレイン接点に第２の金属を被着し第２の金属をパターン化して第１のトランジスタのソースおよびドレイン電極を形成する段階と、第２のトランジスタのソースおよびドレイン電極が薄膜トランジスタ回路と同一レベルに位置するように第３の金属を被着およびパターン化して第２のトランジスタのソースおよびドレイン電極を形成する段階と、全体にわたって絶縁二重層を被着する段階と、既に形成されたソースおよびドレイン電極および第２のトランジスタのゲート絶縁体が露出するように絶縁二重層をパターン化する段階と、絶縁二重層および第２のトランジスタの露出された部分に有機能動半導体材料を被着する段階とを含み、パターン化されていない第２のトランジスタのトランジスタ・チャネルを形成する被着された有機能動半導体材料は、第２のトランジスタのソースおよびドレイン電極と接触し、絶縁二重層に被着され絶縁二重層のパターン化された部分の端部において切り離された有機能動半導体材料と完全に電気的に絶縁されることを特徴とする。
【００１９】
集積無機／有機相補型薄膜トランジスタ回路を製造する第２の方法は、本発明によれば、第１および第２のトランジスタに対して第１の金属からなるゲート電極をそれぞれ共通基板に被着する段階と、各ゲート電極にシリコン窒化物（ＳｉＮｘ）からなる無機絶縁体を被着する段階と、無機絶縁体は、第１および第２のトランジスタのそれぞれのゲート電極を形成し、第１のトランジスタのゲート電極に水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）の無機能動半導体材料を被着する段階と、第１のトランジスタのソース及びドレイン接点に水素化非晶質シリコン（ｎ + ａ−Ｓｉ：Ｈ）または水素化微結晶質シリコン（ｎ + μｃ−Ｓｉ：Ｈ）または水素化多結晶質シリコン（ｎ + ｐｃ−Ｓｉ：Ｈ）からなるｎ + ドープ層を被着しパターン化する段階と、第１のトランジスタのソース及びドレイン接点に第２の金属からなるソースおよびドレイン電極を被着しパターン化する段階と、第３の金属からなる第２のトランジスタのソースおよびドレイン電極を薄膜トランジスタ構造と同一レベルで被着しパターン化する段階と、
薄膜トランジスタ全体を覆って絶縁二重層を形成する段階と、第２のトランジスタのソースおよびドレイン電極並びにゲート絶縁体が露出するように絶縁二重層をパターン化する段階と、を含み、ペンタセンの層は、絶縁二重層及び第２のトランジスタの露出した部分に被着され、露出した部分のペンタセンの層は、有機薄膜トランジスタの能動半導体材料を形成し、絶縁二重層のパターン化された部分の端部において切り離されたペンタセンの層と電気的に分離して設けられることを特徴とする。
【００２０】
本発明による前に説明した方法の有益な実施例では、前記無機薄膜トランジスタを形成する前記各段階は、反転した千鳥状にした三層構造を形成する三重層プロセスにて実現される。
【００２１】
本発明による前に述べた方法の別の有益な実施例では、前記無機薄膜トランジスタを形成する前記各段階は、バック−チャネル・エッチングプロセスにて実現される。
【００２２】
本発明による前に述べた方法の有益な実施例では、前記絶縁二重層を形成する前記段階は、ポリメタクリル酸メチル（ PMMA ）の第１の層およびノボラック・フォトレジストの第２の層を含む。
【００２３】
本発明による前に述べた方法の有益な実施例では、前記有機薄膜トランジスタの前記ソース及びドレイン電極を形成するために熱的に金が蒸着される。
【００２４】
最後に、前記絶縁分離二重層を覆って被着した前記ペンタセン層を付随的に除去することができる。
【００２５】
先ず、出発点として前記米国特許第５ ６２５ １９９号（バウムバッハ他）について従来技術の説明を行うこととする。図１に示すような、無機ｎ型薄膜トランジスタ及び有機ｐ型薄膜トランジスタを有する相補型回路を開示する。双方のトランジスタに対して、金属から成る共通ゲート電極２が基板１上に設けられる。ゲート電極を覆って、ゲート絶縁体を形成すると共に、一般に非導電性高分子から成る誘電体３が設けられる。ゲート絶縁体３を覆って、無機ｎ型トランジスタの能動層を形成する非ドープ非晶質シリコンから成る層４が続いて形成される。ａ−Ｓｉ層４上には、ｎ型トランジスタのソース及びドレイン領域の間の短絡を防止するように機能するパターニングされた絶縁層５が設けられる。層３，４及び５を覆って、ｎ＋非晶質シリコンから成る更なる層６が被着されて、能動非晶質シリコン層４に対する電気的接触をもたらす。ソース／ドレイン電極７が被着されパターニングされて、ｎ型トランジスタのソース電極及びドレイン電極が短絡しないようになっている。なおまた、金属層７をパターニングして、回路のｎ型及びｐ型トランジスタが接続されるようになっている。従って、層７は、ｐ型トランジスタに向って伸長すると共に、ソース・コンタクトを形成する。ここで、α−ヘキサシエニレン（α−６Ｔ）から成ると共に、例えば真空昇華によって被着することができる能動有機半導体層９に対してソース／ドレイン電極７を絶縁分離するために、例えば、シリコン窒化物、ポリイミドまたは別の誘電体等の絶縁材料から成る層８が続いて形成される。最後に、従来技術の回路は、ｐ型トランジスタのドレイン電極１０を備えている。コンタクト金属は、ＡｕまたはＡｇの蒸着またはスパックした層から成ることができると共に、正の電源電圧に接続されることとなる。この従来技術の相補型トランジスタ回路は、最後のステップで、例えば、シリコン窒化物またはポリイミドから成るパッシベーション層１１で被覆されて、回路を保護するようになっている。
【００２６】
本発明による相補型トランジスタ回路の第１の実施例の断面を図２ａに示す。無機及び有機トランジスタそれぞれに対する個別ゲート電極が基板上に被着されて、ゲート絶縁体を形成するシリコン窒化物から成る層によって被覆される。本願では、無機能動半導体材料は、水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）として示されると共に、これが無機トランジスタのゲート電極と合うだけでなく、無機トランジスタにおけるソース及びドレインに対するｎ＋ドープ領域を形成するところでは、このゲート電極を超えて伸長するように設けられている。ドレインまたはソース電極に適したコンタクト材料が次いで能動半導体材料を覆って被着されると共に、シリコン窒化物から成るパターニングした絶縁分離層によって相互に絶縁分離される。無機トランジスタのソース電極の材料は、ゲート電極における金属以外の別の金属であって良い。同様に、各ケースの有機トランジスタのソース及びドレイン電極が薄膜構造における同一の層に位置するようにして、有機トランジスタのソース及びドレイン電極用のコンタクト材料がゲート絶縁体を覆って被着される。無機及び有機のトランジスタのソース及びドレイン・コンタクトの双方を覆って、それぞれポリメタクリル酸メチル及びノボラック・フォトレジストから成る二重層を設けるが、有機トランジスタのソース及びドレイン電極間の一部分が露出するようにパターニングされ、この際、断面におけるこの領域の絶縁分離二重層は、くぼみ型プロファイルを有している。ここで、有機能動半導体材料を除去されなかった絶縁分離二重層及びその露出した部分を覆って層として設けて、半導体材料が有機トランジスタのソース及びドレイン電極双方と接触すると同時に、有機トランジスタのゲート電極と合うようにしている。くずされたくぼみ型プロファイル及び絶縁分離二重層は、有機トランジスタ及び無機トランジスタの間の確実な電気的絶縁分離をもたらす。勿論、能動有機半導体材料は、絶縁分離二重層を覆っているところでは、付随的に除去することができる。しかしながら、図２ａでは、この材料は、維持されている。
【００２７】
能動無機半導体材料は、水素化非晶質シリコンに限定されず、水素化微結晶質または多結晶質シリコンから適切に構成することができる。ソース及びドレイン材料は、個別に被着することもできるし、またチャネル領域、例えばｎ＋ドープ水素化微結晶質シリコンとは異なっても良い。同様に、有機トランジスタの有機能動半導体材料は、ペンタセンに限定されず、一般に適切な特性を有する多共役有機化合物から成っていても良いし、また幾つかのこのような材料から成っていても良い。この種の多共役有機化合物の例として技術上知られているように、ユニットが取替え可能なフェニレン群を含むか、またはこれから構成される共役オリゴマ、４から２０の縮合環を有するオルト−フューズドまたはオルト−及びペリ−フューズド多環式芳香族炭水化物、化学式Ｈ−Ｃ（Ｔ１）＝Ｃ（Ｔ２）−Ｈ（式中、Ｔ１及びＴ２は、個別に−Ｈまたは低級アルキルを表わし、ｒは、８から５０まで変わり得る整数である）を有するポリエン、並びに繰返し単位が少なくとも５−リンク複素環（ｆｉｖｅ−ｌｉｎｋ ｈｅｔｅｒｏｃｙｃｌｅ）を含む共役オリゴマを挙げることができる。一般に、有機半導体トランジスタの能動半導体材料として使用される多共役化合物は、少なくとも８つの共役結合を含むと共に、約２０００を上回らない分子量を有する。これらの材料に関するより包括的説明に対しては、前記米国特許第５ ３４７ １４４号（ガーニール他）が参照される。
【００２８】
図２ａの実施例に対する代替例として、ｐ型トランジスタにおける能動半導体材料の絶縁分離は、相補型薄膜トランジスタ回路の簡易化したバージョンで達成することができる。図２ｂにおいて、このことは、相補型薄膜トランジスタ回路を覆ってフォトレジストを設け、しかる後に有機薄膜トランジスタを除いて有機能動半導体材料を除去することによって示される。フォトレジストから成るマスク層は、図２ｂに示すように維持することができるが、図２ｃに示すようにして除去することもできる。各ケースにおいて、有機トランジスタの能動半導体材料は、有機トランジスタに対して電気的に絶縁分離されるようになる。このことに関連して、この種の材料は、通常、共通のフォトレジスト及びフォトレジストの処理のための薬液に晒されるときに損傷を受けたり破壊されたりするので、エッチングによって能動有機半導体材料を除去することは問題であると見做されてきたことに注目される。しかしながら、水性材料を用いた水性エッチング・プロセスは、非常に良好な結果をもたらすということが判明してきた。例えば、有機オプトエレクトロニック材料のパターニングにおいて、溶剤としてポリビニルアルコールをまたフォトレジストとしてゼラチンを使用することは、有益な代替例となり得る。なおまた、フォトリソグラフィ及び印刷は、エッチングに対する他の可能な代替例であり、特に印刷は、長期的に最も簡単で、しかも最も安いということが判明し得る。
【００２９】
図３ａは、ｎ型有機半導体を有する有機薄膜トランジスタを用いた本発明による有機／無機薄膜トランジスタの断面を示している。図３は、個別ゲート電極が基板上に設けられ、ゲート絶縁体が双方のケースにて同一の材料から成り、かつソース／ドレイン電極用の金属が双方のトランジスタに対して同様に同一である最も簡単な可能実施例を示している。
【００３０】
有機ｎ型材料の例として、コッパ−ヘキサデカフルオロフタロシアナイド（Ｆ１６ＣｕＰｃ）（ワイ・ワイ・リン他（Ｙ．Ｙ．Ｌｉｎ ＆ ａｌ．：「有機相補型リング発振器（Ｏｒｇａｎｉｃ ｃｏｍｐｌｅｍｅｎｔａｒｙ ｒｉｎｇｏｓｃｉｌｌａｔｏｒｓ）、アプライド・フィジクス・レターズ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．）、第７４巻、第１８号（１９９９年）が参照される）を挙げることができる。この有機半導体は、１０−２ｃｍ／Ｖｓまでの電界効果移動度を示すと共に、バックミンスターフラエン（ｂｕｃｋｍｉｎｓｔｅｒ ｆｕｌｌｅｒｅｎｅ）（Ｃ６０）等のｎ型の他の有機半導体材料のように外部条件に対して感応的ではない。
【００３１】
相補型薄膜トランジスタ回路を形成するために、コッパ−ヘキサデカフルオロフタロシアナイド（Ｆ１６ＣｕＰｃ）またはｎ型の別の有機半導体材料に基づく有機ｎ型薄膜トランジスタを幾つかの有機ｎ型半導体材料のうちの１つと組み合わせることができる。
【００３２】
ｎ型の適切な有機半導体の例として、Ｆ１６ＣｕＰｃに匹敵する電界効果移動度を有するｐ型非晶質シリコンまたは相補型多結晶質薄膜技術においてインジウムをドープしたセレン化カドミウム（Ｃｄ−Ｓｅ：Ｉｎ）との組合せで使用されるように文献では示されている銅をドープした多結晶質ゲルマニウム（ｐｃ−Ｇｅ：Ｃｕ）（ジェー・ドゥトレロイン他（Ｊ．Ｄｏｕｔｒｅｌｏｉｇｎｅ ＆ ａｌ．）：「フラットパネル型表示装置に対する相補型ＣｄＳｅ：Ｉｎ／Ｇｅ：Ｃｕ薄膜トランジスタ技術の電気的性能（Ｔｈｅ ｅｌｅｃｔｒｉｃａｌ ｐｅｒｆｏｒｍａｎｃｅ ｏｆ ａ ｃｏｍｐｌｅｍｅｎｔａｒｙ ＣｄＳｅ：Ｉｎ／Ｇｅ：Ｃｕ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ｆｌａｔ ｐａｎｅｌ ｄｉｓｐｌａｙｓ）、ソリッド−ステート・エレクトロニクス（Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ）、第３４巻、第２号（１９９１年）参照）を挙げることができる。多結晶質ゲルマニウムは、約５〜１５ｃｍ２／Ｖｓの表示した電界効果移動度を有するが、非晶質シリコンに比べてより複雑な処理を必要とする。
【００３３】
図３ｂは、ｎ型トランジスタを有する本発明による相補型薄膜トランジスタの実施例を示している。図３ｂの実施例は、図２ａの実施例と類似しているが、双方のトランジスタにおけるソース及びドレイン電極に対しては、同一の金属が使用されている。絶縁分離二重層は、図２ａにおけるようにして実現することができる。即ち、ｎ型有機半導体の上方の部分が露出し、絶縁分離二重層がくぼみ型プロファイルによってくずされるようにして、ポリメタクリル酸メチル及びノボラック・フォトレジストから構成されている。ｎ型有機トランジスタの能動半導体は、ｐ型有機トランジスタから絶縁分離されることとなり、このことは、有益であり得るが、有機能動ｎ型半導体材料を使用するための必要条件ではない。
【００３４】
有機能動ｎ型半導体材料の絶縁分離は、図２ｂの実施例に対して示すような対応する方法で、即ち、図３ｃに示すようにして達成することもできる。図３ｃでは、ｎ型有機能動半導体が絶縁分離されるようにフォトレジストがエッチングされマスクされている。エッチングマスク、即ちフォトレジストは、有機ｎ型トランジスタから除去することもでき、このとき、図３ｃにおける実施例の図３ｄに示す変形が得られる。
【００３５】
ここで、集積相補型ａ−Ｓｉ：Ｈ有機トランジスタ技術に対するプロセス体系を概略的に示す図４ａから図４ｄを参照して、本発明による相補型薄膜トランジスタ回路の製造における特定の特徴について説明することとする。有機ａ−Ｓｉ：Ｈ薄膜トランジスタは、反転した千鳥状の三層構造をもたらすプロセスにおいて作られ、このことは、以下においてより詳しく説明することとなる。ａ−Ｓｉ：Ｈ／ＳｉＮの各層は、プラズマ化学的気相成長の使用で被着された。続くプロセス段階は、標準的リソグラフィ方法及びウエットエッチング技術並びに有機薄膜トランジスタのソース及びドレイン金属のスパッタリング式被着を含んでいる。有機薄膜トランジスタのソース及びドレイン電極は、熱蒸着を用いて被着された。この場合は、ペンタセンである、有機薄膜トランジスタの能動半導体材料を絶縁分離するために、相補型トランジスタ回路における絶縁分離二重層を共に形成するポリメタクリル酸メチル（ＰＭＭＡ）及びノボラック・フォトレジストから成るくぼみ型フォトレジスト・プロファイルが使用された。このことは、ペンタセンを有する薄膜トランジスタとしては必要なステップである。何故ならば、ｐ型能動半導体材料は、通常、正のしきい値を有するからである。即ち、トランジスタをオフに切り換えるのにゲート電極上では、正の電圧を使用しなければならないからである。従って、ペンタセン層における漏れを防止するために、有機トランジスタでのペンタセンから成る能動ｐ型半導体を絶縁分離することが必要であるが、ペンタセンは、化学的処理の殆んどの形態に感応的であるので、有機半導体層を被着した後にフォトリソグラフィの使用によって絶縁分離を達成することは困難である。本発明による方法において、有機トランジスタにおけるくぼみ型二重層プロファイル全体に渡ってペンタセン層を破損することによってこの層の被着の際に絶縁分離を達成する。製造の際に使用した最高温度は、２５０℃であった。
【００３６】
ここで、この種のトランジスタの製造のためのプロセス段階を図４ａから図４ｒを具体的に手短かに参照して明瞭に説明する。しかしながら、これらの図は、実質的に当業者にとって自明となる。図４ａにおいて、ゲート電極金属をスパッタリングによって基板上に被着し、次いで個別ゲート電極を図４ｂに示すような第１のマスクＩを用いてパターニングする。プラズマ化学的気相成長を用いて、双方のゲート電極を覆うゲート絶縁体ＳｉＮｘと、その上の水素化非晶質シリコンから成る層と、最後に再度シリコン窒化物から成る絶縁層とを図４ｃに示すようにして被着して３層構造を形成する。図４ｄに示す続く段階において、水素化非晶質シリコンを有する薄膜トランジスタを能動的に規定するために、フォトレジストを別のマスクＩＩを用いてパターニングする。図４ｅにおいて、最上層のシリコン窒化物層をエッチングし、図４ｆにおける続くプロセス段階において、水素化非晶質シリコンの層をエッチングする。図４ｇに示すプロセス段階において、第３のマスクＩＩＩを用いてｉ−ストッパ及び最下層の窒化物層のエッチングのためにフォトレジストをパターニングする。ｉ−ストッパ及び最下層のシリコン窒化物層のエッチング自体は図４ｈに示してある。
【００３７】
図４ｉに示すようなｎ型トランジスタのソース及びドレイン領域を実現するために、ここでプラズマ化学的気相成長を用いてｎ＋ａ−Ｓｉ：Ｈを被着し、図４ｊにおける続くプロセス段階で、ソース／ドレイン電極材料のリフト−オフに対するフォトレジストをパターニングするための第４のマスクＩＶを用いてソース及びドレイン領域用金属の形成が始まる。この金属は、図４ｋに示すようなプロセス段階においてスパッタリングされてＭ２が付され、このＭ２は、ゲート電極に使用した第１の金属とは異なる金属であって良い。図４ｌに示すプロセス段階において、有機トランジスタ用のソース／ドレイン金属Ｍ２がリフト−オフされ、次いで図４ｍに示すプロセス段階において、無機トランジスタのソース及びドレイン領域をもたらすこととなる水素化非晶質シリコンから成るｎ＋層のエッチングが行われる。
【００３８】
ここで、図４ｎに示すプロセス段階において、有機薄膜トランジスタのメタライゼーションのリフト−オフのためのフォトレジストのパターニングを続いて行う。このことは、第５のマスクＶを用いて行われる。第３の金属Ｍ３の金属層は、図４ｏに示すように全トランジスタ回路を覆って被着され、次いで、有機薄膜トランジスタが薄膜構造での同一層に設けられた金属Ｍ３のソース及びドレイン電極を用いて出現するようにして、この金属層Ｍ３のリフト−オフが行われる。無機薄膜トランジスタに対して有機薄膜トランジスタを電気的に絶縁分離するために、フォトリソグラフィを用いて、ポリメタクリル酸メチルＰＭＭＡ及び例えばノボラック・フォトレジストから成る二重層をここで被着する。有機薄膜トランジスタ用の金属Ｍ３のソース及びドレイン電極が図４ｑに示すように絶縁分離二重層のくぼんでくずれたプロファイルの間に露出するようにして、絶縁二重層がパターニングされる。最後に、有機能動半導体材料は、全回路を覆ってペンタセンとして被着され、露出した部分に有機トランジスタの能動ｐ型半導体材料をもたらす。絶縁分離二重層を覆っているところのペンタセン層は、図示しない完結プロセス段階において除去し得ることも了知される。更に、電気的絶縁分離パッシベーション及び平坦化層は、全相補型薄膜回路を覆って被着できることは勿論であり、このことは、技術上、既知であり、本願では特に示していない。本発明による相補型有機薄膜トランジスタ回路は、図４ｒに示すように、また図２ａに示す実施例に対応して実質的に出現する。
【００３９】
本発明において使用すると共に、図４ｃから図４ｈに示すようなプロセス段階にて表わす如くの三層エッチングプロセスを図５ａから図５ｄを参照して幾分より詳細に説明する。図５ａに示すような三層エッチングプロセスでは、シリコン窒化物、非ドープ水素化非晶質シリコン、更にシリコン窒化物の層から成る三重層がパターニングしたゲート電極上に被着される。最上層のシリコン窒化物層は、図５ｂに示すようにパターニングされ、水素化非晶質シリコンのｎ＋ドープ層は、図５ｃに示すように全体に渡って被着される。ソース及びドレイン電極の金属がパターニングされると共に、最上層のシリコン窒化物を覆うドープ非晶質シリコン材料が図５ｄに示すようにエッチング除去される。最上層のシリコン窒化物層は、無機薄膜トランジスタのチャネル領域を保護するので、このエッチング段階は、クリティカルではない。しかしながら、三層プロセスは、非晶質シリコンの２つの被着段階を必要とする。また、ソース及びドレイン電極は、チャネル長さについてパターニングした最上層のシリコン窒化物層の上部でパターニングしなければならないので、このことは、所定のチャネル長さに対してより積極的なフォトリソグラフィを必要とする。
【００４０】
バック−チャネル・エッチングプロセスを図６ａから図６ｃに示す。シリコン窒化物から成る絶縁分離層がゲート電極及び基板を覆って被着され、続いて、非ドープ水素化シリコン及びｎ＋ドープシリコン並びにｎ＋ドープ水素化非晶質シリコンから成る更なる三層が被着される。このことを図６ａに示す。ソース及びドレイン電極がパターニングされると共に、チャネル領域のドープ水素化非晶質シリコンがエッチング除去される。このことを図６ｂ及び図６ｃにそれぞれ示す。バック−チャネル・エッチングプロセスは、非常に簡単であるが、チャネル領域のｎ＋ドープ水素化非晶質シリコンのエッチングはクリティカルな段階である。一般に、バック−チャネル・エッチングは、三層エッチングプロセスを使用することによって得ることができる品質よりも悪い品質を有する無機薄膜トランジスタに帰着する。
【００４１】
図７ａは、本発明による集積相補型薄膜トランジスタ回路を用いて形成したインバータの概略断面を示している。機能的に、図７ａのインバータは、図１に示した従来技術による相補型トランジスタ回路に実質的に対応するが、例えば、図２ａに示した本発明による実施例に基づいている。図示のように、このインバータの有機トランジスタは、ｐ型半導体材料、即ち、ペンタセンに基づいており、ドープ及び非ドープ形態の水素化非晶質シリコンは、無機トランジスタの半導体材料として使用される。インバータに対する入力信号がゲート電極に運ばれることとなるので、この目的のために、図７ａの左側に示すようなゲート電極コンタクトが設けられる。このゲート電極コンタクトは、マスク２の使用における図４ａ及び図４ｂに示したのと同一のプロセス段階で被着することができる。図２ａにおけるように、ポリメタクリル酸メチル及びノボラック・フォトレジストから成る絶縁分離用の二重層が無機トランジスタに対して有機トランジスタ並びにインバータ・ゲートコンタクトを絶縁分離することとなる。なおまた、絶縁分離用二重層並びにインバータのゲート電極コンタクトを覆って設けられるペンタセン層を除去することもできる。インバータの周知の概略回路図を図７ｂに示し、本発明による相補型トランジスタ回路及び方法の使用で実現したインバータを図７ｃの線図によって示す。有機薄膜トランジスタは、ここでは図７ｃの左に位置し、相補型薄膜トランジスタ回路の無機薄膜トランジスタが図７ｃの右に位置している。
【００４２】
図８ａは、β比が１であるインバータの異なる電源電圧に対する電圧転送曲線を示す。このβ比は、次式によって定義される。
【００４３】
【数１】
Figure 0003597468
【００４４】
このことについては、ＣＭＯＳ回路では双方のトランジスタがドライバ及び負荷の双方として動作し得ることに注目される。位相類似性のために、βは、ｐ型装置の長さ／幅関係によって除算したｎ型装置の幅／長さ関係Ｗ／Ｌとしてしばしば定義される。インバータは、２０Ｖの電源電圧に対して２２を超える利得において鋭い遷移を示している。インバータのオン電圧は、電源電圧に等しく、またオフ電圧は、０Ｖである。このことは、本発明による相補型薄膜トランジスタ回路の各電圧レベルの完全な維持を示している。インバータの遷移電流は、論理遷移電圧近くのトップに達し、さもなくば極めて低い。このことは、図８ｂから明らかである。このことは、本発明による相補型薄膜トランジスタ回路が真の相補作用を有することを意味している。
【００４５】
本発明による相補型薄膜トランジスタ回路において、ＣＭＯＳ技術上、別な方法で周知であるような論理ゲートを実現することは勿論可能である。本発明による相補型トランジスタ回路を用いて実現される相補型ＮＡＮＤゲートの例を図９ａの線図で示し、対応する概略回路図を図９ｂに示す。ＮＡＮＤゲートの出力を図７ｃに示すインバータに接続することによって、相補型ＡＮＤゲートが勿論得られ、その出力は、ＮＡＮＤゲートからの出力信号を反転したものとなる。ＮＡＮＤゲートの異なる入力電圧に対する電圧転送曲線を図９に示し、簡単なインバータに対する電圧転送曲線と同じ特性を有している。これらの特性は、図８ａに示してある。一般に、ＣＭＯＳ技術及び対応するブール関数において既知であるような論理ゲートは、図９ａに示すようなＮＡＮＤゲート及び図７ｃに示すようなインバータの使用によって実現し得ることを当業者は勿論、理解することとなる。本発明による集積相補型薄膜トランジスタ回路は、一般に、相補型薄膜技術において論理ゲートを実現するのに使用される。
【００４６】
集積相補型薄膜回路によって、リング発振器がそれぞれ５及び１１のインバータ段及び異なるβ比を用いて作られた。これらのリング発振器は、５μｓと低い単一ゲート遅延、１段当り０．２μＷを下回るゲート電力消費及び１５ｐＪと低い電力遅延積を示す。高い動作周波数が比較的低い電源電圧において得ることができるように、ゲート遅延は、増大する電源電圧において速く減少する。
【００４７】
５段のリング発振器の線図を図１０に示し、その回路図を図１１に示す。５つのインバータ段の他に、リング発振器の特性を測定するために使用されるオシロスコープの容量負荷から回路を絶縁分離するのに付加的な第６のインバータが使用される。測定した発振器周波数から、単一のインバータ段の遅延を得ることができる。図１２ａは、図示の５段リング発振器の単一ゲートの遅延を示し、図１２ｂは、電力消費を示し、また図１２ｃは電力遅延積を示している。全てのこれらの図は、β比が１／２の場合の特性を示すものである。
【００４８】
１１のインバータ段を有するリング発振器は、本発明による集積相補型薄膜回路の使用によって対応する方法で実現されるが、本願では図示はしていない。しかしながら、図１３ａ、図１３ｂ及び図１３ｃは、β比が１／３の場合の図１２ａから図１２ｃに示したようなこの１１段のリング発振器に対する対応する特性を示している。
【００４９】
本発明による方法は、簡易であり、従って低コストで本発明による集積相補型薄膜トランジスタ回路を製造することを可能にする。相補型トランジスタ回路は、固有の静的電力消費を有し、このことは、蓄電池電力に基づく各応用に対して重要である。このことによって、本発明による相補型薄膜トランジスタは、所謂「ラップ−トップ（ｌａｐ−ｔｏｐ）」と称する可搬式ＰＣの液晶表示装置またはプログラム可能なタグ等の低レベルの実施に対する制御回路に応用可能とされる。本発明による回路は、低い静的電力消費の他に高いスイッチング増幅及び極めて良好な論理レベルの維持を有する。リング発振器を用いて測定した、本発明によって製造したトランジスタ回路の遅延は、前述したように５μｓと低く、この値は、有機トランジスタを使用する回路においてこれまでに得られた最も速いスピードである。
【００５０】
有機薄膜トランジスタがｎ型トランジスタであり得ると共に、有機トランジスタがｐ型トランジスであり得るか、またはその逆である混成集積相補型薄膜技術が例示的実施例において述べたように能動半導体材料の使用に限定されないことは勿論である。適切な有機並びに無機半導体材料の進行中の開発は、将来、更に改良した特性を有するｎおよびｐ型能動有機半導体材料並びに同様に、ｎおよびｐ型無機能動半導体材料の双方を用い得ることを有望にする。複合無機半導体化合物は、興味のあるところであり、単結晶シリコンに適用され、一方、ガリウム砒素は、当分の間、出現する見込みは低いが、将来的に本願で開示した類いの混成相補型薄膜トランジスタ回路から決して排除されるものではない。
【図面の簡単な説明】
【図１】米国特許第５ ６７５ １９９号によって例示されるような従来技術による相補型薄膜トランジスタ回路を示す図である。
【図２ａ】本発明による相補型薄膜トランジスタ回路の第１の実施例を示す図。
【図２ｂ】本発明による相補型薄膜トランジスタ回路の第２の実施例を示す図。
【図２ｃ】図２ｂの実施例の変形を示す図。
【図３ａ】本発明による相補型薄膜トランジスタ回路の第３の実施例を示す図。
【図３ｂ】本発明による相補型薄膜トランジスタ回路の第４の実施例を示す図。
【図３ｃ】本発明による相補型薄膜トランジスタ回路の第５の実施例を示す図。
【図３ｄ】図３ｃの実施例の変形を示す図。
【図４】ａからｒは、本発明による方法の実施例における各プロセス段階を概略的に示す図である。
【図５】ａからｄは、本発明による方法において使用する三層エッチングプロセスを示す図である。
【図６】ａからｃは、本発明による方法において使用するバック−チャネル・エッチングプロセスを示す図である。
【図７ａ】本発明による相補型薄膜トランジスタ回路を用いて実現されるインバータを概略的に示す断面図。
【図７ｂ】図７ａのインバータを示す回路図。
【図７ｃ】薄膜技術にて実現される図７ａにおける実際のインバータのマイクロフォトグラフに基づく線図。
【図８ａ】図７ａにおけるように実現されるインバータに対する電圧転送曲線を示す図。
【図８ｂ】図７ａにおけるように実現されるインバータに対する遷移電流を示す図である。
【図９ａ】本発明による相補型薄膜トランジスタ回路を用いて実現される実際のＮＡＮＤゲートのマイクロフォトグラフに基づく線図。
【図９ｂ】図９ａのＮＡＮＤゲートの回路図。
【図９ｃ】図９ａのＮＡＮＤゲートの出力電圧を示すグラフ図である。
【図１０】本発明による相補型薄膜トランジスタ回路を用いて実現される実際の５段のリング発振器のマイクロフォトグラフに基づく線図である。
【図１１】図１０のリング発振器の回路図である。
【図１２】ａからｃは、それぞれ電源電圧の関数としての図１０におけるリング発振器に対するゲート遅延、電力消費及び電力消費積を示す図である。
【図１３】ａからｃは、それぞれ本発明による相補型薄膜トランジスタ回路を用いて実現される１１段構成のリング発振器に対する、電源電圧の関数としてのゲート遅延、電力消費及び電力消費積を示す図である。

Claims (16)

  1. 動作的に接続され共通の基板上に設けられた第１および第２のトランジスタを含む集積無機／有機相補型薄膜トランジスタ回路であって、
    第１のトランジスタは、無機薄膜トランジスタであり、
    第２のトランジスタは、有機薄膜トランジスタであり、
    無機薄膜トランジスタおよび有機薄膜トランジスタにゲート電極がそれぞれ設けられ、
    前記トランジスタ回路は、多層薄膜構造を形成し、
    無機薄膜トランジスタは、ｎ型またはｐ型トランジスタであり、
    有機薄膜トランジスタは、ｐ型またはｎ型トランジスタであり、
    有機薄膜トランジスタは、その有機能動材料がｐ型またはｎ型有機半導体材料であり、
    前記トランジスタ回路の全体にわたって少なくとも１つの絶縁層が設けられ、第２のトランジスタの領域においてエッチング除去されてパターン化され、
    ｐ型またはｎ型有機半導体材料は、絶縁層の全体を覆うように設けられ、第２のトランジスタのソースおよびドレイン電極に接触し、第１のトランジスタと完全な電気的絶縁状態で設けられることを特徴とする前記トランジスタ回路。
  2. 請求項１記載のトランジスタ回路において、無機薄膜トランジスタは、その無機能動材料が水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）、水素化または未水素化微結晶質シリコン（μＣ−Ｓｉ：Ｈ；μＣ−Ｓｉ）、水素化または未水素化多結晶質シリコン（ｐｃ−Ｓｉ：Ｈ；ｐｃ−Ｓｉ）、単結晶シリコン、銅をドープした多結晶質ゲルマニウム（ｐｃ−Ｇｅ：Ｃｕ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）または単結晶形態で前記各材料に基づく複合無機半導体の中から選択されることを特徴とする前記トランジスタ回路。
  3. 請求項２記載のトランジスタ回路において、無機薄膜トランジスタは、ｎ型トランジスタであり、その無機能動材料は、水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）であることを特徴とする前記トランジスタ回路。
  4. 請求項２記載のトランジスタ回路において、無機薄膜トランジスタは、ｐ型トランジスタであり、その無機能動材料は、ｐ型シリコン材料の中のｐ型水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）であることを特徴とする前記トランジスタ回路。
  5. 請求項１記載のトランジスタ回路において、有機薄膜トランジスタは、その有機能動材料が特定の分子量を有する少なくとも１つの多共役有機化合物を含むことを特徴とする前記トランジスタ回路。
  6. 請求項５記載のトランジスタ回路において、多共役有機化合物は、共役オリゴマ、多環式芳香族炭水化物の中のポリアカンまたはポリエンから選択されることを特徴とする前記トランジスタ回路。
  7. 請求項６記載のトランジスタ回路において、有機薄膜トランジスタは、ｐ型トランジスタであり、その有機能動材料は、ペンタセンであることを特徴とする前記トランジスタ回路。
  8. 請求項１記載のトランジスタ回路において、有機薄膜トランジスタは、ｎ型トランジスタであり、その有機能動材料は、コッパヘキサデカフルオロフタロシアナイド（Ｆ16ＣｕＰｃ）であることを特徴とする前記トランジスタ回路。
  9. 請求項１記載のトランジスタ回路において、有機薄膜トランジスタは、そのソース電極およびドレイン電極が有機薄膜トランジスタの薄膜構造と同一レベルに設けられることを特徴とする前記トランジスタ回路。
  10. 動作的に接続され共通の基板上に設けられた第１および第２のトランジスタを含み、第１のトランジスタは、無機薄膜トランジスタであり、第２のトランジスタは、有機薄膜トランジスタであり、連続的に被着されパターン化された薄膜層を有する多層薄膜構造を形成する集積無機／有機相補型薄膜トランジスタ回路を製造する方法であって、
    共通基板に第１および第２のトランジスタのゲート電極をそれぞれ被着し、
    有機薄膜トランジスタの薄膜構造と同一レベルで有機薄膜トランジスタのソース電極お よびドレイン電極の材料を被着してなる前記方法において、
    第１および第２のトランジスタのそれぞれのゲート電極を形成する第１の金属を共通の基板に被着する段階と、
    各ゲート電極に無機絶縁材料を被着し第１および第２のトランジスタのゲート絶縁体を形成する段階と、
    ゲート電極の１つに無機能動半導体材料を被着する段階と、無機能動半導体材料は、第１のトランジスタのトランジスタ・チャネルを形成し、
    第１のトランジスタのソースおよびドレイン接点として適度にドープされた材料の層を被着およびパターン化する段階と、
    第１のトランジスタのソースおよびドレイン接点に第２の金属を被着し第２の金属をパターン化して第１のトランジスタのソースおよびドレイン電極を形成する段階と、
    第２のトランジスタのソースおよびドレイン電極が薄膜トランジスタ回路と同一レベルに位置するように第３の金属を被着およびパターン化して第２のトランジスタのソースおよびドレイン電極を形成する段階と、
    全体にわたって絶縁二重層を被着する段階と、
    既に形成されたソースおよびドレイン電極および第２のトランジスタのゲート絶縁体が露出するように絶縁二重層をパターン化する段階と、
    絶縁二重層および第２のトランジスタの露出された部分に有機能動半導体材料を被着する段階とを含み、
    パターン化されていない第２のトランジスタのトランジスタ・チャネルを形成する被着された有機能動半導体材料は、第２のトランジスタのソースおよびドレイン電極と接触し、絶縁二重層に被着され絶縁二重層のパターン化された部分の端部において切り離された有機能動半導体材料と完全に電気的に絶縁されることを特徴とする前記方法。
  11. 動作的に接続され共通の基板上に設けられた第１および第２のトランジスタを含み、第１のトランジスタは、無機薄膜トランジスタであり、第２のトランジスタは、有機薄膜トランジスタであり、連続的に被着されパターン化された薄膜層を有する多層薄膜構造を形成してなる無機／有機相補薄膜トランジスタ回路を製造する方法において、
    第１および第２のトランジスタに対して第１の金属からなるゲート電極をそれぞれ共通基板に被着する段階と、
    各ゲート電極にシリコン窒化物（ＳｉＮｘ）からなる無機絶縁体を被着する段階と、無機絶縁体は、第１および第２のトランジスタのそれぞれのゲート電極を形成し、
    第１のトランジスタのゲート電極に水素化非晶質シリコン（ａ−Ｓｉ：Ｈ）の無機能動半導体材料を被着する段階と、
    第１のトランジスタのソース及びドレイン接点に水素化非晶質シリコン（ｎ+ａ−Ｓｉ：Ｈ）または水素化微結晶質シリコン（ｎ+μｃ−Ｓｉ：Ｈ）または水素化多結晶質シリコン（ｎ+ｐｃ−Ｓｉ：Ｈ）からなるｎ+ドープ層を被着しパターン化する段階と、
    第１のトランジスタのソース及びドレイン接点に第２の金属からなるソースおよびドレイン電極を被着しパターン化する段階と、
    第３の金属からなる第２のトランジスタのソースおよびドレイン電極を薄膜トランジスタ構造と同一レベルで被着しパターン化する段階と、
    薄膜トランジスタ全体を覆って絶縁二重層を形成する段階と、
    第２のトランジスタのソースおよびドレイン電極並びにゲート絶縁体が露出するように絶縁二重層をパターン化する段階と、
    を含み、ペンタセンの層は、絶縁二重層及び第２のトランジスタの露出した部分に被着され、露出した部分のペンタセンの層は、有機薄膜トランジスタの能動半導体材料を形成し、絶縁二重層のパターン化された部分の端部において切り離されたペンタセンの層と電気的に分離して設けられることを特徴とする前記方法。
  12. 請求項１１記載の方法において、無機薄膜トランジスタを形成する段階は、さらに、第１のトランジスタのゲート電極にシリコン窒化物（ＳｉＮ x ）の無機 絶縁体を被着する段階を含むことを特徴とする前記方法。
  13. 請求項１１記載の方法において、無機薄膜トランジスタを形成する段階は、さらに、第１のトランジスタのバック・チャネルのｎ + ドープ層をエッチングする段階を含むことを特徴とする前記方法。
  14. 請求項１１記載の方法において、絶縁二重層を形成する段階は、ポリメタクリル酸メチル（ＰＭＭＡ）の第１の層およびノボラック・フォトレジストの第２の層を含むことを特徴とする前記方法。
  15. 請求項１１記載の方法において、有機薄膜トランジスタのソース及びドレイン電極を形成するために金を加熱蒸着することを特徴とする前記方法。
  16. 請求項１１記載の方法において、絶縁二重層に被着したペンタセンの層を除去することを特徴とする前記方法。
JP2000555282A 1998-06-19 1999-06-18 集積無機／有機相補型薄膜トランジスタ回路およびその製造方法 Expired - Fee Related JP3597468B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US8983098P 1998-06-19 1998-06-19
NO19985729 1998-12-08
NO985729A NO985729D0 (no) 1998-12-08 1998-12-08 Integrert uorganisk/organisk komplementµr tynnfilmtransistorkrets
NO60/089,830 1998-12-08
PCT/NO1999/000208 WO1999066540A2 (en) 1998-06-19 1999-06-18 An integrated inorganic/organic complementary thin-film transistor circuit and a method for its production

Publications (2)

Publication Number Publication Date
JP2002518844A JP2002518844A (ja) 2002-06-25
JP3597468B2 true JP3597468B2 (ja) 2004-12-08

Family

ID=26648917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000555282A Expired - Fee Related JP3597468B2 (ja) 1998-06-19 1999-06-18 集積無機／有機相補型薄膜トランジスタ回路およびその製造方法

Country Status (8)

Country Link
US (1) US6528816B1 (ja)
EP (1) EP1093663A2 (ja)
JP (1) JP3597468B2 (ja)
KR (1) KR100393324B1 (ja)
CN (1) CN1312958A (ja)
AU (1) AU751935B2 (ja)
CA (1) CA2334862C (ja)
WO (1) WO1999066540A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010566A (ja) * 2006-06-28 2008-01-17 Ricoh Co Ltd 半導体デバイス
WO2010013621A1 (ja) 2008-07-30 2010-02-04 住友化学株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269504A (ja) 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
AU7091400A (en) 1999-08-31 2001-03-26 E-Ink Corporation Transistor for an electronically driven display
AU7103300A (en) * 1999-08-31 2001-03-26 E-Ink Corporation Method for forming a patterned semiconductor film
GB9929614D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Method of manufacturing a transistor
JP2002215065A (ja) 2000-11-02 2002-07-31 Seiko Epson Corp 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
US7439096B2 (en) * 2001-02-21 2008-10-21 Lucent Technologies Inc. Semiconductor device encapsulation
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US6433359B1 (en) 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
JP3823312B2 (ja) * 2001-10-18 2006-09-20 日本電気株式会社 有機薄膜トランジスタ
US6963080B2 (en) * 2001-11-26 2005-11-08 International Business Machines Corporation Thin film transistors using solution processed pentacene precursor as organic semiconductor
US6603141B2 (en) * 2001-12-28 2003-08-05 Motorola, Inc. Organic semiconductor and method
US6768132B2 (en) 2002-03-07 2004-07-27 3M Innovative Properties Company Surface modified organic thin film transistors
US6885146B2 (en) * 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
US6667215B2 (en) * 2002-05-02 2003-12-23 3M Innovative Properties Method of making transistors
US7294875B2 (en) * 2002-06-07 2007-11-13 Axon Technologies Corporation Nanoscale programmable structures and methods of forming and using same
US6821811B2 (en) * 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
CN100364108C (zh) * 2002-08-28 2008-01-23 中国科学院长春应用化学研究所 含有有机半导体的夹心型场效应晶体管及制作方法
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
EP1584113A2 (de) * 2003-01-14 2005-10-12 Polyic GmbH & Co. Kg Organischer feldeffekt transistor, integrierter schaltkreis
DE602004005685T2 (de) * 2003-03-07 2007-12-27 Koninklijke Philips Electronics N.V. Verfahren zur herstellung einer elektronischen anordnung
WO2004107473A1 (en) * 2003-05-20 2004-12-09 Koninklijke Philips Electronics N.V. A field effect transistor arrangement and method of manufacturing a field effect transistor arrangement
TWI238449B (en) 2003-06-06 2005-08-21 Pioneer Corp Organic semiconductor device and method of manufacture of same
DE10330825A1 (de) * 2003-07-08 2005-06-23 Infineon Technologies Ag Integrierter Schaltkreis
JP2005101555A (ja) * 2003-08-28 2005-04-14 Mitsubishi Chemicals Corp 有機電界効果トランジスタ
US7554121B2 (en) * 2003-12-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor device
US7659138B2 (en) * 2003-12-26 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an organic semiconductor element
KR100592270B1 (ko) * 2004-05-18 2006-06-21 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7582534B2 (en) * 2004-11-18 2009-09-01 International Business Machines Corporation Chemical doping of nano-components
US7033870B1 (en) * 2004-11-29 2006-04-25 International Business Machines Corporation Semiconductor transistors with reduced gate-source/drain capacitances
TWI248212B (en) * 2004-12-06 2006-01-21 Ritdisplay Corp Organic electroluminescent device, pixel structure, array and driving method thereof
DE102004059467A1 (de) * 2004-12-10 2006-07-20 Polyic Gmbh & Co. Kg Gatter aus organischen Feldeffekttransistoren
JP4667096B2 (ja) * 2005-03-25 2011-04-06 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
KR20060104092A (ko) * 2005-03-29 2006-10-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
DE102005017655B4 (de) * 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
KR20060116534A (ko) * 2005-05-10 2006-11-15 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
KR20070009013A (ko) * 2005-07-14 2007-01-18 삼성전자주식회사 평판표시장치 및 평판표시장치의 제조방법
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
DE102005035590A1 (de) * 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Elektronisches Bauelement
DE102005042166A1 (de) * 2005-09-06 2007-03-15 Polyic Gmbh & Co.Kg Organisches Bauelement und ein solches umfassende elektrische Schaltung
DE102005044306A1 (de) * 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
US7397072B2 (en) * 2005-12-01 2008-07-08 Board Of Regents, The University Of Texas System Structure for and method of using a four terminal hybrid silicon/organic field effect sensor device
US7800101B2 (en) 2006-01-05 2010-09-21 Samsung Electronics Co., Ltd. Thin film transistor having openings formed therein
KR101251997B1 (ko) * 2006-01-05 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI298211B (en) * 2006-01-11 2008-06-21 Ind Tech Res Inst Thin film transistor, organic electro-luminescent display device and method of fabricating the same
DE102006047388A1 (de) 2006-10-06 2008-04-17 Polyic Gmbh & Co. Kg Feldeffekttransistor sowie elektrische Schaltung
JP5104057B2 (ja) * 2007-06-21 2012-12-19 セイコーエプソン株式会社 半導体装置の製造方法
JP2009021477A (ja) * 2007-07-13 2009-01-29 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
US7910929B2 (en) * 2007-12-18 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5411528B2 (ja) * 2008-03-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタ及び表示装置
US8686404B2 (en) 2008-12-08 2014-04-01 The Trustees Of The University Of Pennsylvania Organic semiconductors capable of ambipolar transport
JP5615018B2 (ja) * 2009-04-10 2014-10-29 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP5548976B2 (ja) * 2009-06-25 2014-07-16 セイコーエプソン株式会社 半導体装置
WO2011010546A1 (en) 2009-07-24 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102931350A (zh) * 2012-11-20 2013-02-13 上海交通大学 一种溶液法双极性薄膜晶体管及其制备方法
KR102011874B1 (ko) 2013-03-05 2019-08-19 삼성전자주식회사 박막 트랜지스터를 포함하는 표시 장치
CN104508807A (zh) * 2013-03-22 2015-04-08 深圳市柔宇科技有限公司 薄膜晶体管及其像素单元的制造方法
CN103579115B (zh) * 2013-11-11 2015-11-25 京东方科技集团股份有限公司 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
CN105575992A (zh) * 2015-12-22 2016-05-11 深圳市华星光电技术有限公司 互补金属氧化物半导体器件及其制备方法
CN105742308B (zh) * 2016-02-29 2019-09-13 深圳市华星光电技术有限公司 互补型薄膜晶体管及其制造方法
CN105609502A (zh) * 2016-02-29 2016-05-25 深圳市华星光电技术有限公司 互补型薄膜晶体管及其制造方法
WO2017206141A1 (zh) 2016-06-02 2017-12-07 长春富乐玻显示技术有限公司 Oled驱动电路及其制备方法和显示装置
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN106571365A (zh) * 2016-11-08 2017-04-19 深圳市华星光电技术有限公司 一种互补型薄膜晶体管及其制作方法
CN106653810B (zh) * 2016-12-15 2020-09-04 武汉华星光电技术有限公司 Oled显示面板以及oled显示装置
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation
JP2022130245A (ja) * 2021-02-25 2022-09-06 国立大学法人 東京大学 無機／有機ハイブリッド相補型半導体デバイス及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2694531B2 (ja) * 1988-03-28 1997-12-24 キヤノン株式会社 Ｍｉｍ型素子の駆動方法
FR2664430B1 (fr) * 1990-07-04 1992-09-18 Centre Nat Rech Scient Transistor a effet de champ en couche mince de structure mis, dont l'isolant et le semiconducteur sont realises en materiaux organiques.
US5625199A (en) 1996-01-16 1997-04-29 Lucent Technologies Inc. Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors
US6326640B1 (en) * 1996-01-29 2001-12-04 Motorola, Inc. Organic thin film transistor with enhanced carrier mobility
US5612228A (en) * 1996-04-24 1997-03-18 Motorola Method of making CMOS with organic and inorganic semiconducting region
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
US6407408B1 (en) * 2001-03-12 2002-06-18 Universal Display Corporation Method for patterning devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010566A (ja) * 2006-06-28 2008-01-17 Ricoh Co Ltd 半導体デバイス
WO2010013621A1 (ja) 2008-07-30 2010-02-04 住友化学株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
CA2334862A1 (en) 1999-12-23
EP1093663A2 (en) 2001-04-25
US6528816B1 (en) 2003-03-04
CA2334862C (en) 2006-06-13
AU4295999A (en) 2000-01-05
KR100393324B1 (ko) 2003-07-31
AU751935B2 (en) 2002-08-29
JP2002518844A (ja) 2002-06-25
WO1999066540A2 (en) 1999-12-23
WO1999066540A3 (en) 2000-02-10
KR20010053039A (ko) 2001-06-25
CN1312958A (zh) 2001-09-12
WO1999066540A9 (en) 2000-05-04

Similar Documents

Publication Publication Date Title
JP3597468B2 (ja) 集積無機／有機相補型薄膜トランジスタ回路およびその製造方法
US6284562B1 (en) Thin film transistors
JP4204870B2 (ja) 薄膜トランジスタ・デバイスを形成する方法、及びトランジスタ構造を形成する方法
JP4166485B2 (ja) 集積回路薄膜トランジスタデバイスの製造方法
KR100790761B1 (ko) 인버터
JP5274594B2 (ja) 自己整合されたデュアル応力層を用いるｃｍｏｓ構造体及び方法
TWI374545B (en) Manufacturing method of thin film transistor and thin film transistor, and display
TW591797B (en) CMOS inverters configured using multiple-gate transistors
EP0981165A1 (en) Thin film transistors
JP2003258265A (ja) 有機薄膜トランジスタ
JP2010135471A (ja) 両極特性電界効果型トランジスタ及び半導体集積回路装置
TW200843118A (en) Ambipolar transistor design
CN102379042A (zh) 场效应晶体管、其制造方法以及使用了该场效应晶体管的电子器件
US7439127B2 (en) Method for fabricating a semiconductor component including a high capacitance per unit area capacitor
JPH03116876A (ja) アモルファスシリコン薄膜トランジスタの製造工程及びアモルファス半導体薄膜電界効果型トランジスタ
KR100592740B1 (ko) 쇼트키 장벽 관통 단전자 트랜지스터 및 그 제조방법
JP2005072053A (ja) 有機半導体装置およびその製造方法
WO2021037335A1 (en) A negative quantum capacitance field effect transistor
JP4221495B2 (ja) 有機薄膜トランジスタ及びその製造方法
JP2003298056A (ja) 有機薄膜電界効果トランジスターおよびその製造方法
KR100666760B1 (ko) 비휘발성 메모리 유기 박막 트랜지스터 소자 및 그 제조방법
TW201327781A (zh) 雙載子反相器元件結構及其製造方法
NO321391B1 (no) Integrert uorganisk/organisk komplementaer tynnfilmtransistorkrets
JP2008010676A (ja) 有機薄膜トランジスタ
JPH03184370A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040420

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040908

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees