-
Die
vorliegende Erfindung betrifft einen integrierten Schaltkreis, welcher
im wesentlichen aus organischen Halbleitern hergestellt ist.
-
Es
ist bekannt, integrierte Schaltkreise aus organischen Halbleitern
herzustellen. Aufgrund der Eigenschaften der organischen Halbleiter
ist es jedoch nicht möglich,
alle aus der CMOS-Technologie bekannten Elemente von integrierten
Schaltungen auf Schaltungen aus organischen Halbleitern zu übertragen.
Aus diesem Grund werden aufwendige Ersatzschaltungen eingesetzt.
Diese haben jedoch den Nachteil, daß die Komplexität des Schaltkreises erhöht wird
und die Laufzeitverzögerung
somit zunimmt. Ferner wird eine häufig mehr als zweimal so hohe
Versorgungsspannung wie bei CMOS Schaltkreisen benötigt. Des
weiteren ist die Geschwindigkeit beschränkt durch den geringen Strom
des ersten Lasttransistors, der das Gatter des letzten Treibertransistors
lädt. Schließlich wurde
auch ein statischer Leistungsverbrauch beobachtet und die Rauschempfindlichkeit
ist erhöht.
-
Aus
diesem Grund ist eine Aufgabe der vorliegenden Erfindung einen integrierten
Schaltkreis aus organischen Halbleitern bereitzustellen, welcher einen
einfachen Aufbau aufweist.
-
Diese
Aufgabe wird gelöst
durch einen integrierten Schaltkreis mit den in Anspruch 1 angegebenen
Merkmalen. Bevorzugte Ausführungformen
sind Inhalt der abhängigen
Ansprüche.
-
Gemäß der Erfindung
wird ein integrierter Schaltkreis bereitgestellt, welcher im wesentlichen aus
nicht-einkristallinen Halb leitern hergestellt ist, umfassend:
- – eine
Vielzahl von Transistoren, wobei alle Transistoren vom gleichen
Typ sind;
- – zumindest
zwei Zeitgeber-Signaleingänge
bzw. Clock-Eingänge, wobei
die zu den unterschiedlichen Eingängen zugeführten Zeitgeber-Signale bzw.
Clock-Signale bzw. Takt-Signale zeitlich nicht-überlappende Signale sind.
-
Im
Falle der Elektronik aus einkristallinen Halbleitern (Si, GaAs,
InP) sind elektrische Funktionalität und Substratfunktion untrennbar
gekoppelt. Bei nicht-einkristallinen Halbleitern ist die elektrische Funktionalität von dem
Trägermaterial
entkoppelt. Dies bedeutet, daß nicht-einkristalline
Halbleiter auf jedem beliebigen Träger aufgebracht werden können und
dort elektrische Funktionalität
integriert werden kann.
-
Die
nicht-überlappenden
Zeitgeber-Signale sind derart ausgestaltet, daß zu einem bestimmten Zeitpunkt
immer jeweils nur eines der Signale einen Impuls gibt.
-
Der
integrierte Schaltkreis wird somit mittels einer sogenannten Mehrphasen-Logik
betrieben.
-
Vorzugsweise
umfaßt
der integrierte Schaltkreis ferner zumindest einen Versorgungsspannungskontakt
zum Zuführen
einer Versorgungsspannung und zumindest einen Signalausgang zum
Ausgeben eines Ausgangssignals, wobei die Höhe der zuzuführenden
Versorgungsspannung im wesentlichen gleich der für das Ausgangssignal benötigten Spannung
ist.
-
Bevorzugt
sind alle Transistoren p-Kanal-Transistoren.
-
Vorzugsweise
umfaßt
der Schaltkreis ferner zumindest einen Kondensator zum Zwischenspeichern
von Signalen. Die Elemente des integrierten Schaltkreises bilden
somit eine dynamische Logikschaltung. Der Kondensator wird vorzugsweise
als Signalzwi schenspeicher verwendet zum kurzzeitigen Speichern
von internen Signalen des integrierten Schaltkreises. Die Speicherdauer
beträgt
vorzugsweise einige nsec bis msec.
-
In
einer bevorzugten Ausführungsform
sind die Halbleiter organische Halbleiter. Vorzugsweise sind die
organischen Halbleiter molekulare Halbleiter, vorzugsweise Phthalocyanin,
Oligothiophen oder Pentazen.
-
Alternativ
können
die organischen Halbleiter Polymer-Halbleiter, vorzugsweise Polythiophen, sein.
-
In
einer weiteren bevorzugten Ausführungsform
sind die Halbleiter anorganische Halbleiter, welche vorzugsweise
oberflächenfunktionalisiert
sind. Solche Halbleiter sind bevorzugt oberflächenfunktionalisierte "Nanopartikel" anorganischer Natur
wie z.B. CdSe, Si, GaAs, ZnO, TiO2, Rutheniumoxide etc..
-
Vorzugsweise
bildet der integrierte Schaltkreis ein NOR-Gatter aus.
-
In
einer bevorzugten Ausführungsform
umfaßt
der integrierte Schaltkreis:
- – einen
ersten bis vierten Transistor mit jeweils einem Gateanschluß, einem
Sourceanschluß und einem
Drainanschluß;
- – einen
ersten und zweiten Kondensator;
- – einen
Widerstand;
- – einen
ersten und einen zweiten Zeitgeber-Signaleingang;
- – einen
ersten und einen zweiten Signaleingang;
wobei
- – der
Gateanschluß des
ersten Transistors über den
ersten Kondensator mit dem ersten Zeitgeber-Signaleingang und über den
Widerstand mit dem Versorgungsspannungsanschluß signalverbunden ist;
- – der
Sourceanschluß des
ersten Transistors mit dem Versorgungsspannungsanschluß signalverbunden
ist;
- – der
Drainanschluß des
ersten Transistors, der Sourceanschluß des dritten Transistors,
der Sourceanschluß des
vierten Transistors und der Signalausgang miteinander signalverbunden
sind;
- – der
Drainanschluß des
ersten Transistors über den
zweiten Kondensator geerdet ist;
- – der
erste Signaleingang mit dem Gateansschluß des dritten Transistors signalverbunden
ist;
- – der
zweite Signaleingang mit dem Gateansschluß des vierten Transistors signalverbunden ist;
- – der
Drainanschluß des
dritten Transistors, der Drainanschluß des vierten Transistors und
der Sourceanschluß des
zweiten Transistors miteinander signalverbunden sind;
- – der
Gateanschluß des
zweiten Transistors mit dem zweiten Zeitgeber-Signaleingang signalverbunden
ist;
- – der
Drainanschluß des
zweiten Transistors geerdet ist.
-
Weitere
Merkmale (Aufgaben und Vorteile der vorliegenden Erfindung werden
ersichtlich aus der Beschreibung von bevorzugten Ausführungsformen)
der vorliegenden Erfindung mit Bezug auf die Zeichnungen, in welchen
zeigt:
-
1 einen
Teil eines integrierten Schaltkreises gemäß einer ersten bevorzugten
Ausführungsform
der vorliegenden Erfindung; und
-
2 einen
Teil einer Schaltung eines integrierten Schaltkreises gemäß einer
zweiten bevorzugten Ausführungsform
der vorliegenden Erfindung.
-
Mit
Bezug auf die Figuren werden zwei bevorzugte Ausführungsformen
der Erfindung beschrieben, welche aus im wesentlichen organischen
Halbleitern hergestellt sind. Weitere Halbleiter, die erfindungsgemäß Einsatz
finden können
sind im Anschluß an
die nachfolgende Beschreiben angegeben.
-
Nachfolgend
wird eine erste bevorzugte Ausführungsform
der vorliegenden Erfindung mit Bezug auf 1 im Detail
beschrieben. Zunächst
wird der Aufbau der Schaltung gemäß der ersten bevorzugten Ausführungsform
mit Bezug auf 1 beschrieben.
-
1 zeigt
die Realisierung eines NOR-Gatters basierend auf einer dynamischen
Logik. In der in 1 gezeigten Schaltung sind vier
p-Kanaltransistoren T1, T2, T3 und T4 vorgesehen. Die vier Transistoren
weisen jeweils einen Gate-Anschluß G1, G2, G3, G4, einen Source-Anschluß S1, S2,
S3, S4 und einen Drain-Anschluß D1, D2,
D3, D4 auf. Des weiteren sind in der Schaltung zwei Kondensatoren
C1, C2 und ein Widerstand R1 vorgesehen. Über zwei Zeitgeber-Signaleingänge Φ1, Φ2 werden
der Schaltung zwei nicht-überlappende
Zeitgebersignale zugeführt. Als
nichtüberlappende
Signale sind hierbei Signale zu verstehen, bei welchen zu einem
bestimmten Zeitpunkt nur eines der Signale einen Impuls aufweist. Dies
bedeutet insbesondere, daß zu
einem bestimmten Zeitpunkt nur der mit dem jeweiligen Zeitgeber-Signaleingang in
Signalverbindung stehende Schaltungsteil einen Taktimpuls erhält. Es liegt
somit zwei Taktsignale bzw. eine Zweiphasenlogik vor.
-
Ferner
weist die Schaltung zwei Signaleingänge A, B, einen Signalausgang
Q und einen Versorgungsspannungsanschluß V1 auf.
-
Der
Gateanschluß G1
des ersten Transistors T1 ist über
den ersten Kondensator C1 mit dem ersten Zeitgeber-Signaleingang Φ1 und über den
Widerstand R1 mit dem Versorgungsspannungsanschluß V1 signalverbunden.
Der Sourceanschluß S1
des ersten Transistors T1 ist vorzugsweise direkt mit dem Versorgungsspannungsanschluß V1 signalverbunden.
Ferner sind der Drainanschluß D1
des ersten Transistors T1, der Sourceanschluß S3 des dritten Transistors
T3, der Sourceanschluß S4
des vierten Transistors T4 und der Signalausgang Q miteinander signalverbunden.
Der Drainanschluß D1
des ersten Transistors T1 ist über
den zweiten Kondensator C2 geerdet.
-
Der
erste Signaleingang A ist mit dem Gateansschluß G3 des dritten Transistors
T3 signalverbunden. Der zweite Signaleingang B ist mit dem Gateansschluß G4 des
vierten Transistors T4 signalverbunden.
-
Der
Drainanschluß D3
des dritten Transistors T3, der Drainanschluß D4 des vierten Transistors
T4 und der Sourceanschluß S2
des zweiten Transistors T2 sind miteinander signalverbunden.
-
Der
Gateanschluß G2
des zweiten Transistors T2 ist mit dem zweiten Zeitgeber-Signaleingang Φ2 signalverbunden.
Des weiteren ist der Drainanschluß D2 des zweiten Transistors
T2 geerdet.
-
Nachfolgend
wird der Betrieb der in 1 gezeigten Schaltung beschrieben.
-
Durch
einen Puls am ersten Zeitgebersignaleingang Φ1 wird der erste Transistor
T1 leitend, wodurch die Kapazität
C2 auf die Versorgungsspannung VDD vorgeladen wird. Bei einem nachfolgenden
Puls am zweiten Zeitgebersignaleingang Φ2 wird der zweite Transistor
T2 leitend. Wenn an dem ersten Signaleingang A ein high-Signal bzw. "1" bzw. die Versorgungsspannung VDD anliegt,
wird der dritte Transistor T3 leitend, wobei die Kapazität C2 entladen
wird. Das Ausgangssignal, welches am Signalausgang Q dann anliegt
ist somit "low" bzw. "0" bzw. die der Erdung entsprechende Spannung
VSS.
-
Wenn
am zweiten Signaleingang B ein high-Signal bzw. die Versorgungsspannung
VDD anliegt, wird der vierte Transistor C4 leitend und die Kapazität C2 wird
ebenfalls entladen. Als Folge ist das am Signalausgang Q anliegende
Ausgangssignal ebenfalls "0" bzw. low. Das vorstehend
genannte gilt ebenfalls, wenn sowohl an dem ersten Signaleingang A
als auch an dem zweiten Signaleingang B ein high Signal anliegt.
-
Lediglich
in dem Fall, wenn sowohl an dem ersten Signaleingang A als auch
an dem zweiten Signaleingang B ein low Signal bzw. "0" anliegt, wird der Kondensator C2 nicht
entladen und das an dem Signalausgang Q anliegende Signal ist gleich
VDD bzw. "1". Somit wird durch
die in 1 dargestellte Schaltung mit Hilfe der Mehrphasenlogik
ein NOR-Gatter mit einer dynamischen Schaltungslogik ausgebildet.
-
Nachfolgend
wird eine zweite bevorzugte Ausführungsform
der vorliegenden Erfindung mit Bezug auf 2 beschrieben.
-
Die
in 2 gezeigte Schaltung umfaßt sechs p-Kanaltransistoren T4 – T9 und
vier Kondensatoren C3 bis C6. Des weiteren sind zwei Zeitgebersignaleingänge Φ1 und Φ2, ein Signaleingang
IN und ein Signalausgang OUT vorgesehen.
-
Nachfolgend
wird der Aufbau der Schaltung gemäß der zweiten Ausführungsform
der vorliegenden Erfindung mit Bezug auf 2 im Detail
beschrieben.
-
Der
erste Zeitgebersignaleingang Φ1
ist mit dem Gateanschluß G4
des Transistors T4 und dem Gate-Anschluß G5 des Transistors T5 signalverbunden.
Ferner liegt der Source-Anschluß S4
des Transistors T4 auf der Versorgungsspannung VDD. Der Drainanschluß D4 des
Transistors T4 ist mit einem Zwischensignalausgang Z und dem Sourceanschluß S6 des
Transistors T6 signalverbunden.
-
Der
Sourceanschluß S5
des Transistors T5 ist mit dem Signaleingang IN signalverbunden
und der Drainanschluß D5
des Transistors D5 ist mit dem Gateanschluß G6 des Transistors T6 und
dem Kondensator C3 signalverbunden. Der zweite Anschluß des Kondensators
C3 ist geerdet. Der Drainanschluß D6 des Transistors T6 ist
ebenfalls geerdet.
-
Der
zweite Zeitgebersignaleingang Φ2
ist mit dem Gateanschluß G7
des Transistors T7 und dem Gateanschluß G8 Transistors T8 signalverbunden. Der
Sourceanschluß S7
des Transistors T7 liegt auf der Versorgungsspannung VDD. Der Drainanschluß D7 des
Transistors T7 ist mit dem Signalausgang OUT, dem Sourceanschluß S9 des
Transistors T9 und einem Kondensator C6 signalverbunden. Der zweite
Anschluß des
Kondensators C6 ist geerdet. Der Sourceanschluß S8 des Transistors T8 ist
mit dem Zwischensignalausgang Z und einem Kondensator C4 signalverbunden.
Der zweite Anschluß des Kondensators
C4 ist geerdet. Der Drainanschluß D8 des Transistors T8 ist
mit dem Gateanschluß G9
des Transistors T9 und einem Kondensator C5 signalverbunden. Der
zweite Anschluß des
Kondensators C5 ist geerdet. Der Drainanschluß D9 des Transistors T9 ist
ebenfalls geerdet.
-
Nachfolgend
wird der Betrieb der vorstehend beschriebenen Schaltung beschrieben.
-
Ein
an dem ersten Zeitgebersignaleingang Φ1 anliegender Puls macht die
Transistoren T4 und T5 leitend. Somit liegt das am Signaleingang
IN anliegende Eingangssignal am Gateanschluß G6 des Transistors T6 an.
Abhängig
von dem Eingangssignal wird der Transistor T6 leitend oder nicht.
Wenn das Eingangssignal ein high-Signal bzw. "1" ist,
wird der Transistor T6 leitend und an dem Zwischensignalausgang
Z liegt ein low-Signal bzw. "0" an. Ist hingegen
das Eingangssignal ein low-Signal, verbleibt der Transistor T6 in
seinem nicht-leitenden Zustand und an dem Zwi schensignalausgang
liegt ein high-Signal an. Am Zwischensignalausgang A1 liegt somit
immer das Inverse des Eingangssignals an.
-
Durch
das am Zwischensignalausgang Z anliegende Signal wird der Kondensator
C4 geladen. Somit kann das am Zwischensignalausgang Z anliegende
Signal für
eine kurze Zeit durch den Kondensator C4 gespeichert werden. Wenn
am zweiten Zeitgegersignaleingang Φ2 ein Puls anliegt, werden
die Transistoren T7 und T8 leitend. Abhängig von dem an dem Zwischensignalausgang
Z anliegenden Zwischensignal wird der Transistor T9 leitend oder
nicht. Wenn am Zwischensignalausgang Z ein high-Signal anliegt,
wird der Transistor T9 leitend und das am Signalausgang OUT anliegende
Ausgangssignal wird low bzw. "0". Wenn hingegen am
Zwischensignalausgang A1 ein low-Signal anliegt, verbleibt der Transistor
T9 nicht leitend und am Signalausgang OUT liegt ein High-Signal
bzw. "1" an. Das am Signalausgang OUT
anliegende Ausgangssignal ist somit ein Inverses des Zwischenausgangssignals
bzw. gleich dem Eingangssignal, welches am Anfang des Durchlaufs bzw.
der Phase am Signaleingang IN angelegen hatte. Somit kann durch
die in 2 dargestellte Schaltung ein Phasenschieber realisiert
werden.
-
Die
in den dargestellten Schaltungen verwendeten Kondensatoren können ein
Signal für
eine kurze Zeitspanne speichern. Somit wird eine dynamische Logikschaltung
mit einem mehrphasigen Betrieb ausgebildet.
-
Mit
Hilfe der erfindungsgemäßen integrierten Schaltung,
vorzugsweise aus organischen Halbleitern, können auf einfache Weise Schaltungen
mit nur einem Transistortyp realisiert werden. Insbesondere können Schaltungen
realisiert werden, die nur p-Kanal-Transistoren
aufweisen und dennoch eine geringe Komplexität und geringe Anforderungen
an die Versorgungsspannung auf weisen. Transistoren, die in einer
komplementären
Logik n-Kanal-Transistoren wären, könnnen vorzugsweise
durch einen kapazitiv gekoppelten p-Kanal-Transistor ersetzt werden,
wobei bevorzugt die Gatespannung kapazitiv gekoppelt ist. Somit
wird vorzugsweise eine dynamische Mehrphasenlogik realisiert.
-
In
der erfindungsgemäßen Schaltungsanordnung
ist die Höhe
der Versorgungsspannung lediglich durch die für das Ausgangssignal bzw. die
Höhe der
für das
Ausgangssignal benötigten
Gate-Source-Spannung
begrenzt.
-
Vorzugsweise
sind die verwendeten organischen Halbleiter niedermolekulare oder
polymere Halbleiter. Organische Halbleiter, welche in einer besonders
bevorzugten Ausführungsform
der Erfindung Verwendung finden, sind in der Veröffentlichung "Polymer Gate Dielectric
Pentacene TFTs and Circuits on Flexible Substrates" von H. Klauk, M.
Halik, U. Zschieschang, G. Schmid, W. Radlik, R. Brederlow, S. Briole,
C. Pacha, R. Thewes, and W. Weber, veröffentlicht in 2002 International
Electron Devices Meeting Technical Digest, pp. 557 560, December 2002,
beschrieben, welche bezüglich
der verwendeten Halbleiter hierin als vollinhaltlich offenbart angesehen
wird. Ein bevorzugter organischer Halbleiter polymerer Natur ist
z.B. Polythiophen. Weitere bevorzugte Polymere sind regioreguläre Po-ly(3-Alkyl)thiophene,
bevorzugte Alkylgruppen (hexyl, octyl), Polyvinylthiophene, Polypyrrole
und deren Derivate.
-
Bevorzugte
niedermolekulare organische Halbleiter sind z.B. Phthalocyanin,
Anthrazen, Tetrazen, Pentazen, Oligothiophene (substituiert, unsubstituiert),
beispielweise α, ω bisdecylsexiothiophen, Naphthalintetracarbonsäuredianhydrid,
Naphthalintetracarbonsäurediimid
und seine Derviate.
-
Im
Sinne dieser Anmeldung werden metallorganische Halbleiter als organische
Halbleiter verstanden. Bevorzugte metallorganische Halbleiter sind
Cu-Phthalocyanin, perfluoro-Cu-Phthalocyanin, Metall
Porphyrinderivate, (C6H5C2H4NH3)2SnI4, Derivate der
Magnus Salze [Pt(NH3)4]
[PtCl4] beispielsweise [Pt(NH2democ)4][PtCl4]. Metallorganische Halbleiter,
welche in einer besonders bevorzugten Ausführungsform der Erfindung Verwendung
finden, sind in den Veröffentlichungen "(Hot-)Water-Proof", Semiconducting,
Platinum-Based Chain Structures: Processing, Porducts, and Properties" von W. R. Caseri
et al., veröffentlicht
in Advanced Materials 2003, 15, No. 2, January 16, pp. 125 129 und "Organic-Inorganic
Hybrid Materials as Semiconducting Channels in Thin-Film Field-Effect
Transistors" von
C. R. Kagan et al., Veröffentlicht
in Science, Vol. 286, 29 October 1999, pp. 945 947, beschrieben,
welche bezüglich
der verwendeten Halbleiter hierin als vollinhaltlich offenbart angesehen
werden.
-
Weitere
bevorzugte Halbleiter im Sinne dieser Anmeldung sind ggf. oberflächenfunktionalisierte, nicht
einkristalline Halbleiter, wie nano-CdSe oder nano-Si.
-
Für die vorliegende
Erfindung werden nicht-einkristalline Halbleiter, insbesondere bevorzugt
organische Halbleiter, verwendet. Wichtig ist hierbei die Entkopplung
zwischen elektrischer Funktionalität und Trägermaterial. Im Gegensatz dazu sind
bei einkristallinen Halbleitern Trägermaterial und elektrische
Funktionalität
untrennbar verbunden. Vorzugsweise können die verwendeten Halbleiter
im Prinzip auf jedem Substrat (Kunststofffolien, Papier etc.) abgeschieden
werden. Die damit neu erhaltene Flexibilität in der Substratwahl, Fertigungstechnik und
Applizierbarkeit bringt neue Vorteile.
-
- Φ1
- erster
Zeitgebersignaleingang
-
-
- Φ2
- zweiter
Zeitgebersignaleingang
- A
- erster
Signaleingang
- B
- zweiter
Signaleingang
- C1 – C6
- Kondensator
- D1 – D9
- Drainanschluß
- G1 – G9
- Gateanschluß
- IN
- Signaleingang
- OUT
- Signalausgang
- Q
- Signalausgang
- S1 – S9
- Sourceanschluß
- T1 – T9
- Transistor
- Z
- Zwischensignalausgang