DE60129356T2

DE60129356T2 - Verfahren und gerät zur anwendung in systemen mit geschalteten kapazitäten

Info

Publication number: DE60129356T2
Application number: DE60129356T
Authority: DE
Inventors: Paul F. North Andover FERGUSON; Xavier S. Arlington HAURIE; Gabor C. Corvalis TEMES
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2000-05-21
Filing date: 2001-05-21
Publication date: 2008-04-10
Anticipated expiration: 2021-05-22
Also published as: JP2004501551A; DE60129356D1; WO2001091304A3; EP1354408A2; US6873278B1; WO2001091304A2; EP1354408B1; JP4837223B2

Description

Fachgebiet
Die Erfindung betrifft Verfahren und Vorrichtungen für Systeme mit geschalteten Kapazitäten bzw. Schalter-Kondensatoren.
Stand der Technik
Viele Systeme verwenden Schalter-Kondensatortechniken, indem sie beispielsweise Kondensatoren und Ladungspakete benutzen, um eine Funktion zu erfüllen.
Digital-Analog-Umsetzer sind ein Systemtyp, der häufig Schalter-Kondensatortechniken verwendet, beispielsweise als Teil eines Digital-Analog-Umsetzungssystems zur Verwendung in einem Mobilkommunikationssystem. Zur Mobilkommunikation gehört häufig ein zellulares Handgerät, das digitale Basisband-I/Q-Modulation und -Synthese auf einem Übertragungsweg verwendet.
Ein Digital-Analog-Umsetzer erzeugt Analogdaten als Antwort auf digitale Eingangsdaten. Ein Typ eines Digital-Analog-Umsetzers empfängt binär gewichtete Daten. Ein weiterer Typ eines Digital-Analog-Umsetzers empfängt gleichgewichtete Daten.
Die Verwendung der Digital-Analog-Umsetzung zur Entstehung eines Analogsignals hat häufig Signalrauschen und/oder -verzerrung zur Folge. Daher gibt es in Systemen, die Schalter-Kondensatortechniken verwenden, häufig Bedarf an einer Lösung, die dazu beiträgt, Rauschen und/oder Verzerrung zu verhindern. Um dazu beizutragen, die Rausch- und Verzerrungsanforderungen zu erfüllen, geht einem Digital-Analog-Umsetzer mitunter ein Scrambler voraus. Ausgangsdaten von einem Digital-Analog-Umsetzer (DAC) können an eine Signalkonditioniererstufe, z. B. eine analoge Filterstufe übergeben werden, um das Rauschen und/oder die Verzerrung zu konditionieren. Ein Typ einer Signalkonditioniererstufe ist ein Schalter-Kondensatorfilter.
Das US-Patent 4 968 989 "Olnstead et al." zeigt einen solchen DAC mit einem Schalter-Kondensatorfilter. Das US-Patent 4 370 632 offenbart einen DAC, der eine Stufe mit Kondensatoren aufweist und der mit einem Schalter-Kondensatorfilter verbunden ist.
Analog-Digital-Umsetzer sind ein weiterer Systemtyp, der häufig Schalter-Kondensatortechniken beispielsweise als Teil eines Digital-Analog-Umsetzers verwendet, der als Rückkopplungselement in einem Analog-Digital-Umsetzer mit schrittweiser Annäherung verwendet wird. Ein Beispiel für einen Analog-Digital-Umsetzer mit schrittweiser Annäherung ist ein AD574, der von Analog Devices, Inc. hergestellt wird.
Neben der Reduzierung von Rauschen und/oder Verzerrung ist es bei Schalter-Kondensatorsystemen häufig notwendig, die Leistungsanforderung, die Größe und/oder die Kosten weiter zu reduzieren.
Zusammenfassung der Erfindung
Gemäß einem ersten Aspekt, wie in den beigefügten Ansprüchen ausgeführt, weist ein DAC auf: ein Schalter-Kondensatornetzwerk, das ein digitales Mehrbit-Signal empfängt, wobei das Schalter-Kondensator-Netzwerk eine Vielzahl von Teil-DACs aufweist, die jeweils ein zugeordnetes Bit des digitalen Mehrbitsignals empfangen, wobei jeder aus der Vielzahl von Teil-DACs eine zugeordnete Kapazität hat, die eine zugeordnete Ladungsmenge als Antwort auf das zugeordnete Bit empfängt, wobei die zugeordnete Ladungsmenge für jeden aus der Vielzahl von Teil-DACs in direktem Verhältnis zu einem Gewicht des Bits steht, wobei mindestens zwei aus der Vielzahl von Teil-DACs Ladung miteinander teilen und das Schalter-Kondensatornetzwerk mindestens ein Analogsignal ausgibt, das eine Summe von Werten für jedes Bit im Mehrbitsignal anzeigt.
Gemäß einem zweiten Aspekt weist ein DAC ein Schalter-Kondensatornetzwerk auf, das ein gleichgewichtetes digitales Mehrbitsignal empfängt und ein oder mehrere Analogsignale aus gibt, wobei mindestens eines des einen oder der mehreren Analogsignale ein einzelnes Ladungspaket aufweist, das eine Summe von gleichgewichteten Werten jedes Bits im Mehrbitsignal anzeigt.
Gemäß einem dritten Aspekt weist ein DAC ein Schalter-Kondensatornetzwerk auf, das ein gleichgewichtetes digitales Mehrbitsignal empfängt, wobei das Schalter-Kondensatornetzwerk eine Vielzahl von Teil-DACs aufweist, wobei mindestens zwei aus der Vielzahl von Teil-DACs Ladung miteinander teilen, wobei das Schalter-Kondensatornetzwerk ein Analogsignal ausgibt, das eine Summe von gleichgewichteten Werten jedes Bits im Mehrbitsignal anzeigt.
Gemäß einem vierten Aspekt weist ein Verfahren zur Umsetzung eines digitalen Mehrbitsignals in ein Analogsignal, das eine Summe von Werten jedes Bits im digitalen Mehrbitsignal anzeigt, die Schritte auf: Laden jedes aus einer Vielzahl von Kondensatoren auf einen Wert entsprechend einem Wert eines Bits im Mehrbitsignal, wobei die Ladung jedes Kondensators einem Gewicht des Wertes eines entsprechenden Bits entspricht; und Verbinden von mindestens zwei aus der Vielzahl von Kondensatoren miteinander, um Ladung miteinander zu teilen.
Gemäß einem fünften Aspekt weist ein Verfahren zur Umsetzung eines gleichgewichteten digitalen Mehrbitsignals in ein Analogsignal, das eine Summe von Werten jedes Bits im digitalen Mehrbitsignal anzeigt, die Schritte auf: Laden jedes aus der Vielzahl von Kondensatoren auf einen Wert entsprechend einem Wert eines Bits im gleichgewichteten Mehrbitsignal und Erzeugen eines einzelnen Ladungspakets in mindestens einem Kondensator, das eine Summe von gleichgewichteten Werten jedes Bits im Mehrbitsignal anzeigt.
Gemäß einem sechsten Aspekt weist ein Verfahren zur Umsetzung eines gleichgewichteten digitalen Mehrbitsignals in ein Analogsignal, das eine Summe von Werten jedes Bits im digitalen Mehrbitsignal anzeigt, die Schritte auf: Laden jedes aus der Vielzahl von Kondensatoren auf einen Wert entsprechend einem Wert eines Bits im gleichgewichteten Mehrbitsignal und Verbinden von mindestens zwei aus der Vielzahl von Kondensatoren miteinander, um Ladung miteinander zu teilen.
Gemäß einem siebenten Aspekt weist ein DAC auf: eine Einrichtung zum Laden jedes aus der Vielzahl von Kondensatoren auf einen Wert entsprechend einem Wert eines Bits im Mehrbitsignal, wobei die Ladung in jedem Kondensator einem Gewicht des Wertes eines entsprechenden Bits entspricht, und eine Einrichtung zum Verbinden von mindestens zwei aus der Vielzahl von Kondensatoren miteinander, um Ladung miteinander zu teilen.
Gemäß einem achten Aspekt weist ein DAC auf: eine Einrichtung zum Laden jedes aus der Vielzahl von Kondensatoren auf einen Wert entsprechend einem Wert eines Bits im gleichgewichteten Mehrbitsignal und eine Einrichtung zum Erzeugen eines einzelnen Ladungspakets in mindestens einem Kondensator, das eine Summe von gleichgewichteten Werten jedes Bits im Mehrbitsignal anzeigt.
Gemäß einem neunten Aspekt weist ein DAC auf: eine Einrichtung zum Laden jedes aus der Vielzahl von Kondensatoren auf einen Wert entsprechend einem Wert eines Bits im gleichgewichteten Mehrbitsignal und eine Einrichtung zum Verbinden von mindestens zwei aus der Vielzahl von Kondensatoren miteinander, um Ladung miteinander zu teilen.
Gemäß einem zehnten Aspekt weist eine integrierte Schaltung ein integriertes Schalter-Kondensatornetzwerk auf, das ein digitales Mehrbitsignal empfängt, wobei das Schalter-Kondensatornetzwerk eine Vielzahl von Teil-DACs hat, die jeweils ein zugeordnetes Bit des digitalen Mehrbitsignals empfangen, wobei jeder aus der Vielzahl von Teil-DACs eine zugeordnete Kapazität hat, die eine zugeordnete Ladungsmenge als Antwort auf das zugeordnete Bit empfängt, wobei die zugeordnete Ladungsmenge für jeden aus der Vielzahl von Teil-DACs in einem direkten Verhältnis zu einem Gewicht des Bits steht, wobei mindestens zwei aus der Vielzahl von Teil-DACs Ladung miteinander teilen und das Schalter-Kondensatornetzwerk mindestens ein Analogsignal ausgibt, das eine Summe von Werten jedes Bits im Mehrbitsignal anzeigt.
Gemäß einem elften Aspekt weist eine integrierte Schaltung ein integriertes Schalter-Kondensatornetzwerk auf, das ein gleichgewichtetes digitales Mehrbitsignal empfängt und ein oder mehrere Analogsignale ausgibt, wobei mindestens eines des einen oder der mehreren Analogsignale ein einzelnes Ladungspaket aufweist, das eine Summe von gleichgewichteten Werten jedes Bits im Mehrbitsignal anzeigt.
Gemäß einem zwölften Aspekt weist eine integrierte Schaltung ein integriertes Schalter-Kondensatornetzwerk auf, das ein gleichgewichtetes digitales Mehrbitsignal empfängt, wobei das Schalter-Kondensatornetzwerk eine Vielzahl von Teil-DACs hat, wobei mindestens zwei aus der Vielzahl von Teil-DACs Ladung miteinander teilen, wobei das Schalter-Kondensatornetzwerk ein Analogsignal ausgibt, das eine Summe von gleichgewichteten Werten jedes Bits im Mehrbitsignal anzeigt.
Gemäß einem dreizehnten Aspekt weist ein System auf: einen DAC, der ein digitales Mehrbitsignal empfängt und mindestens zwei Analogsignale ausgibt, die jeweils eine Summe von Werten von Bits im digitalen Mehrbitsignal anzeigen; und eine Signalkonditionierungsstufe, die mindestens zwei der mindestens zwei Analogsignale empfängt.
Gemäß einem vierzehnten Aspekt weist ein System einen DAC auf, der digitale Eingangssignale mit einer Eingangsdatenrate empfängt und Analogsignale, die die Digitalsignale anzeigen, an eine Signalkonditionierungsstufe mit einer Ausgangsdatenrate ausgibt, die sich von der Eingangsdatenrate unterscheidet.
Gemäß einem fünfzehnten Aspekt weist ein Verfahren die Schritte auf: Empfangen eines digitalen Mehrbitsignals, Erzeugen von mindestens zwei analogen Ausgangssignalen, die jeweils eine Summe von Werten von Bits im digitalen Mehrbitsignal anzeigen; und Filtern von mindestens zwei der mindestens zwei analogen Ausgangssignale.
Gemäß einem sechzehnten Aspekt weist ein System auf: eine Einrichtung zum Empfangen eines digitalen Mehrbitsignals; eine Einrichtung zum Erzeugen von mindestens zwei analogen Ausgangssignalen, die jeweils eine Summe von Werten von Bits im digitalen Mehrbitsignal anzeigen; und eine Einrichtung zum Filtern von mindestens zwei der mindestens zwei analogen Ausgangssignale.
Gemäß einem siebzehnten Aspekt weist ein System einen DAC auf, der ein digitales Mehrbitsignal empfängt und mindestens zwei Analogsignale ausgibt, die jeweils eine Summe von Werten von Bits im digitalen Mehrbitsignal anzeigen.
Gemäß einem achtzehnten Aspekt weist ein Verfahren die Schritte auf: Empfangen eines digitalen Mehrbitsignals und Erzeugen von mindestens zwei analogen Ausgangssignalen, die jeweils eine Summe von Werten von Bits im digitalen Mehrbitsignal anzeigen.
Gemäß einem achtzehnten Aspekt weist ein System auf: eine Einrichtung zum Empfangen eines digitalen Mehrbitsignals und eine Einrichtung zum Erzeugen von mindestens zwei analogen Ausgangssignalen, die jeweils eine Summe von Werten von Bits im digitalen Mehrbitsignal anzeigen.
Gemäß einem neunzehnten Aspekt hat ein Schalter-Kondensatorfilter einen ersten Schalter-Kondensator mit einem Schalter-Kondensator ohne wesentliche Auswirkungen von parasitären Charakteristiken und einen zweiten Schalter-Kondensator parallel zum ersten Schalter-Kondensator, wobei der zweite Schalter-Kondensator Auswirkungen von parasitären Charakteristiken hat.
Gemäß einem zwanzigsten Aspekt weist ein System auf: ein Schalter-Kondensatorfilter mit einem ersten Schalter-Kondensator mit einem Schalter-Kondensator und einem zweiten Schalter-Kondensator parallel zum ersten Schalter-Kondensator, wobei der zweite Schalter-Kondensator Charakteristiken hat, die parasitäre Auswirkungen aufweisen; und einen DAC mit einem Schalter-Kondensator mit Charakteristiken, die parasitäre Auswirkungen aufweisen, die im wesentlichen den parasitären Auswirkungen des zweiten Schalter-Kondensators des Schalter-Kondensatorfilters entsprechen.
Gemäß einem einundzwanzigsten Aspekt weist eine Vorrichtung auf: eine erste Schalter-Kondensatorzelle, die eine Referenzrichtung aufweist und dafür angepaßt ist, mit einer zweiten Schalter-Kondensatorzelle elektrisch verbunden zu werden, die im wesentlichen mit der ersten Schalter-Kondensatorzelle identisch ist, wobei die zweite Schalter-Kondensatorzelle eine Referenzrichtung hat und so ausgerichtet ist, daß die Referenzrichtung der zweiten Schalter-Kondensatorzelle im wesentlichen in der gleichen Richtung ausgerichtet ist wie die Referenzrichtung der ersten Schalter-Kondensatorzelle und dafür angepaßt ist, mit einer dritten Schalter-Kondensatorzelle elektrisch verbunden zu werden, die im wesentlichen mit der ersten Schalter-Kondensatorzelle identisch ist, wobei die dritte Schalter-Kondensatorzelle eine Referenzrichtung hat und so ausgerichtet ist, daß die Referenzrichtung der dritten Schalter-Kondensatorzelle in einer Richtung winklig versetzt von der Richtung ausgerichtet ist, in der die Referenzrichtung der ersten Schalter-Kondensatorzelle ausgerichtet ist.
Gemäß einem zweiundzwanzigsten Aspekt weist ein System auf: einen binär gewichteten DAC; und einen segmentierten DAC, der mit dem binär gewichteten DAC gekoppelt ist, wobei der Segment-DAC ein Schalter-Kondensatornetzwerk aufweist, das ein digitales Mehrbitsignal empfängt, wobei das Schalter-Kondensatornetzwerk eine Vielzahl von Teil-DACs hat, die jeweils ein zugeordnetes Bit des digitalen Mehrbitsignals empfangen, wobei jeder aus der Vielzahl von Teil-DACs eine zugeordnete Kapazität hat, die eine zugeordnete Ladungsmenge als Antwort auf das zugeordnete Bit empfängt, wobei mindestens zwei aus der Vielzahl von Teil-DACs Ladung miteinander teilen und das Schalter-Kondensatornetzwerk mindestens ein Analogsignal ausgibt, das eine Summe von Werten jedes Bits im Mehrbitsignal anzeigt.
Gemäß einem dreiundzwanzigsten Aspekt weist ein System auf: einen Scrambler, der ein Eingangssignal empfängt und ein Ausgangssignal bereitstellt; und einen Schalter-Kondensator-DAC, der eine Vielzahl von Kondensatoren hat und Ladung zwischen mindestens zwei aus der Vielzahl von Kondensatoren umverteilt, der mit dem Scrambler gekoppelt ist und der das digitale Ausgangssignal des Scramblers empfängt.
Gemäß einem vierundzwanzigsten Aspekt weist ein System einen Digital-Analog-Umsetzer auf, der ein digitales Mehrbitsignal empfängt und ein analoges Ausgangssignal erzeugt, das proportional zum Quadrat des digitalen Mehrbitsignals ist.
Gemäß einem fünfundzwanzigsten Aspekt der Erfindung hat ein Analog-Digital-Umsetzer eine analoge Vergleichsstufe, die mit einer digitalen Zwischenspeicherstufe gekoppelt ist, wobei der Analog-Digital-Umsetzer ein Rückkopplungselement aufweist, über das ein Ausgang der digitalen Zwischenspeicherstufe zu einem Eingang der analogen Vergleichsstufe rückgekoppelt wird, wobei das Rückkopplungselement einen Digital-Analog-Umsetzer aufweist.
Gemäß einem sechsundzwanzigsten Aspekt der Erfindung weist ein Verfahren zur Verwendung in einem Analog-Digital-Umsetzer mit einer analogen Vergleichsstufe, die mit einer digitalen Zwischenspeicherstufe gekoppelt ist, den Schritt auf: Rückkoppeln eines Ausgangs der digitalen Zwischenspeicherstufe zum Eingang der analogen Vergleichsstufe über einen Digital-Analog-Umsetzer, der ein digitales Mehrbitsignal empfängt und ein analoges Ausgangssignal erzeugt, das proportional dem Quadrat des digitalen Mehrbitsignals ist.
Gemäß einem siebenundzwanzigsten Aspekt der Erfindung weist ein Handapparat für ein mobiles Kommunikationssystem auf: eine Eingangsstufe, die ein Eingangssignal empfängt und ein digitales Mehrbitsignal an ein Digital-Analog-Umsetzungssystem ausgibt, das das digitale Mehrbitsignal empfängt und ein Analogsignal ausgibt, das eine Summe von Werten von Bits im Mehrbitsignal anzeigt, und ein Schalter-Kondensatornetzwerk, das ein digitales Mehrbitsignal empfängt, wobei das Schalter-Kondensatornetzwerk eine Vielzahl von Teil-DACs hat, die jeweils ein zugeordnetes Bit des digitalen Mehrbitsignals empfangen, wobei jeder aus der Vielzahl von Teil-DACs eine zugeordnete Kapazität hat, die eine zugeordnete Ladungsmenge als Antwort auf das zugeordnete Bit empfängt, wobei die zugeordnete Ladungsmenge für jeden aus der Vielzahl von Teil-DACs in direktem Verhältnis zu einem Gewicht des Bits steht, wobei mindestens zwei aus der Vielzahl von Teil-DACs Ladung miteinander teilen und das Schalter-Kondensatornetzwerk mindestens ein Analogsignal ausgibt, das eine Summe von Werten von Bits im Mehrbitsignal anzeigt.
Gemäß einem achtundzwanzigsten Aspekt weist ein System auf: eine Digitalsignalverarbeitungsstufe, die ein Eingangs signal empfängt und ein Ausgangssignal bereitstellt; und einen Schalterkondensator-DAC, der eine Vielzahl von Kondensatoren hat und Ladung zwischen mindestens zwei aus der Vielzahl von Kondensatoren umverteilt, der mit der Digitalsignalverarbeitungsstufe gekoppelt ist, und der das digitale Ausgangssignal der digitalen Signalverarbeitungsstufe empfängt.
Gemäß einem neunundzwanzigsten Aspekt empfängt ein Digital-Analog-Umsetzer ein erstes digitales Mehrbitsignal und ein zweites digitales Mehrbitsignal und erzeugt ein analoges Ausgangssignal, das ein Produkt aus dem ersten digitalen Mehrbitsignal und dem zweiten digitalen Mehrbitsignal anzeigt.
Gemäß einem dreißigsten Aspekt wird in einem Analog-Digital-Umsetzer mit einer analogen Vergleichsstufe, die mit einer digitalen Zwischenspeicherstufe gekoppelt ist, ein Rückkopplungselement, über das ein Ausgangssignal der digitalen Zwischenspeicherstufe gekoppelt ist, zu einem Eingang der analogen Vergleichsstufe rückgekoppelt, wobei das Rückkopplungselement einen Digital-Analog-Umsetzer aufweist, der ein erstes digitales Mehrbitsignal und ein zweites digitales Mehrbitsignal empfängt und ein analoges Ausgangssignal erzeugt, das indikativ für ein Produkt aus dem ersten digitalen Mehrbitsignal und dem zweiten digitalen Mehrbitsignal ist.
Kurzbeschreibung der Zeichnungen
1 ist ein Blockschaltbild einer Ausführungsform eines Abschnitts eines Bedienhörers für ein Mobilkommunikationssystem, das ein Digital-Analog-Umsetzungssystem aufweist;
2 ist ein Blockschaltbild einer Ausführungsform eines Digital-Analog-Umsetzungssystems gemäß 1 und mit einem DAC-Abschnitt mit zwei DAC-Stufen;
3 ist ein Blockschaltbild einer Ausführungsform der DAC-Stufe gemäß 2, das einen Schalter-Kondensator-DAC aufweist;
4 ist ein Blockschaltbild einer Ausführungsform des Schalter-Kondensator-DAC gemäß 3;
5 ist ein Blockschaltbild einer Ausführungsform des Schalter-Kondensator-DAC gemäß 4, der dafür angepaßt ist, ein digitales Vierbit-Eingangssignal in ein entsprechendes Analogsignal umzusetzen;
6 veranschaulicht eine Ausführungsform eines nichtüberlappenden Dreiphasentaktes, der beim Betrieb des Schalter-Kondensator-DAC gemäß 7A bis 7C verwendet wird;
7A bis 7C sind Blockschaltbilder, die den Betrieb des Schalter-Kondensator-DAC gemäß 5 für jede der drei Taktphasen eines nichtüberlappenden Dreiphasentakts zeigen;
8A bis 8D sind Blockschaltbilder, die den Betrieb einer weiteren Ausführungsform des Schalter-Kondensator-DAC für jede der vier Phasen eines nichtüberlappenden Vierphasentakts zeigen;
9 zeigt eine Ausführungsform eines nichtüberlappenden Vierphasentakts, der beim Betrieb des Schalter-Kondensator-DAC gemäß 8A bis 8D verwendet wird;
10 zeigt den Betrieb des Schalter-Kondensator-DAC gemäß 7A bis 7C in einer Phase eines nichtüberlappenden Vierphasentakts;
11A bis 11D sind Blockschaltbilder, die den Betrieb einer weiteren Ausführungsform des Schalter-Kondensator-DAC gemäß 5 für jede der vier Phasen eines nichtüberlappenden Vierphasentakts zeigen;
12A bis 12C sind Blockschaltbilder, die den Betrieb einer weiteren Ausführungsform des Schalter-Kondensator-DAC gemäß 5 für jede der drei Taktphasen eines nichtüberlappenden Dreiphasentakts zeigen;
13 ist ein schematisches Schaltbild einer weiteren Ausführungsform des Schalter-Kondensator-DAC gemäß 4;
14A bis 14C sind Blockschaltbilder, die den Betrieb des Schalter-Kondensator-DAC gemäß 13 zeigen;
15 ist ein Blockschaltbild einer weiteren Ausführungsform des Schalter-Kondensator-DAC gemäß 4;
16A zeigt ein schematisches Schaltbild einer weiteren Ausführungsform des Einbit-DAC des Schalter-Kondensator-DAC gemäß 13;
16B zeigt ein schematisches Schaltbild, das eine Ausführungsform einer Schalter-Kondensatorzelle darstellt, die beispielsweise bei der Bildung eines Schalter-Kondensator-DAC verwendet werden kann;
16C zeigt ein schematisches Schaltbild einer Ausführungsform von zwei zu verbindenden Schalter-Kondensatorzellen;
16D zeigt ein schematisches Schaltbild einer Ausführungsform von zwei Schalter-Kondensatorzellen, die im wesentlichen senkrecht zueinander auszurichten und miteinander zu verbinden sind;
16E zeigt ein schematisches Schaltbild einer Ausführungsform von vier Schalter-Kondensatorzellen, die in einer Ringanordnung miteinander zu verbinden sind;
17 zeigt eine Ausführungsform eines DAC, der teilweise durch Schalter-Kondensatorzellen gemäß 16E gebildet wird;
18 zeigt eine Ausführungsform eines Schalter-Kondensator-DAC, der dafür angepaßt ist, ein binär gewichtetes Eingangssignal in ein entsprechendes Analogsignal umzusetzen;
19A bis 19C sind Blockschaltbilder, die den Betrieb des Schalter-Kondensator-DAC gemäß 18 zeigen;
20 ist ein Blockschaltbild einer Ausführungsform des DAC-Abschnitts gemäß 3;
21 ist ein schematisches Schaltbild, das eine Ausführungsform des in 20 gezeigten DAC-Abschnitts darstellt;
22 ist ein schematisches Schaltbild, das eine weitere Ausführungsform des in 20 gezeigten DAC-Abschnitts darstellt;
23 ist ein Blockschaltbild einer weiteren Ausführungsform der DAC-Stufe gemäß 2, die einen Scrambler aufweist;
24 ist ein Blockschaltbild einer Ausführungsform eines Vierbit-Scramblers;
25 ist ein schematisches Schaltbild einer Ausführungsform des in 20 gezeigten DAC-Abschnitts;
26 ist ein schematisches Blockschaltbild einer weiteren Ausführungsform der DAC-Stufe gemäß 2;
27 ist ein schematisches Schaltbild einer Ausführungsform eines Abschnitts der DAC-Stufe gemäß 2 in Kombination mit einer Ausführungsform der Schalter-Kondensator-Filterstufe gemäß 2;
28A ist eine Darstellung einer Draufsicht einer Ausführungsform einer Schalter-Kondensatorzelle;
28B ist eine Darstellung einer Draufsicht einer weiteren Ausführungsform einer Schalter-Kondensatorzelle;
29 ist eine Darstellung einer Draufsicht einer Ausführungsform eines Schaltkreisentwurfs eines DAC-Abschnitts mit einer Vielzahl von Schalter-Kondensatorzellen;
30 ist ein schematisches Schaltbild einer Ausführungsform einer zeitkontinuierlichen Filterstufe gemäß 2;
31 ist ein Blockschaltbild einer Ausführungsform einer Quadrierschaltung;
32 zeigt einen dreiphasen-Takt;
33A-33C sind Blockschaltbilder, die den Betrieb einer Ausführungsform der Quadrierschaltung gemäß 32 zeigen;
34A bis 34C sind Blockschaltbilder, die den Betrieb einer Ausführungsform der Quadrierschaltung gemäß 32 zeigen; und
35 ist ein Blockschaltbild einer Ausführungsform eines Analog-Digital-Umsetzers.
Ausführliche Beschreibung
1 ist ein Blockschaltbild einer Ausführungsform eines Abschnitts eines Bedienhörers 50 für ein Mobilkommunikationssystem. Der Bedienhörer 50 weist einen Eingangsabschnitt 52 mit einem Wandler 54 auf, der ein Eingangssignal 56, z. B. ein Sprach- oder ein anderes akustisches Signal empfängt, das Information darstellt, die über das Mobilkommunikationssystem zu übermitteln ist. Der Wandler 54 wandelt das Eingangssignal 56 in ein elektrisches Signal um, normalerweise in ein Analogsignal, das an einen Analog-Digital-Umsetzer (ADC) 58 übergeben wird, z. B. an einen Sprachband-ADC. Der ADC 58 tastet periodisch das elektrische Signal ab und erzeugt eine Sequenz aus digitalen Mehrbit-Signalen, die an einen digitalen Basis bandprozessor 60 übergeben werden. Der Basisbandprozessor 60 führt eine weitere Signalverarbeitung durch, einschließlich beispielsweise einer Kompression. Das Ausgangssignal des Basisbandprozessors 60 wird an eine Burstspeicherstufe 62 übergeben, die einen GMSK-Modulator 64 versorgt. Der GMSK-Modulator 64 erzeugt digitale Mehrbit-Signale, die über Signalleitungen, die durch eine Signalleitung 66 dargestellt sind, an ein Digital-Analog-Umsetzungssystem (DAC) 68 weitergegeben werden. Das Digital-Analog-Umsetzungssystem 68 setzt die Sequenz von digitalen Mehrbit-Signalen in ein Analogsignal um, das über die Signalleitung 70 an den Ausgangsabschnitt 72 übergeben wird. Der Ausgangsabschnitt 72 weist einen Mischer 74 auf, der das Analogsignal auf der Signalleitung 70 empfängt und einen Sender 76 versorgt, der seinerseits das Signal sendet. Der DAC kann in einer beliebigen Digital-Analog-Umsetzung verwendet werden.
2 ist ein Blockschaltbild einer Ausführungsform des Digital-Analog-Umsetzungssystems 68, das eine Differenz-I/Q-Konfiguration nutzt. Ein I-Kanal 78 des Digital-Analog-Umsetzungssystems 68 weist einen Block 80 auf, der die Sequenz von digitalen Mehrbit-Signalen auf der Signalleitung 66 empfängt. Der Block 80 erzeugt zwei Sequenzen von digitalen Mehrbit-Signalen, d. h. eine erste Sequenz von digitalen Mehrbit-Signalen, die ein Ausgangssignal auf der Signalleitung 82 ist, und eine zweite Sequenz von digitalen Mehrbit-Signalen, die ein Ausgangssignal auf der Signalleitung 84 ist. Die zweite Sequenz von digitalen Mehrbit-Signalen wird als Komplement der ersten Sequenz von digitalen Mehrbit-Signalen erzeugt. Die erste Sequenz von digitalen Mehrbit-Signalen stellt eine positive Version des Eingangssignals dar. Die zweite Sequenz des digitalen Mehrbit-Signals stellt eine negative Version des Eingangssignals dar.
Die erste Sequenz von digitalen Mehrbit-Signalen wird an eine erste Digital-Analog-Umsetzerstufe 86 übergeben, die Analogsignale erzeugt, die der ersten Sequenz von digitalen Mehrbit-Signalen entsprechen. Die zweite Sequenz von digitalen Mehrbit-Signalen wird an eine zweite Digital-Analog-Umsetzerstufe 88 übergeben, die Analogsignale erzeugt, die ei ner zweiten Sequenz von digitalen Mehrbit-Signalen entsprechen. Die Analogsignale von der ersten und der zweiten DAC-Stufe 86, 88 können an eine Signalkonditionierungsstufe 89 übergeben werden, die ein Analogfilter, z. B. eine Schalter-Kondensator-(SC-)Filterstufe 90 aufweisen, die dazu beitragen kann, Rausch- und/oder Verzerrungskomponenten der Analogsignale zu dämpfen. Das SC-Filter 90 liefert ein analoges Differenzsignal an die zeitkontinuierliche (CT-)Filterstufe 92, die Rauschen und/oder Verzerrung weiter dämpft. Die CT-Filterstufe 92 läßt ein analoges Differenzsignal zur Dämpfungsglied-Treiberstufe 94 durch. Die CT-Filterstufe 92 läßt ein analoges Differenzsignal zur Dämpfungsglied-Treiberstufe 96 durch. Die CT-Filterstufe 92 hat einen ersten Ausgang, der über einen ersten Widerstand 96 mit einem ersten Dämpfungsglied 98 verbunden ist. Die CT-Filterstufe 92 hat einen zweiten Ausgang, der über einen zweiten Widerstand 100 mit einem zweiten Dämpfungsglied 102 verbunden ist. Ein Kondensator 104 hat einen ersten Anschluß, der mit dem ersten Dämpfungsglied 98 verbunden ist, und einen zweiten Anschluß, der mit dem zweiten Dämpfungsglied 102 verbunden ist.
Ein Q-Kanal 106 des Digital-Analog-Umsetzungssystems 68 enthält im wesentlichen die gleichen Komponenten wie der I-Kanal 78.
Die Ausgangsdatenrate von jeder der DAC-Stufen ist normalerweise die gleiche wie die Eingangsabtastrate des SC-Filters. Jedoch können, wie nachstehend erläutert wird, im vorliegenden System die DAC-Stufen mit der gleichen Taktfrequenz wie die SC-Filterstufe arbeiten, müssen jedoch nicht. Beispielsweise verwendet eine Ausführungsform des Mobilkommunikationssystems einen Systemtakt, der mit 13 MHz arbeitet, wobei die Ausgangsdatenrate vom GMSK-Modulator 6,5 MHz, die Zyklusfrequenz jeder der DAC-Stufen 6,5 MHz und die Eingangsabtastrate der SC-Filterstufe 90 13 MHz beträgt.
3 ist ein Blockschaltbild einer Ausführungsform der DAC-Stufe 86, die ein binär gewichtetes digitales Mehrbit-Signal auf den Signalleitungen 82 empfängt. Das binär gewichtete digitale Mehrbit-Signal ist in einen binär gewichteten LSB-Abschnitt und einen binär gewichteten MSB-Abschnitt ge teilt. In einer Ausführungsform hat beispielsweise das binär gewichtete digitale Mehrbit-Signal zehn Bit, der MSB-Abschnitt hat vier Bit und der LSB-Abschnitt hat sechs Bit. Die LSBs werden an einen Schalter-Kondensator-(SC-)DAC 108 eines DAC-Abschnitts 110 der DAC-Stufe 86 übergeben. Der SC DAC 108 bildet ein Analogsignal entsprechend dem Wert, den die LSBs darstellen. Die MSBs werden an eine digitale Signalverarbeitungsstufe 109 mit einem Thermometercodierer 112 übergeben, der die MSBs in ein gleichgewichtetes digitales Mehrbit-Signal umsetzt. Das gleichgewichtete digitale Mehrbit-Signal wird in einen Schalter-Kondensator-(SC-)DAC 114 des DAC-Abschnitts 110 der DAC-Sufe 86 eingegeben. Der SC DAC 114 wird hier als segmentierter SC DAC bezeichnet, da er ein Analogsignal entsprechend dem Wert bildet, den das gleichgewichtete digitale Mehrbit-Signal darstellt. Das Analogsignal vom SC DAC 108 und das Analogsignal vom segmentierten SC DAC 114 werden bei 118 summiert, um ein Analogsignal zu bilden, das auf der Signalleitung 120 ausgegeben wird. In einer Ausführungsform des Bedienhörers erzeugt die DAC-Stufe 6,5 Millionen Abtastwerte pro Sekunde (MS/s).
4 ist ein Blockschaltbild einer Ausführungsform eines SC DAC 150, die verwendet werden kann, um einen von beiden oder beide, nämlich den SC DAC 108 und den SC DAC 114 im Bedienhörer 50 zu bilden. Der SC DAC 150 empfängt ein digitales Mehrbit-Signal, z. B. bit₁, bis bit_n. Jedes Bit hat ein zugeordnetes Gewicht, Weight_bit1 ^bis Weight_bitN. In einer Ausführungsform unterscheidet sich das Gewicht jedes Bits von denjenigen der anderen Bits. Beispielsweise können bit₁. bis bit_N binäre gewichtete Bits darstellen. In einer weiteren Ausführungsform sind bit₁. bis bit_N gleichgewichtet, und alle Gewichte, z. B. Weight_bit1 ^bis Weight_bitN sind gleich.
Der SC DAC weist mehrere Schalter-Kondensator-Teil-DACs (SC Teil-DACs) auf, die nachstehend weiter beschrieben werden. Jeder der SC Teil-DACs teilt sich Ladung über ein Ladungsteilungsnetzwerk mit mindestens einem anderen der SC Teil-DACs. Der SC DAC 150 gibt ein oder mehrere Analogsignale aus, z. B. output₁ bis output_M, wobei jeder eine Summe von Werten der Bits im Mehrbit-Signal anzeigt.
5, 7A bis 7C, 8A bis 8C, 10, 11A bis 11D, 12A bis 12C, 13, 17, 14A bis 14C, 15, 20, 21, 22, 25 offenbaren verschiedene Ausführungsformen des SC DAC 150.
Wenn wir nunmehr 5 betrachten, so zeigt ein Blockschaltbild eine Ausführungsform des SC DAC 150, der dafür angepaßt ist, ein digitales Vierbit-Eingangssignal bit₁, bit₂, bit₃, bit₄ in ein entsprechendes Analogsignal umzusetzen, das an einen Ausgangsanschluß 160 übergeben wird. Der DAC 150 weist vier Schalter-Kondensator-DACs 162, 164, 166, 168 auf, die mitunter als Teil-DACs bezeichnet werden. In dieser Ausführungsform ist jeder der Teil-DACs 162, 164, 166, 168 ein Einbit-DAC.
Der Einbit-DAC 162 hat eine Referenzspannung V1, die mit einem ersten Anschluß eines Schalters S1 verbunden ist, dessen zweiter Anschluß mit einem ersten Anschluß eines Schalters S2 und einem ersten Anschluß eines Schalters S3 verbunden ist. Ein zweiter Anschluß des Schalters S2 ist mit einer Referenzspannung V2 verbunden. Ein zweiter Anschluß des Schalters S3 ist mit einem ersten Anschluß eines Kondensators C1 verbunden, der einen zweiten Anschluß hat, der mit einer Referenzspannung, z. B. Masse, verbunden ist. Das Digitalsignal bit₁ wird an einen Eingangsanschluß 172 übergeben, von wo es an den Einbit-DAC 162 übergeben wird, um den "Ein"-(d. h. geschlossen)/"Aus"-(d. h. offen) Zustand des Schalters S1 zu steuern. Das Digitalsignal bit₁ wird ferner an einen Inverter 174 übergeben, der am Anschluß 176 ein Signal erzeugt, das verwendet wird, um den Schalter S2 zu steuern.
Der Einbit-DAC 164 hat eine Referenzspannung V3, die mit einem ersten Anschluß eines Schalters S4 verbunden ist, dessen zweiter Anschluß mit einem ersten Anschluß eines Schalters S5 und einem ersten Anschluß eines Schalters S6 verbunden ist. Ein zweiter Anschluß des Schalters S5 ist mit einer Referenzspannung V4 verbunden. Ein vierter Anschluß des Schalters S6 ist mit einem ersten Anschluß eines Kondensators C2 verbunden, der einen zweiten Anschluß hat, der mit einer Referenzspannung, z. B. Masse, verbunden ist. Das Digitalsignal bit₂ wird an einen Eingangsanschluß 178 übergeben, von wo es an den Einbit-DAC 164 geliefert wird, um den Schalter S4 zu steuern, und in einen Inverter 180 eingegeben wird, der ein Signal am Anschluß 182 erzeugt, das verwendet wird, um den Schalter S5 zu steuern.
Der Einbit-DAC 166 hat eine Referenzspannung V5, die mit dem ersten Anschluß eines Schalters S7 verbunden ist, dessen zweiter Anschluß mit einem ersten Anschluß eines Schalters S8 und einem ersten Anschluß eines Schalters S9 verbunden ist. Ein zweiter Anschluß des Schalters S8 ist mit einer Referenzspannung V6 verbunden. Ein zweiter Anschluß des Schalters S9 ist mit einem ersten Anschluß eines Kondensators C3 verbunden, der einen zweiten Anschluß hat, der mit einer Referenzspannung, z. B. Masse, verbunden ist. Das Digitalsignal bit₃ wird an einen Eingangsanschluß 184 übergeben, von wo es an den Einbit-DAC 166 übergeben wird, um den Schalter S7 zu steuern, und in einen Inverter 186 eingegeben wird, der ein Signal am Anschluß 188 erzeugt, das verwendet wird, um den Schalter S8 zu steuern.
Der Einbit-DAC 168 hat eine Referenzspannung V7, die mit dem ersten Anschluß eines Schalters S10 verbunden ist, dessen zweiter Anschluß mit einem ersten Anschluß eines Schalters S11 und mit einem ersten Anschluß eines Schalters S12 verbunden ist. Der zweite Anschluß des Schalters S11 ist mit einer Referenzspannung V8 verbunden, ein zweiter Anschluß des Schalters S12 ist mit einem ersten Anschluß eines Kondensators C4 verbunden, der einen zweiten Anschluß hat, der mit einer Referenzspannung, z. B. Masse, verbunden ist. Das Digitalsignal bit₄ wird an einen Eingangsanschluß 190 übergeben, von wo es an den Einbit-DAC 168 geliefert wird, wo es verwendet wird, um einen Ladeschalter S10 zu steuern, und an einen Inverter 192 eingegeben wird, der ein Signal am Anschluß 194 erzeugt, das verwendet wird, um den Schalter S11 zu steuern.
Der erste Anschluß jedes der Kondensatoren C1, C2, C3, C4 wird an einen ersten Anschluß eines Ladungsteilungsschalters S13, eines Ladungsteilungsschalters S14, eines Ladungsteilungsschalters S15 bzw. eines Ladungsteilungsschalters S16 übergeben. Der zweite Anschluß jedes der Schalter S13 bis S16 ist mit einem ersten Anschluß eines Ladeschalters S17 verbun den, der einen zweiten Anschluß hat, der mit dem Ausgangsanschluß 160 verbunden ist.
In einer Ausführung ist jedes der Digitalsignale bit₁, bit₂, bit₃ und bit₄ gleichgewichtet. In einer solchen Ausführungsform können der Einbit-DAC 162, der Einbit-DAC 164, der Einbit-DAC 166 und der Einbit-DAC 168 die gleiche Konfiguration haben, wobei V1 = V3 = V5 = V7, V2 = V4 = V6 = V8 und die Werte von C1, C2, C3 und C4 identisch oder zumindest im wesentlichen identisch sind. Aber eine solche Ähnlichkeit ist nicht unbedingt erforderlich. In anderen gleichgewichteten Ausführungsformen müssen der Einbit-DAC 162, der Einbit-DAC 164, der Einbit-DAC 166 und der Einbit-DAC 168 nicht identisch sein. Jeder der Schalter-Kondensator-Teil-DACs verwendet Ladung, die annähernd gleich einer Konstante K mal Gewicht/Gewichte des/der Bits im Schalter-Kondensator-Teil-DAC.
In einer Ausführungsform sind die Referenzspannungen V1, V3, V5 und V7 mit einer Referenzspannung V_ref verbunden, und die Referenzspannungen V2, V4, V6, V8 sind mit Masse verbunden.
Der DAC 150 kann einen in 6 dargestellten, nichtüberlappenden Dreiphasentakt P1, P2, P3 empfangen. Der geschlossene/offene Zustand der Schalter S6, S9 und S12 wird durch das P3-Signal des Dreiphasentakts gesteuert. Das 21-Signal des Dreiphasentakts steuert den offenen/geschlossenen Zustand der Ladungsteilungsschalter S13, S14, S15 und S16. Das P2-Signal des Dreiphasentakts steuert den offenen/geschlossenen Zustand des Schalters S17.
Insbesondere bei Taktphase 23, d. h. wenn Phase P3 einen logischen Hochpegel (z. B. "1") hat, werden die Kondensatoren C1, C2, C3 und C4 jeweils auf V_ref geladen oder alternativ auf Masse entladen, und zwar als Antwort auf den Zustand des jeweiligen der Digitalsignale bit₁, bit₂, bit₃ und bit₄, und die Ladungsteilungsschalter S13, S14, S15 und S16 und der Ausgangsschalter S17 sind alle im offenen Zustand. Bei der Taktphase 21 sind die Ladeschalter S3, S6, S9 und S12 alle in einem offenen Zustand und die Ladungsteilungsschalter S13, S14, S15 und S16 alle in einem geschlossenen Zustand, wobei die Ladung umverteilt werden kann. Bei Taktphase P2 sind alle Ladeschalter, d. h. S3, S6, S9 und S12, und alle Ladungsteilungsschalter S14, S15 und S16 in einem offenen Zustand. Außerdem sind bei Phase P2 die Ladungsteilungsschalter S13 und der Ausgangsschalter S17 jeweils in einem geschlossenen Zustand, wobei die Ladung an den Ausgangsanschluß 160 abgegeben werden kann.
7A bis 7C sind Blockschaltbilder, die den Betrieb des SC DAC 150 gemäß 5 bei jeder der drei Taktphasen zeigen, wenn die Eingangsanschlüsse 172, 178, 184 und 190 mit digitalen Bitsignalen bit₁, bit₂, bit₃, bit₄ mit den logischen Zuständen 1, 0, 0 bzw. 0 versorgt werden. Tabellen zeigen die Beziehung zwischen den Taktphasen und dem Zustand (d. h. Spannung und Ladung) der Kondensatoren in den Einbit-DACs. Wenn wir nunmehr 7A betrachten, so sind bei Phase P3 des Dreiphasentakts alle Ladungsteilungsschalter S13, S14, S15 und S16 und der Ausgangsschalter S17 im offenen Zustand. Der Kondensator C1 wird als Antwort auf den logischen Zustand 1 am Anschluß 172 auf V_ref geladen. Die Kondensatoren C2, C3 und 04 werden alle als Antwort auf die Signale des logischen Zustands 0 an den Anschlüssen 178, 184 bzw. 190 auf Masse entladen. Wenn wir nunmehr 7B betrachten, so sind bei Phase P1 des Dreiphasentakts alle Ladeschalter S3, S6, S9 und S12 (5) und der Ausgangsschalter S17 in einem offenen Zustand, und alle Ladungsteilungsschalter S13, S14, S15 und S16 sind in einem geschlossenen Zustand, wodurch die Ladung umverteilt wird und dies dazu führt, daß die Gesamtladung in allen Kondensatoren zwischen den Kondensatoren aufgeteilt ist. Wenn die Kondensatoren C1, C2, C3, C4 alle den gleichen Kapazitätswert C haben, dann wird die Ladung gleichmäßig verteilt, so daß die Spannung an jedem Kondensator dann V_ref/4 ist. Wenn wir nunmehr 7C betrachten, so sind bei Phase P2 die Ladungsteilungsschalter S14, S15 und S16 im offenen Zustand, der Ausgangsschalter S17 ist im geschlossenen Zustand, und der Kondensator C1 (5) des Einbit-DAC 162 gibt seine Ladung an den Ausgangsanschluß 160 ab. Beim nächsten Auftreten der Phase 3 (nicht dargestellt) kann das digitale Mehrbit-Signal bit₁, bit₂, bit₃ und bit₄ aktualisiert werden und über Eingangsanschlüsse 172, 178, 184, 190 an den DAC 150 übergeben werden.
In einer oder mehreren Ausführungsformen kann die Ladungsteilung (d. h. das Mischen) vor der Abgabe dazu beitragen, nichtlineare Wechselstörungsenergie zu reduzieren. Eine Reduzierung der Wechselstörungsenergie muß nicht in jeder Ausführungsform angestrebt oder erreicht werden und ist keine Anforderung der hier offenbarten Schalter-Kondensatortechniken.
Die Genauigkeit des Signals bzw. der Signale vom SC DAC 150 hängt zumindest teilweise vom Übereinstimmungsgrad zwischen den Kondensatoren C1, C2, C3, C4 ab. In bestimmten Ausführungsformen kann angestrebt werden, daß die Komponenten, die für eine Anwendung der Schalter-Kondensatortechniken, z. B. C1, C2, C3, C4, genutzt werden, möglichst genau angepaßt sind, lediglich beispielsweise durch die Grenzen der Herstellungsprozesse begrenzt. In anderen Ausführungsformen muß jedoch eine solche Anpassung nicht erforderlich oder erwünscht sein, sondern es kann vielmehr lediglich ein Übereinstimmungsgrad erwünscht sein, der geeignete DAC-Transfercharakteristiken bereitstellt. In bestimmten Ausführungsformen können sie also im wesentlichen identisch sein, aber in anderen Ausführungsformen müssen sie im wesentlichen nicht identisch sein.
In bestimmten Ausführungsformen sind eine oder mehrere parasitäre Kapazitäten vorhanden, die eine Auswirkung auf den Übereinstimmungsgrad haben, und es kann, muß aber bei den hierin beschriebenen Techniken nicht unbedingt erwünscht sein, eine parasitäre Kapazität bzw. parasitäre Kapazitäten bereitzustellen, die eine Wirkung haben, die eine Wirkung einer anderen parasitären Kapazität ausgleicht.
Der Begriff Schalter, wie er hierin verwendet wird, ist als ein beliebiger Schaltelementtyp definiert. Der Begriff Kondensator, wie er hier verwendet wird, ist als beliebiger Typ eines kapazitiven Elements definiert. Die Schalter und die Kondensatoren sind auf einen bestimmten Typ bzw. bestimmte Typen von Schaltelementen bzw. kapazitiven Elementen begrenzt. Beispielsweise kann also ein Schaltelement ein einzelnes Element sein. Als weiteres Beispiel kann ein Schaltelement mehrere Elemente aufweisen, die als Schalter fungieren. Als weiteres Beispiel kann ein kapazitives Element ein Kondensator sein. Als weiteres Beispiel kann ein kapazitives Element ein oder mehrere Elemente aufweisen, die Kapazität bereitstellen.
Ein Schalter kann ein oder mehrere aktive Elemente (z. B. ein oder mehrere Transistoren) aufweisen, ist jedoch nicht darauf beschränkt und muß nicht nur MOS-Technologie verwenden. Ein Kondensator kann Metall-, Polysilicium- und Doppelt-Polysilicium-, Metall-Metall-, Metall-Poly-, Polydiffusions-, Halbleiter-, Sperrschichtkondensatoren, Parallelplattentechnologie, benachbarte Leiter, Randkondensatoren aufweisen, ist jedoch nicht darauf beschränkt.
Obwohl oben ein Eingangssignal mit logischen Zuständen 1, 0, 0, 0 beschrieben ist, können die Eingangssignale logische Zustände mit einer beliebigen Kombination von Einsen und Nullen haben.
In einer weiteren Ausführungsform sind die Digitalsignale bit₁, bit₂, bit₃ und bit₄ binär gewichtete Bitsignale. In einer solchen Ausführungsform ist das Gewicht der digitalen Bitsignale bit₁, bit₂, bit₃ und bit₄ 1, 2, 4 bzw. 8. Um diese verschiedenen Gewichte aufzunehmen, nutzt jeder der SC DACs eine Ladungsmenge, die proportional dem Gewicht des Bitsignals ist, das dem SC DAC zugeführt wird. C1 erhält also 1/2 der Ladung, die C2 zugeführt wird, 1/4 der Ladung, die C3 zugeführt wird, und 1/8 der Ladung, die C4 zugeführt wird. Das heißt, die Ladung, die C4 zugeführt wird, ist das Achtfache derjenigen, die C1 zugeführt wird, das Vierfache derjenigen, die C2 zugeführt wird, und das Zweifache derjenigen, die C3 zugeführt wird. Bei Taktphase P1 sind die Schalter S13 bis S16 im geschlossenen Zustand, wodurch eine Ladung zwischen den Kondensatoren umverteilt wird, so daß die Spannung an jedem der Kondensatoren die Summe der Werte der Bits in dem Mehrbit-Signal anzeigt. Die Ladung in jedem Kondensator ist gleich der Spannung an diesem Kondensator, multipliziert mit seiner Kapazität. Bei Phase P2 ist der Ausgangsschalter S17 im geschlossenen Zustand, und einer der Kondensatoren gibt seine Ladung an den Ausgangsanschluß ab.
In einer Ausführungsform wird der SC DAC 108 (3) durch einen SC DAC 150 gebildet, wobei die Größe jedes Kondensators C1, C2, C3, C4 der Einbit-DACs 162, 164, 166 bzw. 168 direkt proportional zum Gewicht des binär gewichteten Bits ist, die in die Einbit-DACs 162, 164, 166, 168 eingegeben werden.
8A bis 8D sind Blockschaltbilder, die den Betrieb einer weiteren Ausführungsform des SC DAC 150 für jede der vier Phasen eines nichtüberlappenden Vierphasentakts (9) zeigen, wenn Eingangsanschlüsse 172, 178, 184, 190 mit digitalen Bitsignalen bit₁, bit₂, bit₃, bit₄ mit den logischen Zuständen 1, 0, 0 bzw. 0 versorgt werden. Tabellen zeigen die Beziehung zwischen der Taktphase und dem Zustand (d. h. Spannung und Ladung) der Kondensatoren in den Einbit-DACs. Der nichtüberlappende Vierphasentakt kann von einem Haupttrakt abgeleitet werden (9). Die in 8A bis 8D gezeigte Ausführungsform ist die gleiche wie die in 5 und 7A bis 7C gezeigte, außer daß die Schalter S18 bis S24 die Schalter S13 bis S17 ersetzen. Wenn wir nunmehr 8A betrachten, so wird bei Phase P3 des Vierphasentakts der Kondensator C1 des Einbit-DAC 162 als Antwort auf den logischen Zustand 1 am Einganganschluß 172 auf eine Spannung V_ref geladen. Die Kondensatoren C2, C3 und C4 der Einbit-DACs 164, 166 bzw. 168 werden alle als Antwort auf den logischen Zustand 0 an jedem der Eingangsanschlüsse 178, 184, 190 auf Masse entladen. Alle Ladungsteilungsschalter S18 bis S23 und der Ausgangsschalter S24 sind im offenen Zustand. Wenn wir nunmehr 8B betrachten, so sind bei Phase P4 des Vierphasentakts die Ladungsteilungsschalter S18, S19, S20 und S21 im geschlossenen Zustand, wobei die Ladung im Kondensator C1 (5) des Einbit-DAC 162 umverteilt wird. Der Kondensator C1 speichert 1/2 der Ladung, und der Kondensator C2 (5) des Einbit-DAC 164 empfängt 1/2 der Ladung. Falls entweder Kondensator C3 oder Kondensator C4 Ladung hätte, würde die Ladung zwischen Kondensator C3 und C4 umverteilt werden.
Wenn wir nunmehr 8C betrachten, so sind bei Phase P1 des Vierphasentakts die Ladungsteilungsschalter S19 und S21 in einem offenen Zustand. Die Ladungsteilungsschalter S22 und S23 sind in einem geschlossenen Zustand, und die Ladung im Kondensator C1 des Einbit-DAC 162 wird zwischen Kondensator C1 und Kondensator C3 des Einbit-DAC 166 umverteilt. Insbesondere wird in einer Ausführungsform die Ladung des Kondensators C1 im wesentlichen gleichmäßig zwischen dem Kondensator C1 und C3 verteilt, so daß jeder am Ende im wesentlichen 1/2 der Ladung des Kondensators C1 in 8B, d. h. 1/8 der Gesamtladung des Kondensators C1 in 8A hat. Wenn wir nunmehr 8D betrachten, so sind bei Phase P2 die Ladungsteilungsschalter S19, S20, S21 und S23 in einem offenen Zustand. Außerdem sind bei Phase P2 die Schalter S18, S22 und S24 in einem geschlossenen Zustand, wobei der Kondensator C1 (5) des Einbit-DAC 162 seine Ladung an den Ausgangsanschluß 160 abgibt.
Wenn wir nunmehr 10 betrachten, so arbeitet der SC DAC 150, der mit Bezug auf 7A bis 7C beschrieben ist, in einer anderen Ausführungsform mit einem nichtüberlappenden Vierphasentakt, z. B. dem Vierphasentakt, der in 9 dargestellt ist, anstelle der drei Phasen in 6. Bei Phase P3 des Vierphasentakts ist der Zustand des SC DAC 150 der gleiche wie der, der oben mit Bezug auf 7A beschrieben ist. Bei Phase P4 des Vierphasentakts ist der Zustand des SC DAC 150 der gleiche wie der, der oben mit Bezug auf 7B beschrieben ist. Bei Phase P1 des Vierphasentakts ist der Zustand des SC DAC 150 der gleiche wie der, der oben mit Bezug auf 7C beschrieben ist. 10 zeigt den Zustand des SC DAC 150 bei Phase P2 des Vierphasentakts. Bei Phase P2 des Vierphasentakts sind die Ladeschalter S3, S6, S9, S12 (5) im offenen Zustand, die Ladungsteilungsschalter S13, S15, S16 sind im offenen Zustand, und der Schalter S14 und der Ausgangsschalter S17 sind im geschlossenen Zustand, wobei C2 des Einbit-DAC seine Ladung an den Ausgangsanschluß 160 abgibt. In dieser Ausführungsform werden also zwei Kopien, die jeweils die Summe der Werte der Bits im digitalen Mehrbiteingangssignal anzeigen, getrennt an den Ausgangsanschluß abgegeben. Wie oben beschrieben, werden sie in dieser Ausführungsform nacheinander abgegeben. In einer weiteren Ausführungsform können sie jedoch gleichzeitig abgegeben werden.
11A bis 11D sind Blockschaltbilder, die den Betrieb der Ausführungsform in 5 bei jeder der vier Phasen eines nichtüberlappenden Vierphasentakts (9) zeigen, wenn die Eingangsanschlüsse 172, 178, 184, 190 mit den digitalen Bitsignalen bit₁, bit₂, bit₃, bit₄ mit den logischen Zuständen 1, 0, 0 bzw. 0 versorgt werden. Tabellen zeigen die Beziehung zwischen der Taktphase und dem Zustand (d. h. Spannung und Ladung) der Kondensatoren in den Einbit-DACs. Die in 11A bis 11D gezeigte Ausführungsform ist die gleiche wie die, die in 5 und 7A bis 7C gezeigt ist, außer daß die Schalter S18 bis S27 die Schalter S13 bis S17 ersetzen.
Wenn wir nunmehr 11A betrachten, so wird bei Phase P3 des Vierphasentakts als Antwort auf den logischen Zustand 1 am Einganganschluß 172 der Kondensator C1 des Einbit-DAC 162 auf eine Spannung V_ref geladen. Die Kondensatoren C2, C3 und C4 der Einbit-DACs 164, 166 bzw. 168 werden alle als Antwort auf den logischen Zustand 0 an jedem Eingangsanschluß 178, 184, 190 auf Masse entladen. Alle Ladungsteilungsschalter S18 bis S21, S25 bis S27 sind im offenen Zustand. Wenn wir nunmehr 11B betrachten, so sind bei Phase P4 die Ladungsteilungsschalter S18, S19, S20 und S21 in einem geschlossenen Zustand, wobei die Ladung im Kondensator C1 (5) des Einbit-DAC 162 umverteilt wird, wodurch der Kondensator C1 1/2 der Ladung speichert, der Kondensator C2 (5) des Einbit-DAC 164 1/2 der Ladung empfängt. Falls entweder der Kondensator C3 oder der Kondensator C4 Ladung hätte, würde die Ladung zwischen dem Kondensator C3 und dem Kondensator C4 umverteilt werden.
Wenn wir nunmehr 110 betrachten, so sind bei Phase P1 die Ladungsteilungsschalter S19 und S21 in einem offenen Zustand, und der Ladungsteilungsschalter S26 ist in einem geschlossenen Zustand. Die Ladung im Kondensator C1 des Einbit-DAC 162 wird zwischen dem Kondensator C1 und dem Kondensator C3 des Einbit-DAC 166 umverteilt. Insbesondere wird die Ladung im Kondensator C1 im wesentlichen gleichmäßig zwischen dem Kondensator C1 und dem Kondensator C3 verteilt, so daß jeder am Ende 1/2 der Ladung des Kondensators C1 in 11B hat, d. h. 1/4 der Gesamtladung des Kondensators C1 in 11A. Wenn wir nunmehr 11D betrachten, so sind bei Phase P2 die Ladungsteilungsschalter S19, S20, S21, S26 und S27 in einem offenen Zustand, und die Schalter S18 und S25 sind im geschlossenen Zustand, wobei der Kondensator C1 des Einbit-DAC 162 (5) seine Ladung an den Ausgangsanschluß 160 abgibt.
Obwohl der Schalter S27 bei Phase P2 in einem offenen Zustand ist und keine Ladung abgibt, kann der Schalter S27 in anderen Ausführungsformen dafür konfiguriert sein, bei Phase P2 in einem geschlossenen Zustand zu sein, so daß der Schalter S27 eine Kopie der Ladung abgibt, die zusätzlich zu der Kopie erfolgt, die vom Schalter S25 abgegeben wird. In einer weiteren Ausführungsform wird eine zusätzliche Taktphase, z. B. die Phase P5, bereitgestellt, und der Schalter S27 wird verwendet, um eine Kopie der Ladung bei Phase P5 abzugeben.
12A bis 12C sind Blockschaltbilder, die den Betrieb einer weiteren Ausführungsform des SC DAC 150 in 5 bei jeder der drei Taktphasen zeigen, wenn die Eingangsanschlüsse 172, 178, 184 und 190 mit digitalen Bitsignale bit₁, bit₂, bit₃, bit₄ mit den logischen Zuständen 1, 0, 0 bzw. 0 versorgt werden. Tabellen zeigen die Beziehung zwischen der Taktphase und dem Zustand (d. h. Spannung und Ladung) der Kondensatoren in den Einbit-DACs. Die in 12A bis 12C gezeigte Ausführungsform ist die gleiche wie die in 5 und 7A bis 7C gezeigte, außer daß die Schalter S28 bis S33 die Schalter S13 bis S17 ersetzen. Wenn wir nunmehr 12A betrachten, so sind bei Phase P3 des Dreiphasentakts alle Schalter S28 bis S33 im offenen Zustand. Der Kondensator C1 wird als Antwort auf den logischen Zustand 1 am Anschluß 172 auf V_ref geladen. Die Kondensatoren C2, C3 und C4 werden als Antwort auf die Signale mit dem logischen Zustand 0 an den Anschlüssen 178, 184 bzw. 190 auf Masse entladen. Wenn wir nunmehr 12B betrachten, so sind in Phase P1 des Dreiphasentakts alle Ladeschalter S3, S6, S9 und S12 (5) und die Schalter S32, S33 in einem offenen Zustand, und alle Ladungsteilungsschalter S28 bis S31 sind in einem geschlossenen Zustand, wobei die Ladung des Kondensators C1 (5) des Einbit-DAC 162 umverteilt wird, wodurch der Kondensator C1 1/2 der Ladung speichert und der Kondensator C2 (5) des Einbit-DAC 164 1/2 der Ladung empfängt. Falls entweder der Kondensator C3 oder der Kondensator C4 Ladung hätte, würde die Ladung zwischen dem Kondensator C3 und dem Kondensator C4 umverteilt werden. Wenn wir nunmehr 12C betrachten, so sind bei Phase P2 des Dreiphasentakts die Ladungsteilungsschalter S29 und S31 im offenen Zustand, die Schalter S32 und S33 sind im geschlossenen Zustand, und die Kondensatoren C1 des Einbit-DAC 162 (5) und C3 des Einbit-DAC 166 (5) geben ihre Ladung an den Ausgangsanschluß 160 ab. In der nächsten Phase P3 (nicht dargestellt) kann das digitale Mehrbit-Signal bit₁, bit₂, bit₃ und bit₄ aktualisiert werden und an den DAC 150 über die Eingangsanschlüsse 172, 178, 184, 190 übergeben werden.
13 ist eine schematische Darstellung einer weiteren Ausführungsform des SC DAC 150, der digitale Vierbit-Signale bit₁, bit₂, bit₃, bit₄ an den Eingangsanschlüssen 172, 178, 184 bzw. 190 empfängt und ein Analogsignal am Ausgangsanschluß 160 ausgibt, das eine Summe der Werte der Bits im digitalen Vierbit-Signal anzeigt. In dieser Ausführungsform weist der SC DAC 150 vier Einbit-DACs 202, 204, 206, 208 auf, die den Einbit-DACs 162, 164, 166, 168 (5) gleichen, außer daß die Einbit-DACs 202, 204, 206, 208 jeweils einen zusätzlichen Pfad 212, 214, 216 bzw. 218 haben, der sie mit dem jeweiligen Kondensator C1, C2, C3, C4 verbindet. Der erste Anschluß des Kondensators C1 ist mit dem ersten Anschluß des Ladungsteilungsschalters S43 verbunden, dessen zweiter Anschluß mit dem ersten Anschluß des Kondensators CC2 verbunden ist. Der erste Anschluß des Kondensators C2 ist ferner mit dem ersten Anschluß eines Ladungsteilungsschalters S44 verbunden, dessen zweiter Anschluß mit dem ersten Anschluß des Kondensators C3 verbunden ist, der ferner mit dem ersten Anschluß des Ladungsteilungsschalters S45 verbunden ist. Ein zweiter Anschluß des Ladungsteilungsschalters S45 ist mit dem ersten Anschluß des Kondensators C4 verbunden, der ferner mit einem ersten Anschluß des Ladungsteilungsschalters S46 verbunden ist. Ein zweiter Anschluß des Ladungsteilungsschalters S46 ist mit dem ersten Anschluß des Kondensators C1 verbunden. Der erste Anschluß des Kondensators C3 ist ferner mit dem ersten Anschluß eines Ausgangsschalters S47 verbunden, dessen zweiter Anschluß mit dem Ausgangsanschluß 160 verbunden ist.
14A bis 14C sind Blockschaltbilder, die den Betrieb des SC DAC 150 gemäß 13 zeigen, wenn Eingangsanschlüsse 172, 178, 184 und 190 mit digitalen Bitsignalen bit₁, bit₂, bit₃, bit₄ mit den logischen Zuständen 1, 0, 0 bzw. 0 versorgt werden. Tabellen zeigen die Beziehung zwischen der Taktphase und dem Zustand (d. h. Spannung und Ladung) der Kondensatoren in den Einbit-DACs. Wenn wir nunmehr 14A betrachten, so sind bei Phase P3 des Dreiphasentakts alle Ladungsteilungsschalter S43, S44, S45 und S46 und der Ausgangsschalter S47 im offenen Zustand. Der Kondensator C1 wird als Antwort des logischen Zustands 1 am Anschluß 172 auf V_ref geladen. Die Kondensatoren C2, C3 und C4 werden als Antwort auf Signale mit dem logischen Zustand 0 an den Anschlüssen 178, 184 bzw. 190 auf Masse entladen. Wenn wir nunmehr 14B betrachten, so sind bei Phase P1 des Dreiphasentakts alle Ladeschalter S3, S6, S9 und S12 (13) und der Ausgangsschalter S47 in einem offenen Zustand, und alle Ladungsteilungsschalter S43, S44, S45 und S46 sind in einem geschlossenen Zustand, wodurch die Ladung umverteilt wird und dazu führt, daß die Gesamtladung in allen Kondensatoren zwischen allen Kondensatoren verteilt wird. Da die Kondensatoren C1, C2, C3, C4 alle den gleichen Kapazitätswert haben, wird die Ladung gleichmäßig aufgeteilt, so daß die Spannung an jedem Kondensator dann V_ref/4 ist. Wenn wir nunmehr 14C betrachten, so sind bei Phase P2 die Ladungsteilungsschalter S43, S44, S45 und S46 im offenen Zustand, der Ausgangsschalter S47 ist im geschlossenen Zustand, und der Kondensator C1 (5) des Einbit-DAC 202 gibt seine Ladung an den Ausgangsanschluß 160 ab. Bei der nächsten Phase P3 (nicht dargestellt) kann das digitale Mehrbit-Signal bit₁, bit₂, bit₃ und bit₄ aktualisiert werden und über die Eingangsanschlüsse 172, 178, 184, 190 an den DAC 150 übergeben werden.
Andere Ausführungsformen haben weitere DAC- und Schalter-Anordnungen und -Konfigurationen. Beispielsweise weist in einer Ausführungsform der DAC Einbit-DACs auf, die im wesentlichen miteinander identisch sind und über das Schalternetzwerk miteinander verbunden sind, um eine "offene Anordnung" zu bilden, wobei eine solche Ausführungsform hier als "Schlangenanordnung" bezeichnet wird.
15 ist ein Blockschaltbild einer weiteren Ausführungsform des SC DAC 150, die dem SC DAC 150 gleicht, der in
9, 10A bis 10C gezeigt ist, außer daß der SC DAC 150 gemäß 15 ferner einen Schalter S48, einen Schalter S49 und einen Schalter S50 aufweist. Ein erster Anschluß des Schalters S48 ist mit dem zweiten Anschluß des Ladungsteilungsschalters S43 verbunden. Ein erster Anschluß des Schalters S49 ist mit dem zweiten Anschluß des Ladungsteilungsschalters S45 verbunden. Ein erster Anschluß des Schalters S50 ist mit dem zweiten Anschluß des Ladungsteilungsschalter S46 verbunden. Jeder der Schalter S48, S49 und S50 kann, muß jedoch nicht, eine oder mehrere der hierin aufgeführten Funktionen erfüllen. In einer Ausführungsform besteht der Zweck der Schalter S48, S49, S50 darin, parasitäre Kapazität, die der des Ausgangsschalters S47 gleicht, bereitzustellen, um dazu beizutragen, die Wirkung der parasitären Kapazität des Schalters S47 aufzuheben.
16A zeigt ein schematisches Schaltbild einer weiteren Ausführungsform eines Einbit-DAC 221, der den Einbit-DAC 204, den Schalter S43 und den Schalter S48 des SC DAC 150 gemäß 15 aufweist. Der Einbit-DAC 204 weist einen Schalter-Kondensator-(SC-)Abschnitt 220 und einen Schalter-Steuerabschnitt 222 auf. Der SC-Abschnitt 220 weist den Schalter S4, den Schalter S5 und den Kondensator C2 auf. Der Schalter-Steuerabschnitt 222 hat ein UND-Gatter 223A, das das Phasensignal P3 und das Digitalsignal bit₂ empfängt und ein Signal auf der Leitung 223B ausgibt, das verwendet wird, um den Schalter S4 zu steuern. Das Digitalsignal bit₂ wird ferner an den Inverter 180 übergeben, der das Signal 182 ausgibt, das an ein UND-Gatter 223C übergeben wird, das ferner das Phasensignal P3 empfängt und auf der Leitung 223D ein Signal ausgibt, das verwendet wird, um den Schalter S5 zu steuern.
16B zeigt ein schematisches Schaltbild, das eine Ausführungsform eines Entwurfs einer Schalter-Kondensatorzelle (SC-Zelle) 300 darstellt, die beispielsweise bei der Bildung eines SC DAC verwendet werden kann. In dieser Ausführungsform weist die SC-Zelle 300 den SC-Abschnitt 220 (16A) des Einbit-DAC 204 (16A) auf, der den Schalter S4, den Schalter S5 und den Kondensator C2 aufweist. Die SC-Zelle 300 weist ferner den Schalter S43, den Schalter S48 und Leiter auf, um Steuersignale an den Schalter der SC-Zelle 300 zu übergeben. Bei spielsweise weist die SC-Zelle 300 einen Leiter mit einem Anschluß 302 auf, um ein Steuersignal an den Schalter S48 zu übergeben, einen Leiter mit einem Anschluß 304, um ein Steuersignal an den Schalter S43 zu übergeben, einen Leiter mit einem Anschluß 306, um ein Steuersignal an den Schalter S4 zu übergeben, und einen Leiter mit einem Anschluß 308, um ein Steuersignal an den Schalter S5 zu übergeben. Die SC-Zelle weist ferner einen Leiter mit einem Anschluß 310 auf, um eine Verbindung mit einem Anschluß des Schalters S43 herzustellen, einen Leiter mit einem Anschluß 311, um eine Verbindung mit einem Anschluß des Schalters S48 herzustellen, und weist ferner einen Leiter mit einer Gruppe von Anschlüssen 312, 314 auf, um eine Verbindung mit dem Kondensator C2 herzustellen. Die Anschlüsse 302, 304, 306, 308, 310, 311, 312, 314 sind entlang des Umfangs der SC-Zelle 300 angeordnet. Die SC-Zelle hat eine Referenzrichtung D₃₀₀.
In dieser Ausführungsform ist die Montagefläche jeder SC-Zelle quadratisch oder mindestens im wesentlichen quadratisch. In einer weiteren beispielhaften Ausführungsform kann die Montagefläche achteckig oder zumindest im wesentlichen achteckig sein. In einer Ausführungsform hat der Schalteranschluß 310 eine im wesentlichen identische Zusammensetzung und Oberfläche wie der Schalteranschluß 311 und steuert den gleichen Betrag an Kapazität wie der Schalteranschluß 311 bei. In einer Ausführungsform ist der Kondensator so angeordnet, daß die Mitte des Kondensators mit der Mitte der Montagefläche der SC-Zelle übereinstimmt oder diese zumindest im wesentlichen überlagert.
Wenn wir nunmehr 16C betrachten, so ist eine SC-Zelle 300A schematisch identisch mit der SC-Zelle 300. Die SC-Zelle 300A hat eine Referenzrichtung D_300A. Die SC-Zelle 300A ist dafür angepaßt, eine elektrische Verbindung mit der SC-Zelle 300 herzustellen, wenn die SC-Zelle 300A nahe der SC-Zelle 300 positioniert und so ausgerichtet ist, daß ihre Referenzrichtung D_300A in die gleiche Richtung wie die Referenzrichtung D₃₀₀ der SC-Zelle 300 gerichtet ist. In einer solchen Position und Ausrichtung stellt der Anschluß 314 an der SC-Zelle 300 eine elektrische Verbindung mit dem Anschluß 310A an der SC-Zelle 300A her, wodurch der Kondensator C2 der SC-Zelle 300 mit dem Kondensator C2A der SC-Zelle 300A über den Schalter S43A gekoppelt wird.
Wenn wir nunmehr 16D betrachten, so ist in bestimmten Ausführungsformen die SC-Zelle 300 ferner dafür angepaßt, eine elektrische Verbindung mit der SC-Zelle 300A herzustellen, wenn die SC-Zelle 300A nahe der SC-Zelle 300 positioniert und so ausgerichtet ist, daß die Referenzrichtung in einer Richtung mit einem vorbestimmten Winkelversatz, bezogen auf die Referenzrichtung D₃₀₀ der SC-Zelle 300, gerichtet ist. In dieser Ausführungsform ist der vorbestimmte Winkelversatz 90°. In anderen Ausführungsformen können andere vorbestimmte Winkelversätze verwendet werden. In einer solchen Position und Ausrichtung ist der Anschluß 312 an der SC-Zelle 300 elektrisch mit dem Anschluß 311A an der SC-Zelle 300A verbunden, wodurch der Kondensator C2 der SC-Zelle 300 mit dem Kondensator C2A der SC-Zelle 300A über den Schalter S48A gekoppelt wird.
16E zeigt vier identische SC-Zellen, d. h. eine SC-Zelle 300, eine SC-Zelle 300A, eine SC-Zelle 300B und eine SC-Zelle 300C. Die SC-Zelle 300 hat eine Referenzrichtung D₃₀₀. Die SC-Zelle 300A hat eine Referenzrichtung D_300A. Die SC-Zelle 300B hat eine Referenzrichtung D_300B. Die SC-Zelle 300C hat eine Referenzrichtung D_300C. Die SC-Zelle 300A ist so ausgerichtet, daß ihre Referenzrichtung D_300A in einer Richtung gerichtet ist, die 90° zur Referenzrichtung D₃₀₀ versetzt ist. Die SC-Zelle 300B ist so ausgerichtet, daß ihre Referenzrichtung D_300B in einer Richtung gerichtet ist, die 90°, bezogen auf die Referenzrichtung D_300A, versetzt ist. Die vierte SC-Zelle 300C ist so ausgerichtet, daß ihre Referenzrichtung D_300C in einer Richtung gerichtet ist, die 90°, bezogen auf die Referenzrichtung D_300B, versetzt ist. Diese Ausführungsform ist ein Typ einer "Ringanordnung". Wenn die SC-Zellen 300, 300A, 300B, 300C nahe aneinander positioniert und ausgerichtet sind, wie dargestellt, dann hat jede der SC-Zellen einen Schalteranschluß 311, der mit einem Kondensatoranschluß 312 einer benachbarten SC-Zelle verbunden ist, und hat ferner einen Kon densatoranschluß 312, der mit einem Schalteranschluß 311 einer Nachbarzelle verbunden ist.
17 zeigt eine Ausführungsform des SC DAC 150, der mindestens teilweise durch SC-Zellen gebildet wird, die in einer "Ringanordnung" angeordnet sind. In dieser Ausführungsform weist der SC DAC 150 vier Einbit-DACs 202, 204, 206, 208 auf. Der Einbit-DAC 202 weist eine SC-Zelle 300A und einen Schalter-Steuerabschnitt 350 auf. Der Einbit-DAC 204 weist eine SC-Zelle 300B und einen Schalter-Steuerabschnitt 352 auf. Der Einbit-DAC 206 weist eine SC-Zelle 300C und einen Schalter-Steuerabschnitt 354 auf. Der Einbit-DAC 208 weist eine SC-Zelle 300D und einen Schalter-Steuerabschnitt 356 auf. Die SC-Zelle 300A hat eine Referenzrichtung D_300A. Die SC-Zelle 300B hat eine Referenzrichtung D_300B. Die SC-Zelle 300C hat eine Referenzrichtung D_300C. Die SC-Zelle 300D hat eine Referenzrichtung D_300D. Die Referenzrichtung D_300B ist in einer Richtung gerichtet, die um 90° bezogen auf die Referenzrichtung D_300A versetzt ist. Die Referenzrichtung D_300C ist in einer Richtung gerichtet, die um 90°, bezogen auf die Referenzrichtung D_300B, versetzt ist. Die Referenzrichtung D_300D ist in einer Richtung gerichtet, die um 90°, bezogen auf die Referenzrichtung D_300C versetzt ist.
Das Digitalsignal bit₁ und das Phasensignal P3 werden dem Schalter-Steuerabschnitt 350 zugeführt, der SchalterSteuersignale in den Leitungen 360, 362 erzeugt, die an die SC-Zelle 300A übergeben werden. Das Digitalsignal bit₂ und das Phasensignal P3 werden an den Schalter-Steuerabschnitt 352 übergeben, der Schalter-Steuersignale auf den Signalleitungen 364, 366 erzeugt, die an die SC-Zelle 300B übergeben werden. Das Digitalsignal bit₃ und das Signal der Phase P3 werden an den Schalter-Steuerabschnitt 354 übergeben, der Schalter-Steuersignale auf den Signalleitungen 368, 370 erzeugt, die an die SC-Zelle 300C übergeben werden. Das Digitalsignal bit₄ und das Phasensignal P3 werden an den Schalter-Steuerabschnitt 356 übergeben, der Schalter-Steuersignale auf den Signalleitungen 372, 376 erzeugt, die an die SC-Zelle 300D übergeben werden.
18 zeigt eine Ausführungsform des SC DAC 108 (3), die dafür angepaßt ist, ein binär gewichtetes Zweibit- Eingangssignal bit₁, bit₂ in ein entsprechendes Analogsignal umzusetzen. Diese Ausführungsform eines Schalter-Kondensators DAC ist in F.-J. Wand et al., "A Quasi-Passive CMOS Pipeline D/A Converter", IEEE Journal of Solid State Circuits, Vol. 24, Nr. 6, Dezember 1989, S. 1752-1755 offenbart. In dieser Ausführungsform des SC DAC 108 sind die Werte von C101, C102, C103 im wesentlichen identisch. Der SC DAC 108 empfängt einen nichtüberlappenden Dreiphasentakt P1, P2, P3, der beispielsweise in 6 gezeigt ist. Der geschlossene/geöffnete Zustand der Schalter S102, S103, S104, S105, S106, S109 wird durch den Dreiphasentakt gesteuert. Der geschlossene/offene Zustand der Schalter S100, S101 und der Schalter S107, S108 wird durch den logischen Zustand des LSB bzw. des MSB gesteuert.
19A bis 19C sind Blockschaltbilder, die den Betrieb des SC DAC 108 gemäß 18 für jede der drei Taktphasen zeigen, wenn die digitalen LSB- und MSB-Eingangssignale logische Zustände von 1 bzw. 0 haben. Tabellen zeigen die Beziehung zwischen der Taktphase und dem Zustand (d. h. Spannung und Ladung) der Kondensatoren in den Einbit-DACs. Wenn wir nunmehr 19A betrachten, so sind bei Phase P1 des Dreiphasentakts der Schalter S102 und der Schalter S104 im geschlossenen Zustand, wodurch der Kondensator C102 zu Masse entladen wird und der Kondensator C101 als Antwort auf den Zustand der LSB auf V_ref geladen wird. Wenn wir nunmehr 19B betrachten, so sind bei Phase P2 die Schalter S102 und S104 im offenen Zustand. Der Schalter S103 ist im geschlossenen Zustand, wodurch C101 und C102 die Ladung, die anfangs in C101 gespeichert worden ist, aufteilen. Da die Kondensatoren C101 und C102 den im wesentlichen gleichen Kapazitätswert haben, wird die Ladung gleichmäßig aufgeteilt, so daß die Spannung an jedem Kondensator dann V_ref/2 ist. Wenn wir nunmehr 19C betrachten, so ist bei Phase P3 des Dreiphasentakts der Ladungsteilungsschalter S105 im geschlossenen Zustand, S102 bis S104, S106 und S109 sind im offenen Zustand. C101 und C103 teilen sich die Ladung, insbesondere teilen C101 und C103 die Ladung von C101 auf. Da die Kondensatoren C101 und C102 im wesentlichen den gleichen Kapazitätswert haben, wird die Ladung gleichmäßig aufgeteilt, so daß die Spannung an jedem Kondensator dann V_ref/4 ist. In der nächsten Phase P1 (siehe Schalter-Konfiguration in 19A) ist der Ausgangsschalter S109 im geschlossenen Zustand, und der Kondensator C103 gibt seine Ladung an den Ausgang ab.
20 ist ein Blockschaltbild eines weiteren DAC-Abschnitts 110 der in 3 gezeigten DAC-Stufe 86. In dieser Ausführungsform ist ein Ausgangsanschluß 111 des SC DAC 108 zur Verarbeitung des MSB des binär gewichteten digitalen Mehrbit-Eingangssignals mit einem der Ladungsteilungsschalter des segmentierten SC DAC 114 (3) gekoppelt.
21 ist eine schematische Darstellung einer Ausführungsform des in 20 gezeigten DAC-Abschnitts 110. In dieser Ausführungsform weist der DAC-Abschnitt 110 einen SC DAC 150 auf, beispielsweise den oben mit Bezug auf 17 beschriebenen. Der DAC-Abschnitt 110 weist ferner einen SC DAC 108 (nur MSB-Abschnitt dargestellt) auf, beispielsweise den oben mit Bezug auf 18 beschriebenen. Ein Einbit-DAC zur Verarbeitung des MSB weist eine SC-Zelle 380 und einen Schalter-Steuerabschnitt 382 auf. Das MSB des Digitalsignals und das Phasensignal P2 werden einem Schalter-Steuerabschnitt 382 zugeführt, der Schalter-Steuersignale auf den Leitungen 384, 386 erzeugt, die an die SC-Zelle 380 übergeben werden. Ein Ausgangsanschluß der SC-Zelle 380 ist mit einer der SC-Zellen 300A, 300B, 300C, 300D, z. B. der SC-Zelle 300D, gekoppelt.
In dieser Ausführungsform empfangen der SC DAC 108 und der SC DAC 150 jeweils einen nichtüberlappenden Dreiphasentakt. Bei Phase P2 erfährt der Einbit-DAC des MSB des SC DAC 108 eine Vorladung entsprechend dem logischen Zustand des MSB-Signals im SC DAC 108. Bei Phase P3 ist der Ladungsteilungsschalter des SC DAC 108 im geschlossenen Zustand, wodurch der Einbit-DAC des MSB-Abschnitts des SC DAC 108 Ladung mit dem vorhergehenden Einbit-DAC des SC DAC 108 teilt. Außerdem erfährt der SC DAC 150 bei Phase P3 eine Vorladung entsprechend dem digitalen Mehrbit-Signal bit₁, bit₂, bit₃, bit₄. Bei Phase P1 sind die Ladungsteilungsschalter des SC DAC 150 im geschlossenen Zustand, wodurch die Ladung zwischen den Einbit-DACs im SC DAC 150 und dem Einbit-DAC des MSB des SC DAC 108 umverteilt wird. Bei Phase P2 ist der Schalter S48 im geschlossenen Zustand, und einer der Einbit-DACs des SC DAC 150 gibt Ladung, d. h. einen Datenabtastwert, an den Ausgangsanschluß 120 des DAC-Abschnitts 110 der DAC-Stufe 86 ab (3).
22 ist eine schematische Darstellung einer weiteren Ausführungsform des in 20 gezeigten DAC-Abschnitts 110. In dieser Ausführungsform weist der SC DAC 150 drei Einbit-DACs 202, 204, 206 auf. In dieser Ausführungsform ist im Gegensatz zur Ausführungsform gemäß 21 der MSB-Abschnitt des SC DAC 108 in der "Ringanordnung" des SC DAC 150 positioniert. Neben der SC-Zelle 380, die für den MSB-Abschnitt des SC DAC 108 (3) verwendet wird, sind nämlich noch drei andere SC-Zellen in der Ringanordnung vorhanden. Der Betrieb des in 22 gezeigten DAC-Abschnitts 110 gleicht demjenigen, der oben mit Bezug auf den DAC-Abschnitt 110 gemäß 21 beschrieben ist.
23 ist Blockschaltbild einer weiteren Ausführungsform der DAC-Stufe 86, die ein binär gewichtetes digitales Mehrbit-Signal auf den Signalleitungen 82 empfängt. Das binär gewichtete digitale Mehrbit-Signal wird in einen binär gewichteten LSB-Abschnitt und einen binär gewichteten MSB-Abschnitt geteilt. Die LSBs werden einem Schalter-Kondensator-DAC (SC DAC) 108 zugeführt, der ein Analogsignal entsprechend dem Wert bildet, den die LSBs darstellen. Die MSBs werden an einen Thermometercodierer 112 übergeben, der die MSBs in ein gleichgewichtetes digitales Mehrbit-Signal umsetzt. Das gleichgewichtete digitale Mehrbit-Signal wird in einen Scrambler 400 eingegeben und trägt dazu bei, die Auswirkungen des Rauschens und/oder der Verzerrung, die durch den Digital-Analog-Umsetzer entstehen, zu reduzieren. Der Scrambler 400 gibt gleichgewichtete verwürfelte Bits aus, die einem Schalter-Kondensator-DAC (SC DAC) 114 zugeführt werden. Der SC DAC 114 bildet ein Analogsignal entsprechend dem Wert, der das gleichgewichtete verwürfelte digitale Mehrbit-Signal darstellt. Das Analogsignal vom SC DAC 108 und das Analogsignal vom segmentierten SC DAC 114 werden bei 118 summiert, um ein Analogsignal zu bilden, das auf der Signalleitung 120 ausgegeben wird.
24 ist ein Blockschaltbild einer Ausführungsform eines Vierbit-Scramblers 400, der ein digitales Dreibit-Eingangssignal bit_A, bit_B, bit_C empfängt. Ein Scrambler ist normalerweise höchst effektiv, wenn alle Scramblereingänge Daten empfangen. Der Extraeingang bzw. die Extraeingänge des Scramblers können beispielsweise zu einem Logikzustand, d. h. einer 1 oder einer 0 "fest verdrahtet" sein. Wenn ein Eingang bzw. Eingänge eines Scramblers fest verdrahtet sind, kann es erwünscht sein, eine entsprechende Anzahl von DAC-Eingängen mit einem Logikzustand fest zu verdrahten, der demjenigen entgegengesetzt ist, der für den Extraeingang bzw. die Extraeingänge des Scrambler verwendet wird.
Der Scrambler kann ein beliebiger Scramblertyp sein. Beispielsweise werden verschiedene Scrambler und Scramblerkonfigurationen im US-Patent 5 977 899 und 5 404 142 und in Kwan, Tom, et al., "A Stereo Multibit Signal-Delta DAC with Asynchronous Master-Clock Interface", IEEE Journal of Solid-State Circuits, Vol. 31, Nr. 12, Dezember 1996, S. 1881-1887 offenbart. Außerdem kann der Scrambler irgendeines von verschiedenen Schemen, z. B. Datensteuerung, Zufallsumverteilung, verwenden.
25 ist eine schematische Darstellung einer Ausführungsform eines DAC-Abschnitts 110 der in 20 gezeigten DAC-Stufe 86. In dieser Ausführungsform ist im Gegensatz zur Ausführungsform gemäß 22 der MSB-Abschnitt des SC DAC 108 eine von sechs SC-Zellen in einer "Ringanordnung". Neben der SC-Zelle 380, die für den MSB-Abschnitt des SC DAC 108 (3) verwendet wird, sind also noch fünf weitere SC-Zellen in der Ringanordnung vorhanden, nämlich die SC-Zellen 300A bis 300E. In dieser Ausführungsform bilden die fünf SC-Zellen 300A bis 300E einen segmentierten SC DAC 114 (3). Die SC-Zelle 380 und die SC-Zelle 300D sind ähnlich zueinander ausgerichtet, d. h. D380 und D300_D sind in der gleichen Richtung zueinander gerichtet. Ebenso sind die SC-Zelle 300B und die SC-Zelle 300E zueinander gleich ausgerichtet.
Die Bits bit₁, bit₂, bit₃, bit₄ des digitalen Mehrbit-Signals werden an die SC-Zellen 300A, 300B, 300C bzw. 300D übergeben. Die SC-Zelle 300E kann mit einem Signal mit einem "fest verdrahteten" Logikzustand versorgt werden. In bestimmten Ausführungsformen hat die Zuführung eines solchen Eingangssignals eine Auswirkung auf die "Verstärkung" des SC DAC 114 (3). Bestimmte Ausführungsformen können jede Auswirkung auf die "Verstärkung" kompensieren. Die Kompensation kann beispielsweise in der digitalen Signalprozessorstufe 109 (3), der Signalkonditionierungsstufe 89 (3) oder im DAC-Abschnitt 110 (3) oder in irgendeiner Kombination daraus erfolgen. Außerdem kann das Eingangssignal von einem Typ sein, der nicht zu einem "Verstärkungseffekt" führt. Wenn ein Eingangssignal der SC-Zelle 300E zugeführt wird, ist das Signal nicht auf eines begrenzt, das zu einem Logikzustand fest verdrahtet ist, sondern kann ein beliebiger Signaltyp sein und kann zeitvariabel oder nicht zeitvariabel sein.
26 ist ein schematisches Blockschaltbild einer weiteren Ausführungsform der DAC-Stufe 86 (3). Ein MSB-Abschnitt eines gleichgewichteten digitalen Mehrbit-Signals wird in den Scrambler 400 eingegeben, der gleichgewichtete verwürfelte Bits an eine Gatterstufe 420 ausgibt. Die Gatterstufe 420 (sechszehn Gatterstufen) empfängt ferner eines der Taktphasensignale, z. B. P3, und gibt gattergesteuerte, gleichgewichtete verwürfelte Bits an einen Schalter-Kondensator-DAC (SC DAC) 114 aus. Der SC DAC 114 bildet ein Analogsignal entsprechend dem Wert, den das gleichgewichtete, verwürfelte, digitale Mehrbit-Signal darstellt. Das Analogsignal vom SC DAC 108 wird an den segmentierten SC DAC 114 übergeben, der ein Analogsignal auf der Signalleitung 120 entsprechend dem Wert bildet, den das digitale Mehrbit-Signal darstellt, das in die DAC-Stufe 86 eingegeben wird. Der Scrambler 400 empfängt ferner ein Eingangssignal, beispielsweise mit einem Logikzustand 1. Eine zusätzliche Gatterstufe 421 empfängt ein Eingangssignal, beispielsweise mit einer Logikstufe 0. Es gibt also insgesamt siebzehn Gatterstufen.
In einer Ausführungsform arbeitet die DAC-Stufe 86 (3) mit einer Zyklusrate, die kleiner ist als die der SC-Filterstufe 90, beispielsweise kann die DAC-Stufe 86 (3) mit einer Zyklusrate von 6,5 MHz arbeiten, und das SC-Filter kann mit einer Zyklusrate von 13 MHz arbeiten.
Die Digital-Analog-Umsetzung führt häufig zu Rauschen, z. B. Quantisierungsrauschen, und/oder Verzerrung, das beispielsweise durch Linearitätsfehler, z. B. integrale und/oder differentielle, im Digital-Analog-Umsetzers verursacht wird, die wiederum u. a. durch Fehlanpassung von Analogkomponenten im Digital-Analog-Umsetzer bewirkt werden. Wie oben ausgeführt, können Signale vom Digital-Analog-Umsetzer an eine Signalkonditionierungsstufe übergeben werden, die ein Analogfilter aufweisen kann, z. B. eine Schalter-Kondensator(SC-)Filterstufe. Die Signalkonditionierungsstufe kann dazu beitragen, Rausch- und/oder Verzerrungskomponenten der Analogsignale zu dämpfen, beispielsweise durch Beseitigung des Bandrauschens. Eine Reduzierung eines beliebigen bestimmten Rauschens und/oder einer beliebigen bestimmten Verzerrung muß nicht in jeder Ausführungsform angestrebt und erreicht werden und ist keine Anforderung der Signalkonditionierungsstufe oder der hier offenbarten Schalter-Kondensatortechniken.
27 ist ein schematisches Schaltbild einer Ausführungsform eines Abschnitts der DAC-Stufe 86 in Kombination mit einer Ausführungsform der SC-Filterstufe 90. In dieser Ausführungsform empfangen die DAC-Stufe 86 und die SC-Filterstufe 90 einen nichtüberlappenden Vierphasentakt. Die Zyklusrate der DAC-Stufe ist jedoch kleiner, z. B. etwa 50% kleiner, als die Zyklusrate der SC-Filterstufe 90. In dieser Ausführungsform hat das Ausgangssignal des SC DAC die Form von Ladungspaketen, die an das Schalter-Kondensatorfilter übergeben werden, wie nachstehend beschrieben. Daten können im Pipeline-Betrieb über den Digital-Analog-Umsetzer und in der Ausgangsdatenrate des Digital-Analog-Umsetzers transportiert werden, wobei die Ausgangsdatenrate des Digital-Analog-Umsetzers an die Eingangsdatenratenanforderungen des Schalter-Kondensatorfilters angepaßt wird.
Der Ausgang des Eingangsoperationsverstärkers ist bei Phase P3 und bei Phase P1 gültig. Bei Phase P3 werden der Einbit-DAC 202 und der Einbit-DAC 204 als Antwort auf den Logikzustand von bit₁. bzw. bit₂ vorgeladen, wie oben mit Bezug auf 13 beschrieben. Die DAC-Stufenschalter S59, S60, S61 und S62 sind im offenen Zustand. Auch bei Phase P3 sind die SC- Filterstufenschalter S63, S64, S68, S69, S72 und S74 im offenen Zustand. Die Schalter S65, S66, S67, S70, S71 und S73 sind im offenen Zustand. Bei Phase P4 sind die Ladungsteilungsschalter, z. B. S59 und S60 der SC-DAC-Stufe, im geschlossenen Zustand, wodurch die Ladung zwischen den Einbit-DACs umverteilt wird. Auch bei Phase P4 sind die SC-Filterschalter S63, S64, S68, S69, S72 und S74 im geschlossenen Zustand. Die Schalter S65, S66, S67, S70, S71 und S73 sind im offenen Zustand, wodurch der Eingangsoperationsverstärker der SC-Filterstufe 90 einer Offset- und Verstärkungskompensation unterzogen wird. Die Verstärkungskompensation ist am effektivsten, wenn die Abtastrate viel höher ist als die Bandbreite der Analogsignale aus der DAC-Stufe. Bei Phase P1 schließt der Schalter S61, und eines der Einbit-DAC des SC DAC gibt Ladung, nämlich einen Datenabtastwert, an den Eingang der SC-Filterstufe ab, die in dieser Ausführungsform als offset- und verstärkungskompensierte virtuelle Masse erscheint. Die Schalter S59 und S60 sind im offenen Zustand. Auch bei P1 sind die Schalter S67 und S70 der SC-Filterstufe 90 im geschlossenen Zustand, wodurch der Ausgang der SC-Filterstufe 90 wieder mit dem Eingang der SC-Filterstufe 90 verbunden ist. Die Schalter S65, S71 und S73 sind auch im geschlossenen Zustand. Die Schalter S63, S64, S68, S69, S72 und S74 sind im offenen Zustand. Bei Phase P2 ist der SC-Filterschalter S63 im offenen Zustand, wodurch die Verbindung zwischen dem Ausgang und dem Eingang der SC-Filterstufe 90 geöffnet wird. Der Schalter S62 ist im geschlossenen Zustand, wodurch der Einbit-DAC 202 Ladung, d. h. einen Datenabtastwert, an den Eingang der SC-Filterstufe abgibt. Die Schalter S61, S60 und S59 sind im offenen Zustand. Auch bei Phase P2 sind die Schalter S65, S66, S68, S69, S72 und S74 im geschlossenen Zustand. Die Schalter S63, S64, S67, S70, S71, S73 sind im offenen Zustand. Bei Phase P3 sind die Schalter S59, S60, S61 und S62 im offenen Zustand, und der SC DAC wird einer weiteren Vorladung entsprechend dem Mehrbiteingangssignal unterzogen.
Die DAC-Stufe gibt also mehr als ein Analogsignal (z. B. in dieser Ausführungsform zwei Analogsignale) während jedes Zyklus des DAC (z. B. jedes Zyklus des Vierphasentakts) ab, wodurch sich die Ausgangsabtastrate des DAC an die Eingangsabtastrate der SC-Filterstufe anpaßt. Die Analogsignale können, müssen jedoch nicht, miteinander identisch sein. In bestimmten Ausführungsformen sind die beiden Analogsignale vom DAC nicht identisch, aber die nachgeschalteten Stufen liefern eine entsprechende Kompensation, so daß die beiden Analogsignale in gleichem Maß zum Ausgangssignal des Digital-Analog-Umsetzungssystems beitragen. Ein beliebiger Typ von SC DAC kann verwendet werden, solange der DAC geeignete "Kopien" des Analogsignals erzeugt. In bestimmten Ausführungsformen kann ein SC DAC des in 18 und 19A bis 19C gezeigten Typs verwendet werden, da er von sich aus mehrere Kopien des Ausgangssignals bereitstellt.
Die Signalkonditioniererstufe muß kein Schalter-Kondensatorfilter sein. Nach der vorstehenden Beschreibung ist zwar eine SC-Filterstufe vorhanden, aber bestimmte Ausführungsformen müssen also keine SC-Filterstufe aufweisen. Ferner ist in den Ausführungsformen mit einer SC-Filterstufe keine Offset- und Verstärkungskompensation erforderlich.
Es gibt viele Möglichkeiten zur physischen Anordnung der Stufen in jeder der Figuren. Beispielsweise ist in einer Ausführungsform eine Gatterstufe in jede der SC-Zellen integriert, um die Anzahl der Datenleitungen zu reduzieren, die zu der DAC-Stufe geführt werden. In einer weiteren Ausführungsform sind die Gatterstufen nahe der Scramblerzelle integriert, um die Größe der SC-Zellen zu reduzieren.
In bestimmten Ausführungsformen kann der Wert der Kapazität, die im SC DAC verwendet wird, entsprechend den kT/C-Rauschanforderungen gewählt werden, obwohl dies nicht erforderlich ist.
In bestimmten Ausführungsformen kann der Wert der Kapazität, der im SC DAC verwendet wird, so gewählt werden, daß er groß genug ist, um die Anforderungen der Bitgewichtsanpassung zu erfüllen. Dies sind jedoch nur zwei Beispielkriterien. Die Kriterien zum Wählen des Wertes bzw. der Werte der Kapazität, die im SC DAC verwendet werden, sind nicht auf diejenigen der Rauschanforderung und/oder der Anforderungen der Bitgewichtsanpassung begrenzt.
Die Beschreibung bezieht sich zwar auf ein System zur Verwendung in einem GSM-System, das mit 13 MHz arbeitet, aber die oben beschriebenen Systeme sind nicht darauf beschränkt.
Verschiedene Schalter-Kondensatorfilter und zugeordnete Konfigurationen sind offenbart in Temes, Gabor C. et al., "Novel Pipeline Data Converters" ISCAS, 1988, S. 1943-1946 und Yoshizawa, Hirokazu et al., "Novel Design Techniques for High-Linearity MOSFET-Only Switched-Capacitor Circuits", Symposium an VLSI Circuits Digest of Technical Papers, 1996, S. 152-153.
In bestimmten Ausführungsformen liefert die DAC-Stufe simultan mehrere "Kopien" zur gleichen Zeit, was praktisch die Verstärkung des DAC erhöht.
Wenn wir wiederum 27 betrachten, so hat in bestimmten Ausführungsformen die SC-Filterstufe 90 einen Schalter-Kondensator, z. B. C400. Der Schalter-Kondensator C400 kann, ohne darauf beschränkt zu sein, ein Schalter-Kondensator sein, der keine Einflüsse von zugeordneten parasitären Kapazitäten hat. Das heißt, die parasitären Kapazitäten können geladen und/oder entladen werden oder nicht, sie lassen keine parasitären Signale von den Lade- und Entladeereignissen in den Signalweg durch. In dieser Ausführungsform weist die SC-Filterstufe einen Schalter-Kondensator C401 parallel zum Schalter-Kondensator C400 auf. Der Schalter-Kondensator C400 kann die Schalter mit dem Schalter-Kondensator C401 gemeinsam nutzen, muß jedoch nicht. Der Schalter-Kondensator C401 kann eine parasitäre Kapazitätscharakteristik aufweisen. Der Schalter-Kondensator C401 kann beispielsweise, ohne darauf beschränkt zu sein, ein Schalter-Kondensator sein, der aus zwei Dioden besteht, die über die Anoden oder über die Kathoden verbunden sind, wobei die Sperrschicht zwischen den beiden Dioden so vorgespannt ist, daß die Dioden während des Betriebs nicht in Durchlaßrichtung vorgespannt werden. In bestimmten Ausführungsformen hat die DAC-Stufe empfindliche parasitäre Schalter-Kondensatorelemente, und folglich kann der Kondensator C401 im Schalter-Kondensatorfilter die Verstärkungsanpassung und/oder die Verstärkungsdrift zwischen der DAC-Stufe und der SC-Filterstufe verbessern.
28A ist eine Darstellung einer Draufsicht einer Ausführungsform einer SC-Zelle 450, die einen Einbit-DAC gemäß 16A implementiert. Der Umfang der SC-Zelle 450 ist als gestrichelte Linie dargestellt. Die SC-Zelle 450 weist eine Kondensatorabdeckplatte C1TP und eine Kondensatorbodenplatte C1BP auf. Ein Leiter 452 ist vorgesehen, um das Digitalsignal bit₂ an einen Bereich eines Steuerabschnitts 222 zu übergeben. Ein Leiter 454 ist vorgesehen, um das Phasensignal P3 an einen Bereich zu übergeben, der den Steuerabschnitt 222 darstellt. Ein Leiter 456 führt vom Umfang der SC-Zelle 450 zu einem Gate eines Schalters S43. Ein Leiter 458 führt vom Umfang der SC-Zelle 450 entweder zu einer Source oder zu einem Drain des Schalters S43. Ein Leiter 460 führt vom Umfang der SC-Zelle 450 zur Abdeckplatte des Kondensators C1TP und zu dem entsprechenden anderen Element, nämlich zur Source oder zum Drain des Schalters S43. Ein Leiter 462 führt vom Umfang entweder zu einer Source oder zu einem Drain eines Schalters S48. Ein Leiter 464 führt von dem entsprechenden anderen Element, nämlich der Source oder dem Drain des Schalters S48 zur Abdeckplatte des Kondensators C1TP und zu einem Bereich 466, der einen Bereich eines Schalters S4, eines Schalters S5, einer Spannungsreferenz V3 und einer Spannungsreferenz V4 darstellt. Ein Leiter 468 führt von einem Gate des Schalters S48 zum Umfang der SC-Zelle 450.
28B ist eine Darstellung einer Draufsicht einer weiteren Ausführungsform einer SC-Zelle 450, die den Einbit-DAC gemäß 16A implementiert. Diese Ausführungsform ist im wesentlichen die gleiche wie die Ausführungsform gemäß 28A, weist aber ferner einen Schalter S43A auf, der elektrisch mit S43 parallelgeschaltet ist und physisch im wesentlichen senkrecht zu S43 ausgerichtet ist; und weist ferner einen Schalter S48A auf, der elektrisch mit S48 parallelgeschaltet ist und physisch senkrecht zu S48 ausgerichtet ist. Beispielsweise können die Schalter S43, S43A eine Längsachse haben, und die Schalter können so ausgerichtet sein, daß die Längsachse eines Schalters physisch senkrecht zur Längsachse des anderen Schalters ist. In einer Ausführungsform bestehen die Schalter S43 und S43A aus zwei Schaltern von annähernd gleicher Größe.
29 ist eine Darstellung einer Draufsicht einer Ausführungsform eines Schaltkreisentwurfs 480 eines DAC-Abschnitts 110 mit achtzehn SC-Zellen, die in einem Ring 482 angeordnet sind. Siebzehn der SC-Zellen (in durchgezogenen Linien dargestellt) im Ring bilden einen segmentierten DAC, der dafür angepaßt ist, ein digitales Mehrbit-Signal mit bis zu siebzehn Bits zu empfangen. Eine der SC-Zellen (in gestrichelter Linie dargestellt) im Ring bildet den MSB-Abschnitt eines SC DAC (in gestrichelter Linie dargestellt) 484, der aus sieben SC-Zellen besteht und dafür angepaßt ist, ein digitales Mehrbit-Eingangssignal von bis zu sieben Bits zu empfangen. Ein Pfeil an jeder der Zellen im Ring zeigt die relative Richtung der Ausrichtung der SC-Zelle an.
In einer Ausführungsform ist die DAC-Stufe in einem 0,25-Mikrometer-(μm-)Doublepoly-Quadmetal-Prozeß in einer integrierten Schaltung für GMS-Basisband/Sprachband ausgeführt.
Wie oben erwähnt, sind jedoch die Schalter und die Kondensatoren nicht auf diese bestimmten dargestellten Ausführungsformen beschränkt.
Wie oben erwähnt, werden die Schalter-Kondensatortechniken in vielen Systemen verwendet. Die oben beschriebenen Schalter-Kondensatorbauelemente und -techniken sind nicht auf Mobilkommunikationssysteme oder etwa sogar Digital-Analog-Umsetzer beschränkt.
30 ist ein schematisches Schaltbild einer Ausführungsform einer CT-Filterstufe 92 gemäß 2, die zwei Widerstände R600, R601 aufweist, die jeweils ein Analogsignal von der SC-Filterstufe empfangen und mit C600 und C601 ein RC-Filter bilden, um die Bilder, die das Schalter-Kondensatorfilter zurückläßt, passiv zu filtern. Die Bilder treten mit Vielfachem der SC-Filterabtastrate auf. Die Stufe kann eine wählbare Verstärkung haben, die durch einen Verstärker 600 und Widerstände R602 bis R607 gebildet wird. Die CT-Filterstufe kann ferner Widerstände R608, R609 aufweisen, die einen passiven Pol in Kombination mit einem chipexternen Kondensator C602 bilden. Obwohl nicht erforderlich, können die Widerstände im Ausgangspol so integriert sein, daß die I/Q-Kanalanpassung verbessert wird, die Anzahl der externen Komponenten reduziert wird und die Einwirkungen der Belastung von der Pinkapazität auf den Ausgangsstufenverstärker reduziert werden.
31 ist ein Blockschaltbild einer Ausführungsform einer Quadrierschaltung 500, die dafür angepaßt ist, ein digitales Vierbiteingangssignal bit₁, bit₂, bit₃, bit₄ in ein Analogsignal umzusetzen, das das Quadrat des Eingangssignals anzeigt. Das Analogsignal wird einem Ausgangsanschluß 510 zugeführt. Die Quadrierschaltung 500 weist vier Schalter-Kondensatoren DACs 162, 164, 166, 168 auf, die oben mit Bezug auf 5 beschrieben sind. Das Digitalsignal bit₁. wird an einen Eingangsanschluß 512 übergeben, von wo es dem Einbit-DAC 162 zugeführt wird, um den Schalter S1 zu steuern. Das Digitalsignal bit₁. wird ferner einem Inverter 174 zugeführt, der ein Signal am Anschluß 176 erzeugt, das verwendet wird, um den Schalter S2 zu steuern. Das Digitalsignal bit₂ wird an einen Eingangsanschluß 514 übergeben, von wo es dem Einbit-DAC 164 zugeführt wird, um den Schalter S4 zu steuern, und in einen Inverter 180 eingegeben wird, der ein Signal am Anschluß 182 erzeugt, das verwendet wird, um den Schalter S5 zu steuern. Das Digitalsignal bit₃ wird an einen Eingangsanschluß 516 übergeben, von wo es dem Einbit-DAC 166 zugeführt wird, um den Schalter S7 zu steuern, und in einen Inverter 186 eingegeben wird, der ein Signal am Anschluß 188 erzeugt, das verwendet wird, um den Schalter S8 zu steuern. Das Digitalsignal bit₄ wird an einen Eingangsanschluß 518 übergeben, von wo es dem Einbit-DAC 168 zugeführt wird, wo es verwendet wird, um einen Ladeschalter S10 zu steuern, und in einen Inverter 192 eingegeben wird, der ein Signal am Anschluß 194 erzeugt, das verwendet wird, um den Schalter S11 zu steuern. Der erste Anschluß des Kondensators C1 wird einem ersten Anschluß eines Ladungsteilungsschalters S200 zugeführt. Der erste Anschluß des Kondensators C2 wird dem ersten Anschluß eines Ladungsteilungsschalter S201 zugeführt. Der erste Anschluß des Kondensators C3 wird einem ersten Anschluß eines Ladungsteilungsschalters S202 zugeführt. Der erste Anschluß des Kondensators C4 wird einem ersten Anschluß eines Ladungsteilungsschalters S203 zugeführt. Der zweite Anschluß jedes der Schalter S200 bis S203 ist mit einem ersten Anschluß eines Schalters S204 ver bunden. Der zweite Anschluß des Schalters S204 ist mit dem Ausgangsanschluß 510 verbunden.
33A bis 33C sind Blockschaltbilder, die den Betrieb der Quadrierschaltung 500 gemäß 31 bei jeder der drei Taktphasen zeigen, wenn die Eingangsanschlüsse 512, 514, 516, 518 mit digitalen Bitsignalen bit₁, bit₂, bit₃, bit₄ mit logischen Zuständen 1, 0, 0 bzw. 0 versorgt werden. Tabellen zeigen die Beziehung zwischen der Taktphase und dem Zustand (d. h. Spannung und Ladung) der Kondensatoren in den Einbit-DACs. Wenn wir nunmehr 33A betrachten, so sind bei Phase P3 des Dreiphasentakts alle Ladungsteilungsschalter S200, S201, S202 und S203 und der Ausgangsschalter S204 im offenen Zustand. Der Kondensator C1 wird als Antwort auf den logischen Zustand 1 am Anschluß 512 auf V_ref geladen. Die Kondensatoren C2, C3 und C4 werden alle als Antwort auf die Signale des logischen Zustands 0 an den Anschlüssen 514, 516 bzw. 518 auf Masse entladen. Wenn wir nunmehr 33B betrachten, so sind bei Phase P1 des Dreiphasentakts alle Ladeschalter S3, S6, S9 und S12 (31) und der Ausgangsschalter S204 in einem offenen Zustand, und alle Ladungsteilungsschalter S200, S201, S202, S203 sind in einem geschlossenen Zustand, wodurch die Ladung umverteilt wird, was dazu führt, daß die Gesamtladung in allen Kondensatoren zwischen allen Kondensatoren aufgeteilt wird. Wenn die Kondensatoren C1, C2, C3, C4 alle den gleichen Kapazitätswert C haben, dann ist die Ladung gleichmäßig verteilt, so daß die Spannung an jedem Kondensator dann V_ref/4 ist. Wenn wir nunmehr 33C betrachten, so ist bei P2 des Dreiphasentakts der Schalter S200 im geschlossenen Zustand, da P2 einen Logikzustand 1 und bit₁ einen Logikzustand 1 hat. Die Schalter S201, S202, S203 sind im offenen Zustand, da bit₂, bit₃, bit₄ einen logischen Zustand 0 haben. Der Ausgangsschalter S204 ist im geschlossenen Zustand, und der Kondensator C1 (31) des Einbit-DAC 162 gibt seine Ladung an den Ausgangsanschluß 510 ab. Folglich ist die Gesamtladung, die an den Ausgangsanschluß 510 abgegeben wird, gleich C·Vref/4.
34A bis 34C sind Blockschaltbilder, die den Betrieb der Quadrierschaltung 500 gemäß 31 bei jeder der drei Taktphasen zeigen, wenn die Eingangsanschlüsse 512, 514, 516, 518 mit digitalen Bitsignalen bit₁, bit₂, bit₃, bit₄ mit logischen Zuständen 1, 1, 0 bzw. 0 versorgt werden. Tabellen zeigen die Beziehung zwischen der Taktphase und dem Zustand (d. h. Spannung und Ladung) der Kondensatoren in den Einbit-DACs. Wenn wir nunmehr 33A betrachten, so sind bei Phase P3 des Dreiphasentakts alle Ladungsteilungsschalter S200, S201, S202 und S203 und der Ausgangsschalter S204 im offenen Zustand. Der Kondensator C1 und der Kondensator C2 werden als Antwort auf den logischen Zustand 1 am Anschluß 512 bzw. 514 jeweils auf V_ref geladen. Die Kondensatoren C3 und C4 werden alle als Antwort auf die Logiksignale 0 an den Anschlüssen 516 bzw. 518 auf Masse entladen. Wenn wir nunmehr 34B betrachten, so sind bei Phase P1 alle Ladeschalter S3, S6, S9 und S12 (31) und der Ausgangsschalter S204 in einem offenen Zustand, und alle Ladungsteilungsschalter S200, S201, S202, S203 sind in einem geschlossenen Zustand, wodurch die Ladung umverteilt wird, was dazu führt, daß die Gesamtladung in allen Kondensatoren zwischen allen Kondensatoren verteilt wird. Wenn die Kondensatoren C1, C2, C3, C4 alle den gleichen Kapazitätswert C haben, dann wird die Ladung gleichmäßig verteilt, so daß die Spannung an jedem Kondensator dann V_ref/2 ist. Wenn wir nunmehr 33C betrachten, so ist bei P2 des Dreiphasentakts der Schalter S200 im geschlossenen Zustand, da P2 einen logischen Zustand 1 und bit₁. einen logischen Zustand 1 hat. Der Schalter S201 ist im geschlossenen Zustand, da P2 einen logischen Zustand 1 und bit₂ einen logischen Zustand 1 hat. Die Schalter S202, S203 sind im offenen Zustand, da bit₃, bit₄ einen logischen Zustand 0 haben. Der Ausgangsschalter S204 ist im geschlossenen Zustand, und die Kondensatoren C1 und C2 (31) der Einbit-DACs 162, 164 geben Ladung an den Ausgangsanschluß 510 ab. Folglich ist die Gesamtladung, die an den Ausgangsanschluß 510 abgegeben wird, gleich C·Vref.
Für diese Ausführungsform kann also die Ladung folgendermaßen bestimmt werden: Ladung = (C·Vref·(Wert des digitalen Eingangssignals)2)/4 (Gleichung 1)
In anderen Ausführungsformen muß es sich bei dem digitalen Mehrbit-Eingangssignal für die SC-Quadrierschaltung nicht um gleichgewichtete Bits handeln, sondern sie können auch binäre Wichtung oder irgendeine andere Wichtung haben.
35 zeigt eine Ausführungsform eines Analog-Digital-Umsetzers 800. Der Analog-Digital-Umsetzer 800 ist ein Umsetzer mit schrittweiser Annäherung mit einer analogen Vergleichsstufe 801, die ein Analogsignal empfängt. Die analoge Vergleichsstufe 801 erzeugt ein Ausgangssignal, das einem Annäherungsregister (SAR) 802 zugeführt wird, das ein Ausgangssignal erzeugt, das an eine Zwischenspeicherstufe 804 übergeben wird. Ein digitales Ausgangssignal von der Zwischenspeicherstufe 804 wird in einem Eingang der analogen Vergleichsstufe über ein Rückkopplungselement 806 rückgekoppelt. Das Rückkopplungselement 806 kann ein Digital-Analog-Umsetzer sein, der ein oder mehrere oben beschriebene Verfahren oder Vorrichtungen verwendet. In bestimmten Ausführungsformen kann das Rückkopplungselement eine Quadrierschaltung aufweisen, z. B. die oben mit Bezug auf 31 bis 34 beschriebene Quadrierschaltung. In solchen Ausführungsformen hat der Rückkopplungs-DAC die Charakteristik, daß das analoge Ausgangssignal proportional zum Quadrat des digitalen Eingangssignals ist. Dadurch wird eine Quadratwurzel-Übertagungsfunktion für den gesamten Analog-Digital-Umsetzer erzeugt, wobei das digitale Ausgangssignal proportional zur Quadratwurzel des analogen Eingangssignals ist. Im Gegensatz dazu erzeugt der Analog-Digital-Umsetzer AD574, der von Analog Devices, Inc. hergestellt ist, eine Linearübertragungsfunktion, wobei das digitale Ausgangssignal direkt proportional zum analogen Eingangssignal des Analog-Digital-Umsetzers ist.
Wenn wir nunmehr wieder 31 betrachten, so kann in einer weiteren Ausführungsform ein Digital-Analog-Umsetzer ein erstes digitales Mehrbit-Signal und ein zweites digitales Mehrbit-Signal empfangen und ein Analogsignal erzeugen, das ein Produkt aus dem ersten digitalen Mehrbit-Signal und dem zweiten digitalen Mehrbit-Signal anzeigt. Eine solche Ausführungsform gleicht der Quadrierschaltung gemäß 31, außer daß die Schalter S200, S201, S202 und S203 durch das zweite digitale Mehrbit-Signal gesteuert werden. Beispielsweise kann der Schalter S200 nach der folgenden Gleichung gesteuert werden: P1+((bit₁ des zweiten digitalen Mehrbit-Signals)·P2). Der Schalter S201 kann nach der folgenden Gleichung gesteuert werden: P1+((bit₂ des zweiten digitalen Mehrbit-Signals)·P2). Der Schalter S202 kann nach der folgenden Gleichung gesteuert werden: P1+((bit₃ des zweiten digitalen Mehrbit-Signals)·P2). Der Schalter S203 kann nach der folgenden Gleichung gesteuert werden: P1+((bit₄ des zweiten digitalen Mehrbit-Signals)·P2). In einer weiteren Ausführungsform kann ein solcher Digital-Analog-Umsetzer in einer Rückkopplungsschleife eines Analog-Digital-Umsetzers verwendet werden, wie in 35.
In einer weiteren Ausführungsform weist die digitale Signalverarbeitungsstufe einen Sigma-Delta-Modulator auf.
Der Bedienhörer 50 ist zwar in einer Ausführungsform als dafür angepaßt dargestellt, ein akustisches Signal 56 zu empfangen, aber er ist in anderen Ausführungsformen nicht darauf beschränkt. Bei dem Eingangssignal kann es sich unter anderem um ein oder mehrere Signale irgendeines Typs handeln, einschließlich einer elektromagnetischen, elektrischen, Mikrowellen-, akustischen, Ultraschall- und optischen Signalform, und es kann eine beliebige Form haben und kann von einer beliebigen Quelle stammen. Die Erfindung kann bei jedem Systemtyp verwendet werden, der eine Digital-Analog-Umsetzungsstufe aufweisen kann, aber nicht muß.
Beim digitalen Mehrbit-Signal kann es sich um parallele Daten handeln, die z. B. anhand mehrerer Signalleitungen bereitgestellt werden, um serielle Daten, die z. B. anhand einer einzigen Signalleitung bereitgestellt werden, oder um eine Kombination daraus, z. B. um einige parallele Daten und einige serielle Daten.
Die SC-Zelle ist zwar in Ausführungsformen zur Verwendung bei der Bildung eines SC DAC dargestellt, sie ist jedoch nicht darauf beschränkt, sondern kann vielmehr in jeder Anwendung verwendet werden.
Die oben beschriebenen Schalter-Kondensatorvorrichtungen und -techniken sind nicht auf Ausführungsformen begrenzt, in denen die Elemente im wesentlichen identisch sind.
Wie oben ausgeführt, können die Schalter und die Kondensatoren von jedem Typ sein und müssen nicht auf die oben offenbarten bestimmten Ausführungsformen beschränkt sein.
Es sind zwar verschiedene Ausführungsformen dargestellt und beschrieben worden, aber der Fachmann wird verstehen, daß verschiedene Änderungen und Modifikationen möglich sind.

Claims

System zum Empfangen eines Mehrbit-Digitalsignals und Erzeugen eines aufbereiteten analogen Ausgangssignals mit: einem Digital-Analog-Wandler (68), der eingerichtet ist, das Mehrbit-Digitalsignal (66) zu empfangen, und mit einer Signalaufbereitungsstufe (89) gekoppelt ist, wobei das System dadurch gekennzeichnet ist, daß: der Digital-Analog-Wandler (68) mehrere Einbit-Schalter-Kondensator-Sub-Digital-Analog-Wandler (202, 204) aufweist, von denen jeder ein Bit des Mehrbit-Digitalsignals empfängt, wobei die Ausgaben der Sub-Digital-Analog-Wandler kombiniert sind, um als Reaktion auf den Empfang des Mehrbit-Digitalsignals während eines einzigen Digital-Analog-Wandler-Umwandlungszyklus, der durch ein Mehrphasen-Umwandlungstakt definiert ist, mindestens zwei verschiedene Signale bereitzustellen, die ein erstes Analogsignal und ein zweites Analogsignal umfassen, wobei das erste Analogsignal für eine Summe von Werten von Bits im Mehrbit-Digitalsignal (82) indikativ ist, wobei das zweite Analogsignal ebenfalls für die Summe von Werten von Bits im Mehrbit-Digitalsignal (84) indikativ ist; und während des Umwandlungszyklus (a) das erste analoge Ausgangssignal an die Signalaufbereitungsstufe (89) ein erstes Ladungspaket liefert, und (b) das zweite analoge Ausgangssignal an die Signalaufbereitungsstufe (89) ein zweites Ladungspaket liefert, aus dem das aufbereitete analoge Ausgangssignal erzeugt wird.
System nach Anspruch 1, wobei sich die mindestens zwei Analogsignale im wesentlichen einander gleichen.
System nach Anspruch 1, wobei die Größe der Ausgangsdatenrate des Digital-Analog-Wandlers mindestens das Doppelte der Größe der Eingangsdatenrate des Digital-Analog-Wandlers ist.
System nach Anspruch 1, wobei die Größe der Ausgangsdatenrate des Digital-Analog-Wandlers zweimal die Größe der Eingangsdatenrate des Digital-Analog-Wandlers ist.
Verfahren zum Empfangen eines Mehrbit-Digitalsignals und Erzeugen eines aufbereiteten analogen Ausgangssignals, das aufweist: Empfangen des Mehrbit-Digitalsignals mit einem Digital-Analog-Wandler, der mit einer Signalaufbereitungsstufe ge koppelt ist, gekennzeichnet durch die Schritte: Erzeugen mindestens zweier verschiedener Analogsignale mit dem Digital-Analog-Wandler unter Verwendung mehrerer Einbit-Schalter-Kondensator-Sub-Digital-Analog-Wandler, von denen jeder ein Bit des Mehrbit-Digitalsignals empfängt, und wobei die Ausgaben der Sub-Digital-Analog-Wandler kombiniert werden, um als Reaktion auf den Empfang des Mehrbit-Digitalsignals während eines einzigen Digital-Analog-Wandler-Umwandlungszyklus, der durch einen Mehrphasen-Umwandlungstakt definiert ist, die mindestens zwei verschiedenen Analogsignale bereitzustellen, wobei die beiden verschiedenen Analogsignale ein erstes Analogsignal, das für eine Summe von Werten von Bits im Mehrbit-Digitalsignal indikativ ist, und ein zweites Analogsignal umfassen, das für die Summe von Werten der Bits im Mehrbit-Digitalsignal indikativ ist; wobei während des Umwandlungszyklus (a) das erste analoge Ausgangssignal an die Signalaufbereitungsstufe (89) ein erstes Ladungspaket liefert, und (b) das zweite analoge Ausgangssignal an die Signalaufbereitungsstufe (89) ein zweites Ladungspaket liefert; und das aufbereitete analoge Ausgangssignal aus dem zweiten Ladungspaket erzeugt wird.
Verfahren nach Anspruch 5, wobei die Signalaufbereitungsstufe einen Schritt des Filterns von mindestens zwei der mindestens zwei analogen Ausgangssignale durchführt, die das erste Analogsignal und das zweite Analogsignal umfassen.
Verfahren nach Anspruch 5 oder 6, wobei sich die mindestens zwei Analogsignale im wesentlichen einander gleichen.