JPH02306722A - Ｄ／ａ変換装置 - Google Patents
Ｄ／ａ変換装置Info
- Publication number
- JPH02306722A JPH02306722A JP1128133A JP12813389A JPH02306722A JP H02306722 A JPH02306722 A JP H02306722A JP 1128133 A JP1128133 A JP 1128133A JP 12813389 A JP12813389 A JP 12813389A JP H02306722 A JPH02306722 A JP H02306722A
- Authority
- JP
- Japan
- Prior art keywords
- data
- converter
- output
- digital data
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/661—Improving the reconstruction of the analogue output signal beyond the resolution of the digital input signal, e.g. by interpolation, by curve-fitting, by smoothing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、Ｄ／Ａ変換装置の改良に関する。
背景技術
従来のＤ／Ａ変換装置の例について第５図を参照しつつ
説明する。
説明する。
第５図において、例えばＣＤプレーヤ等のオーディオ信
号処理部において復号された１６ビツトのしあるいはＲ
チャンネルオーディオ信号データの如きレベル信号情報
を担う一連のデジタルデータ群がデータコントローラ１
に供給される。
号処理部において復号された１６ビツトのしあるいはＲ
チャンネルオーディオ信号データの如きレベル信号情報
を担う一連のデジタルデータ群がデータコントローラ１
に供給される。
データコントローラ１は、供給されたデジタルデータを
非反転データとしてＤ／Ａ変換器２に供給すると共に、
供給されたデジタルデータの各々について当該デジタル
データの正負極性のみを反転した反転データを得て、こ
れを対応する非反転データのＤ／Ａ変換器２への供給に
同期してＤ／Ａ変換器３に供給する。
非反転データとしてＤ／Ａ変換器２に供給すると共に、
供給されたデジタルデータの各々について当該デジタル
データの正負極性のみを反転した反転データを得て、こ
れを対応する非反転データのＤ／Ａ変換器２への供給に
同期してＤ／Ａ変換器３に供給する。
Ｄ／Ａ変換器２は、非反転データの正負極性及び値に応
じたレベルの出力電圧ａを発生し、これをサンプルホー
ルド回路４に供給する。Ｄ／Ａ変換器３は、反転データ
の正負極性及び値に応じたレベルの出力電圧すを発生し
、これをサンプルホールド回路５に供給する。
じたレベルの出力電圧ａを発生し、これをサンプルホー
ルド回路４に供給する。Ｄ／Ａ変換器３は、反転データ
の正負極性及び値に応じたレベルの出力電圧すを発生し
、これをサンプルホールド回路５に供給する。
サンプルホールド回路４及び５は、データコントローラ
１から供給されるデータの供給に対応したタイミングク
ロックＣに応じてＤ／Ａ変換器の出力電圧レベルを受入
れて、これを保持する。サンプルホールド回路４の保持
出力ｄは差動アンプ６の正相入力端に、サンプルホール
ド回路５の保持出力ｅは差動アンプ６の逆相入力端に供
給される。
１から供給されるデータの供給に対応したタイミングク
ロックＣに応じてＤ／Ａ変換器の出力電圧レベルを受入
れて、これを保持する。サンプルホールド回路４の保持
出力ｄは差動アンプ６の正相入力端に、サンプルホール
ド回路５の保持出力ｅは差動アンプ６の逆相入力端に供
給される。
差動アンプ６は、サンプルホールド回路４及び５の保持
する２つの電圧のレベル差に応じた電圧ｆをアナログ出
力として発生する。
する２つの電圧のレベル差に応じた電圧ｆをアナログ出
力として発生する。
次に、装置の動作について第６図を参照しつつ説明する
。
。
データコントローラ１に一連のデジタルデータ群が供給
されると、データコントローラ１は各デジタルデータに
ついて絶対値が等しく、正負極性が異なる２つのデータ
を得て、これを夫々Ｄ／Ａ変換器２及び３に供給する。
されると、データコントローラ１は各デジタルデータに
ついて絶対値が等しく、正負極性が異なる２つのデータ
を得て、これを夫々Ｄ／Ａ変換器２及び３に供給する。
従って、Ｄ／Ａ変換器２及び３の出力ａ、 ｂは、夫々
第６図（Ａ）及び（Ｂ）の如く相補的に変化する。
第６図（Ａ）及び（Ｂ）の如く相補的に変化する。
これらＤ／Ａ変換器の２つの出力ａ及びｂは、タイミン
グクロックＣに同期して動作してグリッチノイズを除去
するサンプルホールド回路４及び５によって第６図（Ｄ
）及び（Ｅ）の如く保持される。差動アンプ６は、サン
プルホールド回路４及び５のレベル保持出力ｄ及びｅの
レベル差に比例した出力ｆを発生する。
グクロックＣに同期して動作してグリッチノイズを除去
するサンプルホールド回路４及び５によって第６図（Ｄ
）及び（Ｅ）の如く保持される。差動アンプ６は、サン
プルホールド回路４及び５のレベル保持出力ｄ及びｅの
レベル差に比例した出力ｆを発生する。
こうすると、差動アンプ６のＤ／Ａ変換出力ｆは、第６
図（Ａ）の如き単一のＤ／Ａ変換器のみを用いた場合の
Ｄ／Ａ変換出力特性に比して第６図（Ｆ）の如き２倍の
ダイナミックレンジとなる利点がある。
図（Ａ）の如き単一のＤ／Ａ変換器のみを用いた場合の
Ｄ／Ａ変換出力特性に比して第６図（Ｆ）の如き２倍の
ダイナミックレンジとなる利点がある。
ところで、上記の構成では高価なり／Ａ変換器を２個使
用するのであるが、通常２チヤンネルの信号処理系統を
有するデジタルオーディオ装置では合せて４個のＤ／Ａ
変換器が必要となり、製造コスト上これを無視し得ない
。また、対となるＤ／Ａ変換器同士の特性が同じでない
と変換出力に歪が発生する不具合もある。
用するのであるが、通常２チヤンネルの信号処理系統を
有するデジタルオーディオ装置では合せて４個のＤ／Ａ
変換器が必要となり、製造コスト上これを無視し得ない
。また、対となるＤ／Ａ変換器同士の特性が同じでない
と変換出力に歪が発生する不具合もある。
発明の概要
よって、本発明の目的は単一のＤ／Ａ変換器により２倍
のダイナミックレンジを得ることを可能としたＤ／Ａ変
換装置を提供することである。
のダイナミックレンジを得ることを可能としたＤ／Ａ変
換装置を提供することである。
上記目的を達成するために第１発明は、一連の入力デジ
タルデータ群の各データの正負極性を１データ置きに反
転せしめてこれをＤ／Ａ変換器に供給するデータ極性反
転手段と、上記Ｄ／Ａ変換器の相隣る入力デジタルデー
タに対応した２つの変換出力レベルを保持するサンプル
ホールド手段と、上記２つの変換出力レベル相互間のレ
ベル差を得る減算手段とからなることを特徴とする。
タルデータ群の各データの正負極性を１データ置きに反
転せしめてこれをＤ／Ａ変換器に供給するデータ極性反
転手段と、上記Ｄ／Ａ変換器の相隣る入力デジタルデー
タに対応した２つの変換出力レベルを保持するサンプル
ホールド手段と、上記２つの変換出力レベル相互間のレ
ベル差を得る減算手段とからなることを特徴とする。
第２発明は、一連の入力デジタルデータ群の各データの
正負極性を反転した反転データを得て上記入力デジタル
データ群の各データとこれに対応する反転データを交互
にＤ／Ａ変換器に供給する正負データ生成手段と、上記
Ｄ／Ａ変換器の相隣る入力デジタルデータに対応した２
つの変換出力レベルを保持するサンプルホールド手段と
、上記２つの変換出力レベル相互間のレベル差を得る減
算手段とからなることを特徴とする。
正負極性を反転した反転データを得て上記入力デジタル
データ群の各データとこれに対応する反転データを交互
にＤ／Ａ変換器に供給する正負データ生成手段と、上記
Ｄ／Ａ変換器の相隣る入力デジタルデータに対応した２
つの変換出力レベルを保持するサンプルホールド手段と
、上記２つの変換出力レベル相互間のレベル差を得る減
算手段とからなることを特徴とする。
実施例
以下、本発明の実施例について第１図を参照しつつ説明
する。第１図に示された装置において第５図に示された
装置と対応する部分には同一符号を付している。
する。第１図に示された装置において第５図に示された
装置と対応する部分には同一符号を付している。
第１図においてデータコントローラ１ａは、供給された
一連のデジタルデータ群の各データの正負の極性を１デ
ータ置きに反転してＤ／Ａ変換器２に供給する。Ｄ／Ａ
変換器２は、デジタルデータの正負極性が反転されない
非反転データと正負極性が反転された反転データを交互
に電圧値に変換し、第２図（Ａ）の如き出力電圧ａを発
生して、これをサンプルホールド回路４及び５に供給す
る。
一連のデジタルデータ群の各データの正負の極性を１デ
ータ置きに反転してＤ／Ａ変換器２に供給する。Ｄ／Ａ
変換器２は、デジタルデータの正負極性が反転されない
非反転データと正負極性が反転された反転データを交互
に電圧値に変換し、第２図（Ａ）の如き出力電圧ａを発
生して、これをサンプルホールド回路４及び５に供給す
る。
サンプルホールド回路４は、非反転データのＤ／Ａ変換
器２への供給状態に対応してデータコントローラ１ａか
ら供給される第２図（Ｂ）の如きタイミングクロックｇ
に同期してＤ／Ａ変換器２の出力を受入れ、これを保持
する。また、サンプルホールド回路５は、極性反転デー
タのＤ／Ａ変換器２への供給に対応してデータコントロ
ーラ１ａから供給される第２図（Ｃ）の如きタイミング
クロックｈに同期してＤ／Ａ変換器２の出力を受入れ、
これを保持する。従って、Ｄ／Ａ変換器２の第２図（Ａ
）の如き出力に対応したサンプルホールド回路４及び５
の保持出力ｄ及びｅは夫々第２図（Ｄ）及び（Ｅ）の如
きとなる。
器２への供給状態に対応してデータコントローラ１ａか
ら供給される第２図（Ｂ）の如きタイミングクロックｇ
に同期してＤ／Ａ変換器２の出力を受入れ、これを保持
する。また、サンプルホールド回路５は、極性反転デー
タのＤ／Ａ変換器２への供給に対応してデータコントロ
ーラ１ａから供給される第２図（Ｃ）の如きタイミング
クロックｈに同期してＤ／Ａ変換器２の出力を受入れ、
これを保持する。従って、Ｄ／Ａ変換器２の第２図（Ａ
）の如き出力に対応したサンプルホールド回路４及び５
の保持出力ｄ及びｅは夫々第２図（Ｄ）及び（Ｅ）の如
きとなる。
これ等サンプルホールド回路の出力ｄ及びｅに基づく差
動アンプ６の出力ｆは、第６図（Ａ）の如き単一のＤ／
Ａ変換器出力に比して、第２図（Ｆ）の如く略２倍のダ
イナミックレンジを有する。
動アンプ６の出力ｆは、第６図（Ａ）の如き単一のＤ／
Ａ変換器出力に比して、第２図（Ｆ）の如く略２倍のダ
イナミックレンジを有する。
他の実施例について第３図を参照しつつ説明する。第３
図に示された装置において、第１図に示された装置と対
応する部分には同一符号を付している。
図に示された装置において、第１図に示された装置と対
応する部分には同一符号を付している。
第３図においてデータコントローラ１ｂは、供給された
デジタルデータを非反転データとしてマルチプレクサ１
０の一方入力端に供給すると共に、供給されたデジタル
データの各々について当該デジタルデータの正負極性の
みを反転した反転データを得て、これを対応する非反転
データのマルチプレクサ１０への供給に同期してマルチ
プレクサ１０の他方入力端に供給する。
デジタルデータを非反転データとしてマルチプレクサ１
０の一方入力端に供給すると共に、供給されたデジタル
データの各々について当該デジタルデータの正負極性の
みを反転した反転データを得て、これを対応する非反転
データのマルチプレクサ１０への供給に同期してマルチ
プレクサ１０の他方入力端に供給する。
マルチプレクサ１０は、データコントローラ１ｂから供
給される入力デジタルデータの供給周期に同期しかつ該
供給周期の半周期である切換信号に応答して非反転デー
タと反転データとを交互にＤ／Ａ変換器２に中継する。
給される入力デジタルデータの供給周期に同期しかつ該
供給周期の半周期である切換信号に応答して非反転デー
タと反転データとを交互にＤ／Ａ変換器２に中継する。
これにより、Ｄ／Ａ変換器２に供給されるデジタルデー
タ量は２倍になる。
タ量は２倍になる。
Ｄ／Ａ変換器２は、正負極性が交互に反転されたデジタ
ルデータを第４図（Ａ）の如き電圧ａに変換し、これを
サンプルホールド回路４及び５に供給する。
ルデータを第４図（Ａ）の如き電圧ａに変換し、これを
サンプルホールド回路４及び５に供給する。
サンプルホールド回路４は、データコントローラ１ｂか
らマルチプレクサ１０への非反転データの供給状態に対
応して発生する第４図（Ｂ）の如きタイミングクロック
ｉに同期してＤ／Ａ変換器２の出力を受入れ、これを保
持する。また、サンプルホールド回路５は、データコン
トローラ１ｂからマルチプレクサ１０への反転データの
供給状態に対応して発生する第４図（Ｃ）の如きタイミ
ングクロックｊに同期してＤ／Ａ変換器２の出力を受入
れ、これを保持する。従って、Ｄ／Ａ変換器２の第４図
（Ａ）の如き出力ａに対応したサンプルホールド回路４
及び５の保持出力り及びＥは夫々第４図（Ｄ）及び（Ｅ
）の如きとなる。
らマルチプレクサ１０への非反転データの供給状態に対
応して発生する第４図（Ｂ）の如きタイミングクロック
ｉに同期してＤ／Ａ変換器２の出力を受入れ、これを保
持する。また、サンプルホールド回路５は、データコン
トローラ１ｂからマルチプレクサ１０への反転データの
供給状態に対応して発生する第４図（Ｃ）の如きタイミ
ングクロックｊに同期してＤ／Ａ変換器２の出力を受入
れ、これを保持する。従って、Ｄ／Ａ変換器２の第４図
（Ａ）の如き出力ａに対応したサンプルホールド回路４
及び５の保持出力り及びＥは夫々第４図（Ｄ）及び（Ｅ
）の如きとなる。
これ等サンプルホールド回路の出力ｄ及びｅに基づく差
動アンプ６の出力ｆは、第６図（Ａ）の如き単一のＤ／
Ａ変換器出力に比して第４図（Ｆ）の如く２倍のダイナ
ミックレンジを有し、しかも２倍オーバーサンプリング
された特性を呈する。
動アンプ６の出力ｆは、第６図（Ａ）の如き単一のＤ／
Ａ変換器出力に比して第４図（Ｆ）の如く２倍のダイナ
ミックレンジを有し、しかも２倍オーバーサンプリング
された特性を呈する。
こうして、本発明の構成とすることにより単一のＤ／Ａ
変換器により、従来装置のように２つのＤ／Ａ変換器を
用いた場合と同等のあるいはそれ以上のＤ／Ａ変換特性
を得ることが出来る。
変換器により、従来装置のように２つのＤ／Ａ変換器を
用いた場合と同等のあるいはそれ以上のＤ／Ａ変換特性
を得ることが出来る。
なお、第３図に示されるデータコントローラ１ｂに同図
のマルチプレクサ１０の機能を担わしめることが出来る
。
のマルチプレクサ１０の機能を担わしめることが出来る
。
発明の詳細
な説明したように本発明のＤ／Ａ変換装置においては、
入力デジタルデータの正負極性を交互に反転し、これを
単一のＤ／Ａ変換器に供給し、相隣る変換入力データに
対応した２つのＤ／Ａ変換出力を得て、これら変換出力
の差をＤ／Ａ変換装置の出力とする構成としたので、単
一のＤ／Ａ変換器を用いてＤ／Ａ変換器本来のダイナミ
ックレンジの略２倍の出力が得られる共に、従来装置の
如き特性の合致した対のＤ／Ａ変換器を必要としないの
で、安価なり／Ａ変換装置を提供することが可能となる
。
入力デジタルデータの正負極性を交互に反転し、これを
単一のＤ／Ａ変換器に供給し、相隣る変換入力データに
対応した２つのＤ／Ａ変換出力を得て、これら変換出力
の差をＤ／Ａ変換装置の出力とする構成としたので、単
一のＤ／Ａ変換器を用いてＤ／Ａ変換器本来のダイナミ
ックレンジの略２倍の出力が得られる共に、従来装置の
如き特性の合致した対のＤ／Ａ変換器を必要としないの
で、安価なり／Ａ変換装置を提供することが可能となる
。
第１図は、本発明の実施例を示すブロック図、第２図は
、実施例の動作を説明するための図、第３図は、他の実
施例を示すブロック図、第４図は、他の実施例を説明す
るための図、第５図は、従来例を示すブロック図、第６
図は、従来例の動作を説明するための図である。 主要部分の符号の説明 １、ｌａ、ｌｂ・・・データコントローラ２．３・・・
Ｄ／Ａ変換器 ４．５・・・サンプルホールド回路 ６・・・差動アンプ
、実施例の動作を説明するための図、第３図は、他の実
施例を示すブロック図、第４図は、他の実施例を説明す
るための図、第５図は、従来例を示すブロック図、第６
図は、従来例の動作を説明するための図である。 主要部分の符号の説明 １、ｌａ、ｌｂ・・・データコントローラ２．３・・・
Ｄ／Ａ変換器 ４．５・・・サンプルホールド回路 ６・・・差動アンプ
Claims (2)
- （１）一連の入力デジタルデータ群の各データの正負極
性を１データ置きに反転せしめてこれをＤ／Ａ変換器に
供給するデータ極性反転手段と、前記Ｄ／Ａ変換器の相
隣る入力デジタルデータに対応した２つの変換出力レベ
ルを保持するサンプルホールド手段と、前記２つの変換
出力レベル相互間のレベル差を得る減算手段とからなる
ことを特徴とするＤ／Ａ変換装置。 - （２）一連の入力デジタルデータ群の各データの正負極
性を反転した反転データを得て前記入力デジタルデータ
群の各データとこれに対応する反転データを交互にＤ／
Ａ変換器に供給する正負データ生成手段と、前記Ｄ／Ａ
変換器の相隣る入力デジタルデータに対応した２つの変
換出力レベルを保持するサンプルホールド手段と、前記
２つの変換出力レベル相互間のレベル差を得る減算手段
とからなることを特徴とするＤ／Ａ変換装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128133A JPH02306722A (ja) | 1989-05-22 | 1989-05-22 | Ｄ／ａ変換装置 |
| US07/439,941 US5155488A (en) | 1989-05-22 | 1989-11-22 | D/a conversion circuit |
| EP19890312356 EP0399120A3 (en) | 1989-05-22 | 1989-11-28 | D/a conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1128133A JPH02306722A (ja) | 1989-05-22 | 1989-05-22 | Ｄ／ａ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02306722A true JPH02306722A (ja) | 1990-12-20 |
Family
ID=14977218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1128133A Pending JPH02306722A (ja) | 1989-05-22 | 1989-05-22 | Ｄ／ａ変換装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5155488A (ja) |
| EP (1) | EP0399120A3 (ja) |
| JP (1) | JPH02306722A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4837222B2 (ja) * | 2000-05-21 | 2011-12-14 | メディアテック インコーポレーテッド | スイッチドキャパシタシステムに使用する方法および装置 |
| JP2022523285A (ja) * | 2018-11-29 | 2022-04-22 | テレダイン・イー２ブイ・セミコンダクターズ・ソシエテ・パール・アクシオン・サンプリフィエ | アナログ信号生成装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6917321B1 (en) | 2000-05-21 | 2005-07-12 | Analog Devices, Inc. | Method and apparatus for use in switched capacitor systems |
| US6873278B1 (en) | 2000-05-21 | 2005-03-29 | Analog Devices, Inc. | Method and apparatus for use in switched capacitor systems |
| RU2210858C2 (ru) * | 2001-10-08 | 2003-08-20 | Дунаев Игорь Борисович | Способ помехоустойчивой передачи информации |
| US6621437B2 (en) * | 2002-01-08 | 2003-09-16 | Intel Corporation | Multiplexed digital-to-analog converters used in communication devices |
| DE102005030563B4 (de) * | 2005-06-30 | 2009-07-09 | Infineon Technologies Ag | Mehrkanal-Digital/Analog-Wandleranordnung |
| US7477176B2 (en) * | 2005-07-28 | 2009-01-13 | International Business Machines Corporation | Method and apparatus for generating multiple analog signals using a single microcontroller output pin |
| KR100633537B1 (ko) * | 2005-08-04 | 2006-10-13 | 한국과학기술원 | 평판 디스플레이 구동용 시분할 샘플링을 이용한 디지털아날로그 회로 및 이의 구현 방법과 이를 이용한 데이터구동회로 |
| US7312737B2 (en) * | 2005-12-22 | 2007-12-25 | Agilent Technologies, Inc. | Bandwidth enhancement by time interleaving multiple digital to analog converters |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3588880A (en) * | 1968-10-24 | 1971-06-28 | Singer General Precision | Multiplexed digital to ac analog converter |
| JPS60124125A (ja) * | 1983-12-08 | 1985-07-03 | Ishida Scales Mfg Co Ltd | 多入力信号高速アナログ・デジタル変換回路 |
| JPS60130219A (ja) * | 1983-12-16 | 1985-07-11 | Pioneer Electronic Corp | デイジタルアナログ変換器 |
| JPH071870B2 (ja) * | 1984-07-31 | 1995-01-11 | 日本電気株式会社 | ディジタル／アナログ変換回路 |
| JPS6152029A (ja) * | 1984-08-21 | 1986-03-14 | Pioneer Electronic Corp | 時分割型ａ／ｄ・ｄ／ａ変換器 |
| US4845498A (en) * | 1985-07-09 | 1989-07-04 | Teac Corporation | Wide dynamic range digital to analog conversion method and systems |
| JPS6387659A (ja) * | 1986-09-30 | 1988-04-18 | Pioneer Electronic Corp | デイジタルオ−デイオチヤンネルセレクト回路 |
| JPS63224521A (ja) * | 1987-03-13 | 1988-09-19 | Nippon Precision Saakitsutsu Kk | Ｄ／ａ変換装置 |
-
1989
- 1989-05-22 JP JP1128133A patent/JPH02306722A/ja active Pending
- 1989-11-22 US US07/439,941 patent/US5155488A/en not_active Expired - Fee Related
- 1989-11-28 EP EP19890312356 patent/EP0399120A3/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4837222B2 (ja) * | 2000-05-21 | 2011-12-14 | メディアテック インコーポレーテッド | スイッチドキャパシタシステムに使用する方法および装置 |
| JP2022523285A (ja) * | 2018-11-29 | 2022-04-22 | テレダイン・イー２ブイ・セミコンダクターズ・ソシエテ・パール・アクシオン・サンプリフィエ | アナログ信号生成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0399120A3 (en) | 1992-12-30 |
| EP0399120A2 (en) | 1990-11-28 |
| US5155488A (en) | 1992-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02306722A (ja) | Ｄ／ａ変換装置 | |
| JPH08273388A (ja) | サンプル・ホールド回路 | |
| JPH11298328A (ja) | スイッチトキャパシタ回路 | |
| US5412386A (en) | Arrangement for converting a plurality of electrical analog measurement signals that are applied simultaneously to its input terminals into a corresponding plurality of digital signals, using an antialiasing filter on the inputs | |
| JPH05504223A (ja) | アナログ信号のための標本化回路 | |
| JPH07131677A (ja) | ビデオ信号のサグ補正回路 | |
| JPS62204617A (ja) | 高分解能ａ／ｄコンバ−タ | |
| JPH0645936A (ja) | アナログ・デジタル変換方式 | |
| JPH0685670A (ja) | サンプリング方法及びサンプリング・システム | |
| JPS62231499A (ja) | サンプルホ−ルド回路 | |
| JPS6364085B2 (ja) | ||
| JPS61242119A (ja) | Ｄ／ａ変換装置 | |
| JP2024115139A (ja) | Ａ／ｄ変換器 | |
| JPS5929401Y2 (ja) | 多点アナグロ入力装置 | |
| RU2148273C1 (ru) | Устройство сопряжения | |
| JPH09284107A (ja) | パルス幅変調回路 | |
| JPS6029029A (ja) | Ａｄ変換器 | |
| JPH0737372Y2 (ja) | 信号合成回路 | |
| JPS61261928A (ja) | Ａ／ｄ変換回路 | |
| JPH08221503A (ja) | 内積演算器 | |
| JPH04332888A (ja) | 並列サンプリングオフセット補償回路 | |
| JPS60260231A (ja) | デジタルアナログ変換装置 | |
| JPS61125700A (ja) | 計測入力装置 | |
| JPS63157535A (ja) | 増幅装置 | |
| JPS61205023A (ja) | Ｄ／ａ変換出力のグリツチ除去回路 |