RU2148273C1 - Устройство сопряжения - Google Patents
Устройство сопряжения Download PDFInfo
- Publication number
- RU2148273C1 RU2148273C1 RU98115968A RU98115968A RU2148273C1 RU 2148273 C1 RU2148273 C1 RU 2148273C1 RU 98115968 A RU98115968 A RU 98115968A RU 98115968 A RU98115968 A RU 98115968A RU 2148273 C1 RU2148273 C1 RU 2148273C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- analog
- output
- digital
- connector
- Prior art date
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относится к вычислительной технике и может быть использовано в информационно-управляющих автоматизированных системах. Техническим результатом является повышение помехоустойчивости устройства сопряжения. Для этого устройство содержит блок управления, блок синхронизации, регистры последовательно-параллельные, регистр режимов, блок гальванической развязки, усилитель буферный, соединитель, источник опорного напряжения, аналого-цифровой преобразователь с последовательным интерфейсом и усилителем, коммутатор аналоговых сигналов, цифроаналоговый преобразователь с последовательным интерфейсом, источник эталонных напряжений. 3 ил.
Description
Изобретение относится к области вычислительной техники, в частности к устройствам для сопряжения периферийных устройств с ЭВМ, и может быть использовано в информационно-управляющих автоматизированных системах.
Известно "УСТРОЙСТВО ДЛЯ ВВОДА-ВЫВОДА ИНФОРМАЦИИ" по а. с. 1368884 МПК G 06 F 13/00, содержащее блок управления, регистр, счетчик, элемент "И", одновибратор и группу элементов "И". В этом устройстве использован синхронный последовательно-параллельный принцип преобразования информации для сопряжения периферийных устройств с ЭВМ, однако отсутствует возможность тестирования и подключения аналоговых сигналов.
Наиболее близким техническим решением к заявляемому изобретению является УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ АБОНЕНТОВ С ЦВМ по а.с. 1278863 МПК G 06 F 13/00, которое содержит блок управления, первый и второй регистры, блок памяти, аналого-цифровой преобразователь (АЦП), коммутатор, блок усилителей, счетчик, триггер, арифметический блок, блок модификации адреса, первый и второй элементы "И", с первого по третий элементы "ИЛИ". При этом аналоговые входы абонентов подключены к входу блока усилителей, выход которого подключен к информационному входу коммутатора, а выход коммутатора подключен к аналоговому входу АЦП, к выходу блока управления подключен разрешающий вход арифметического блока, второй выход блока управления подключен к входу разрешения блока синхронизации, первый выход блока синхронизации подключен к входу разрешения блока управления. Это устройство позволяет подключать аналоговые сигналы от периферийных устройств, однако, в нем отсутствуют гальваническая развязка между периферийным устройством и ЭВМ, возможность вывода аналоговых сигналов и тестирования, что приводит к низкой помехоустойчивости и снижению функциональных возможностей.
Создание изобретения направлено на расширение функциональных возможностей и повышение помехоустойчивости устройств сопряжения. Для этого в устройство сопряжения, содержащее блок управления, АЦП с усилителем, коммутатор аналоговых сигналов, регистры и блок синхронизации, вход которого подключен к одному из выходов блока управления, введены цифроаналоговый преобразователь (ЦАП), блок гальванической развязки из оптронов с первого по седьмой, источник эталонных напряжений, источник опорного напряжения, буферный усилитель и соединитель. Блок синхронизации выполнен в виде последовательно соединенных генератора пачки импульсов и линии задержки. Регистры выполнены в виде регистра режимов и с первого по второй последовательно-параллельных регистров. Блок управления соединен другим своим выходом с первым входом регистра режимов, а информационной шиной - со вторым входом регистра режимов и с первым входом первого последовательно-параллельного регистра, ко второму входу которого подключен выход генератора пачки импульсов, а к третьему входу-выходу первого оптрона, вход которого подключен к выходу АЦП. Выход первого последовательно-параллельного регистра подсоединен к входу второго оптрона, выход которого соединен с первыми входами второго последовательно-параллельного регистра и ЦАП. Выход линии задержки подсоединен к входу третьего оптрона, выход которого подключен ко вторым входам второго последовательно-параллельного регистра и ЦАП и первому входу АЦП. Входы четвертого, пятого, шестого и седьмого оптронов соединены с соответствующими выходами регистра режимов, а выходы соответственно соединены через буферный усилитель со вторым входом АЦП, с третьим входом ЦАП, с третьим входом второго последовательно-параллельного регистра и с третьим входом АЦП. При этом четвертый вход ЦАП подключен к соединителю. Выход второго последовательно-параллельного регистра подключен к первому входу коммутатора, ко второму входу которого подключен соединитель, к третьему входу-выходу источника эталонных напряжений, а к четвертому входу-выходу ЦАП, подключенный к соединителю. Выход источника опорного напряжения подсоединен к четвертому входу АЦП и к соединителю. Коммутатор выполнен с возможностью подключения аналогового входа устройства сопряжения через соединитель ко входу усилителя АЦП.
На фиг. 1 приведена структурная схема устройства; на фиг. 2 приведена коммутация схемы с помощью соединителя 14 в режимах ЦАП, АЦП и калибровки; на фиг. 3 приведена коммутация схемы с помощью соединителя 14 в режиме АЦП с программно изменяемыми диапазонами.
Устройство содержит блок 1 управления, блок синхронизации, состоящий из последовательно соединенных генератора 2 пачки импульсов и линии 3 задержки, первый последовательно-параллельный регистр 4, регистр 5 режимов, блок гальванической развязки, состоящий из оптронов первого 6, второго 7, ... седьмого 12, усилитель 13 буферный, соединитель 14, источник 15 опорного напряжения, аналого-цифровой преобразователь 16 с последовательным интерфейсом (АЦП) с усилителем 17, коммутатор 18 аналоговых сигналов, второй последовательно-параллельный регистр 19, цифроаналоговый преобразователь 20 с последовательным интерфейсом (ЦАП), источник 21 эталонных напряжений.
Позициями 22 и 23 обозначены соответственно аналоговые вход и выход устройства, куда подключаются периферийные устройства. При этом блок 1 управления является источником управляющих слов устройства, источником информации для ЦАП 20 и получателем информации от АЦП 16. Блок 1 управления связан двунаправленной шиной данных с ЭВМ.
Устройство работает следующим образом.
По умолчанию используется схема коммутации в соединителе 14 приведенная на фиг. 2. Перед запуском цикла аналого-цифрового преобразования блок 1 управления инициализирует коммутатор 18. Для этого первый последовательно-параллельный регистр 4 программируется на паралельно-последовательный режим и в него записывается управляющее слово для коммутатора 18, в регистр 5 режимов записывается управляющее слово для включения второго последовательно-параллельного регистра 19. Сигнал включения поступает на второй последовательно-параллельный регистр 19 через шестой оптрон 11 и буферный усилитель 13. Далее запускается генератор 2 пачки импульсов, импульсы с выхода которого передают управляющее слово коммутатора 18 через второй оптрон 7 во второй последовательно-параллельный регистр 19. Для синхронизации передачи используются импульсы генератора 2 пачки импульсов, задержанные линией задержки 3, которые поступают во второй последовательно-параллельный 19 через третий оптрон 8. Эти синхронизирующие импульсы подаются также на ЦАП 20 и на АЦП 16. Опорное напряжение из источника 15 поступает в АЦП 16 через его усилитель 17 и в соединитель 14, откуда оно может быть подано в ЦАП 20. Управляющее слово из второго последовательно-параллельного регистра 19 в параллельном виде поступает в коммутатор 18, который подключает один из аналоговых сигналов 22, проходящих через соединитель 14, на вход усилителя 17 АЦП 16. Затем производится запуск цикла аналого-цифрового преобразования. В регистр 5 режимов записывается управляющий сигнал для запуска цикла аналого-цифрового преобразования. Этот сигнал проходит через седьмой оптрон 12 и буферный усилитель 13 в АЦП 16. По окончании цикла аналого-цифрового преобразования в регистр 5 режимов записывается управляющее слово для включения АЦП 16. Сигнал включения поступает в АЦП 16 через четвертый оптрон 9 и буферный усилитель 13. Первый последовательно-параллельный регистр 4 программируется на последовательно-параллельный режим путем записи управляющего слова из блока 1 и запускается генератор 2 пачки импульсов. В результате этого информация из АЦП 16 перемещается в первый последовательно-параллельный регистр 4 через первый оптрон 6 и считывается в блок 1 управления. Аналогичные действия производятся относительно всех аналоговых сигналов периферийных устройств, подключенных к входу устройства 22.
Для запуска цикла цифроаналогового преобразования первый последовательно-параллельный регистр 4 программируется на паралельно-последовательный режим и в него записывается информационное слово для ЦАП 20. В регистр 5 режимов записывается сигнал включения ЦАП 20. Этот сигнал проходит через пятый оптрон 10 и буферный усилитель 13. Далее запускается генератор 2 пачки импульсов и информация с выхода первого последовательно-параллельного регистра 4 через второй оптрон 7 поступает в ЦАП 20. Через некоторое время аналоговое напряжение с выхода ЦАП 20 поступает через соединитель 14 на выход 23.
Предложенное устройство позволяет тестировать АЦП 16 с помощью встроенного источника 21 эталонных напряжений и ЦАП 20. Для этого коммутатор 18 программируется описанным выше способом. В результате этого к усилителю 17 АЦП 16 через коммутатор 18 подключается выбранный источник 21 эталонного напряжения без выхода на соединитель 14. После этого выполняются циклы цифроаналогового преобразования и аналого-цифрового преобразования вышеописанным способом.
В устройстве использован ЦАП 20 умножающего типа, который может использоваться как усилитель с программируемым коэффициентом усиления. Это позволяет осуществить режим аналого-цифрового преобразования с программно-изменяемыми диапазонами, для чего, с помощью соединителя 14 производится коммутация схемы в соответствии с фиг. 3. ЦАП 20 управляется описанным выше способом. В ЦАП 20 записывается информационное слово, которое определяет диапазон входных аналоговых сигналов и запускается цикл аналого- цифрового преобразования. Алгоритм цикла аналого-цифрового преобразования описан выше.
Таким образом, предлагаемое техническое решение обладает широкими функциональными возможностями, так как не только обеспечивает ввод и вывод аналоговых сигналов в/из произвольном программируемом устройстве, например, в контроллере, но и позволяет с одинаково высокой помехоустойчивостью производить взаимное тестирование и калибровку АЦП и ЦАП. Кроме того, применение ЦАП умножающего типа позволяет использовать его в качестве программируемого усилителя аналоговых сигналов, что дает возможность осуществления режима аналого-цифрового преобразования с программно-изменяемыми диапазонами.
Claims (1)
- Устройство сопряжения, содержащее блок управления, аналого-цифровой преобразователь с усилителем, коммутатор аналоговых сигналов, регистры и блок синхронизации, вход разрешения которого подключен к одному из выходов блока управления, отличающееся тем, что в него введены цифроаналоговый преобразователь, блок гальванической развязки из оптронов с первого по седьмой, источник эталонных напряжений, источник опорного напряжения, буферный усилитель и соединитель, при этом блок синхронизации выполнен в виде последовательно соединенных генератора пачки импульсов и линии задержки, регистры выполнены в виде регистра режимов и с первого по второй последовательно-параллельных регистров, блок управления соединен другим своим выходом с первым входом регистра режимов, в информационной шиной - со вторым входом регистра режимов и с первым входом первого последовательно-параллельного регистра, ко второму входу которого подключен выход генератора пачки импульсов, а к третьему входу - выход первого оптрона, вход которого подключен к выходу упомянутого аналого-цифрового преобразователя, выход первого последовательно-параллельного регистра подсоединен к входу второго оптрона, выход которого соединен с первыми входами второго последовательно-параллельного регистра и цифроаналогового преобразователя, выход линии задержки подсоединен к входу третьего оптрона, выход которого подключен ко вторым входам второго последовательно-параллельного регистра и цифроаналогового преобразователя и первому входу аналого-цифрового преобразователя, входы четвертого, пятого, шестого и седьмого оптронов соединены с соответствующими выходами регистра режимов, а выходы соответственно соединены через буферный усилитель со вторым входом упомянутого аналого-цифрового преобразователя, с третьим входом цифроаналогового преобразователя, с третьим входом второго последовательно-параллельного регистра и с третьим входом упомянутого аналого-цифрового преобразователя, четвертый вход цифроаналогового преобразователя подключен к соединителю, выход второго последовательно-параллельного регистра подключен к первому входу коммутатора, ко второму входу которого подключен соединитель, к третьему - выход источника эталонных напряжений, а к четвертому входу - выход цифроаналогового преобразователя, подключенный к соединителю, выход источника опорного напряжения подсоединен к четвертому входу упомянутого аналого-цифрового преобразователя и к соединителю, а коммутатор выполнен с возможностью подключения аналогового входа устройства сопряжения через соединитель ко входу усилителя аналого-цифрового преобразователя.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU98115968A RU2148273C1 (ru) | 1998-08-24 | 1998-08-24 | Устройство сопряжения |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU98115968A RU2148273C1 (ru) | 1998-08-24 | 1998-08-24 | Устройство сопряжения |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2148273C1 true RU2148273C1 (ru) | 2000-04-27 |
Family
ID=20209830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU98115968A RU2148273C1 (ru) | 1998-08-24 | 1998-08-24 | Устройство сопряжения |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2148273C1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140089552A1 (en) * | 2011-06-24 | 2014-03-27 | Leonardo Sala | Usb hubs with galvanic isolation |
-
1998
- 1998-08-24 RU RU98115968A patent/RU2148273C1/ru not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140089552A1 (en) * | 2011-06-24 | 2014-03-27 | Leonardo Sala | Usb hubs with galvanic isolation |
US9009382B2 (en) * | 2011-06-24 | 2015-04-14 | Maxim Integrated Products, Inc. | USB hubs with galvanic isolation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7126515B1 (en) | Selectable real time sample triggering for a plurality of inputs of an analog-to-digital converter | |
ITRM20010407A1 (it) | Convertitore analogico/digitale ad alta velocita', alta risoluzione ebasso consumo con ingresso single-ended. | |
TW201322644A (zh) | 正負取樣保持電路 | |
US4912420A (en) | Comparator circuits | |
US8643526B1 (en) | Data acquisition system | |
RU2148273C1 (ru) | Устройство сопряжения | |
US4527117A (en) | Signal processing system employing charge transfer devices | |
CN110765047B (zh) | 基于指令集的数字信号控制系统、fpga模块及方法 | |
KR101736393B1 (ko) | 저전력 c2mos 기반의 ddr cds 카운터 및 이를 이용한 아날로그-디지털 변환 장치 | |
JPH02306722A (ja) | D/a変換装置 | |
JPH0326107A (ja) | 論理回路 | |
JP2007293845A (ja) | 直列データ源からのデータを並列フォーマットで読取る方法および装置 | |
US8836549B2 (en) | Use of logic circuit embedded into comparator for foreground offset cancellation | |
US5418533A (en) | Method and circuit for conditioning a signal for use in systems having analog-to-digital converter circuits | |
JP2994689B2 (ja) | ピーク検出器 | |
JPH0645936A (ja) | アナログ・デジタル変換方式 | |
JPS5929401Y2 (ja) | 多点アナグロ入力装置 | |
WO2002029909B1 (en) | Universal temperature compensation application specific integrated circuit | |
KR100282420B1 (ko) | 입력버퍼회로 | |
CN116909963A (zh) | 桥接电路及电子设备 | |
KR930007332B1 (ko) | 바이폴라 램을 이용한 고속절연형 d/a 변환장치 | |
JPH06201795A (ja) | 半導体装置テスト回路 | |
SU1397915A1 (ru) | Имитатор внешнего устройства | |
JPH05315956A (ja) | クロック信号発生回路 | |
JPS5816825B2 (ja) | デジタル信号用の高速動作振幅決定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20090825 |