CN116909963A - 桥接电路及电子设备 - Google Patents

Abstract

本申请涉及一种桥接电路及电子设备。该桥接电路包括互为镜像连接的第一转换器及第二转换器，第一转换器及第二转换器均包括延时单元、逻辑控制单元、触发器及输入输出单元。其中，各延时单元分别用于根据第一信号及第二信号对应生成第一延迟信号、第二延迟信号、第三延迟信号及第四延迟信号；各逻辑控制单元用于对应生成各触发器的第一置位信号、第一复位信号、第二置位信号及第二复位信号；各触发器用于分别生成第一控制信号及第二控制信号；各输入输出单元用于分别生成第一信号及第二信号。本申请提供的桥接电路及电子设备可以实现于不同电信号传输线路间的桥接，从而可以提高电信号传输的稳定性以及便捷性。

Description

桥接电路及电子设备

技术领域

本申请涉及集成电路领域，特别是涉及一种桥接电路及电子设备。

背景技术

随着集成电路领域内各种新技术的飞速发展，电器集成化已经成为市场的主流需求以及行业内的普遍规范。

然而，随着集成布置的电器件种类、数量的不断增加，给集成电路的设计及制造环节带来了诸多严峻挑战。如何实现不同种类电器件之间电信号的稳定传输，以及如何实现多条电信号传输线路间的便捷切换等技术问题，逐渐成为本领域的重要研究方向之一。

发明内容

基于此，有必要针对上述技术问题，提供一种桥接电路及电子设备，可以实现于不同电信号传输线路间的桥接，从而可以提高电信号传输的稳定性以及便捷性。

一方面，本申请一些实施例中提供了一种桥接电路，包括镜像连接的第一转换器及第二转换器，第一转换器及第二转换器均包括延时单元、逻辑控制单元、触发器及输入输出单元。其中，第一转换器中：延时单元用于根据第一信号生成第一延迟信号及第二延迟信号；逻辑控制单元用于根据第一信号、第二信号、第一延迟信号、第二延迟信号生成第一复位信号及第一置位信号；触发器用于根据第一置位信号及第二转换器的第二复位信号生成第一控制信号；输入输出单元用于根据第一控制信号生成第一信号。第二转换器中：延时单元用于根据第二信号生成第三延迟信号及第四延迟信号；逻辑控制单元用于根据第一信号、第二信号、第三延迟信号、第四延迟信号生成第二复位信号及第二置位信号；触发器用于根据第二置位信号及第一复位信号生成第二控制信号；输入输出单元用于根据第二控制信号生成第二信号。

本申请实施例中，通过设置包含镜像连接的第一转换器及第二转换器的桥接电路，并通过于桥接电路中设置延时单元、逻辑控制单元、触发器及输入输出单元，构建起能够传输不同信号(例如第一信号和第二信号)间的处理及传输路径，从而可以实现于不同电路(例如第一转换器和第二转换器)间电信号的准确转换及稳定传输。

并且，本申请实施例中还设置第一转换器及第二转换器之间呈镜像连接关系，以使得电信号能够实现双向处理及传输，例如，来自第一转换器的第一信号能够被处理成第二转换器的第二信号，或者来自第二转换器的第二信号能够被处理成第一转换器的第一信号。如此，大大增加了桥接电路的应用范围。

在一些实施例中，第一转换器的逻辑控制单元包括：反相器、第一与门、第二与门及第一或门。其中，反相器用于根据第二信号生成第二反相信号；第一与门被配置为：第一输入端用于连接第二反相信号，第二输入端用于连接第二延迟信号，输出端用于生成第一置位信号；第二与门被配置为：第一输入端用于连接第一信号，第二输入端用于连接第一置位信号，输出端用于生成第一中间信号；第一或门被配置为：第一输入端用于连接第一中间信号，第二输入端用于连接第一延迟信号，输出端用于生成第一复位信号。

对应的，在一些实施例中，第二转换器的逻辑控制单元包括：反相器、第一与门、第二与门及第一或门。其中，反相器用于根据第一信号生成第一反相信号；第一与门被配置为：第一输入端用于连接第一反相信号，第二输入端用于连接第四延迟信号，输出端用于生成第二置位信号；第二置位信号用于控制第二转换器的触发器；第二与门被配置为：第一输入端用于连接第二信号，第二输入端用于连接第二置位信号，输出端用于生成第二中间信号；第一或门被配置为：第一输入端用于连接第二中间信号，第二输入端用于连接第三延迟信号，输出端用于生成第二复位信号。

在一些实施例中，第一转换器的延时单元包括：第一延时器和第二延时器。第一延时器被配置为：输入端用于连接第一信号，输出端用于生成第一延时信号；第二延时器被配置为：输入端用于连接第一信号，输出端用于生成第二延时信号；其中，第一延时信号的生成时刻超前于第二延时信号的生成时刻。

在一些实施例中，第二转换器中的延时单元包括：第三延时器和第四延时器。第三延时器被配置为：输入端用于连接第二信号，输出端用于生成第三延时信号；第四延时器被配置为：输入端用于连接第二信号，输出端用于生成第四延时信号；其中，第三延时信号的生成时刻超前于第四延时信号的生成时刻。

在一些实施例中，触发器包括RS触发器；其中，第一转换器的RS触发器被配置为：第一输入端用于连接第一置位信号，第二输入端用于连接第二复位信号，输出端用于生成第一控制信号；第二转换器的RS触发器被配置为：第一输入端用于连接第二置位信号，第二输入端用于连接第一复位信号，输出端用于生成第二控制信号。

在一些实施例中，输入输出单元包括三态缓冲器；其中，第一转换器中的三态缓冲器被配置为：第一输入端用于连接外部电信号，第二输入端用于连接第一控制信号，输出端用于生成第一信号；第二转换器中的三态缓冲器被配置为：第一输入端用于连接外部电信号，第二输入端用于连接第二控制信号，输出端用于生成第二信号。

在一些实施例中，第一转换器和第二转换器还均包括电平转换单元；第一转换器的电平转换单元用于根据第一连接信号生成第一信号；第二转换器的电平转换单元用于根据第二连接信号生成第二信号。

在一些实施例中，桥接电路还包括：第i转换器；第i转换器包括延时单元、逻辑控制单元、触发器及输入输出单元。第i转换器中，延时单元用于根据第i信号生成第2i-1延迟信号及第2i延迟信号；i≥3且为整数；逻辑控制单元用于根据第一信号、第i信号、第2i-1延迟信号、第2i延迟信号生成第二复位信号及用于控制第i转换器的触发器的第i置位信号；触发器用于根据第i置位信号及第一复位信号生成第i控制信号；输入输出单元用于根据第i控制信号生成第i信号。

另一方面，本申请一些实施例提供了一种电子设备，包括如前述一些实施例中所述的桥接电路，作为其实际应用。前述一些实施例中所述的桥接电路所具备的技术优势，该电子设备也均具备，此处不再详述。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一些实施例中提供的一种桥接电路的结构框图；

图2为图1所示桥接电路的电路原理图；

图3为一些实施例中提供的一种RS触发器的结构示意图；其中图3(a)图为第一转换器10A中的RS触发器的结构示意图，图3(b)图为第二转换器10B中的RS触发器的结构示意图；

图4为一些实施例中提供的一种三态缓冲器的结构示意图；其中图4(a)图为第一转换器10A中的三态缓冲器的结构示意图，图4(b)图为第二转换器10B中的三态缓冲器的结构示意图；

图5为一些实施例中提供的另一种桥接电路的结构框图；

图6为一些实施例中提供的一种第i转换器的电路原理图；

图7为一些实施例中提供的另一种桥接电路的电路原理图；

图8为一些实施例中提供的一种桥接电路的工作时序图。

附图标记说明：

10A-第一转换器，10B-第二转换器，10C-第i转换器，20-延时单元，30逻辑控制单元，40-触发器，50-输入输出单元，60-电平转换单元，201-第一延时器，202第二延时器，203-第三延时器，204-第四延时器，301-反相器，302-第一与门，303-第二与门，304-第一或门。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。此外，以下实施例中的“连接”，如果被连接的对象之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。

请参阅图1和图2，在一些实施例中，提供了一种桥接电路。该电路包括镜像连接的第一转换器10A及第二转换器10B，第一转换器10A及第二转换器10B均包括延时单元20、逻辑控制单元30、触发器40及输入输出单元50。其中，第一转换器10A中：延时单元20用于根据第一信号SIG-1生成第一延迟信号DLY-1及第二延迟信号DLY-2；逻辑控制单元30用于根据第一信号SIG-1、第二信号SIG2、第一延迟信号DLY-1、第二延迟信号DLY-2生成第一复位信号RSET-1及第一置位信号SET-1；触发器40用于根据第一置位信号SET-1及第二转换器10B的第二复位信号RSET-2生成第一控制信号CTR-1；输入输出单元50用于根据第一控制信号CTR-1生成第一信号SIG-1。第二转换器10B中：延时单元20用于根据第二信号SIG-2生成第三延迟信号DLY-3及第四延迟信号DLY-4；逻辑控制单元30用于根据第一信号SIG-1、第二信号SIG-2、第三延迟信号DLY-3、第四延迟信号DLY-4生成第二复位信号RSET-2及第二置位信号SET-2；触发器40用于根据第二置位信号SET-2及第一复位信号RSET-1生成第二控制信号CTR-2；输入输出单元50用于根据第二控制信号CTR-2生成第二信号SIG-2。

本申请实施例中，通过设置包含镜像连接的第一转换器10A及第二转换器10B的桥接电路，并通过于桥接电路中设置延时单元20、逻辑控制单元30、触发器40及输入输出单元50，构建起能够传输不同信号(例如第一信号SIG-1和第二信号SIG-2)间的处理及传输路径，从而可以实现于不同电路(例如第一转换器10A和第二转换器10B)间电信号的准确转换及稳定传输。

并且，本申请实施例中还设置第一转换器10A及第二转换器10B之间呈镜像连接关系，以使得电信号能够实现双向处理及传输，例如，来自第一转换器10A的第一信号SIG-1能够被处理成第二转换器10B的第二信号SIG-2，或者来自第二转换器10B的第二信号SIG-2能够被处理成第一转换器10A的第一信号SIG-1。如此，大大增加了桥接电路的应用范围。

请参阅图2，在一些实施例中，第一转换器10A的延时单元20包括：第一延时器201和第二延时器202。第一延时器201被配置为：输入端用于连接第一信号SIG-1，输出端用于生成第一延时信号DLY-1；第二延时器202被配置为：输入端用于连接第一信号SIG-1，输出端用于生成第二延时信号DLY-2；其中，第一延时信号DLY-1的生成时刻超前于第二延时信号DLY-2的生成时刻。

示例地，第一延时器201的输入端与第一转换器10A中输入输出单元50的输出端连接，用于接收来自输入输出单元50所输出的第一信号SIG-1，并将其处理成第一延时信号DLY-1自输出端对外输出。

示例地，第二延时器202的输入端与第一转换器10A中输入输出单元50的输出端连接，用于接收来自输入输出单元50所输出的第一信号SIG-1，并将其处理成第二延时信号DLY-2自输出端对外输出。

示例地，第一延时器201按照一个脉冲周期对第一信号SIG-1进行延时处理；第二延时器202按照两个脉冲周期对第一信号SIG-1进行延时处理，并分别对应生成新的延时信号，例如第一延时信号DLY-1和第二延时信号DLY-2。可以理解，本示例中，第一延时信号DLY-1的生成时刻超前于第二延时信号DLY-2的生成时刻，例如超前一个周脉冲周期。第一延时器201和第二延时器202的具体延迟时长可以匹配电路实际进行对应设置，本申请对此不做限定。

对应的，请继续参阅图2，在一些实施例中，第二转换器10B中的延时单元20包括：第三延时器203和第四延时器204。第三延时器203被配置为：输入端用于连接第二信号SIG-2，输出端用于生成第三延时信号DLY-3；第四延时器204被配置为：输入端用于连接第二信号SIG-2，输出端用于生成第四延时信号DLY-4；其中，第三延时信号DLY-3的生成时刻超前于第四延时信号DLY-4的生成时刻。

示例地，第三延时器203的输入端与第二转换器10B中输入输出单元50的输出端连接，用于接收来自输入输出单元50所输出的第二信号SIG-2，并将其处理成第三延时信号DLY-3自输出端对外输出。

示例地，第四延时器204的输入端与第二转换器10B中输入输出单元50的输出端连接，用于接收来自输入输出单元50所输出的第二信号SIG-2，并将其处理成第四延时信号DLY-4自输出端对外输出。

示例地，第三延时器203按照一个脉冲周期对第二信号SIG-2进行延时处理；第四延时器204按照两个脉冲周期对第二信号SIG-2进行延时处理，并分别对应生成新的延时信号，例如第三延时信号DLY-3和第四延时信号DLY-4。可以理解，本示例中，第三延时信号DLY-3的生成时刻超前于第四延时信号DLY-4的生成时刻，例如超前一个周脉冲周期。第三延时器203和第四延时器204的具体延迟时长可以匹配电路实际进行对应设置，本申请对此不做限定。

请参阅图2，在一些实施例中，第一转换器10A的逻辑控制单元30包括：反相器301、第一与门302、第二与门303及第一或门304。其中，反相器301用于根据第二信号SIG-2生成第二反相信号ANT-2；第一与门302被配置为：第一输入端用于连接第二反相信号ANT-2，第二输入端用于连接第二延迟信号DLY-2，输出端用于生成第一置位信号SRT-1；第二与门303被配置为：第一输入端用于连接第一信号SIG-1，第二输入端用于连接第一置位信号SET-1，输出端用于生成第一中间信号MID-1；第一或门304被配置为：第一输入端用于连接第一中间信号MID-1，第二输入端用于连接第一延迟信号DLY-1，输出端用于生成第一复位信号RSET-1。

示例地，反相器301的输入端与第二转换器10B中输入输出模块50的输出端连接，用于接收来自第二转换器10B中输入输出模块50所输出的第二信号SIG-2并进行反相处理获得第二反相信号ANT-2。

示例地，第一与门302的第一输入端与反相器301的输出端连接，用于接收来自反相器301所输出的第二反相信号ANT-2；第一与门302的第二输入端与第二延时器202的输出端连接，用于接收来自第二延时器202所输出的第二延迟信号DLY-2。第一与门302将第二反相信号ANT-2和第二延迟信号DLY-2进行逻辑与运算，并输出对应的逻辑运算结果(例如逻辑0或逻辑1)作为第一置位信号SET-1。

示例地，第二与门303的第一输入端与第一转换器10A中输入输出模块50的输出端连接，用于接收来自第一转换器10A中输入输出模块50所输出的第一信号SIG-1；第二与门303的第二输入端与第一与门302的输出端连接，用于接收来自第一与门302所输出的第一置位信号SET-1。第二与门303将第一信号SIG-1和第一置位信号SET-1进行逻辑与运算，并输出对应的逻辑运算结果(例如逻辑0或逻辑1)作为第一中间信号MID-1。

示例地，第一或门304的第一输入端与第二与门303的输出端连接，用于接收来自第二与门303所输出的第一中间信号MID-1；第一或门304的第二输入端与第一延时器201的输出端连接，用于接收来自第一延时器201所输出的第一延时信号DLY-1。第一或门304将第一中间信号MID-1与第一延时信号DLY-1进行逻辑或运算，并输出对应的逻辑运算结构(例如逻辑0或逻辑1)作为第一复位信号RSET-1。此处，第一复位信号RSET-1用于参与对第二转换器10B中触发器40的控制。

对应的，请继续参阅图2，在一些实施例中，第二转换器10B的逻辑控制单元30包括：反相器301、第一与门302、第二与门303及第一或门304。其中，反相器301用于根据第一信号SIG-1生成第一反相信号ANT-1；第一与门302被配置为：第一输入端用于连接第一反相信号ANT-1，第二输入端用于连接第四延迟信号DLY-4，输出端用于生成第二置位信号SET-2；第二置位信号SET-2用于控制第二转换器10B的触发器40；第二与门303被配置为：第一输入端用于连接第二信号SIG-2，第二输入端用于连接第二置位信号SET-2，输出端用于生成第二中间信号MID-2；第一或门304被配置为：第一输入端用于连接第二中间信号MID-2，第二输入端用于连接第三延迟信号DLY-3，输出端用于生成第二复位信号RSET-2。

示例地，反相器301的输入端与第一转换器10A中输入输出模块50的输出端连接，用于接收来自第一转换器10A中输入输出模块50所输出的第一信号SIG-1并进行反相处理获得第一反相信号ANT-1。

示例地，第一与门302的第一输入端与反相器301的输出端连接，用于接收来自反相器301所输出的第一反相信号ANT-1；第一与门302的第二输入端与第四延时器204的输出端连接，用于接收来自第四延时器204所输出的第四延迟信号DLY-4。第一与门302将第一反相信号ANT-1和第四延迟信号DLY-4进行逻辑与运算，并输出对应的逻辑运算结果(例如逻辑0或逻辑1)作为第二置位信号SET-2。此处，第二置位信号SET-2用于参与对第二转换器10B中触发器40的控制。

示例地，第二与门303的第一输入端与第二转换器10B中输入输出模块50的输出端连接，用于接收来自第二转换器10B中输入输出模块50所输出的第二信号SIG-2；第二与门303的第二输入端与第一与门302的输出端连接，用于接收来自第一与门302所输出的第二置位信号SET-2。第二与门303将第二信号SIG-2和第二置位信号SET-2进行逻辑与运算，并输出对应的逻辑运算结果(例如逻辑0或逻辑1)作为第二中间信号MID-2。

示例地，第一或门304的第一输入端与第二与门303的输出端连接，用于接收来自第二与门303所输出的第二中间信号MID-2；第一或门304的第二输入端与第三延时器203的输出端连接，用于接收来自第三延时器203所输出的第三延时信号DLY-3。第一或门304将第二中间信号MID-2与第三延时信号DLY-3进行逻辑或运算，并输出对应的逻辑运算结构(例如逻辑0或逻辑1)作为第二复位信号RSET-2。此处，第二复位信号RSET-2用于参与对第一转换器10A中触发器40的控制。

请参阅图3，在一些实施例中，触发器40包括RS触发器。其中，第一转换器10A的RS触发器被配置为：第一输入端用于连接第一置位信号SET-1，第二输入端用于连接第二复位信号RSET-2，输出端用于生成第一控制信号CTR-1；第二转换器10B的RS触发器被配置为：第一输入端用于连接第二置位信号SET-2，第二输入端用于连接第一复位信号RSET-1，输出端用于生成第二控制信号CTR-2。

示例地，请参阅图3中的(a)图，当第一置位信号SET-1为逻辑0，第二复位信号RSET-2为逻辑0，则第一控制信号CTR-1为逻辑0；当第一置位信号SET-1为逻辑1，第二复位信号RSET-2为逻辑0，则第一控制信号CTR-1为逻辑1；当第一置位信号SET-1为逻辑0，第二复位信号RSET-2为逻辑1，则第一控制信号CTR-1为逻辑0。

示例地，请参阅图3中的(b)图，当第二置位信号SET-2为逻辑0，第一复位信号RSET-1为逻辑0，则第二控制信号CTR-2为逻辑0；当第二置位信号SET-2为逻辑1，第一复位信号RSET-1为逻辑0，则第二控制信号CTR-2为逻辑1；当第二置位信号SET-2为逻辑0，第一复位信号RSET-1为逻辑1，则第二控制信号CTR-2为逻辑0。

请参阅图4，在一些实施例中，输入输出单元50包括三态缓冲器；其中，第一转换器10A中的三态缓冲器被配置为：第一输入端用于连接外部电信号，第二输入端用于连接第一控制信号CTR-1，输出端用于生成第一信号SIG-1；第二转换器10B中的三态缓冲器被配置为：第一输入端用于连接外部电信号，第二输入端用于连接第二控制信号CTR-2，输出端用于生成第二信号SIG-2。

示例地，请参阅图4中的(a)图，当第一控制信号CTR-1为逻辑0时，三态缓冲器变为高阻态。此时，桥接电路停止工作。当第一控制信号CTR-1为逻辑1时，三态缓冲器将来自第一输入端的外部电信号作为第一信号SIG-1并由输出端输出。此处，来自第一输入端的外部电信号例如为第一连接信号LIN-1。

示例地，请参阅图4中的(b)图，当第二控制信号CTR-2为逻辑0时，三态缓冲器变为高阻态。此时，桥接电路停止工作。当第二控制信号CTR-2为逻辑1时，三态缓冲器将来自第一输入端的外部电信号作为第二信号SIG-2并由输出端输出。此处，来自第一输入端的外部电信号例如为第二连接信号LIN-2。

请参阅图5，在一些实施例中，第一转换器10A和第二转换器10B还均包括电平转换单元60；第一转换器10A的电平转换单元60用于根据第一连接信号LIN-1生成第一信号SIG-1；第二转换器10B的电平转换单元60用于根据第二连接信号LIN-2生成第二信号SIG-2。

此处，第一转换器10A中电平转换单元60可以通过整流、滤波等处理，将第一连接信号LIN-1处理为与桥接电路相匹配的过程信号，以利于第一转换器10A中第一输入输出单元50将该过程信号进一步处理为第一信号SIG-1。以及，第二转换器10B中电平转换单元60可以通过整流、滤波等处理，将第二连接信号LIN-2处理为与桥接电路相匹配的过程信号，以利于第二转换器10B中第一输入输出单元50将该过程信号进一步处理为第二信号SIG-2。

请参阅图6，在一些实施例中，桥接电路还包括：第i转换器10C；第i转换器10C包括延时单元20、逻辑控制单元30、触发器40及输入输出单元50。第i转换器10C中，延时单元20用于根据第i信号SIG-i生成第2i-1延迟信号DLY-2i-1及第2i延迟信号DLY-2i；i≥3且为整数；逻辑控制单元30用于根据第一信号SIG-1、第i信号SIG-i、第2i-1延迟信号DLY-2i-1、第2i延迟信号DLY-2i生成第二复位信号RSET-2及用于控制第i转换器10C的触发器40的第i置位信号SET-i；触发器40用于根据第i置位信号SET-i及第一复位信号RSET-1生成第i控制信号CTR-i；输入输出单元50用于根据第i控制信号CTR-i生成第i信号SIG-i。

此处，第i转换器10C的具体器件构成及连接关系可以与前述第二转换器10B保持相同。

请参阅图7，在一些实施例中，桥接电路可以包括多个第i转换器10C(i≥3且为整数)，多个第i转换器10C可以分别或者同时与前述第一转换器10A对应连接，以实现电信号的多路径传输与切换。

示例地，第一转换器10A与前述第二转换器10B及第i转换器10C之间设置有切换开关(图中未示出)，通过切换开关的切换，可以实现第一转换器10A与第二转换器10B和/或第i转换器10C的对应连接。

请参阅图2和图8，为更清楚的示出本申请所提供的桥接电路的工作原理，以下一些实施例以桥接电路包括镜像连接的前述第一转换器及第二转换器为例进行了说明。

初始状态：第一信号SIG-1和第二信号SIG-2均为逻辑1。

第一状态：当第一信号SIG-1由逻辑1变为逻辑0。第二转换器10B中：反相器301所输出的第二反相信号ANT-2为逻辑1。此时，由于第二信号SIG-2还未发生变化，依然为逻辑1，所以第二转换器10B中第四延时器204的输出值第四延时信号DLY-4为逻辑1。第二反相信号ANT-2和第四延时信号DLY-4经过第一与门302后，输出第二置位信号SET-2为逻辑1。第一转换器10A中：第一延时器201的输出值第一延时信号DLY-1为逻辑0，第二与门303的输出值第一中间信号MID-1为逻辑0，因此，第一或门304的输出值第一复位信号RSET-1为逻辑0。此时，第二转换器10B中触发器40的输出值第二控制信号CTR-2为逻辑1。如此，第二信号SIG-2由逻辑1变为逻辑0，实现了跟随第一信号SIG-1的变化。也即，电信号由第一转换器10A被传输至第二转换器10B。

并且，第二转换器10B中第四延时器204在第二信号SIG-2由逻辑1变为逻辑0的2个单位时长后输出值第四延时信号DLY-4变为逻辑0，如此，第二转换器10B中第一与门302的输出值第二置位信号SET-2由逻辑1变为逻辑0。此时，第二转换器10B中触发器40为保持状态，即保持输出CTR-2为逻辑1，从而保持第二信号SIG-2为逻辑0状态。

第二状态：当第一信号SIG-1由逻辑0变为逻辑1。第一转换器10A中：经过1个单位时长后，第一延时器201的输出值DLY-1由逻辑0变为逻辑1；第一或门304的输出值第一复位信号RSET-1由逻辑0变为逻辑1。第二转换器10B中：触发器40的输出值第二控制信号CTR-2由逻辑1变为逻辑0。如此，第二信号SIG-2由逻辑0变为逻辑1，实现了跟随第一信号SIG-1的变化。也即，电信号由第一转换器10A被传输至第二转换器10B。

可以理解的是，由于本申请所提供的桥接电路包括镜像连接的第一转换器10A及第二转换器10B，因此，也可以实现电信号由第二转换器10B传输至第一转换器10A。

本申请一些实施例还提供了一种电子设备，包括如前述一些实施例中所述的桥接电路，作为其实际应用。前述一些实施例中所述的桥接电路所具备的技术优势，该电子设备也均具备，此处不再详述。

示例地，该电子设备还包括第一电路和第二电路。其中，第一电路与桥接电路的第一转换器10A中输入输出单元50连接；第二电路与桥接电路的第二转换器10B中输入输出单元50连接。

示例地，第一电路中的第一连接信号LIN-1可以被第一转换器10A处理为第一信号SIG-1，进而可以被第二转换器10B处理为第二信号SIG-2，并输出至第二电路。或者，第二电路中的第二连接信号LIN-2可以被第二转换器10B处理为第二信号SIG-2，进而可以被第一转换器10A处理为第一信号SIG-1，并输出至第一电路。如此，本申请所提供的桥接电路可以实现第一电路和第二电路之间电信号(如第一连接信号LIN-1和第二连接信号LIN-2)的转换、传输。

示例地，第一电路和第二电路之间的电学参数可以相同，也可以不同。例如，第一电路和第二电路之间的电压值、频率值以及电流值中至少一项参数不同。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种桥接电路，其特征在于，包括镜像连接的第一转换器及第二转换器，所述第一转换器及所述第二转换器均包括延时单元、逻辑控制单元、触发器及输入输出单元；

所述第一转换器中：

所述延时单元用于根据第一信号生成第一延迟信号及第二延迟信号；

所述逻辑控制单元用于根据第一信号、第二信号、所述第一延迟信号、所述第二延迟信号生成第一复位信号及第一置位信号；

所述触发器用于根据所述第一置位信号及所述第二转换器的第二复位信号生成第一控制信号；

所述输入输出单元用于根据所述第一控制信号生成所述第一信号；

所述第二转换器中：

所述延时单元用于根据第二信号生成第三延迟信号及第四延迟信号；

所述逻辑控制单元用于根据所述第一信号、所述第二信号、所述第三延迟信号、所述第四延迟信号生成所述第二复位信号及第二置位信号；

所述触发器用于根据所述第二置位信号及所述第一复位信号生成第二控制信号；

所述输入输出单元用于根据所述第二控制信号生成所述第二信号。

2.根据权利要求1所述的桥接电路，其特征在于，所述第一转换器的逻辑控制单元包括：

反相器，用于根据所述第二信号生成第二反相信号；

第一与门，被配置为：第一输入端用于连接所述第二反相信号，第二输入端用于连接所述第二延迟信号，输出端用于生成所述第一置位信号；

第二与门，被配置为：第一输入端用于连接所述第一信号，第二输入端用于连接所述第一置位信号，输出端用于生成第一中间信号；

第一或门，被配置为：第一输入端用于连接所述第一中间信号，第二输入端用于连接所述第一延迟信号，输出端用于生成所述第一复位信号。

3.根据权利要求1所述的桥接电路，其特征在于，所述第二转换器的逻辑控制单元包括：

反相器，用于根据所述第一信号生成第一反相信号；

第一与门，被配置为：第一输入端用于连接所述第一反相信号，第二输入端用于连接第四延迟信号，输出端用于生成第二置位信号；所述第二置位信号用于控制所述第二转换器的触发器；

第二与门，被配置为：第一输入端用于连接所述第二信号，第二输入端用于连接所述第二置位信号，输出端用于生成第二中间信号；

第一或门，被配置为：第一输入端用于连接所述第二中间信号，第二输入端用于连接所述第三延迟信号，输出端用于生成第二复位信号。

4.根据权利要求1所述的桥接电路，其特征在于，所述第一转换器的延时单元包括：

第一延时器，被配置为：输入端用于连接所述第一信号，输出端用于生成所述第一延时信号；

第二延时器，被配置为：输入端用于连接所述第一信号，输出端用于生成所述第二延时信号；其中，所述第一延时信号的生成时刻超前于所述第二延时信号的生成时刻。

5.根据权利要求1所述的桥接电路，其特征在于，所述第二转换器中的延时单元包括：

第三延时器，被配置为：输入端用于连接所述第二信号，输出端用于生成所述第三延时信号；

第四延时器，被配置为：输入端用于连接所述第二信号，输出端用于生成所述第四延时信号；其中，所述第三延时信号的生成时刻超前于所述第四延时信号的生成时刻。

6.根据权利要求1所述的桥接电路，其特征在于，所述触发器包括RS触发器；其中，

所述第一转换器的RS触发器被配置为：第一输入端用于连接所述第一置位信号，第二输入端用于连接所述第二复位信号，输出端用于生成所述第一控制信号；

所述第二转换器的RS触发器被配置为：第一输入端用于连接所述第二置位信号，第二输入端用于连接所述第一复位信号，输出端用于生成所述第二控制信号。

7.根据权利要求6所述的桥接电路，其特征在于，所述输入输出单元包括三态缓冲器；其中，

所述第一转换器中的三态缓冲器被配置为：第一输入端用于连接外部电信号，第二输入端用于连接所述第一控制信号，输出端用于生成所述第一信号；

所述第二转换器中的三态缓冲器被配置为：第一输入端用于连接外部电信号，第二输入端用于连接所述第二控制信号，输出端用于生成所述第二信号。

8.根据权利要求7所述的桥接电路，其特征在于，所述第一转换器和所述第二转换器还均包括电平转换单元；

所述第一转换器的电平转换单元用于根据第一连接信号生成所述第一信号；

所述第二转换器的电平转换单元用于根据第二连接信号生成所述第二信号。

9.根据权利要求1-8中任一项所述的桥接电路，其特征在于，还包括第i转换器；所述第i转换器包括延时单元、逻辑控制单元、触发器及输入输出单元；

所述第i转换器中，

所述延时单元用于根据第i信号生成第2i-1延迟信号及第2i延迟信号；i≥3且为整数；

所述逻辑控制单元用于根据所述第一信号、所述第i信号、所述第2i-1延迟信号、所述第2i延迟信号生成所述第二复位信号及用于控制所述第i转换器的触发器的第i置位信号；

所述触发器用于根据所述第i置位信号及所述第一复位信号生成第i控制信号；

所述输入输出单元用于根据所述第i控制信号生成所述第i信号。

10.一种电子设备，其特征在于，包括：如权利要求1-9中任一项所述的桥接电路。