CN117728799A - 电路 - Google Patents
电路 Download PDFInfo
- Publication number
- CN117728799A CN117728799A CN202211137602.2A CN202211137602A CN117728799A CN 117728799 A CN117728799 A CN 117728799A CN 202211137602 A CN202211137602 A CN 202211137602A CN 117728799 A CN117728799 A CN 117728799A
- Authority
- CN
- China
- Prior art keywords
- voltage conversion
- control signal
- output
- low
- conversion modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 201
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 18
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000012360 testing method Methods 0.000 abstract description 13
- 101001018097 Homo sapiens L-selectin Proteins 0.000 description 34
- 102100033467 L-selectin Human genes 0.000 description 34
- 238000013461 design Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007488 abnormal function Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
一种电路，包括功耗管理单元库中的电压转换单元，所述电压转换单元包括高电压域子单元和低电压域子单元，使所述高电压域子单元中的多个高压转换模块与所述低电压域子单元中的多个低压转换模块交替连接形成环形振荡器，所述电路包括第一控制信号产生单元、第一选择输出单元、第二控制信号产生单元和第二选择输出单元。本发明技术方案能够实现电压转换单元的高效测试。
Description
技术领域
本发明涉及半导体集成电路领域，尤其涉及一种电路。
背景技术
随着集成电路的发展，芯片的规模、集成密度和性能要求都达到前所未有的水平，因而其功耗问题也日益突出，特别是便携式产品的广泛应用。其中，功耗主要可以分为两个部分，一个是由翻转电流和短路电流引起的动态功耗，另外一个是由漏电流引起的静态功耗。低功耗技术主要有：工艺优化，包括采用多阈值工艺和电源门控技术；电压优化，包括体偏置、多电压和动态电压调整；硬件低功耗优化技术，包括时钟门控、门级优化；低功耗系统/软件优化，包括动态电压及频率缩放技术、低功耗操作系统、低功耗编译器和低功耗软件设计。
功耗管理单元库(Power Management KIt，PMK)属于电源门控技术，是用来配合标准单元库一起，进行低功耗的先进设计。通常而言，功耗管理单元库包括电源门控单元(power swItch cell)、隔离单元(IsolatIon cell)、高压到低压和低压到高压的电压转换单元(level shIfter cell)和数据恢复单元(retentIon cell)等。
在功耗管理单元库设计完成后，如何实现功耗管理单元库中电压转换单元的高效测试成为亟待解决的问题。
发明内容
本发明解决的问题是提供一种电路，用于对功耗管理单元库中的电压转换单元进行测试，以提高功耗管理单元库中电压转换单元的测试效率。
为解决上述问题，本发明实施例提供了一种电路，包括功耗管理单元库中的电压转换单元，所述电压转换单元包括高电压域子单元和低电压域子单元，所述高电压域子单元包括多个高压转换模块，所述低电压域子单元包括多个低压转换模块，使所述高电压域子单元中的多个高压转换模块与所述低电压域子单元中的多个低压转换模块交替连接形成环形振荡器，所述电路包括：
第一控制信号产生单元，适于生成高压选择控制信号并输出；
第一选择输出单元，分别与所述第一控制信号产生单元和所述高电压域子单元中多个高压转换模块的输出端耦接，适于根据所接收到的高压选择控制信号，将相对应的高压转换模块的输出端输出的高电压进行输出；
第二控制信号产生单元，适于生成低压选择控制信号并输出；
第二选择输出单元，分别与所述第二控制信号产生单元和所述低电压域子单元的多个低压转换模块的输出端耦接，适于根据所接收到的低压选择控制信号，将相对应的低压转换模块的输出端输出的低电压进行输出。
可选地，所述高压转换模块与所述低压转换模块的数量相同，所述使所述高电压域子单元中的多个高压转换模块与所述低电压域子单元中的多个低压转换模块交替连接形成环形振荡器，包括：
使所述高电压域子单元中的多个高压转换模块与所述低电压域子单元中的多个低压转换模块一一对应形成多个级别，使每级高压转换模块的输出端与同级低压转换模块的输入端耦接，使每级低压转换模块的输出端与下一级高压转换模块的输入端耦接，并使最低级低压转换模块的输出端通过反相单元与最高级高压转换模块的输入端耦接。
可选地，所述反相单元包括反相器。
可选地，所述第一选择输出单元的高电压输出周期和所述第二选择输出单元的低电压输出周期相同。
可选地，所述第一选择输出单元的高电压输出周期和所述第二选择输出单元的低电压输出周期与所述环形振荡器的振荡周期相关。
可选地，所述环形振荡器的振荡周期与所述高压转换模块和所述低压转换模块的数量及延时相关。
可选地，所述高压转换模块和所述低压转换模块的数量分别为10至20个。
可选地，所述第一选择输出单元包括多路选择开关。
可选地，所述第二选择输出单元包括多路选择开关。
可选地，所述高压选择控制信号与所述低压选择控制信号相同或不同。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例提供的一种电路，包括功耗管理单元库中的电压转换单元，所述电压转换单元包括高电压域子单元和低电压域子单元，所述高电压域子单元包括多个高压转换模块，所述低电压域子单元包括多个低压转换模块，使所述高电压域子单元中的多个高压转换模块与所述低电压域子单元中的多个低压转换模块交替连接形成环形振荡器，所述电路包括：第一控制信号产生单元，适于生成高压选择控制信号并输出；第一选择输出单元，分别与所述第一控制信号产生单元和所述高电压域子单元中多个高压转换模块的输出端耦接，适于根据所接收到的高压选择控制信号，将相对应的高压转换模块的输出端输出的高电压进行输出；第二控制信号产生单元，适于生成低压选择控制信号并输出；第二选择输出单元，分别与所述第二控制信号产生单元和所述低电压域子单元的多个低压转换模块的输出端耦接，适于根据所接收到的低压选择控制信号，将相对应的低压转换模块的输出端输出的低电压进行输出。
可以看出，使所述高电压域子单元中的多个高压转换模块与所述低电压域子单元中的多个低压转换模块交替连接形成环形振荡器，并通过第一控制信号产生单元、第一选择输出单元、第二控制信号产生单元和第二选择输出单元的设置，可以实现所述高电压域子单元中多个高压转换模块和所述低电压域子单元中多个低压转换模块的同时测试，因而能够提高电压转换单元的测试效率。
附图说明
图1示出了一种电压转换单元的结构示意图；
图2示出了根据本发明技术方案中的所述高电压域子单元的多个高压转换模块和所述低电压域子单元的多个低压转换模块交替连接形成的环形振荡器的示意图；
图3示出了根据本发明技术方案中的电路的结构示意图；
图4示出了根据本发明技术方案中的电路中高电压域子单元的多个高压转换模块的输出端输出的高电压信号和低电压域子单元的多个低压转换模块的输出端输出的低电压信号的波形示意图。
具体实施方式
由背景技术可知，在功耗管理单元库设计完成后，如何实现功耗管理单元库中电压转换单元的高效测试成为亟待解决的问题。
为解决上述问题，本发明实施例提供的一种电路，包括对功耗管理单元库中的电压转换单元，电压转换单元包括高电压域子单元和低电压域子单元，高电压域子单元包括多个高压转换模块，低电压域子单元包括多个低压转换模块，使高电压域子单元中的多个高压转换模块与低电压域子单元中的多个低压转换模块交替连接形成环形振荡器，电路包括：第一控制信号产生单元，适于生成高压选择控制信号并输出；第一选择输出单元，分别与第一控制信号产生单元和高电压域子单元中多个高压转换模块的输出端耦接，适于根据所接收到的高压选择控制信号，将相对应的高压转换模块的输出端输出的高电压进行输出；第二控制信号产生单元，适于生成低压选择控制信号并输出；第二选择输出单元，分别与第二控制信号产生单元和低电压域子单元的多个低压转换模块的输出端耦接，适于根据所接收到的低压选择控制信号，将相对应的低压转换模块的输出端输出的低电压进行输出。
可以看出，使高电压域子单元中的多个高压转换模块与低电压域子单元中的多个低压转换模块交替连接形成环形振荡器，并通过第一控制信号产生单元、第一选择输出单元、第二控制信号产生单元和第二选择输出单元的设置，可以实现高电压域子单元中多个高压转换模块和低电压域子单元中多个低压转换模块的同时测试，因而能够提高电压转换单元的测试效率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
为了便于理解，首先对本发明实施例中的电压转换单元进行介绍。
图1示出了一种电压转换单元的结构示意图。参见图1，一种电压转换单元(未标示)，包括高电压域子单元100和低电压域子单元200。其中，高电压域子单元100包括多个的高压转换模块101～10N，低电压域子单元200包括多个的低压转换模块201～20N，N为大于1的正整数。
在高电压域子单元100的多个高压转换模块101～10N中，各个高压转换模块10I(I为大于1且小于或等于N的整数)分别具有输入端和输出端，且各个高压转换模块10I用于将输入端接收的低电压信号转换为高电压信号并输出。
在低电压域子单元200的多个低压转换模块201～20N中，各个低压转换模块20I(I为大于1且小于或等于N的整数)分别具有输入端和输出端，且各个低压转换模块20I用于将输入端接收的高电压信号转换为低电压信号并输出。
高电压域子单元100的高压转换模块101～10N的数量和低电压域子单元200的低压转换模块201～20N的数量可以根据实际需要进行设置。作为一种示例，高电压域子单元100的高压转换模块101～10N的数量和低电压域子单元200的低压转换模块201～20N的数量分别为10至20级。
本实施例中，在高电压域子单元100的多个高压转换模块101～10N中，每个高压转换模块10I的设计输入信号的电压均相同，且每个高压转换模块10I的设计输出信号的电压也相同。同时，在低电压域子单元200的多个低压转换模块201～20N中，各个低压转换模块20I的设计输入信号的电压均相同，且各个低压转换模块20I的设计输出信号的电压也相同。
此外，高压转换模块10I的设计输入信号的电压与低压转换模块20I的设计输出信号的电压相同，且高压转换模块10I的设计输出信号的电压与低压转换模块20I的设计输入信号的电压相同。
基于此，本实施例中，为了实现电压转换单元中高电压域子单元100的多个高压转换模块101～10N和低电压域子单元200的多个低压转换模块201～20N的同时测试，将高电压域子单元100的多个高压转换模块101～10N和低电压域子单元200的多个低压转换模块201～20N进行交替连接形成环形振荡器。
图2示出了根据本发明技术方案中的高电压域子单元的多个高压转换模块和低电压域子单元的多个低压转换模块交替连接形成的环形振荡器的示意图。
参见图2，具体地，在将高电压域子单元100的多个高压转换模块101～10N和低电压域子单元200的多个低压转换模块201～20N交替连接形成的环形振荡器时，使高电压域子单元100的多个高压转换模块101～10N和低电压域子单元200的多个低压转换模块201～20N一一对应形成多个级别，使得高电压域子单元100的多个高压转换模块101～10N中每级的高压转换模块10I的输出端与低电压域子单元200的多个低压转换模块201～20N中相应级的低压转换模块20I的输入端耦接，使低电压域子单元200的多个低压转换模块201～20N中每级的低压转换模块20I的输出端与高电压域子单元100的多个高压转换模块101～10N中下一级的高压转换模块10(I+1)的输入端耦接，并使低电压域子单元200的多个低压转换模块201～20N中最低级低压转换模块20N的输出端通过反相单元305与高电压域子单元100的多个高压转换模块101～10N中最高级高压转换模块101的输入端耦接，形成环形振荡器。
本实施例中，反相单元305用于将环形振荡器的级数调整为奇数级。具体地，在环形振荡器中，高电压域子单元100中多个高压转换模块101～10N与低电压域子单元200中多个低压转换模块201～20N的总数量为2N，即为偶数，反相单元305的加入，使得环形振荡器的级数变为奇数级，进而使得环形振荡器满足起振条件，使得环形振荡器能够正常工作。
本实施例中，反相单元305为反相器。具体地，反相器的输入端与低电压域子单元200的多个低压转换模块201～20N中最低级的低压转换模块20N的输出端耦接，反相器的输出端与高电压域子单元100的多个高压转换模块101～10N中最高级高压转换模块101的输入端耦接。
将高电压域子单元100的多个高压转换模块101～10N和低电压域子单元200的多个低压转换模块201～20N交替连接形成的环形振荡器，可以在后续对电压转换单元进行测试时，能够实现高电压域子单元100的多个高压转换模块101～10N和低电压域子单元200的多个低压转换模块201～20N的同时测试，进而能够提高电压转换单元的测试效率。
与此同时，将高电压域子单元100的多个高压转换模块101～10N和低电压域子单元200的多个低压转换模块201～20N交替连接形成的环形振荡器，使得高电压域子单元100的多个高压转换模块101～10N和低电压域子单元200的多个低压转换模块201～20N的输入电压信号和所处的电压域均与实际应用相同，能够提高电压转换单元测试的准确性。
图3示出了根据本发明技术方案中的电路的结构示意图。结合参考图1至图3，一种电路，用于对功耗管理单元库中的电压转换单元进行测试，电路400包括第一控制信号产生单元310、第一选择输出单元320、第二控制信号产生单元330和第二选择输出单元340。
其中，第一控制信号产生单元310，适于生成高压选择控制信号并输出；第一选择输出单元320，分别与第一控制信号产生单元310和高电压域子单元100的多个高压转换模块101～10N的输出端耦接，适于根据所接收到的高压选择控制信号，将相对应的高压转换模块10I的输出端输出的高电压进行输出；第二控制信号产生单元330，适于生成低压选择控制信号并输出；第二选择输出单元340，分别与第二控制信号产生单元和低电压域子单元200的多个低压转换模块201～20N的输出端耦接，适于根据所接收到的低压选择控制信号，将相对应的低压转换模块20I的输出端输出的低电压进行输出。
本实施例中，第一控制信号产生单元310具有控制信号输出端，且第一控制信号产生单元310的控制信号输出端与第一选择输出单元320耦接。第一控制信号产生单元310用于生成高压选择控制信号HSEL并输出至第一选择输出单元320。
本实施例中，第一控制信号产生单元310输出的高压选择控制信号HSEL在一定范围内按照顺序进行变化。
本实施例中，高压选择控制信号为HSEL[0：M-1]。具体地，高压选择控制信号HSEL[0：M-1]包括M位的电平控制信号，且每一位的电平控制信号能够在第一逻辑状态和第二逻辑状态之间切换，使得高压选择控制信号HSEL[0：M-1]能够在一定范围内按照顺序进行变化。
作为一种示例，初始状态时，高压选择控制信号HSEL[0：M-1]中M位的电平控制信号均为第一逻辑状态，且高压选择控制信号HSEL[0：M-1]中M位的电平控制信号能够按照从低位到高位的顺序依次从第一逻辑状态转换为第二逻辑状态，从而实现高压选择控制信号HSEL[0：M-1]在一定范围内按照顺序进行变化。其中，第一逻辑状态为“0”，第二逻辑状态为“1”。
相应地，第一控制信号产生单元310的控制信号输出端包括M个控制信号输出引脚，每个控制信号输出引脚用于输出高压选择控制信号HSEL[0：M-1]中相应位序的电平控制信号。
作为一种示例，第一控制信号产生单元310控制信号输出端中的第一个控制信号输出引脚用于输出高压选择控制信号HSEL[0：M-1]中第一位序的电平控制信号，第一控制信号产生单元310的输出端中第二个控制信号输出引脚用于输出高压选择控制信号HSEL[0：M-1]中第二位序的电平控制信号，……，第一控制信号产生单元310的输出端中第M个控制信号输出引脚用于输出高压选择控制信号HSEL[0：M-1]中第M位序的电平控制信号。
本实施例中，第一控制信号产生单元310输出的高压选择控制信号HSEL[0：M-1]的变化数量与高电压域子单元100的多个高压转换模块101～10N的级数N相关。
具体地，高压选择控制信号HSEL[0：M-1]中M位的电平控制信号中的每一位电平控制信号在第一逻辑状态和第二逻辑状态之间切换，使得高压选择控制信号HSEL[0：M-1]的整型变量取值范围中整型变量的数量能够大于或等于高电压域子单元100的多个高压转换模块101～10N的数量N，从而使得高压选择控制信号HSEL[0：M-1]能够与高电压域子单元100的多个高压转换模块101～10N之间一一对应。
因此，高压选择控制信号HSEL[0：M-1]在一定范围内按照顺序进行递增或递减变化，使得第一选择输出单元320能够将高电压域子单元100的多个高压转换模块101～10N的输出端按照顺序依次与自身的输出端耦接在一起，从而能够实现高电压域子单元100的多个高压转换模块101～10N的输出端的输出电压信号的选择性输出。
例如，高电压域子单元100的高压转换模块101～10N的数量N为16，则高压选择控制信号HSEL[0：M-1]中的M等于4，相应地，高压选择控制信号HSEL[0：M-1]能够在0000～1111之间变化，使得高压选择控制信号HSEL[0：M-1]与高电压域子单元100的高压转换模块101～10N之间一一对应。
作为一种示例，高压选择控制信号HSEL[0：M-1]中M位的电平控制信号按照从低位到高位的顺序依次从第一逻辑状态转换为第二逻辑状态，从而通过高压选择控制信号HSEL[0：M-1]实现将高电压域子单元100的多个高压转换模块101～10N的输出端的输出电压信号进行选择性输出的控制目的。
作为一种示例，高压选择控制信号HSEL[0：M-1]中相应位序的电平控制信号为第一逻辑状态“0”或第二逻辑状态“1”。
相应地，高压选择控制信号HSEL[0：M-1]中相应位序的电平控制信号的初始值均为第一逻辑状态“0”，相应地，第一控制信号产生单元310通过控制高压选择控制信号HSEL[0：M-1]中相应位序的电平控制信号按照从低位到高位的顺序依次从第一逻辑状态“0”转换为第二逻辑状态“1”，使得高压选择控制信号HSEL[0：M-1]按照顺序进行变化，从而使得第一选择输出单元320能够将高电压域子单元100的多个高压转换模块101～10N的输出端的输出电压信号进行选择性输出。
在其他实施例中，高压选择控制信号HSEL[0：M-1]中M位的电平控制信号还能够按照从高位到低位的顺序依次从第二逻辑状态转换为第一逻辑状态，使得高压选择控制信号HSEL[0：M-1]按照顺序进行递减变化，从而使得第一选择输出单元320能够将高电压域子单元100的多个高压转换模块101～10N的输出端的输出电压信号进行选择性输出。
第一控制信号产生单元310可以为诸如可编程门阵列(Field Programmable GateArray，FPGA)之类的微控制器(Microcontroller Unit，MCU)，或者其他能够用于产生选择控制信号的控制部件，在此不做限制。
第一选择输出单元320具有控制信号输入端和信号输出端，且第一选择输出单元320的控制信号输入端与第一控制信号产生单元310的信号输出端耦接，第一选择输出单元320的信号输出端用于高电压域子单元100的多个高压转换模块101～10N的输出端输出的输出电压信号的选择性输出。第一选择输出单元320用于接收第一控制信号产生单元310输出的高压选择控制信号HSEL[0：M-1]，并根据接收的高压选择控制信号HSEL[0：M-1]，将高电压域子单元100的多个高压转换模块101～10N中相对应的高压转换模块10I的输出端与自身的输出端耦接在一起，从而实现高电压域子单元100的多个高压转换模块101～10N的输出端输出的输出电压信号的选择性输出。
第一选择输出单元320的控制信号输入输出端包括M个控制信号输入引脚，每个控制信号输入引脚用于接收高压选择控制信号HSEL[0：M-1]中相应位序的电平控制信号。
作为一种示例，第一选择输出单元320控制信号输入端中的第一个控制信号输入引脚用于接收高压选择控制信号HSEL[0：M-1]中第一位序的电平控制信号，第一选择输出单元320控制信号输入端中的第二个控制信号输入引脚用于接收高压选择控制信号HSEL[0：M-1]中第二位序的电平控制信号，……，第一选择输出单元320控制信号输入端中的第M个控制信号输入引脚用于接收高压选择控制信号HSEL[0：M-1]中第M位序的电平控制信号。
本实施例中，第一选择输出单元320为多路选择开关(Multiplexer，MUX)。在其他可选实施例中，第一选择输出单元还可以采用其他具有相同功能的结构实现，在此不做限制。
第二控制信号产生单元330具有控制信号输出端，且第二控制信号产生单元320的控制信号输出端与第二选择输出单元340耦接。第二控制信号产生单元330用于生成低压选择控制信号LSEL并输出至第二选择输出单元340。
本实施例中，第二控制信号产生单元330输出的低压选择控制信号LSEL在一定范围内按照顺序进行变化。
本实施例中，低压选择控制信号为LSEL[0：M-1]。具体地，低压选择控制信号LSEL[0：M-1]包括M位的电平控制信号，且每一位的电平控制信号能够在第一逻辑状态和第二逻辑状态之间切换，使得低压选择控制信号LSEL[0：M-1]能够在一定范围内按照顺序进行变化。
作为一种示例，初始状态时，低压选择控制信号LSEL[0：M-1]中M位的电平控制信号均为第一逻辑状态，且低压选择控制信号LSEL[0：M-1]中M位的电平控制信号能够按照从低位到高位的顺序依次从第一逻辑状态转换为第二逻辑状态，从而实现低压选择控制信号LSEL[0：M-1]在一定范围内按照顺序进行变化。其中，第一逻辑状态为“0”，第二逻辑状态为“1”。
相应地，第二控制信号产生单元330的控制信号输出端包括M个控制信号输出引脚，每个控制信号输出引脚用于输出低压选择控制信号LSEL[0：M-1]中相应位序的电平控制信号。
作为一种示例，第二控制信号产生单元330控制信号输出端中的第一个控制信号输出引脚用于输出低压选择控制信号LSEL[0：M-1]中第一位序的电平控制信号，第二控制信号产生单元330的输出端中第二个控制信号输出引脚用于输出低压选择控制信号LSEL[0：M-1]中第二位序的电平控制信号，……，第二控制信号产生单元330的输出端中第M个控制信号输出引脚用于输出低压选择控制信号LSEL[0：M-1]中第M位序的电平控制信号。
本实施例中，第二控制信号产生单元330输出的低压选择控制信号LSEL[0：M-1]的变化数量与低电压域子单元200的多个低压转换模块201～20N的级数N相关。
具体地，低压选择控制信号LSEL[0：M-1]中M位的电平控制信号中的每一位电平控制信号在第一逻辑状态和第二逻辑状态之间切换，使得低压选择控制信号LSEL[0：M-1]的变化数量能够大于或等于低电压域子单元200的多个低压转换模块201～20N的级数N，从而使得低压选择控制信号LSEL[0：M-1]能够与低电压域子单元200的多个低压转换模块201～20N之间一一对应。
因此，低压选择控制信号LSEL[0：M-1]在一定范围内按照顺序进行递增或递减变化，使得第二选择输出单元340能够将低电压域子单元200的多个低压转换模块201～20N的输出端按照顺序依次与自身的输出端耦接在一起，从而能够实现低电压域子单元200的多个低压转换模块201～20N的输出端的输出电压信号的选择性输出。
例如，低电压域子单元200的低压转换模块201～20N的数量N为16，则低压选择控制信号LSEL[0：M-1]中的M等于4，相应地，低压选择控制信号LSEL[0：M-1]能够在0000～1111之间变化，使得低压选择控制信号LSEL[0：M-1]与低电压域子单元200的高压转换模块201～20N之间一一对应。
作为一种示例，低压选择控制信号LSEL[0：M-1]中M位的电平控制信号按照从低位到高位的顺序依次从第一逻辑状态转换为第二逻辑状态，从而通过低压选择控制信号LSEL[0：M-1]实现将低电压域子单元200的多个低压转换模块201～20N的输出端的输出电压信号进行选择性输出的控制目的。
作为一种示例，低压选择控制信号LSEL[0：M-1]中相应位序的电平控制信号为第一逻辑状态“0”或第二逻辑状态“1”。
相应地，低压选择控制信号LSEL[0：M-1]中相应位序的电平控制信号的初始值均为第一逻辑状态“0”，相应地，第二控制信号产生单元330通过控制低压选择控制信号LSEL[0：M-1]中相应位序的电平控制信号按照从低位到高位的顺序依次从第一逻辑状态“0”转换为第二逻辑状态“1”，使得低压选择控制信号LSEL[0：M-1]按照顺序进行变化，从而使得第二选择输出单元340能够将低电压域子单元200的多个低压转换模块201～20N的输出端的输出电压信号进行选择性输出。
在其他实施例中，低压选择控制信号LSEL[0：M-1]中M位的电平控制信号还能够按照从高位到低位的顺序依次从第二逻辑状态转换为第一逻辑状态，使得低压选择控制信号LSEL[0：M-1]按照顺序进行递减变化，从而使得第二选择输出单元能够将低电压域子单元的多个低压转换模块的输出端的输出电压信号进行选择性输出。
需要指出的是，高压选择控制信号与低压选择控制信号能够相同或不同，本领域技术人员可以根据实际的需要进行设置，只要所设置的高压选择控制信号与低压选择控制信号能够分别实现高电压域子单元的多个高压转换模块和低电压域子单元的多个低压转换模块的输出端输出的输出电压信号的选择性输出即可，在此不做限制。
第二控制信号产生单元330可以为诸如可编程门阵列(Field Programmable GateArray，FPGA)之类的微控制器(Microcontroller Unit，MCU)，或者其他能够用于产生选择控制信号的控制部件，在此不做限制。
第二选择输出单元340具有控制信号输入端和信号输出端，且第二选择输出单元340的控制信号输入端与第二控制信号产生单元330的信号输出端耦接，第二选择输出单元340的信号输出端与用于低电压域子单元200的多个低压转换模块201～20N的输出端输出的输出电压信号的选择性输出。第二选择输出单元340用于接收第二控制信号产生单元330输出的低压选择控制信号LSEL[0：M-1]，并根据接收的低压选择控制信号LSEL[0：M-1]，将低电压域子单元200的多个低压转换模块201～20N中相对应的低压转换模块20I的输出端与自身的输出端耦接在一起，从而实现低电压域子单元200的多个低压转换模块201～20N的输出端输出的输出电压信号的选择性输出。
第二选择输出单元340的控制信号输入输出端包括M个控制信号输入引脚，每个控制信号输入引脚用于接收低压选择控制信号LSEL[0：M-1]中相应位序的电平控制信号。
作为一种示例，第二选择输出单元340控制信号输入端中的第一个控制信号输入引脚用于接收低压选择控制信号LSEL[0：M-1]中第一位序的电平控制信号，第二选择输出单元340控制信号输入端中的第二个控制信号输入引脚用于接收低压选择控制信号LSEL[0：M-1]中第二位序的电平控制信号，……，第二选择输出单元340控制信号输入端中的第M个控制信号输入引脚用于接收低压选择控制信号LSEL[0：M-1]中第M位序的电平控制信号。
本实施例中，第二选择输出单元340为多路选择开关(MultIplexer，MUX)。在其他可选实施例中，第二选择输出单元还能够采用其他具有相同功能的结构实现，在此不做限制。
图4示出了根据本发明技术方案中的电路中高电压域子单元的多个高压转换模块的输出端输出的高电压信号和低电压域子单元的多个低压转换模块的输出端输出的低电压信号的波形示意图。参见图4，作为一种示例，当高电压域子单元的多个高压转换模块的输出端输出的高电压HVDD_OUT为1.0伏(V)，低电压域子单元的多个低压转换模块的输出端的低电压LVDD_OUT为0.8V，表明电压转换单元的功能正常。反之，则表明电压转换单元的功能异常。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种电路，包括功耗管理单元库中的电压转换单元，所述电压转换单元包括高电压域子单元和低电压域子单元，所述高电压域子单元包括多个高压转换模块，所述低电压域子单元包括多个低压转换模块，其特征在于，使所述高电压域子单元中的多个高压转换模块与所述低电压域子单元中的多个低压转换模块交替连接形成环形振荡器，所述电路包括：
第一控制信号产生单元，适于生成高压选择控制信号并输出；
第一选择输出单元，分别与所述第一控制信号产生单元和所述高电压域子单元中多个高压转换模块的输出端耦接，适于根据所接收到的高压选择控制信号，将相对应的高压转换模块的输出端输出的高电压进行输出；
第二控制信号产生单元，适于生成低压选择控制信号并输出；
第二选择输出单元，分别与所述第二控制信号产生单元和所述低电压域子单元的多个低压转换模块的输出端耦接，适于根据所接收到的低压选择控制信号，将相对应的低压转换模块的输出端输出的低电压进行输出。
2.根据权利要求1所述的电路，其特征在于，所述高压转换模块与所述低压转换模块的数量相同，所述使所述高电压域子单元中的多个高压转换模块与所述低电压域子单元中的多个低压转换模块交替连接形成环形振荡器，包括：
使所述高电压域子单元中的多个高压转换模块与所述低电压域子单元中的多个低压转换模块一一对应形成多个级别，使每级高压转换模块的输出端与同级低压转换模块的输入端耦接，使每级低压转换模块的输出端与下一级高压转换模块的输入端耦接，并使最低级低压转换模块的输出端通过反相单元与最高级高压转换模块的输入端耦接。
3.根据权利要求2所述的电路，其特征在于，所述反相单元包括反相器。
4.根据权利要求1所述的电路，其特征在于，所述第一选择输出单元的高电压输出周期和所述第二选择输出单元的低电压输出周期相同。
5.根据权利要求1所述的电路，其特征在于，所述第一选择输出单元的高电压输出周期和所述第二选择输出单元的低电压输出周期与所述环形振荡器的振荡周期相关。
6.根据权利要求1所述的电路，其特征在于，所述环形振荡器的振荡周期与所述高压转换模块和所述低压转换模块的数量及延时相关。
7.根据权利要求1所述的电路，其特征在于，所述高压转换模块和所述低压转换模块的数量分别为10至20个。
8.根据权利要求1所述的电路，其特征在于，所述第一选择输出单元包括多路选择开关。
9.根据权利要求1所述的电路，其特征在于，所述第二选择输出单元包括多路选择开关。
10.根据权利要求1所述的电路，其特征在于，所述高压选择控制信号与所述低压选择控制信号相同或不同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211137602.2A CN117728799A (zh) | 2022-09-19 | 2022-09-19 | 电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211137602.2A CN117728799A (zh) | 2022-09-19 | 2022-09-19 | 电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117728799A true CN117728799A (zh) | 2024-03-19 |
Family
ID=90203944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211137602.2A Pending CN117728799A (zh) | 2022-09-19 | 2022-09-19 | 电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117728799A (zh) |
-
2022
- 2022-09-19 CN CN202211137602.2A patent/CN117728799A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6661270B2 (en) | Data latch circuit and driving method thereof | |
| US9143164B2 (en) | Scalable serializer | |
| US6798248B2 (en) | Non-overlapping clock generation | |
| US20100201419A1 (en) | Apparatus and method for generating random number | |
| CN110518896B (zh) | 一种提供任意频率及占空比的时钟发生电路与芯片 | |
| CN111224658A (zh) | 一种并行数据转串行数据的转换电路的设计方法 | |
| KR20070082212A (ko) | 클러스터드 전압 스케일링을 위한 레벨 컨버팅 플립플롭 및펄스 발생기 | |
| CN101615912A (zh) | 并串转换器及其实现方法 | |
| KR20170003876A (ko) | 멀티플렉서 및 래치 시스템 | |
| CN107068192B (zh) | 用于存储器的时序测量的本地时钟信号产生电路 | |
| WO2018141362A1 (en) | Double data rate interpolating analog to digital converter technical field | |
| TWI492547B (zh) | 連續近似式類比至數位轉換器 | |
| CN117728799A (zh) | 电路 | |
| CN110739961A (zh) | 电平转换器 | |
| Ping-Yuan et al. | A voltage level converter circuit design with low power consumption | |
| KR20040092778A (ko) | 지연 변경 장치 | |
| KR101091213B1 (ko) | 동적 전원 레일 선택부를 가진 정적 펄스 버스 회로 및 방법 | |
| CN111865321A (zh) | 一种适用于电流舵dac的开关驱动电路及控制方法 | |
| US20080224743A1 (en) | Sequence independent non-overlapping digital signal generator with programmable delay | |
| CN118074702B (zh) | 一种边沿检测加速电平转换电路 | |
| CN111245406B (zh) | 脉冲产生器及脉冲产生方法 | |
| KR100336756B1 (ko) | 클럭 분주 회로 | |
| CN1331308C (zh) | 电压移转电路 | |
| CN115051561A (zh) | 电压转换电路 | |
| US20210258001A1 (en) | High performance cmos divide-by-2 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |