CN1331308C - 电压移转电路 - Google Patents
电压移转电路 Download PDFInfo
- Publication number
- CN1331308C CN1331308C CNB2004100020177A CN200410002017A CN1331308C CN 1331308 C CN1331308 C CN 1331308C CN B2004100020177 A CNB2004100020177 A CN B2004100020177A CN 200410002017 A CN200410002017 A CN 200410002017A CN 1331308 C CN1331308 C CN 1331308C
- Authority
- CN
- China
- Prior art keywords
- switch element
- voltage
- switch
- circuit
- shift shifting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明是有关于一种电压移转电路，其是包含一对P型场效应晶体管开关、一对N型场效应晶体管开关、一反相器以及复数触发电路，其中触发电路是分别连接于高电压元件(N型场效应晶体管开关)的闸极及其衬底区域，以便供触发电路在接收低压控制信号后能够产生一持续一段时间的触发信号，以在电路转态时改变高电压元件的衬底电压，进而降低高电压元件的临界电压，以加快电路转态的速度。
Description
技术领域
本发明是关于一种电压移转电路，尤指一种适用于高电压准位转换的电压移转电路。
背景技术
电压移转电路通常是用来将低压的控制信号转换为高压的控制信号，例如：应用在液晶显示器时，通常需要20-40伏的高电压来打开薄膜晶体管，然而其输入信号一般为3伏，故需要通过电压移转电路来进行移转。
图1显示公知电压移转电路的示意图，其是主要包含两个P型金属氧化半导体(MOS)11，12、两个N型MOS13，14以及一个反相器15。P型MOS11，12的源极是与一提供高电压的高电压准位电压节点(HVDD)16相连接，N型MOS13，14的源极则与一低电压准位电压节点(VSS)17相连接。P型MOS11的汲极则与N型MOS13的汲极相连接，P型MOS12的汲极则与N型MOS14的汲极相连接，其中P型MOS11与N型MOS13的汲极皆连接至节点ND1，P型MOS12与N型MOS14的汲极皆连接至节点ND2，且节点ND1并与P型MOS12的闸极相连接，节点ND2并与P型MOS11的闸极相连接，电路的输出端OUT并与节点ND1相连接，输入电压端IN则直接与N型MOS14的闸极相连接，且通过反相器15来与N型MOS13的闸极相连接。因此，通过输入控制信号来控制这些P型MOS11，12及这些N型MOS13，14导通及关闭，来使得输出端OUT输出高电压准位(HVDD)或低电压准位(VSS)。
由于输入电压(例如：3伏)通常很低，而高准位输出电压(HVDD)很高(例如：40伏)，因此N型MOS13，14必须使用高压元件。当输入电压很低时，高准位输出电压很高时，目前的解决方法是将N型MOS13，14的宽线比(W/L)调大，及将P型MOS11，12的W/L调小。然而，当N型MOS13，14的W/L调大时，N型MOS13，14的汲极端电容皆会随之变大，P型MOS11，12的W/L调小时，操作电流则会变小，此种作法将使得电压移转电路的转态时间变长，因而造成较大的耗电。
最后，由于N型MOS13，14必须采用高压元件，因此其临界电压(Threshold Voltage)较高，若输入电压降得很低时，则N型MOS13，14的饱和电流(Saturation Current)会变的更小，如此会造成电压移转电路更难转态，而使得整体的电压移转电路更难设计。
图2则显示另一公知电压移转电路的示意图，其动作原理皆与图1相类似，唯，在P型MOS21与N型MOS23之间增加-P型MOS25，在P型MOS22与N型MOS24之间增加-P型MOS26，以便供通过这些P型MOS25，26来作为阻抗，以达到限流的功效，然而N型MOS23，24的面积仍然需要非常大，且这些P型MOS25，26的限流功效有限，因此，如何设计一电压移转电路，以解决上述缺点，已成为一亟需解决的课题。
发明内容
本发明的主要目的是在提供一种电压移转电路，以便能减少其转态时间，加快其转态。
本发明的另一目的是在提供一种电压移转电路，以便能使得电路能够操作在更低的输入电压。
本发明的又一目的是在提供一种电压移转电路，以便能通过由加快转态时间来减少短路电流，且降低电流损耗，以达成省电的功效。
为实现上述目的，本发明提供的一种电压移转电路，包括：
一第一开关电路，具有一第一开关元件与一第二开关元件，该第一开关元件与该第二开关元件分别具有一第一端、一第二端及一第三端，该第一开关元件的第一端与该第二开关元件的第一端皆与一高准位电压节点相连接；
一第二开关电路，具有一第三开关元件与一第四开关元件，该第三开关元件与该第四开关元件分别具有一第四端、一第五端及一第六端，该第三开关元件的第四端分别与该第一开关元件的第三端及该第二开关元件的第二端相连接，该第四开关元件的第四端分别与该第一开关元件的第二端及该第二开关元件的第三端相连接，且该第三开关元件的第六端与该第四开关元件的第六端是与一低准位电压节点相接，该第三开关元件的第五端是接收一输入控制信号，该第四开关元件的第五端则接收该输入控制信号的反相信号，
其中，该第三开关元件的第五端与该第四开关元件的第五端分别与一第一触发单元及一第二触发单元相连接，以便供通过该第一触发单元与该第二触发单元来分别动态改变该第三开关元件与该第四开关元件所处的衬底电压，以降低该第三开关元件与该第四开关元件的临界电压，并使该第三开关元件与该第四开关元件之间的双极晶体管导通。
所述的电压移转电路，其中该第一触发单元与该第二触发单元是分别接收该输入控制信号及该输入控制信号的反相信号，继而产生持续一预设时间的触发信号，以便供在该电压移转电路转态时，改变该第三开关元件或该第四开关元件所处的衬底电压。
所述的电压移转电路，其中当该第一触发单元改变该第三开关元件所处的衬底电压时，将使得该第三开关元件的电流增加，以增加转态速度。
所述的电压移转电路，其中当该第二触发单元改变该第四开关元件所处的衬底电压时，将使得该第四开关元件的电流增加，以增加转态速度。
所述的电压移转电路，其中第三开关元件所改变的衬底电压是与该第四开关元件所改变的衬底电压相同。
所述的电压移转电路，其中第三开关元件所改变的衬底电压是与该第四开关元件所改变的衬底电压不相同。
所述的电压移转电路，其中该第一触发单元与该第二触发单元是为一RC延迟电路。
所述的电压移转电路，其中该第一触发单元与该第二触发单元分别具有一延迟单元、一反相器及一与门(AND gate)，该反相器的输入端串接至该延迟单元的输出端，而该与门具有一第一输入端和一第二输入端，其中该第一输入端串接至该反相器的输出端，该第二输入端串接至该延迟单元的输入端。
所述的电压移转电路，其特征在于，其更包括一第五开关元件及一第六开关元件，其是分别连接于该第一开关元件与该第三开关元件以及该第二开关元件与该第四开关元件之间，以提供一限流功能。
所述的电压移转电路，其中该第五开关元件与该第六开关元件分别具有一第七端、一第八端以及一第九端，以便供该第五开关单元的第七端来与该第一开关元件的第三端相连接，且该第五开关单元的第九端来与该第三开关元件的第四端相连接，该第六开关单元的第七端来与该第二开关元件的第三端相连接，且该第六开关单元的第九端来与该第四开关元件的第四端相连接。
所述的电压移转电路，其中该第一开关元件、该第二开关元件、该第五开关元件以及该第六开关元件是为P型场效应晶体管，该第三开关元件及该第四开关元件则为N型场效应晶体管。
为实现上述目的，本发明提供的一种电压移转电路，包括：一第一开关电路，具有复数个开关元件，该第一开关电路并与一第一电压节点相连接；
一第二开关电路，具有复数个开关元件，该第二开关电路并是与一第二电压节点相连接，
其中，当该第一电压节点为高电压节点，且该第二电压节点为低电压节点时，该第二开关电路是与至少一触发电路相连接，该第二开关电路与该至少一触发电路分别接收一低电压控制信号，以便供该第二控制电路的这些第二开关电路中的开关元件进行开关切换而使得该第一开关电路中的这些复数个开关元件进行连动开关切换动作，该至少一触发电路则产生一持续一预设时间的触发信号，以便当该第一开关电路与该第二开关电路进行转态时，改变该第二开关电路的至少一个开关元件所处的衬底电压，以便能降低该第二开关电路中的至少一个开关元件的临界电压，以增加电路转态速度，而输出一高电压控制信号。
所述的电压移转电路，其中当该第一电压节点为低电压节点，且该第二电压节点为高电压节点时，该第一开关电路是与至少一触发电路相连接，该第一开关电路与该至少一触发电路分别接收一低电压控制信号，以便供该第一控制电路的第一开关电路中的这些复数个开关元件进行开关切换而使得该第二开关电路中的这些复数个开关元件进行连动开关切换动作，而该至少一触发电路产生该持续一预设时间的触发信号，以便当该第一开关电路与该第二开关电路进行转态时，改变该第一开关电路中的至少一个开关元件所处的衬底电压。
所述的电压移转电路，其中该第一开关电路与该第二开关电路之间更具有一第三开关元件及一第四开关元件，以提供一限流功能。
所述的电压移转电路，其中第一开关电路中复数个开关元件、该第三开关元件及该第四开关元件是为P型场效应晶体管(MOS)，第二开关电路中复数个开关元件是为N型场效应晶体管。
所述的电压移转电路，其中该至少一触发电路是为RC延迟电路。
所述的电压移转电路，其中该至少一触发电路是具有一延迟单元、一反相器及一与门(AND gate)，该反相器的输入端串接至该延迟单元的输出端，而该与门具有一第一输入端和一第二输入端，其中该第一输入端串接至该反相器的输出端，该第二输入端串接至该延迟单元的输入端。
由以上的说明可知，本发明利用触发电路来连接高电压元件，以便能在整体电压移转电路转态瞬间来动态改变该高电压元件的衬底电压，以降低其临界电压，并使寄生的双载子晶体管导通，以使得电路转态速度加快，且整体电源消耗亦较小。
附图说明
图1是公知电压移转电路的第一示意图；
图2是公知电压移转电路的第二示意图；
图3是本发明第一较佳实施例的电路示意图；
图4A是本发明触发电路的第一示意图；
图4B是本发明触发电路的第二示意图；
图5是本发明第二较佳实施例的电路示意图；
图6是本发明三较佳实施例的电路示意图；
图7是本发明第四较佳实施例的电路示意图；
图8是有无利用触发信号改变衬底电压的电流比较曲线图。
具体实施方式
如图3所示，其由两个P型金属氧化半导体(MOS)31，32、两个N型MOS33，34、两个触发电路35，36以及一个反相器37所组成。
上述的P型MOS31，32的源极是与一高电压准位电压节点(HVDD)301相连接，以便供通过高准位电压节点301来与一高准位电压源(例如：40伏)相连接。N型MOS33，34的源极则与一低电压准位电压节点(VSS)302相连接，其是可能为接地或与一低准位电压源(例如：-40伏)相连接。
P型MOS31的汲极与N型MOS33的汲极相连接于节点ND3，P型MOS32的汲极与N型MOS34的汲极相连接于节点ND4，且节点ND3并与P型MOS32的闸极相连接，节点ND4并与P型MOS31的闸极相连接，电路输出端39并与节点ND3相连接，输入电压端38则直接与N型MOS34的闸极相连接，且输入电压端38并通过反相器37来与N型MOS33的闸极相连接。
前述的触发电路35，36是分别与N型MOS33及N型MOS34相连接，亦即触发电路输入端351是与N型MOS33的闸极相连接，触发电路输出端352与N型MOS33所处的衬底(Substrate)区域相连接，以控制N型MOS33的衬底电压，进而改变N型MOS33的临界电压(Threshold VOltage)。同理，触发电路36的触发电路输入端361与N型MOS34之间极相连接，其触发电路输出端362与N型MOS34所处的衬底区域相连接，，以控制N型MOS34的衬底电压，进而改变N型MOS34的临界电压。
前述的触发电路35，36分别改变MOS33及MOS34晶体管的衬底(substrate)电压，其除了能降低MOS33及MOS34晶体管的临界电压外，同时存在MOS晶体管衬底及源极及汲极之间的双极晶体管(BipolarJunction Transistor，BJT)因MOS33及MOS34晶体管的衬底电压被提升而导通，此会加大流通的电流，使电压转移电路更容易转态。
随着半导体制程的进步，目前晶圆厂所提供的高电压元件制程，已经有提供各元件独立的基版，使得触发电路35，36其输出端352、362能够改变高电压元件(例如：N型MOS33，34)的衬底电压。另，这些触发电路35，36改变衬底电压的动作及改变值是独立的，亦即，触发电路35，36改变高电压元件的衬底电压时，并不会影响到其他元件(另一高电压元件或其他元件)的衬底电压，且其所改变的衬底电压可以是相同，亦可以不相同。
图4A显示触发电路的示意图，其是由延迟单元41、反相器42及一与门(AND gate)所组成，其中，延迟单元41可利用正反器等元件来实施，依据此触发电路，在输入端IN转态时(由低电位转为高电位)，输出端OUT会产生一触发信号，此触发信号将持续一相当于延迟单元41的延迟时间的预设时间。图4B则显示触发电路的另一种实施示意图，其争为一RC延迟电路，同样地，依据此触发电路，在输入端IN转态时(由低电位转为高电位)，输出端OUT会产生一触发信号，此触发信号将持续一相当于RC充电的时问的预设时间。
接下来，请继续参照图3，当通过输入电压端38来输入一低压控制信号(例如：3伏)时，该低压控制信号是导通N型MOS34，且低压控制信号并输入至触发电路输入端361，以便供通过触发电路36而提供一持续一预设时间的触发信号，而改变N型MOS34的衬底电压，以降低其临界电压，并使寄生的双载子晶体管导通，此预设时间是足够让电压移转电路的进行转态。另外，低压控制信号亦经由反相器37而传送至N型MOS33与触发电路35，使得N型MOS33关闭。
由于N型MOS34导通且N型MOS33关闭，而使得P型MOS31导通且P型MOS32关闭，以输出一高电压准位控制信号，并在转态时通过触发电路35或36所产生触发信号而降低N型MOS34或N型MOS33的临界电压，并使寄生的双载子晶体管导通，以便加速转态时间。
图5显示本发明的第二实施例的电路示意图，其是与前述图3的第一实施例相类似，唯，在P型MOS51与N型MOS53之间增设一个P型MOS55，在P型MOS52与N型MOS54之间增设一个P型MOS56，以利用P型MOS55，56来达到限流功能，以使得N型MOS53，54的面积能够较小，且增加转态速度。
图6与图7分别显示本发明的第三及第四实施例的电路示意图，其是分别与图3及图5的电路示意图类似，不同之处在于输出信号为反相，亦即输出电压为HVSS，因此电路设置亦为PMOS及NMOS晶体管互换，有关其电路的动作及其连接关系是等同于前述第一及第二实施例，故不再详加说明。
图8显示利用触发信号改变衬底电压(本发明)与没有利用触发信号改变衬底电压(公知技术)的电流比较示意图，其中，A1曲线代表没有利用触发信号改变衬底电压的电流，A2曲线代表利用触发信号改变衬底电压的电流，由于降低高电压元件的临界电压将使得漏电流增加，但本发明是利用触发电路在转态瞬间改变衬底电压，转态完的后恢复正常，故不会持续产生漏电流，使得整体的电流仍然比A1曲线中的电流小很多。
又，经模拟得知，本发明以利用触发信号改变衬底电压的总电源消耗为Ptotal＝PHVDD(HVDD的电源消耗)+PVDD(VDD的电源消耗)＝1.587e-4+6.254e-5＝2.212e-4(W)，而公知没有利用触发信号改变衬底电压的总电流耗损Ptotal＝PHVDD+PVDD＝3.384e-4+1.711e-5＝3.401e-4(W)，由是可知，在高电压元件部份，采用本发明的利用触发信号改变衬底电压的电源消耗的确比较小，且其整体的电源消耗也比没有利用触发信号改变衬底电压的电源消耗来的小。
上述实施例仅是为了方便说明而举例而已，本发明所主张的权利范围自应以权利要求书范围所述为准，而非仅限于上述实施例。
Claims (17)
1、一种电压移转电路，其特征在于，包括：
一第一开关电路，具有一第一开关元件与一第二开关元件，该第一开关元件与该第二开关元件分别具有一第一端、一第二端及一第三端，该第一开关元件的第一端与该第二开关元件的第一端皆与一高准位电压节点相连接；
一第二开关电路，具有一第三开关元件与一第四开关元件，该第三开关元件与该第四开关元件分别具有一第四端、一第五端及一第六端，该第三开关元件的第四端分别与该第一开关元件的第三端及该第二开关元件的第二端相连接，该第四开关元件的第四端分别与该第一开关元件的第二端及该第二开关元件的第三端相连接，且该第三开关元件的第六端与该第四开关元件的第六端是与一低准位电压节点相接，该第三开关元件的第五端是接收一输入控制信号，该第四开关元件的第五端则接收该输入控制信号的反相信号，
其中，该第三开关元件的第五端与该第四开关元件的第五端分别与一第一触发单元及一第二触发单元相连接，以便供通过该第一触发单元与该第二触发单元来分别动态改变该第三开关元件与该第四开关元件所处的衬底电压，以降低该第三开关元件与该第四开关元件的临界电压，并使该第三开关元件与该第四开关元件之间的双极晶体管导通。
2、根据权利要求1所述的电压移转电路，其特征在于，其中该第一触发单元与该第二触发单元是分别接收该输入控制信号及该输入控制信号的反相信号，继而产生持续一预设时间的触发信号，以便供在该电压移转电路转态时，改变该第三开关元件或该第四开关元件所处的衬底电压。
3、根据权利要求1所述的电压移转电路，其特征在于，其中当该第一触发单元改变该第三开关元件所处的衬底电压时，将使得该第三开关元件的电流增加，以增加转态速度。
4、根据权利要求1所述的电压移转电路，其特征在于，其中当该第二触发单元改变该第四开关元件所处的衬底电压时，将使得该第四开关元件的电流增加，以增加转态速度。
5、根据权利要求1所述的电压移转电路，其特征在于，其中第三开关元件所改变的衬底电压是与该第四开关元件所改变的衬底电压相同。
6、根据权利要求1所述的电压移转电路，其特征在于，其中第三开关元件所改变的衬底电压是与该第四开关元件所改变的衬底电压不相同。
7、根据权利要求1所述的电压移转电路，其特征在于，其中该第一触发单元与该第二触发单元是为一RC延迟电路。
8、根据权利要求1所述的电压移转电路，其特征在于，其中该第一触发单元与该第二触发单元分别具有一延迟单元、一反相器及一与门，该反相器的输入端串接至该延迟单元的输出端，而该与门具有一第一输入端和一第二输入端，其中该第一输入端串接至该反相器的输出端，该第二输入端串接至该延迟单元的输入端。
9、根据权利要求1所述的电压移转电路，其特征在于，其更包括一第五开关元件及一第六开关元件，其是分别连接于该第一开关元件与该第三开关元件以及该第二开关元件与该第四开关元件之间，以提供一限流功能。
10、根据权利要求9所述的电压移转电路，其特征在于，其中该第五开关元件与该第六开关元件分别具有一第七端、一第八端以及一第九端，以便供该第五开关单元的第七端来与该第一开关元件的第三端相连接，且该第五开关单元的第九端来与该第三开关元件的第四端相连接，该第六开关单元的第七端来与该第二开关元件的第三端相连接，且该第六开关单元的第九端来与该第四开关元件的第四端相连接。
11、根据权利要求9所述的电压移转电路，其特征在于，其中该第一开关元件、该第二开关元件、该第五开关元件以及该第六开关元件是为P型场效应晶体管，该第三开关元件及该第四开关元件则为N型场效应晶体管。
12、一种电压移转电路，其特征在于，包括：
一第一开关电路，具有复数个开关元件，该第一开关电路并与一第一电压节点相连接；
一第二开关电路，具有复数个开关元件，该第二开关电路并是与一第二电压节点相连接，
其中，当该第一电压节点为高电压节点，且该第二电压节点为低电压节点时，该第二开关电路是与至少一触发电路相连接，该第二开关电路与该至少一触发电路分别接收一低电压控制信号，以便供该第二控制电路的这些第二开关电路中的开关元件进行开关切换而使得该第一开关电路中的这些复数个开关元件进行连动开关切换动作，该至少一触发电路则产生一持续一预设时间的触发信号，以便当该第一开关电路与该第二开关电路进行转态时，改变该第二开关电路的至少一个开关元件所处的衬底电压，以便能降低该第二开关电路中的至少一个开关元件的临界电压，以增加电路转态速度，而输出一高电压控制信号。
13、根据权利要求12所述的电压移转电路，其特征在于，其中当该第一电压节点为低电压节点，且该第二电压节点为高电压节点时，该第一开关电路是与至少一触发电路相连接，该第一开关电路与该至少一触发电路分别接收一低电压控制信号，以便供该第一控制电路的第一开关电路中的这些复数个开关元件进行开关切换而使得该第二开关电路中的这些复数个开关元件进行连动开关切换动作，而该至少一触发电路产生该持续一预设时间的触发信号，以便当该第一开关电路与该第二开关电路进行转态时，改变该第一开关电路中的至少一个开关元件所处的衬底电压。
14、根据权利要求12所述的电压移转电路，其特征在于，其中该第一开关电路与该第二开关电路之间更具有一第三开关元件及一第四开关元件，以提供一限流功能。
15、根据权利要求14所述的电压移转电路，其特征在于，其中第一开关电路中复数个开关元件、该第三开关元件及该第四开关元件是为P型场效应晶体管，第二开关电路中复数个开关元件是为N型场效应晶体管。
16、根据权利要求12所述的电压移转电路，其特征在于，其中该至少一触发电路是为RC延迟电路。
17、根据权利要求12所述的电压移转电路，其特征在于，其中该至少一触发电路是具有一延迟单元、一反相器及一与门，该反相器的输入端串接至该延迟单元的输出端，而该与门具有一第一输入端和一第二输入端，其中该第一输入端串接至该反相器的输出端，该第二输入端串接至该延迟单元的输入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100020177A CN1331308C (zh) | 2004-01-12 | 2004-01-12 | 电压移转电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100020177A CN1331308C (zh) | 2004-01-12 | 2004-01-12 | 电压移转电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1642009A CN1642009A (zh) | 2005-07-20 |
| CN1331308C true CN1331308C (zh) | 2007-08-08 |
Family
ID=34867255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100020177A Expired - Fee Related CN1331308C (zh) | 2004-01-12 | 2004-01-12 | 电压移转电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1331308C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201505373A (zh) * | 2013-07-29 | 2015-02-01 | Ili Technology Corp | 電壓準位轉換電路 |
| CN106866707B (zh) * | 2017-04-14 | 2018-10-19 | 山西大学 | 一种苯并咪唑并[2,1-b]噻唑衍生物的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5896043A (en) * | 1989-02-10 | 1999-04-20 | Fuji Electric Co., Ltd. | Level shift circuit |
| JP2003143003A (ja) * | 2001-10-31 | 2003-05-16 | Yamaha Corp | レベルシフト回路 |
-
2004
- 2004-01-12 CN CNB2004100020177A patent/CN1331308C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5896043A (en) * | 1989-02-10 | 1999-04-20 | Fuji Electric Co., Ltd. | Level shift circuit |
| JP2003143003A (ja) * | 2001-10-31 | 2003-05-16 | Yamaha Corp | レベルシフト回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1642009A (zh) | 2005-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8975943B2 (en) | Compact level shifter | |
| US10541606B1 (en) | Serial-parallel switch negative charge pump | |
| US8823440B2 (en) | Level shifting circuit with dynamic control | |
| CA2201853A1 (en) | High voltage level shifter for switching high voltage in non-volatile memory integrated circuits | |
| JP2002076882A (ja) | 半導体集積回路装置 | |
| CN111105759A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 | |
| CN102684675A (zh) | 电平移位器 | |
| US7525368B2 (en) | Fuse circuit | |
| CN101222225A (zh) | 电平移位电路 | |
| CN107370485B (zh) | 负压电平转换电路 | |
| CN1331308C (zh) | 电压移转电路 | |
| US7133487B2 (en) | Level shifter | |
| CN209182771U (zh) | 片内串联供电系统及应用其的运算单元、芯片、算力板和计算设备 | |
| CN102638254B (zh) | 低泄漏功率检测器件、系统和方法 | |
| US10613575B1 (en) | Method and apparatus for generating high-speed quadrature clock | |
| CN221010085U (zh) | 一种电平移位电路、驱动芯片以及电子设备 | |
| EP1250751A2 (en) | Electronic circuit | |
| TWI774457B (zh) | 電位轉換器 | |
| CN116633331B (zh) | 一种可切换正负压互补输出的开关电路 | |
| JP3804647B2 (ja) | 半導体集積回路 | |
| CN114785325B (zh) | 一种方波削角电路及显示面板 | |
| TWI745245B (zh) | 電壓轉換器與使用其的電路系統 | |
| CN216086618U (zh) | 电平转换电路 | |
| CN109327205B (zh) | 一种升压时钟发生电路 | |
| KR100273292B1 (ko) | 반도체 칩의 입력버퍼회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070808 Termination date: 20150112 |
|
| EXPY | Termination of patent right or utility model |