TWI774457B - 電位轉換器 - Google Patents
電位轉換器 Download PDFInfo
- Publication number
- TWI774457B TWI774457B TW110124347A TW110124347A TWI774457B TW I774457 B TWI774457 B TW I774457B TW 110124347 A TW110124347 A TW 110124347A TW 110124347 A TW110124347 A TW 110124347A TW I774457 B TWI774457 B TW I774457B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- signal
- output
- input
- pair
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
一種電位轉換器可實現一大幅度的電位轉換,包含一閂鎖電路、一箝位電路、一保護電路與一輸入電路。該閂鎖電路耦接於一高電壓端與一對訊號輸出端之間;該對訊號輸出端輸出一對輸出訊號,其電壓介於該高電壓端的高電壓與一中電壓端的中電壓之間。該箝位電路耦接於該對訊號輸出端與該中電壓端之間,用來限制該對輸出訊號的電壓下限為該中電壓。該保護電路設置於該閂鎖電路與該輸入電路之間,用來避免該對訊號輸出端與該輸入電路之間存在過高的電壓差。該輸入電路包含一輸入電晶體對。該輸入電路電晶體對耦接於該保護電路與一低電壓端之間,用來接收一對輸入訊號並據以運作。該對輸入訊號的電壓介於該中電壓與該低電壓端的低電壓之間。
Description
本發明是關於電位轉換器,尤其是能夠實現一大幅度的電位轉換的電位轉換器。
圖1顯示一傳統的電位轉換器100,包含一閂鎖電路110與一輸入電晶體對120。輸入電晶體對120耦接於一對訊號輸出端與一接地端之間,用來依據一對輸入訊號(INB、INBB)以選擇性地導通,其中該對輸入訊號是依據一核心電源域(core power domain)的訊號而產生,因此具有一較小的電壓範圍(例如:0.9V~0V),且輸入電晶體對120可以是耐壓較低的核心電路元件(core device)。閂鎖電路110耦接於一中電壓端與該對訊號輸出端之間,用來依據輸入電晶體對120的導通狀態,決定該對訊號輸出端的一對輸出訊號(OUT、OUTB),其中該對輸出訊號是輸出給另一電源域的電路,因此具有一較大的電壓範圍(例如:1.8V~0V),且閂鎖電路110的電晶體可以是耐壓較高的輸入/輸出元件(I/O device)。然而,當上述另一電源域的電路要求該對輸出訊號的電壓上限更高(例如:3.3V),且閂鎖電路110的電晶體(例如:以先進製程製作的鰭式場效電晶體(FinFET))的耐壓不夠高時,在圖1的架構下,閂鎖電路110的電晶體無法承受該更高的電壓上限。
本發明的目的之一在於提供一種電位轉換器,以避免先前技術的問題。
本揭露之電位轉換器的一實施例包含一閂鎖電路、一箝位電路、一保護電路以及一輸入電路。該閂鎖電路耦接於一高電壓端與一對訊號輸出端之間。該高電壓端的電壓為一高電壓。該對訊號輸出端包含一第一輸出端與一第二輸出端,其分別用來輸出一第一輸出訊號與一第二輸出訊號。該第一輸出訊號與該第二輸出訊號的每一個的電壓落於一輸出電壓範圍內;該輸出電壓範圍介於該高電壓與一中電壓之間。該箝位電路耦接於該對訊號輸出端與一中電壓端之間,用來依據該第一輸出訊號與該第二輸出訊號以選擇性地導通,以限制該輸出電壓範圍的下限為該中電壓端的電壓,其中該中電壓端的電壓為該中電壓。該保護電路包含一第一保護電晶體對與一第二保護電晶體對,用來依據該中電壓來造成電壓降。該第一保護電晶體對設置於該閂鎖電路與該第二保護電晶體對之間;該第二保護電晶體對耦接於該第一保護電晶體對與該輸入電路之間。該輸入電路包含一輸入電晶體對。該輸入電晶體對耦接於該第二保護電晶體對與一低電壓端之間,用來依據一對輸入訊號以選擇性地導通。該低電壓端的電壓為一低電壓。該對輸入訊號包含一第一輸入訊號與一第二輸入訊號;該第一輸入訊號與該第二輸入訊號的每一個的電壓落於一輸入電壓範圍內;該輸入電壓範圍介於該中電壓與該低電壓之間。
本揭露之電位轉換器的另一實施例包含一閂鎖電路、一保護電路以及一輸入電路。該閂鎖電路耦接於一高電壓端與該保護電路之間。該高電壓端的電壓為一高電壓。該保護電路包含一第一保護電晶體對與一第二保護電晶體對,用來依據一中電壓端的電壓來造成電壓降。該第一保護電晶體對設置於該閂鎖電路與一對訊號輸出端之間;該第二保護電晶體對設置於該對訊號輸出端與該輸入電路之間。該對訊號輸出端包含一第一輸出端與一第二輸出端。於一操作模式下,該中電壓端的電壓為一中電壓;該第一輸出端與該第二輸出端分別用來輸出一第一輸出訊號與一第二輸出訊號;該第一輸出訊號與該第二輸出訊號的每一個的電壓落於一輸出電壓範圍內;該輸出電壓範圍介於該高電壓與一低電壓之間,該低電壓大於一接地電壓。該輸入電路包含一輸入電晶體對。該輸入電晶體對耦接於該第二保護電晶體對與一低電壓端之間,用來依據該對輸入訊號以選擇性地導通。於該操作模式下,該低電壓端的電壓為該低電壓;該對輸入訊號包含一第一輸入訊號與一第二輸入訊號;該第一輸入訊號與該第二輸入訊號的每一個的電壓落於一輸入電壓範圍內;該輸入電壓範圍是介於該中電壓與該低電壓之間。
本揭露之電位轉換器的又一實施例包含一閂鎖電路、一保護電路以及一輸入電路。該閂鎖電路耦接於一高電壓端與該保護電路之間。該高電壓端的電壓為一高電壓。該保護電路包含一第一保護電晶體對與一第二保護電晶體對,用來依據一中電壓端的電壓來造成電壓降。該第一保護電晶體對設置於該閂鎖電路與一對訊號輸出端之間;該第二保護電晶體對設置於該對訊號輸出端與該輸入電路之間。該對訊號輸出端包含一第一輸出端與一第二輸出端。於一操作模式下,該中電壓端的電壓為一中電壓;該第一輸出端與該第二輸出端分別用來輸出一第一輸出訊號與一第二輸出訊號;該第一輸出訊號與該第二輸出訊號的每一個的電壓落於一輸出電壓範圍內;該輸出電壓範圍介於該高電壓與一接地電壓之間。該輸入電路包含一輸入電晶體對。該輸入電晶體對耦接於該第二保護電晶體對與一低電壓端之間,用來依據一對輸入訊號以選擇性地導通。於該操作模式下,該低電壓端的電壓為該接地電壓;該對輸入訊號包含一第一輸入訊號與一第二輸入訊號;該第一輸入訊號與該第二輸入訊號的每一個的電壓落於一輸入電壓範圍內;該輸入電壓範圍介於該中電壓與該接地電壓之間。
有關本發明的特徵、實作與功效,茲配合圖式作較佳實施例詳細說明如下。
本揭露包含一種電位轉換器,能夠實現一大幅度的電位轉換。該電位轉換的幅度可大於該電位轉換器之一或多個電晶體的耐壓(例如:1.8V);舉例而言,該一或多個電晶體的耐壓上限小於該電位轉換器之輸出電壓範圍的上限。
圖2顯示本揭露之電位轉換器的一實施例。圖2的電位轉換器200用來將一中電壓(VDDH1)(例如:1.8V)轉換為一高電壓(VDDH2_3.3)(例如:3.3V)。電位轉換器200包含一閂鎖電路210、一箝位電路220、一保護電路230以及一輸入電路240,該些電路分述於後。
請參閱圖2。閂鎖電路210耦接於一高電壓端與一對訊號輸出端之間,包含一電晶體對(M0、M1)。該高電壓端的電壓為前述高電壓(VDDH2_3.3)。該對訊號輸出端包含一第一輸出端與一第二輸出端。該第一輸出端與該第二輸出端分別用來輸出一第一輸出訊號(OUT)與一第二輸出訊號(OUTB),該二訊號互為反相訊號。該第一輸出訊號與該第二輸出訊號的每一個的電壓落於一輸出電壓範圍內。該輸出電壓範圍介於該高電壓(VDDH2_3.3)與該中電壓(VDDH1)之間。值得注意的是,該電晶體對(M0、M1)的基極可連接至該高電壓端,以避免漏電流或過電壓;然此並非本發明的實施限制。
請參閱圖2。箝位電路220耦接於該對訊號輸出端與一中電壓端之間,用來依據該第一輸出訊號與該第二輸出訊號選擇性地耦接該對訊號輸出端與該中電壓端,以限制該輸出電壓範圍的下限為該中電壓,其中該中電壓端的電壓為該中電壓(VDDH1)。本實施例中,箝位電路220包含一第一組電晶體(M8、M9)與一第二組電晶體(M10、M11);視實施需求,每組電晶體可包含一或多個電晶體。該第一組電晶體耦接於該第二輸出端與該中電壓端之間,並依據該第一輸出訊號以導通或不導通。該第二組電晶體耦接於該第一輸出端與該中電壓端之間,並依據該第二輸出訊號以導通或不導通。其它可限制該輸出電壓範圍之下限的作法也可用來實現箝位電路220。值得注意的是,該第一組電晶體(M8、M9)的基極以及該第二組電晶體(M10、M11)的基極可連接至該中電壓端,以避免漏電流或過電壓;然此並非本發明的實施限制。
請參閱圖2。保護電路230包含一第一保護電晶體對(M2、M3)與一第二保護電晶體對(M4、M5),用來依據該中電壓來造成壓降,以避免該對訊號輸出端與輸入電路240之間存在過高的電壓差。該第一保護電晶體對設置於閂鎖電路210與該第二保護電晶體對之間,該第二保護電晶體對設置於該第一保護電晶體對與輸入電路240之間。本實施例中,該第一保護電晶體對為PMOS電晶體對,該第二保護電晶體對為NMOS電晶體對;然此並非本發明的實施限制。值得注意的是,該二保護電晶體對中,每一電晶體的基極與源極可連接在一起,以避免漏電流或過電壓;然此並非本發明的實施限制。
請參閱圖2。輸入電路240包含一輸入電晶體對(M6、M7)。該輸入電晶體對耦接於該第二保護電晶體對(M4、M5)與一低電壓端之間,用來依據一對輸入訊號(INB、INBB)運作。該低電壓端的電壓為一低電壓(GND)(例如:0V)。該對輸入訊號包含一第一輸入訊號與一第二輸入訊號,該二輸入訊號互為反相訊號。該第一輸入訊號與該第二輸入訊號的每一個的電壓落於一輸入電壓範圍內;該輸入電壓範圍介於該中電壓(VDDH1)與該低電壓(GND)之間。值得注意的是,該輸入電晶體對中,每一電晶體的基極與源極可連接在一起,以避免漏電流或過電壓;然此並非本發明的實施限制。
圖3顯示本揭露的電位轉換器的另一實施例。相較於圖2,圖3的輸入電路240進一步包含一緩衝電路310。緩衝電路310用來依據一接收訊號(IN)產生該對輸入訊號。圖3的實施例中,緩衝電路310包含一第一反相器312與一第二反相器314。第一反相器312用來依據該接收訊號產生一第一反相訊號作為該第一輸入訊號(INB)。第二反相器314用來依據該第一反相訊號產生一第二反相訊號作為該第二輸入訊號(INBB)。第一反相器312與第二反相器314的每一個運作於一操作電壓範圍內,該操作電壓範圍介於該中電壓(VDDH1)與該低電壓(GND)之間。值得注意的是,依實施需求,其它可實現緩衝電路310之功能的電路可用來取代第一反相器312與第二反相器314。
圖4顯示本揭露的電位轉換器的另一實施例。圖4的電位轉換器400用來將一高電壓(VDDH2_3)(例如:3V)轉換為一低電壓(VDDL)(例如:0.9V),其中本實施例中該低電壓大於一接地電壓(GND)。電位轉換器400包含一閂鎖電路410、一保護電路420以及一輸入電路430,該些電路分述於後。
請參閱圖4。閂鎖電路410耦接於一高電壓端與保護電路420之間,包含一電晶體對(M0、M1),其中該高電壓端的電壓為該高電壓(VDDH2_3)。值得注意的是,該電晶體對的基極可連接至該高電壓端,以避免漏電流或過電壓;然此並非本發明的實施限制。
請參閱圖4。保護電路420包含一第一保護電晶體對(M2、M3)與一第二保護電晶體對(M4、M5),用來依據一中電壓端的電壓來運作。該第一保護電晶體對設置於閂鎖電路410與一對訊號輸出端之間;該第二保護電晶體對設置於該對訊號輸出端與輸入電路430之間。該對訊號輸出端包含一第一輸出端與一第二輸出端。於一操作模式下,該中電壓端的電壓為一中電壓(VDDH1)(例如:1.8V);該第一輸出端與該第二輸出端分別用來輸出一第一輸出訊號(OUT)與一第二輸出訊號(OUTB);該第一輸出訊號與該第二輸出訊號的每一個的電壓落於一輸出電壓範圍內,該輸出電壓範圍介於該高電壓(VDDH2_3)與該低電壓(VDDL)之間。值得注意的是,該第一保護電晶體對(M2、M3)的基極可連接至該高電壓端,該第二保護電晶體對(M4、M5)的基極可連接至一低電壓端,以避免漏電流或過電壓,且可節省電路面積。此外,在另一實施例中,該第一保護電晶體對(M2、M3)之每一電晶體的基極與源極可連接在一起,該第二保護電晶體對(M4、M5)之每一電晶體的基極與源極可連接在一起,以進一步避免漏電流或過電壓;然此並非本發明的實施限制。
請參閱圖4。輸入電路430包含一輸入電晶體對(M6、M7)。該輸入電晶體對耦接於該第二保護電晶體對與該低電壓端之間,用來依據一對輸入訊號(INB、INBB)以選擇性地導通。於前述操作模式下,該低電壓端的電壓為該低電壓(VDDL);該對輸入訊號包含一第一輸入訊號(INB)與一第二輸入訊號(INBB);該第一輸入訊號與該第二輸入訊號的每一個的電壓落於一輸入電壓範圍內,該輸入電壓範圍是介於該中電壓(VDDH1)與該低電壓(VDDL)之間。值得注意的是,該輸入電晶體對(M6、M7)的基極可連接至該低電壓端,以避免漏電流或過電壓;然此並非本發明的實施限制。
圖5a顯示本揭露的電位轉換器的另一實施例。相較於圖4,圖5a的輸入電路430進一步包含一緩衝電路510。緩衝電路510用來依據一接收訊號(IN)產生該對輸入訊號(INB、INBB)。圖5a的實施例中,緩衝電路包含一第一反相器512與一第二反相器514。於前述操作模式下,第一反相器512與第二反相器514的每一個運作於一操作電壓範圍內,該操作電壓範圍介於該中電壓(VDDH1)與該低電壓(VDDL)之間。請參閱圖5b,於一節電(power down)模式下,該高電壓端的電壓被拉至該中電壓(VDDH1),該中電壓端的電壓被拉至該接地電壓(GND),該低電壓端的電壓被拉至該中電壓(VDDH1),該第一輸出訊號與該第二輸出訊號的電壓均為該中電壓(VDDH1),該操作電壓範圍的上限與下限均為該中電壓(VDDH1)。
圖6顯示本揭露的電位轉換器的另一實施例。圖6的電位轉換器600用來將一接地電壓(GND)轉換為一高電壓(VDDH2_3)(例如:3V)。電位轉換器600包含一閂鎖電路610、一保護電路620以及一輸入電路630,該些電路分述於後。
請參閱圖6。閂鎖電路610耦接於一高電壓端與保護電路620之間,包含一電晶體對(M0、M1),其中該高電壓端的電壓為該高電壓(VDDH2_3)。值得注意的是,該電晶體對的基極可連接至該高電壓端,以避免漏電流或過電壓;然此並非本發明的實施限制。
請參閱圖6。保護電路620包含一第一保護電晶體對(M2、M3)與一第二保護電晶體對(M4、M5),用來依據一中電壓端的電壓來運作。該第一保護電晶體對設置於閂鎖電路610與一對訊號輸出端之間;該第二保護電晶體對設置於該對訊號輸出端與輸入電路630之間。該對訊號輸出端包含一第一輸出端與一第二輸出端。於一操作模式下,該中電壓端的電壓為一中電壓(VDDH1)(例如:1.8V);該第一輸出端與該第二輸出端分別用來輸出一第一輸出訊號(OUT)與一第二輸出訊號(OUTB);該第一輸出訊號與該第二輸出訊號的每一個的電壓落於一輸出電壓範圍內;該輸出電壓範圍介於該高電壓(VDDH2_3)與該接地電壓(GND)之間。值得注意的是,該第一保護電晶體對(M2、M3)之每一電晶體的基極與源極可連接在一起,該第二保護電晶體對(M4、M5)之每一電晶體的基極與源極可連接在一起,以避免漏電流或過電壓;然此並非本發明的實施限制。
請參閱圖6。輸入電路630包含一輸入電晶體對(M6、M7)。該輸入電晶體對耦接於該第二保護電晶體對與一低電壓端之間,用來依據一對輸入訊號(INB、INBB)以選擇性地導通。於前述操作模式下,該低電壓端的電壓為前述接地電壓(GND);該對輸入訊號包含一第一輸入訊號(INB)與一第二輸入訊號(INBB);該第一輸入訊號與該第二輸入訊號的每一個的電壓落於一輸入電壓範圍內;該輸入電壓範圍介於該中電壓(VDDH1)與該接地電壓(GND)之間。值得注意的是,該輸入電晶體對(M6、M7)的基極可連接至該低電壓端,以避免漏電流或過電壓;然此並非本發明的實施限制。
圖7a顯示本揭露的電位轉換器的另一實施例。相較於圖6,圖7a的輸入電路630進一步包含一緩衝電路710。緩衝電路710用來依據一接收訊號(IN)產生該對輸入訊號(INB、INBB)。圖7a的實施例中,緩衝電路710包含一第一反相器712與一第二反相器714。於前述操作模式下,第一反相器712與第二反相器714的每一個運作於一操作電壓範圍內,該操作電壓範圍介於該中電壓(VDDH1)與該接地電壓(GND)之間。請參閱圖7b,於一節電(power down)模式下,該高電壓端的電壓被拉至該中電壓(VDDH1),該中電壓端的電壓被拉至該接地電壓(GND),該低電壓端的電壓被拉至該中電壓(VDDH1),該第一輸出訊號與該第二輸出訊號的電壓均為該中電壓(VDDH1),該操作電壓範圍的上限與下限均為該中電壓(VDDH1)。
請注意,在實施為可能的前提下,本技術領域具有通常知識者可選擇性地實施前述任一實施例中部分或全部技術特徵,或選擇性地實施前述複數個實施例中部分或全部技術特徵的組合,藉此增加本發明實施時的彈性。
綜上所述,本揭露的電位轉換器能夠實現一大幅度的電位轉換。該電位轉換的幅度可大於該電位轉換器之至少一部分的電晶體的耐壓。
雖然本發明之實施例如上所述,然而該些實施例並非用來限定本發明,本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化,凡此種種變化均可能屬於本發明所尋求之專利保護範疇,換言之,本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:電位轉換器
110:閂鎖電路
120:輸入電晶體對
INB、INBB:輸入訊號
OUT、OUTB:輸出訊號
200:電位轉換器
210:閂鎖電路
220:箝位電路
230:保護電路
240:輸入電路
OUT:第一輸出訊號
OUTB:第二輸出訊號
INB:第一輸入訊號
INBB:第二輸入訊號
VDDH2_3.3:高電壓
VDDH1:中電壓
GND:低電壓/接地電壓
M0~M11:電晶體
310:緩衝電路
312:第一反相器
314:第二反相器
IN:接收訊號
400:電位轉換器
410:閂鎖電路
420:保護電路
430:輸入電路
VDDH2_3:高電壓
VDDL:低電壓
510:緩衝電路
512:第一反相器
514:第二反相器
600:電位轉換器
610:閂鎖電路
620:保護電路
630:輸入電路
710:緩衝電路
712:第一反相器
714:第二反相器
[圖1]顯示一傳統的電位轉換器;
[圖2]顯示本揭露的電位轉換器的一實施例;
[圖3]顯示本揭露的電位轉換器的另一實施例;
[圖4]顯示本揭露的電位轉換器的另一實施例;
[圖5a]顯示本揭露的電位轉換器的另一實施例;
[圖5b]顯示圖5a的電位轉換器處於一節電模式;
[圖6]顯示本揭露的電位轉換器的另一實施例;
[圖7a]顯示本揭露的電位轉換器的另一實施例;以及
[圖7b]顯示圖7a的電位轉換器處於一節電模式。
200:電位轉換器
210:閂鎖電路
220:箝位電路
230:保護電路
240:輸入電路
OUT:第一輸出訊號
OUTB:第二輸出訊號
INB:第一輸入訊號
INBB:第二輸入訊號
VDDH2_3.3:高電壓
VDDH1:中電壓
GND:低電壓
Claims (9)
- 一種電位轉換器,包含:一閂鎖電路,耦接於一高電壓端與一對訊號輸出端之間,其中該高電壓端的電壓為一高電壓,該對訊號輸出端包含一第一輸出端與一第二輸出端,該第一輸出端與該第二輸出端分別用來輸出一第一輸出訊號與一第二輸出訊號,該第一輸出訊號與該第二輸出訊號的每一個的電壓落於一輸出電壓範圍內,該輸出電壓範圍介於該高電壓與一中電壓之間;一箝位電路,耦接於該對訊號輸出端與一中電壓端之間,用來依據該第一輸出訊號與該第二輸出訊號選擇性地耦接該對訊號輸出端與該中電壓端,以限制該輸出電壓範圍的下限為該中電壓,其中該中電壓端的電壓為該中電壓;一保護電路,包含一第一保護電晶體對與一第二保護電晶體對,用來依據該中電壓來運作,其中該第一保護電晶體對設置於該對訊號輸出端與該第二保護電晶體對之間;以及一輸入電路,包含:一輸入電晶體對,耦接於該第二保護電晶體對與一低電壓端之間,用來依據一對輸入訊號運作,其中該第二保護電晶體對耦接於該第一保護電晶體對與該輸入電晶體對之間,該低電壓端的電壓為一低電壓,該對輸入訊號包含一第一輸入訊號與一第二輸入訊號,該第一輸入訊號與該第二輸入訊號的每一個的電壓落於一輸入電壓範圍內,該輸入電壓範圍介於該中電壓與該低電壓之間,其中該箝位電路包含一第一電晶體與一第二電晶體;該第一電晶體耦接於該第二輸出端與該中電壓端之間,並依據該第一輸出訊號以導通或不導通;該 第二電晶體耦接於該第一輸出端與該中電壓端之間,並依據該第二輸出訊號以導通或不導通;該第一電晶體的基極耦接至該中電壓端,且該第二電晶體的基極耦接至該中電壓端。
- 如請求項1之電位轉換器,其中該電位轉換器包含複數個電晶體,該複數個電晶體的每一個的一耐壓上限小於該輸出電壓範圍的上限。
- 如請求項1之電位轉換器,其中該輸入電路進一步包含一緩衝電路,該緩衝電路包含一第一反相器與一第二反相器;該第一反相器用來依據一接收訊號產生一第一反相訊號作為該第一輸入訊號,該第二反相器用來依據該第一反相訊號產生一第二反相訊號作為該第二輸入訊號;該第一反相器與該第二反相器的每一個運作於一操作電壓範圍內,該操作電壓範圍介於該中電壓與該低電壓之間。
- 如請求項1之電位轉換器,其中該第一保護電晶體對的電晶體類型為一第一類型,該第二保護電晶體對的電晶體類型為一第二類型,該第一類型不同於該第二類型。
- 一種電位轉換器,包含一閂鎖電路、一保護電路以及一輸入電路,其中:該閂鎖電路耦接於一高電壓端與該保護電路之間,其中該高電壓端的電壓為一高電壓;該保護電路包含一第一保護電晶體對與一第二保護電晶體對,用來依據一中電壓端的電壓來運作,其中該第一保護電晶體對設置於該閂鎖電路與一對訊號輸出端之間,該第二保護電晶體對設置於該對訊號輸出端與該輸入電路之間,該對訊號輸出端包含一第一輸出端與一第二輸出端;於一操作模式 下,該中電壓端的電壓為一中電壓,該第一輸出端與該第二輸出端分別用來輸出一第一輸出訊號與一第二輸出訊號,該第一輸出訊號與該第二輸出訊號的每一個的電壓落於一輸出電壓範圍內,該輸出電壓範圍介於該高電壓與一低電壓之間,該低電壓大於一接地電壓;以及該輸入電路包含:一輸入電晶體對,耦接於該第二保護電晶體對與一低電壓端之間,用來依據一對輸入訊號運作,其中於該操作模式下,該低電壓端的電壓為該低電壓,該對輸入訊號包含一第一輸入訊號與一第二輸入訊號,該第一輸入訊號與該第二輸入訊號的每一個的電壓落於一輸入電壓範圍內,該輸入電壓範圍介於該中電壓與該低電壓之間。
- 如請求項5之電位轉換器,其中該輸入電路進一步包含一緩衝電路;該緩衝電路包含一第一反相器與一第二反相器;於該操作模式下,該第一反相器用來依據一接收訊號產生一第一反相訊號作為該第一輸入訊號,該第二反相器用來依據該第一反相訊號產生一第二反相訊號作為該第二輸入訊號;該第一反相器與該第二反相器的每一個運作於一操作電壓範圍內,該操作電壓範圍介於該中電壓與該低電壓之間。
- 如請求項5之電位轉換器,其中於一節電(power down)模式下,該高電壓端的電壓被拉至該中電壓,該中電壓端的電壓被拉至該接地電壓,該低電壓端的電壓被拉至該中電壓,該第一輸出訊號與該第二輸出訊號的電壓均為該中電壓。
- 一種電位轉換器,包含一閂鎖電路、一保護電路以及一輸入電路,其中: 該閂鎖電路耦接於一高電壓端與該保護電路之間,其中該高電壓端的電壓為一高電壓;該保護電路包含一第一保護電晶體對與一第二保護電晶體對,用來依據一中電壓端的電壓來運作,其中該第一保護電晶體對設置於該閂鎖電路與一對訊號輸出端之間,該第二保護電晶體對設置於該對訊號輸出端與該輸入電路之間,該對訊號輸出端包含一第一輸出端與一第二輸出端,於一操作模式下,該中電壓端的電壓為一中電壓,該第一輸出端與該第二輸出端分別用來輸出一第一輸出訊號與一第二輸出訊號,該第一輸出訊號與該第二輸出訊號的每一個的電壓落於一輸出電壓範圍內,該輸出電壓範圍介於該高電壓與一接地電壓之間;以及該輸入電路包含:一輸入電晶體對,耦接於該第二保護電晶體對與一低電壓端之間,用來依據一對輸入訊號運作,其中於該操作模式下,該低電壓端的電壓為該接地電壓,該對輸入訊號包含一第一輸入訊號與一第二輸入訊號,該第一輸入訊號與該第二輸入訊號的每一個的電壓落於一輸入電壓範圍內,該輸入電壓範圍介於該中電壓與該接地電壓之間。
- 如請求項8之電位轉換器,其中該輸入電路進一步包含一緩衝電路,該緩衝電路包含一第一反相器與一第二反相器;於該操作模式下,該第一反相器用來依據一接收訊號產生一第一反相訊號作為該第一輸入訊號,該第二反相器用來依據該第一反相訊號產生一第二反相訊號作為該第二輸入訊號;該第一反相器與該第二反相器的每一個運作於一操作電壓範圍內,該操作電壓範圍介於該中電壓與該接地電壓之間。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110124347A TWI774457B (zh) | 2021-07-02 | 2021-07-02 | 電位轉換器 |
US17/727,909 US11929747B2 (en) | 2021-07-02 | 2022-04-25 | Level shifter |
US18/430,700 US20240171159A1 (en) | 2021-07-02 | 2024-02-02 | Level shifter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110124347A TWI774457B (zh) | 2021-07-02 | 2021-07-02 | 電位轉換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI774457B true TWI774457B (zh) | 2022-08-11 |
TW202304139A TW202304139A (zh) | 2023-01-16 |
Family
ID=83807190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110124347A TWI774457B (zh) | 2021-07-02 | 2021-07-02 | 電位轉換器 |
Country Status (2)
Country | Link |
---|---|
US (2) | US11929747B2 (zh) |
TW (1) | TWI774457B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7710152B1 (en) * | 2006-07-07 | 2010-05-04 | Analog Devices, Inc. | Multistage dual logic level voltage translator |
US20120001672A1 (en) * | 2010-07-01 | 2012-01-05 | Integrated Device Technology, Inc. | Apparatuses and methods for a voltage level shifting |
US20170047927A1 (en) * | 2015-08-14 | 2017-02-16 | Macom Technology Solutions Holdings, Inc. | 20v to 50v high current asic pin diode driver |
WO2019024803A1 (zh) * | 2017-07-31 | 2019-02-07 | 深圳市中兴微电子技术有限公司 | 电平移位电路和集成电路芯片 |
EP3654529A1 (en) * | 2018-11-13 | 2020-05-20 | NXP USA, Inc. | High-speed voltage level translator including an automatically bootstrapped cascode driver |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4978870A (en) | 1989-07-19 | 1990-12-18 | Industrial Technology Research Institute | CMOS digital level shifter circuit |
KR100261558B1 (ko) * | 1997-07-15 | 2000-07-15 | 김영환 | 씨모스 디지탈 레벨 시프트 회로 |
US20050134355A1 (en) * | 2003-12-18 | 2005-06-23 | Masato Maede | Level shift circuit |
FR2901931A1 (fr) | 2006-05-31 | 2007-12-07 | St Microelectronics Sa | Circuit decaleur de niveau |
US7683668B1 (en) | 2008-11-05 | 2010-03-23 | Freescale Semiconductor, Inc. | Level shifter |
US8643425B2 (en) * | 2011-09-19 | 2014-02-04 | Freescale Semiconductor, Inc. | Level shifter circuit |
TWI653799B (zh) | 2017-09-27 | 2019-03-11 | 瑞昱半導體股份有限公司 | 能夠避免過電壓之損害的電路 |
RU2702979C1 (ru) * | 2019-03-14 | 2019-10-14 | Владимир Владимирович Шубин | Высоковольтный преобразователь уровня напряжения |
-
2021
- 2021-07-02 TW TW110124347A patent/TWI774457B/zh active
-
2022
- 2022-04-25 US US17/727,909 patent/US11929747B2/en active Active
-
2024
- 2024-02-02 US US18/430,700 patent/US20240171159A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7710152B1 (en) * | 2006-07-07 | 2010-05-04 | Analog Devices, Inc. | Multistage dual logic level voltage translator |
US20120001672A1 (en) * | 2010-07-01 | 2012-01-05 | Integrated Device Technology, Inc. | Apparatuses and methods for a voltage level shifting |
US20170047927A1 (en) * | 2015-08-14 | 2017-02-16 | Macom Technology Solutions Holdings, Inc. | 20v to 50v high current asic pin diode driver |
WO2019024803A1 (zh) * | 2017-07-31 | 2019-02-07 | 深圳市中兴微电子技术有限公司 | 电平移位电路和集成电路芯片 |
EP3654529A1 (en) * | 2018-11-13 | 2020-05-20 | NXP USA, Inc. | High-speed voltage level translator including an automatically bootstrapped cascode driver |
Also Published As
Publication number | Publication date |
---|---|
US11929747B2 (en) | 2024-03-12 |
TW202304139A (zh) | 2023-01-16 |
US20230006660A1 (en) | 2023-01-05 |
US20240171159A1 (en) | 2024-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI483550B (zh) | 動態控制電位移位電路 | |
CN109417606B (zh) | 一种可输出正负电压的电平转换器 | |
TWI774457B (zh) | 電位轉換器 | |
US7737735B2 (en) | Output circuit for outputting a signal with a high-voltage amplitude | |
JP2005318513A (ja) | レベルシフタ及びこれを利用した平板表示装置 | |
JP3962383B2 (ja) | 電圧シフト回路 | |
CN115603730A (zh) | 电平转换器 | |
TWI781008B (zh) | 電位移位器 | |
CN213152036U (zh) | 电平移位电路以及集成电路 | |
TWI681628B (zh) | 電壓位準移位電路 | |
WO2022095503A1 (zh) | 电平移位电路以及集成电路 | |
TWI789242B (zh) | 電位轉換電路 | |
JP2003101405A (ja) | レベルシフト回路 | |
WO2018152719A1 (zh) | 方波产生方法及方波产生电路 | |
CN1331308C (zh) | 电压移转电路 | |
TWI763552B (zh) | 傳送端阻抗匹配電路 | |
TWI804248B (zh) | 具有低傳輸延遲的位準轉換器 | |
JP3804647B2 (ja) | 半導体集積回路 | |
CN221010085U (zh) | 一种电平移位电路、驱动芯片以及电子设备 | |
CN216086618U (zh) | 电平转换电路 | |
CN114629489B (zh) | 一种电平转换电路和多电压域的电子设备 | |
CN211481249U (zh) | 一种零功耗上电复位电路及用电设备 | |
US20230179184A1 (en) | Delay cell circuits | |
CN118199611A (zh) | 一种电平转换电路及电平转换器 | |
TW202408156A (zh) | 具有電壓應力耐久性的電壓轉換器及其驅動方法 |