CN115051561A - 电压转换电路 - Google Patents

电压转换电路 Download PDF

Info

Publication number
CN115051561A
CN115051561A CN202110256173.XA CN202110256173A CN115051561A CN 115051561 A CN115051561 A CN 115051561A CN 202110256173 A CN202110256173 A CN 202110256173A CN 115051561 A CN115051561 A CN 115051561A
Authority
CN
China
Prior art keywords
signal
type transistor
voltage
input
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110256173.XA
Other languages
English (en)
Inventor
冀康灵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110256173.XA priority Critical patent/CN115051561A/zh
Priority to US17/688,989 priority patent/US11863179B2/en
Publication of CN115051561A publication Critical patent/CN115051561A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本公开提供一种电压转换电路，包括：第一输入模块，连接第一电压，具有第一输入端，所述第一输入端用于接收输入信号并输出转换信号，所述输入信号的高电平为第二电压，所述第二电压小于所述第一电压；第二输入模块，连接所述第一输入模块，具有第二输入端和输出端，所述第二输入端用于接收采样信号，并根据所述采样信号对所述转换信号采样，通过所述输出端输出输出信号。本公开实施例可以通过简单的结构将低电压的输入信号转换为高电压的输出信号，减小电压转换电路的占用面积和功耗。

Description

电压转换电路
技术领域
本公开涉及集成电路技术领域，具体而言，涉及一种能够将低电压的输入信号转变为高电压的输出信号的电压转换电路。
背景技术
为了降低存储器芯片的功耗，在低速模式下，可以将部分电路的工作电压降低，以减小这部分电路的功耗。此时，其他电路的工作电压会比这部分电路的工作电压高，当信号从其他电路传输给这部分降低电压的电路时，可以直接使用，但是当信号从降低电压的这部分电路传输给其他电路时，通常需要对信号进行升压处理，否则会发生漏电现象。
在相关技术中，通常使用电压转换器(level shifter)对信号进行升压，当降低电压的这部分电路和其他电路之间的接口信号较多时，需要对每个信号设置一个电压转换器，元件占用空间较大，多个电压转换器的总功耗也较大。因此，需要一种功耗低、元件占用面积小的电压转换方案。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种电压转换电路，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的现有技术中电压转换方案面积大、功耗高的问题。
根据本公开的第一方面，提供一种电压转换电路，包括：第一输入模块，连接第一电压，具有第一输入端，所述第一输入端用于接收输入信号并输出转换信号，所述输入信号的高电平为第二电压，所述第二电压小于所述第一电压；第二输入模块，连接所述第一输入模块，具有第二输入端和输出端，所述第二输入端用于接收采样信号，并根据所述采样信号对所述转换信号采样，通过所述输出端输出输出信号。
在本公开的一种示例性实施例中，所述第一输入模块包括：第一P型晶体管，栅极连接第一输入端，源极连接所述第一电压；第一N型晶体管，栅极连接所述第一输入端，源极接地。
在本公开的一种示例性实施例中，所述第二输入模块包括：第二P型晶体管，栅极电连接所述第二输入端，源极连接所述第一P型晶体管的漏极，漏极连接所述输出端；第二N型晶体管，栅极电连接所述第二输入端，源极连接所述第一N型晶体管的漏极，漏极连接所述输出端。
在本公开的一种示例性实施例中，所述第二输入模块还包括第一反相器。
在本公开的一种示例性实施例中，所述采样信号的使能电平为高电平，所述第二P型晶体管的栅极通过所述第一反相器连接所述第二输入端，所述第二N型晶体管的栅极连接所述第二输入端。
在本公开的一种示例性实施例中，所述采样信号的使能电平为低电平，所述第二P型晶体管的栅极连接所述第二输入端，所述第二N型晶体管的栅极通过所述第一反相器连接所述第二输入端。
在本公开的一种示例性实施例中，电压转换电路还包括：锁存模块，所述锁存模块的输入端连接所述输出端，用于锁存所述输出信号。
在本公开的一种示例性实施例中，所述锁存模块包括：第二反相器，所述第二反相器的输入端连接所述电压转换电路的输出端，所述第二反相器的输出端连接所述锁存模块的输出端；反馈反相器，所述反馈反相器的输入端连接所述锁存模块的输出端，所述反馈反相器的输出端连接所述电压转换电路的输出端。
在本公开的一种示例性实施例中，在所述采样信号为使能状态时，所述反馈反相器为关闭状态。
在本公开的一种示例性实施例中，所述采样信号的使能电平出现在所述输入信号发生电平改变的预设时间内。
在本公开的一种示例性实施例中，所述采样信号的使能电平的维持时间小于所述输入信号中高电平时间的一半。
在本公开的一种示例性实施例中，所述采样信号为设定周期的脉冲信号。
在本公开的一种示例性实施例中，所述采样信号中的使能电平的占空比小于1/2。
在本公开的一种示例性实施例中，所述第二电压的值使得所述第一P型晶体管的上拉能力大于所述第一N型晶体管的下拉能力。
在本公开的一种示例性实施例中，所述第一电压与所述第二电压的差值小于等于所述第一P型晶体管的阈值电压。
本公开实施例通过使用第一输入模块将较低电压的输入信号转换为较高电压的信号，并使用第二输入模块对较高电压的信号进行采样后输出，可以使用很少的元件将电压较低的输入信号转换为电压较高的输出信号，降低电压转换过程中元件的占用面积和功耗。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开示例性实施例中电压转换电路的结构示意图。
图2是本公开一个实施例中电压转换电路的电路图。
图3是图2所示实施例中的时序控制图。
图4A～图4D是图3所示时序控制下图2所示电平转换电路的等效电路示意图。
图5本公开另一个实施例中电压转换电路的电路图。
图6是图5所示实施例中的时序控制图。
图7A～图7D是图5所示实施例的电压转换电路在图6所示时序下的等效电路示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
下面结合附图对本公开示例实施方式进行详细说明。
图1是本公开示例性实施例中电压转换电路的结构示意图。
参考图1，电压转换电路100可以包括：
第一输入模块11，连接第一电压VCC_High，具有第一输入端111，第一输入端111用于接收输入信号Si并输出转换信号Sc，输入信号Si的高电平为第二电压VCC_Low，第二电压VCC_Low小于第一电压VCC_High；
第二输入模块12，连接第一输入模块11，具有第二输入端121和输出端122，第二输入端121用于接收采样信号Ss，并根据采样信号Ss对转换信号Sc采样以通过输出端122输出输出信号So。
在本公开实施例中，第一输入模块11工作在第一电压VCC_High下，因此，根据输入信号Si生成的转换信号Sc为第一电压VCC_High下的信号，通过第二输入模块12对转换信号Sc采样，可以输出第一电压VCC_High下的输出信号，实现对输入信号Si的电压抬升。
在本公开一个实施例中，采样信号Ss的使能电平可以出现在输入信号Si发生电平改变的预设时间内，即采样信号Ss可以被输入信号Si的极性变化触发，从而使输出信号So的时序与输入信号Si一致。
在本公开的另一个实施例中，采样信号Ss也可以为设定周期的脉冲信号，从而将非周期性的输入信号Si转换为周期性的输出信号So，使信号的时序更加容易控制，不同时序的输入信号可以通过采样信号的处理形成相同时序的信号组，更有利于后续电路的使用。
在本公开的另一个实施例中，采样信号Ss也可以根据控制信号对输入信号Si进行采样。
由于结构简单，本公开实施例提供的电压转换电路100可以通过较少的元件实现，极大降低了电压转换功能的元件占用面积和功耗。
图2是本公开一个实施例中电压转换电路的电路图。
参考图2，在电压转换电路200中，第一输入模块11可以包括：
第一P型晶体管M1，栅极连接第一输入端111，源极连接第一电压VCC_High；
第一N型晶体管M4，栅极连接第一输入端111，源极接地。
第二输入模块12可以包括：
第二P型晶体管M2，栅极电连接第二输入端121，源极连接第一P型晶体管M1的漏极，漏极连接输出端122；
第二N型晶体管M3，栅极电连接第二输入端121，源极连接第一N型晶体管M4的漏极，漏极连接输出端122。
在图2所示实施例中，第二输入模块12还包括第一反相器OP1。
在一个实施例中，采样信号Ss的使能电平为高电平，第二P型晶体管M2的栅极通过第一反相器连接第二输入端121(如图2所示)，第二N型晶体管M3的栅极连接第二输入端121。
在另一个实施例中，采样信号Ss的使能电平为低电平，第二P型晶体管M2的栅极连接第二输入端121(未示出)，第二N型晶体管M3的栅极通过第一反相器连接第二输入端121。
下面，通过控制时序说明图2所示实施例的电压转换电路的工作原理。
图3是图2所示实施例中的时序控制图。
在图3所示实施例中，输入信号Si是周期信号，采样信号Ss也是周期信号，采样信号Ss出现在输入信号Si发生电平变换的预设时间内，输出信号So随采样信号Ss的出现而发生电平变化。可以看出，输入信号Si的电平变化范围是第二电压VCC_Low，采样信号Ss、采样信号Ss经过第一反相器OP1后的反相信号
Figure BDA0002967323860000061
输出信号So的电平变化范围均为第一电压VCC_High。
图4A～图4D是图3所示时序控制下图2所示电平转换电路的等效电路示意图。
参考图4A，当输入信号Si为低电平、采样信号Ss为高电平时，第一P型晶体管M1、第二P型晶体管M2、第一N型晶体管M3导通，第二N型晶体管M4关断，此时第一电压VCC_High通过第一P型晶体管M1和第二P型晶体管M2输出到输出端122，产生电流I1，使输出信号So为VCC_High，即高电平。
参考图4B，当输入信号Si为高电平、采样信号Ss为高电平时，第二P型晶体管M2、第一N型晶体管M3、第二N型晶体管M4导通，第一P型晶体管M1关断(或至少M1的上拉能力小于M4的下拉能力)，此时输出端122通过第一N型晶体管M3和第二N型晶体管M4接地，产生放电电流I2，使输出信号So为0，即低电平。可以理解的是，由于输入信号Si的高电平为VCC_Low，而VCC_Low小于VCC_High，例如VCC_Low为0.9V、VCC_High为1.1V，因此第一P型晶体管M1也许不会完全关断，会存在一定的充电电流I3，充电电流I3是从VCC_High到输出端122，放电电流I2是从输出端122到接地端。
为了使充电电流I3远小于放电电流I2，从而使输出端122的输出信号So达到0V，在本公开实施例中，第二电压VCC_Low的值需要使第一P型晶体管M1的上拉能力小于第一N型晶体管M4的下拉能力。在本公开的一种示例性实施例中，第一电压VCC_High与第二电压VCC_Low的差值例如可以小于等于第一P型晶体管M1的阈值电压Vp1，而Vp1的值例如可以为0.5V。
从图4A和图4B所示实施例可以看出，电平转换电路200能够将电压变化范围较低(VCC_Low～0)的输入信号Si转换为电压变化范围较高(VCC_High～0)的输出信号So，输出信号So的相位与输入信号Si相反。
如果需要设置输出信号So的相位与输入信号Si相同，可以在输出端122接入反相器，本公开于此不再赘述。
参考图4C和图4D，当采样信号Ss为低电平时，无论输入信号Si为何种信号，输出端122均不产生信号变动。为了使输出端122的输出信号So与输入信号Si相位相同，一种方式是控制采样信号Ss常为高电平，此时也可以移除第二输入模块12，但是这种方式会在输入信号Si为高电平时，持续产生到地的充电电流I3，造成电路功耗上升。另一种方式是，在输出端122后接入锁存器，以在采样信号Ss为低电平时，使整个电路的输出信号仍然能够保持不变。
图5本公开另一个实施例中电压转换电路的电路图。
参考图5，本公开的一种示例性实施例中，电压转换电路500还包括：
锁存模块13，锁存模块13的输入端连接输出端122，用于锁存输出信号So。
在图3所示实施例中，锁存模块13包括第二反相器OP2和反馈反向器OP3，第二反相器OP2的输入端连接电压转换电路的输出端122，第二反相器的输出端连接锁存模块13的输出端131，反馈反相器OP3的输入端连接锁存模块13的输出端131，反馈反相器OP3的输出端连接电压转换电路的输出端122。第二反相器OP2和反馈反向器OP3均连接第一电压VCC_High，图中未示出。
图6是图5所示实施例中的时序控制图。
参考图6，与图3相比，图6增加了锁存模块13的输出端131的输出信号Output的时序图，受锁存器延迟影响，输出信号Output的电平变化较输出信号So晚一些。
图7A～图7D是图5所示实施例的电压转换电路在图6所示时序下的等效电路示意图。
参考图7A，当输入信号Si为低电平、采样信号Ss为高电平时，第一P型晶体管M1、第二P型晶体管M2、第一N型晶体管M3导通，第二N型晶体管M4关断(或至少M1的上拉能力小于M4的下拉能力)，此时第一电压VCC_High通过第一P型晶体管M1和第二P型晶体管M2输出到输出端122，产生电流I1，使输出信号So为VCC_High，即高电平。
输出信号So进入第二反相器OP2并通过输出端131输出低电平的输出信号Output，输出信号Output的相位与采样信号Ss的相位同步。输出信号Output经反馈反相器OP3返回到输出端122，仍旧为高电平。由于此时无需反馈反相器OP3工作以维持输出端122的电压，为了减少功耗，可以在此状态下控制反馈反相器OP3为关闭状态。
参考图7B，当输入信号Si为高电平、采样信号Ss为高电平时，第二P型晶体管M2、第一N型晶体管M3、第二N型晶体管M4导通，第一P型晶体管M1关断，此时输出端122通过第一N型晶体管M3和第二N型晶体管M4接地，产生放电电流I2，使输出信号So为0，即低电平。可以理解的是，由于输入信号Si的高电平为VCC_Low，因此第一P型晶体管M1不会完全关断，会存在一定的充电电流I3。
输出信号So经第二反相器OP2并通过输出端131输出高电平的输出信号Output，输出信号Output的相位与采样信号Ss的相位同步。输出信号Output经反馈反相器OP3返回到输出端122，仍旧为低电平。由于此时无需反馈反相器OP3工作以维持输出端122的电压，为了减少功耗，可以在此状态下控制反馈反相器OP3为关闭状态。
即，在采样信号Ss为使能状态时，可以设置反馈反相器OP3为关闭状态。
参考图7C，当采样信号Ss为低电平时，无论输入信号Si为何种信号，输出端122均不产生信号变动。在此状态形成之前，即在控制采样信号Ss为低电平之前，可以使能反馈反相器OP3，在输出端122和输出端131之间形成反馈通路，由于第二反相器OP2和反馈反相器OP3均为有源器件，因此锁存模块13工作时可以维持输出端122的电压，进而维持输出端131的电压不变。图7D所示实施例同理，本公开于此不再赘述。
由于采样信号Ss为使能状态、输入信号Si为高电平时，会产生充电电流I3，增加功耗，当使用锁存模块13维持输出信号不变时，可以尽可能缩减采样信号Ss的使能状态维持时间，以降低电路功耗。
在本公开的一个实施例中，当采样信号Ss的使能电平出现在输入信号Si发生电平改变的预设时间内时，采样信号Ss的使能电平的维持时间例如可以小于输入信号Si中高电平时间的一半。
在本公开的另一个实施例中，当采样信号Ss为设定周期的脉冲信号时，采样信号Ss中的使能电平的占空比例如可以小于1/2。为了进一步减小功耗，采样信号Ss的占空比可以更低，例如可以小于1/4、小于1/10或者小于1/20。
以上数值仅为示例，在实际应用中，本领域技术人员可以根据实际情况自行设置采样信号Ss的使能电平维持时间。
此外，通过减小第二输入模块12中元件的尺寸，也可以降低充电电流I3。
采样信号Ss的高电平为VCC_High，低电平为0，采样信号Ss可以由VCC_High供电的控制电路产生。
本公开上述实施例通过使用较低电压的输入信号Si驱动工作在较高电压下的晶体管，可以实现将较低电压的输入信号Si转换为较高电压的输出信号So；通过使用采样信号配合锁存器实现对输出信号So的采样和维持，可以极大减小采样信号的使能电平维持时间、减少漏电流的产生，进而降低整个电路的功耗。本公开实施例提供的电压转换电路相比现有技术而言元件数量少、元件占用面积小、功耗低，可以广泛应用在具有多个信号电压转换需求的电路中。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和构思由权利要求指出。

Claims (15)

1.一种电压转换电路，其特征在于，包括：
第一输入模块，连接第一电压，具有第一输入端，所述第一输入端用于接收输入信号并输出转换信号，所述输入信号的高电平为第二电压，所述第二电压小于所述第一电压；
第二输入模块，连接所述第一输入模块，具有第二输入端和输出端，所述第二输入端用于接收采样信号，并根据所述采样信号对所述转换信号采样，通过所述输出端输出输出信号。
2.如权利要求1所述的电压转换电路，其特征在于，所述第一输入模块包括：
第一P型晶体管，栅极连接第一输入端，源极连接所述第一电压；
第一N型晶体管，栅极连接所述第一输入端，源极接地。
3.如权利要求2所述的电压转换电路，其特征在于，所述第二输入模块包括：
第二P型晶体管，栅极电连接所述第二输入端，源极连接所述第一P型晶体管的漏极，漏极连接所述输出端；
第二N型晶体管，栅极电连接所述第二输入端，源极连接所述第一N型晶体管的漏极，漏极连接所述输出端。
4.如权利要求3所述的电压转换电路，其特征在于，所述第二输入模块还包括第一反相器。
5.如权利要求4所述的电压转换电路，其特征在于，所述采样信号的使能电平为高电平，所述第二P型晶体管的栅极通过所述第一反相器连接所述第二输入端，所述第二N型晶体管的栅极连接所述第二输入端。
6.如权利要求4所述的电压转换电路，其特征在于，所述采样信号的使能电平为低电平，所述第二P型晶体管的栅极连接所述第二输入端，所述第二N型晶体管的栅极通过所述第一反相器连接所述第二输入端。
7.如权利要求1所述的电压转换电路，其特征在于，还包括：
锁存模块，所述锁存模块的输入端连接所述输出端，用于锁存所述输出信号。
8.如权利要求7所述的电压转换电路，其特征在于，所述锁存模块包括：
第二反相器，所述第二反相器的输入端连接所述电压转换电路的输出端，所述第二反相器的输出端连接所述锁存模块的输出端；
反馈反相器，所述反馈反相器的输入端连接所述锁存模块的输出端，所述反馈反相器的输出端连接所述电压转换电路的输出端。
9.如权利要求8所述的电压转换电路，其特征在于，在所述采样信号为使能状态时，所述反馈反相器为关闭状态。
10.如权利要求1～9任一项所述的电压转换电路，其特征在于，所述采样信号的使能电平出现在所述输入信号发生电平改变的预设时间内。
11.如权利要求10所述的电压转换电路，其特征在于，所述采样信号的使能电平的维持时间小于所述输入信号中高电平时间的一半。
12.如权利要求1～9任一项所述的电压转换电路，其特征在于，所述采样信号为设定周期的脉冲信号。
13.如权利要求12所述的电压转换电路，其特征在于，所述采样信号中的使能电平的占空比小于1/2。
14.如权利要求2所述的电压转换电路，其特征在于，所述第二电压的值使得所述第一P型晶体管的上拉能力大于所述第一N型晶体管的下拉能力。
15.如权利要求2所述的电压转换电路，其特征在于，所述第一电压与所述第二电压的差值小于等于所述第一P型晶体管的阈值电压。
CN202110256173.XA 2021-03-09 2021-03-09 电压转换电路 Pending CN115051561A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110256173.XA CN115051561A (zh) 2021-03-09 2021-03-09 电压转换电路
US17/688,989 US11863179B2 (en) 2021-03-09 2022-03-08 Voltage conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110256173.XA CN115051561A (zh) 2021-03-09 2021-03-09 电压转换电路

Publications (1)

Publication Number Publication Date
CN115051561A true CN115051561A (zh) 2022-09-13

Family

ID=83156228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110256173.XA Pending CN115051561A (zh) 2021-03-09 2021-03-09 电压转换电路

Country Status (2)

Country Link
US (1) US11863179B2 (zh)
CN (1) CN115051561A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132917A (ja) * 1988-11-14 1990-05-22 Toshiba Corp バスドライバー集積回路
TW461180B (en) 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
JP3758545B2 (ja) 2001-10-03 2006-03-22 日本電気株式会社 サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置
JP4060282B2 (ja) * 2004-03-22 2008-03-12 三菱電機株式会社 レベル変換回路、およびレベル変換機能付シリアル／パラレル変換回路
JP5395203B2 (ja) 2012-03-23 2014-01-22 力晶科技股▲ふん▼有限公司 レベルシフト回路及びそれを用いた半導体デバイス
JP2015159434A (ja) * 2014-02-24 2015-09-03 ソニー株式会社 電圧変換回路、および、電子回路

Also Published As

Publication number Publication date
US20220294446A1 (en) 2022-09-15
US11863179B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
CA1321628C (en) Cmos level shift circuit with active pull-up and pull-down
CN107979359B (zh) 一种维持固定脉冲的时钟同步电路
KR100394841B1 (ko) 데이터 래치 회로와 그 구동 방법
EP2965425B1 (en) Voltage level shifter with a low-latency voltage boost circuit
CN105144579A (zh) 低功率架构
CN115225078B (zh) 电平检测电路和电平转换电路
CN110830027B (zh) 转压器
CN110277914B (zh) 一种适用于Boost变换器的反流比较器
CN112671391B (zh) 一种电平转换电路
GB2128832A (en) Improvements in or relating to interface circuits for synchronisation signal generators
CN115051561A (zh) 电压转换电路
US7295056B2 (en) Level shift circuit
CN116247921A (zh) 一种抖频控制电路、控制芯片及开关电源
CN101212221B (zh) 超低功耗集成电路中的缓冲器
CN114095013A (zh) 一种电平转换电路及开关电源
CN115620758A (zh) 电压转换电路与存储器
CN118074702B (zh) 一种边沿检测加速电平转换电路
CN118054783B (zh) 一种边沿检测自动增强电平转换电路
CN216216812U (zh) 一种占空比调节电路、集成电路及电子设备
CN221597709U (zh) 一种升压电源电路
TWI804248B (zh) 具有低傳輸延遲的位準轉換器
KR20140105272A (ko) 전압 레벨 변환기 및 이를 이용한 ｒｆ 스위칭 구동 장치
CN220798250U (zh) 一种射频开关用的电平转换电路
CN114204804B (zh) 一种电荷泵电路
CN216086618U (zh) 电平转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination