CN217216526U - 一种应用于智能终端的多功能d触发器 - Google Patents
一种应用于智能终端的多功能d触发器 Download PDFInfo
- Publication number
- CN217216526U CN217216526U CN202220733759.0U CN202220733759U CN217216526U CN 217216526 U CN217216526 U CN 217216526U CN 202220733759 U CN202220733759 U CN 202220733759U CN 217216526 U CN217216526 U CN 217216526U
- Authority
- CN
- China
- Prior art keywords
- signal
- data
- module
- intelligent terminal
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本实用新型提供一种应用于智能终端的多功能D触发器，包括依次相连的数据输入模块、数据处理模块、数据输出模块以及与所述数据输出模块相连的复位模块；所述数据输入模块用于根据时钟信号及数据信号输出对应的电压值；所述数据处理模块用于根据所述电压值及复位信号输出第一信号；所述数据输出模块用于根据所述第一信号输出第二信号，使所述第二信号与所述数据信号相同；所述数据输出模块还用于当所述复位模块开启时，锁定输出信号为0。本实用新型提供的应用于智能终端的多功能D触发器，在一般D触发器的基础上增加了同步和一键复位的功能，增加的电路的应用广度。
Description
技术领域
本实用新型涉及触发器电路的设计，尤其涉及一种应用于智能终端的多功能D触发器。
背景技术
在实际的数字系统中往往包含大量的存储模块，而且经常要求他们在同一时刻同步动作，为达到这个目的，在每个存储模块电路上引入一个时钟脉冲（CLK）作为控制信号，只有当CLK到来时电路才被“触发”而动作，并根据输入信号改变输出状态。本领域把这种在时钟信号触发时才能动作的存储模块电路称为触发器电路，触发器电路的设计使得在数据能够保持稳定的状态进行存储。
在终端设备中，触发器电路的设计非常的多，但在面对大量的数据存储和处理工作时，大多功能单一，即只能进行存储工作，如此，大大降低了电路的可扩展性。因此，如何增加触发器电路的功能是本领域技术人员一直在攻克的难题。
实用新型内容
为克服现有技术的问题，本实用新型的目的是提供一种应用于智能终端的多功能D触发器，该电路能同时支持同步和一键复位功能，使得电路的可扩展性非常好，能否实现多种应用。
为达到上述目的，本实用新型提供一种应用于智能终端的多功能D触发器，包括依次相连的数据输入模块、数据处理模块、数据输出模块以及与所述数据输出模块相连的复位模块；其中：
所述数据输入模块用于根据时钟信号及数据信号输出对应的电压值；
所述数据处理模块用于根据所述电压值及复位信号输出第一信号；
所述数据输出模块用于根据所述第一信号输出第二信号，使所述第二信号与所述数据信号相同；
所述数据输出模块还用于当所述复位模块开启时，锁定输出信号为0。
优选地，所述数据输入模块用于当数据信号为0时，使输出的所述电压值接近输入电压；当数据信号为0时，使输出的所述电压值接近GND。
优选地，所述数据输入模块包括依次源极、漏极相连的第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管，所述数据输入模块的输出端设置在所述第二PMOS管与第一NMOS管之间；且所述第一PMOS管的漏极接VDD信号，所述第二NMOS管的源极接地。
优选地，所述数据信号的输入端与所述第一PMOS管的栅极、第二NMOS管的栅极相连；所述时钟信号的输入端与所述第二PMOS管的栅极相连，同时通过第一反相器与所述第一NMOS管的栅极相连。
优选地，所述数据处理模块由第二反相器、与所述第二反相器相连第一与非门以及跨接在所述第二反相器、所述第一与非门上的第一CMOS传输门构成。
优选地，当时钟信号的下降沿到来时，所述第一CMOS传输门截止。
优选地，所述复位模块由第三反相器、与所述第三反相器相连第二与非门以及跨接在所述第三反相器、所述第二与非门上的第三CMOS传输门构成。
优选地，当时钟信号的下降沿到来时，所述第三CMOS传输门导通。
优选地，所述数据输出模块由第二CMOS传输门及与所述第二CMOS传输门相连的第四反相器构成。
优选地，当时钟信号的下降沿到来时，所述第二CMOS传输门导通。
本实用新型提供的应用于智能终端的多功能D触发器，在一般D触发器的基础上增加了同步和一键复位的功能，增加的电路的应用广度。
附图说明
下面通过参考附图并结合实例具体地描述本实用新型，本实用新型的优点和实现方式将会更加明显，其中附图所示内容仅用于对本实用新型的解释说明，而不构成对本实用新型的任何意义上的限制，在附图中：
图1为本实用新型具体实施例中应用于智能终端的多功能D触发器的结构示意图。
图2为本实用新型具体实施例中应用于智能终端的多功能D触发器的电路示意图。
图3为本实用新型具体实施例中CMOS传输门的结构示意图。
图4为本实用新型具体实施例中CLR=1时各个信号的真值表。
具体实施方式
在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
如图1、图2所示，本实用新型提供一种应用于智能终端的多功能D触发器，包括数据输入模块10、数据处理模块20、数据输出模块40以及复位模块30。
数据输入模块10用于根据时钟信号及数据信号输出对应的电压值。更具体地，当数据信号为0时，数据输入模块10用于使输出的电压值接近输入电压；当数据信号为0时，数据输入模块10用于使输出的电压值接近GND。
本实施例中，数据输入模块10由第一PMOS管11、第二PMOS管12、第一NMOS管13、第二NMOS管14、第一反相器15构成。其中，第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管依次源极、漏极相连，第一PMOS管11的漏极接VDD信号，第二NMOS管14的源极接地。数据输入模块的输出端A设置在第二PMOS管12与第一NMOS管13之间；也就是说，第二PMOS管12的源极及第一NMOS管13的漏极均与数据输入模块的输出端A相连。
数据信号D的输入端与第一PMOS管11的栅极、第二NMOS管14的栅极相连；时钟信号CP的输入端与第二PMOS管14的栅极相连，同时通过第一反相器15与第一NMOS管13的栅极相连。
当D=0时，CP下降沿到来时，即CP=0，此时第一PMOS管11与第二PMOS管12导通，第一NMOS管13导通，第二NMOS管14截止，此时可知A点的电压接近于输入电压VDD，即A=VDD。
同理，当D=1时，CP下降沿到来时，即CP=0，此时第一PMOS管11与第二PMOS管12截止，第一反向器15输出使得第一NMOS管13导通，D=1高电平使得第二NMOS管14导通，此时可知A点的电压接近于GND，即A=0。
数据处理模块20与数据输入模块相连，用于根据所述数据输入模块10输出的电压值结合复位信号输出第一信号。更具体地，若复位信号CLR=1，即不触发复位功能，则当A=VDD，则输出第一信号的值为1；当A=0，则输出第一信号的值为0。
本实施例中，数据处理模块20由第二反相器21、与第二反相器21相连第一与非门22以及跨接在第二反相器21、第一与非门22上的第一CMOS传输门23构成。
第二反相器21的输入端与数据输入模块的输出端A相连；第一与非门22的一个输入端与第二反相器21的输出端相连；第一与非门22的另一个输入端用于接入复位信号CLR，第一CMOS传输门23的一端与第二反相器的输入端相连，另一端与第一与非门22的输出端相连。当时钟信号的下降沿到来时，即CP=0时，第一CMOS传输门23截止。此时，若CLR=1，A=VDD则经过第二反相器21、第一与非门22后，数据处理模块20的输出端B输出的第一信号的值为1；若CLR=1，A=0则经过第二反相器21、第一与非门22后，数据处理模块20的输出端B输出的第一信号的值为0。
复位模块30由第三反相器31、与第三反相器31相连第二与非门32以及跨接在第三反相器31、第二与非门32上的第三CMOS传输门33构成。当时钟信号的下降沿到来时，第三CMOS传输门33导通。
第三反相器31的输入端与数据输出模块相连；第二与非门32的一个输入端与第三反相器31的输出端相连；第二与非门32的另一个输入端用于接入复位信号CLR，第三CMOS传输门33的一端与第三反相器31的输入端相连，另一端与第二与非门32的输出端相连。当时钟信号的下降沿到来时，即CP=0时，第三CMOS传输门33导通。第三CMOS传输门33的导通使得第三反相器31和第二与非门32组成的复位电路封闭无输出，此时，复位功能处于未开启的状态。
数据输出模块40由第二CMOS传输门41及与第二CMOS传输门41相连的第四反相器42构成。当时钟信号的下降沿到来时，第二CMOS传输门41导通。也就是说，第二CMOS传输门41与第三CMOS传输门33是同时导通或截止的。
CLR信号作为复位信号输入端，当CLR=0时，第一与非门22以及第二与非门32的输出直接被锁定为1，当时钟CP的下降沿到来时，第二传输门41与第三传输门33导通，D触发器的输出Q被锁定为Q=0，一键复位后D触发器的输出锁定，接入相对应的控制芯片后就可以实现某一功能的复位功能，应用广泛。
上述第一CMOS传输门23、第二CMOS传输门41及第三CMOS传输门33均通过时钟信号控制传输门的开启的关闭，请同时参照图3，传输门（transmission gate，TG）用于控制输入信号的传送。传输门由一个PMOS晶体管并联一个NMOS晶体管。由于NMOS单管传输门能良好的传递低电平，PMOS单管传输门能良好的传递高电平，将两种互补的MOS管并联便能同时良好的传递高低电平。S为高电平时，传输门打开将会把输入信号传送到输出端，同理，S低电平时，传输门关闭。
本实用新型中，第一CMOS传输门23中的NMOS晶体管输入CP信号，PMOS晶体管输入CP信号的反相信号，因此，当CP=0时，第一CMOS传输门23截止。第二CMOS传输门41及第三CMOS传输门33中的NMOS晶体管输入CP信号的反相信号，PMOS晶体管输入CP信号，因此，当CP=0时，第二CMOS传输门41及第三CMOS传输门33导通。
请参照图4，下面结合各信号的真值表，进一步阐述本实用新型。
当CLR=1，即不触发复位功能，当D=0时，CP下降沿到来时，即CP=0，此时第一PMOS管11与第二PMOS管12导通，第一NMOS管13导通，第二NMOS管14截止，此时可知A点的电压接近于输入电压VDD，即A=VDD。CP=0使得第一传输门23截止，第二传输门41，第三传输门33导通，经过第二反相器21、第一与非门22后，第一与非门22输出的值为1，第三传输门33的导通使得第三反相器31和第二与非门32组成的复位电路封闭无输出，第二传输门41导通后经过第四反相器42输出Q=0，即D触发器的输出将输入信号进行了存储。
同理，当D=1时，CP下降沿到来时，即CP=0，此时第一PMOS管11与第二PMOS管12截止，第一反向器15输出使得第一NMOS管13导通，D=1高电平使得第二NMOS管14导通，此时可知A点的电压接近于GND，即A=0。CP=0使得第一传输门23截止，第二传输门41、第三传输门33导通，经过第二反相器21与第一非门22后。第一与非门22输出的值为0，第二传输门41导通后经过第四反相器42输出Q=1，即D触发器的输出将输入信号进行了存储，即同步D的数据存储。
当CLR=1，CP=1时，即第一传输门23导通，第二传输门41、第三传输门33截止，第二传输门41关闭使得无论输入D为何值均无法改变输出的值，即输出Q会保持现有的状态不变，可以保留原有数据一定时间不变化。
因此，当CLR=1时，本实用新型提供的应用于智能终端的多功能D触发器能实现数据同步存储的功能。
而当CLR=0时，与非门M0与M1的输出直接被锁定为M0_OUT=M1_OUT=1，当时钟CP的下降沿到来时，传输门T2与T3导通，D触发器的输出Q被锁定为Q=0，进而实现一键复位的功能。
本实用新型提供的应用于智能终端的多功能D触发器，结构简单通用，该D触发器电路可以嫁接在很多终端应用电路中间来实现某一个应用的数据存储和一键复位，极大的增加了电路设计的灵活性。
以上参照附图说明了本实用新型的优选实施例，本领域技术人员不脱离本实用新型的范围和实质，可以有多种变型方案实现本实用新型。举例而言，作为一个实施例的部分示出或描述的特征可用于另一实施例以得到又一实施例。以上仅为本实用新型较佳可行的实施例而已，并非因此局限本实用新型的权利范围，凡运用本实用新型说明书及附图内容所作的等效变化，均包含于本实用新型的权利范围之内。
Claims (10)
1.一种应用于智能终端的多功能D触发器，其特征在于，包括依次相连的数据输入模块、数据处理模块、数据输出模块以及与所述数据输出模块相连的复位模块；其中：
所述数据输入模块用于根据时钟信号及数据信号输出对应的电压值；
所述数据处理模块用于根据所述电压值及复位信号输出第一信号；
所述数据输出模块用于根据所述第一信号输出第二信号，使所述第二信号与所述数据信号相同；
所述数据输出模块还用于当所述复位模块开启时，锁定输出信号为0。
2.根据权利要求1所述的应用于智能终端的多功能D触发器，其特征在于，所述数据输入模块用于当数据信号为0时，使输出的所述电压值接近输入电压；当数据信号为0时，使输出的所述电压值接近GND。
3.根据权利要求1所述的应用于智能终端的多功能D触发器，其特征在于，所述数据输入模块包括依次源极、漏极相连的第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管，所述数据输入模块的输出端设置在所述第二PMOS管与第一NMOS管之间；且所述第一PMOS管的漏极接VDD信号，所述第二NMOS管的源极接地。
4.根据权利要求3所述的应用于智能终端的多功能D触发器，其特征在于，所述数据信号的输入端与所述第一PMOS管的栅极、第二NMOS管的栅极相连；
所述时钟信号的输入端与所述第二PMOS管的栅极相连，同时通过第一反相器与所述第一NMOS管的栅极相连。
5.根据权利要求1所述的应用于智能终端的多功能D触发器，其特征在于，所述数据处理模块由第二反相器、与所述第二反相器相连第一与非门以及跨接在所述第二反相器、所述第一与非门上的第一CMOS传输门构成。
6.根据权利要求5所述的应用于智能终端的多功能D触发器，其特征在于，当时钟信号的下降沿到来时，所述第一CMOS传输门截止。
7.根据权利要求1所述的应用于智能终端的多功能D触发器，其特征在于，所述复位模块由第三反相器、与所述第三反相器相连第二与非门以及跨接在所述第三反相器、所述第二与非门上的第三CMOS传输门构成。
8.根据权利要求7所述的应用于智能终端的多功能D触发器，其特征在于，当时钟信号的下降沿到来时，所述第三CMOS传输门导通。
9.根据权利要求1所述的应用于智能终端的多功能D触发器，其特征在于，所述数据输出模块由第二CMOS传输门及与所述第二CMOS传输门相连的第四反相器构成。
10.根据权利要求9所述的应用于智能终端的多功能D触发器，其特征在于，当时钟信号的下降沿到来时，所述第二CMOS传输门导通。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220733759.0U CN217216526U (zh) | 2022-03-31 | 2022-03-31 | 一种应用于智能终端的多功能d触发器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202220733759.0U CN217216526U (zh) | 2022-03-31 | 2022-03-31 | 一种应用于智能终端的多功能d触发器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217216526U true CN217216526U (zh) | 2022-08-16 |
Family
ID=82757504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202220733759.0U Active CN217216526U (zh) | 2022-03-31 | 2022-03-31 | 一种应用于智能终端的多功能d触发器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217216526U (zh) |
-
2022
- 2022-03-31 CN CN202220733759.0U patent/CN217216526U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6614371B2 (en) | Synchronous data serialization circuit | |
| US4843254A (en) | Master-slave flip-flop circuit with three phase clocking | |
| US6525565B2 (en) | Double data rate flip-flop | |
| US20080136481A1 (en) | Edge-triggered flip-flop design | |
| US6828837B2 (en) | Low power flip-flop circuit | |
| JPH09186560A (ja) | 構成可能な多機能フリップフロップ | |
| US6696874B2 (en) | Single-event upset immune flip-flop circuit | |
| US20090237137A1 (en) | Flip-Flop Capable of Operating at High-Speed | |
| US6573775B2 (en) | Integrated circuit flip-flops that utilize master and slave latched sense amplifiers | |
| US6909314B2 (en) | Flip-flop circuit | |
| US7427875B2 (en) | Flip-flop circuit | |
| EP0488826B1 (en) | Flip-flop circuit having CMOS hysteresis inverter | |
| CN217216526U (zh) | 一种应用于智能终端的多功能d触发器 | |
| US6700425B1 (en) | Multi-phase clock generators that utilize differential signals to achieve reduced setup and hold times | |
| RU2105428C1 (ru) | Способ коммутации широкополосных сигналов и устройство для его реализации | |
| US8558595B2 (en) | Semiconductor integrated circuit device | |
| US5341048A (en) | Clock invert and select circuit | |
| US6708261B1 (en) | Multi-stage data buffers having efficient data transfer characteristics and methods of operating same | |
| US5208487A (en) | RS flip-flop | |
| US6643793B1 (en) | Apparatus for transferring and holding data based on a selected clock rate | |
| US20020113618A1 (en) | Programmable logic device including bi-directional shift register | |
| WO2022237886A1 (zh) | 延时电路、脉冲产生电路、芯片及服务器 | |
| US6359488B2 (en) | Clock buffer circuit, and interface and synchronous type semiconductor memory device with clock buffer circuit | |
| US5063578A (en) | Digital logic circuits for frequency multiplication | |
| US20240305282A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |