JP2007293845A - 直列データ源からのデータを並列フォーマットで読取る方法および装置 - Google Patents

直列データ源からのデータを並列フォーマットで読取る方法および装置 Download PDF

Info

Publication number
JP2007293845A
JP2007293845A JP2007106709A JP2007106709A JP2007293845A JP 2007293845 A JP2007293845 A JP 2007293845A JP 2007106709 A JP2007106709 A JP 2007106709A JP 2007106709 A JP2007106709 A JP 2007106709A JP 2007293845 A JP2007293845 A JP 2007293845A
Authority
JP
Japan
Prior art keywords
clock
data
pulse
time
predetermined amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007106709A
Other languages
English (en)
Other versions
JP4988411B2 (ja
Inventor
Wayne M Barrett
ウェイン・メルビン・バレット
Todd A Greenfield
トッド・アレン・グリーンフィールド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007293845A publication Critical patent/JP2007293845A/ja
Application granted granted Critical
Publication of JP4988411B2 publication Critical patent/JP4988411B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00Parallel/series conversion or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】
直列データ源からのデータを並列フォーマットで読取るための方法を提供する。
【解決手段】
複数の事前定義されたデータ単位を並列バス上に送出し、その複数の事前定義されたデータ単位の各々が並列バス上で有効であるときに非直列化クロックをアサートすることによって、直列データ源からのデータが非直列化される。非直列化クロックの各アサートから所定量の時間後に、遅延したクロック・パルスが発生される。各遅延したクロック・パルスは、それに対応する終了点反復済みクロック・パルスを発生するように反復される。なお、その所定量の時間は、各終了点反復済みクロック・パルスがアサートされるとき、並列バスにおける各事前定義されたデータ単位が有効であることを保証する量の時間である。
【選択図】 図3

Description

本発明は、デジタル刻時回路に関し、特に、直並列(serial-to-parallel)通信において使用される刻時回路に関するものである。
多くのコンピュータ・システムでは、高速シリアライザ・デシリアライザ(HSS)コアが、プロセッサ相互間通信およびプロセッサ・入出力装置間通信のための特定用途向け集積回路(ASIC)および特注集積回路において使用されている。HSSコアの受信部分は、1つ(または複数)の高速直列データ・レーンを使用し、非常に低い頻度で各データを並列データに変換する。図1に示された1つの例では、代表的な既存のHSS内部受信(Rx)インターフェースが、クロック(RxDCLK)および並列データ・バス(RxD(7:0))から成る。(8ビット幅バスの用法が単に例として使用されていることに留意されたい)。非直列化装置10は直列データ・ストリームからデータを受け取り、そのデータの単位を並列バス上に送出する。新たな単位が並列バス上に送出されるたびに、クロック12は、並列バスにおけるデータが有効であることを表すRxDCLK信号をアサートする。RxDCLK信号が、一般にデータをアクセスするすべての装置を使用可能にするに十分な電力に欠ける場合、クロック信号はクロック・ツリー16によって反復されなければならない。クロック・ツリー16は、クロック12からのRxDCLK信号の複製を、予測された量の時間だけ遅延して発生する漸増型の反復装置18を含む。各連鎖した反復装置の遅延が累積されると、かなりのツリー遅延がシステムを伝播する。
クロック・ツリーの終了点における反復済みクロック信号は、クロック12により発生された元のRxDCLK信号からかなり遅延したものになり得るので、装置14によるデータのサンプリングが問題になることがある。図2に示されるタイミング図20において、RxDCLK信号+ツリー遅延の先端は、RxDCLK信号の先端からクロック・サイクル半分またはそれ以上も自動的に遅れることがある。装置14がその先端におけるデータを読取る場合、RxDCLK信号+ツリー遅延の先端がアサートされるとき、並列バス上のデータは有効ではない。
説明を図1に戻すと、この問題に対する1つの既存の解決方法は、ツリー遅延に等しい遅延20を並列データに加え、それによってクロック・ツリーの遅延に一致させることである。図2において見られるように、これは、並列バスにおけるデータ(RxD(7:0)+データ遅延)をRxDCLK信号+ツリー遅延と揃えさせる。
この解決方法は、次のような欠点を含む幾つかの欠点を有する。
(a)各データ信号を遅らせるための余分なセルが必要である。
(b)並列データ・パスに加えられる遅延が、結局、クロック遅延に一致するように適正な量であること、および2つの比較的長いパスの変動が管理される必要があること、を保証するためにチップの物理的設計において手操作の介在が必要である。
(c)並列データに加えられる遅延がインターフェースの待ち時間全体を増加させる。
従って、本発明の目的は、複数の装置が最小の待ち時間で並列データを読取ることができるシステムを提供することにある。
従来技術の欠点が本発明によって克服される。本発明の1つの態様は、直列データ源からのデータを並列フォーマットで読取るための方法である。この方法では、複数の事前定義されたデータ単位を並列バス上に送出することおよびその複数の事前定義されたデータ単位の各々が並列バス上で有効であるときに非直列化装置クロックをアサートすることによって、直列データ源からのデータが並列化される。非直列化装置クロックの各アサーションから所定量の時間後に、遅延したクロック・パルスが発生される。各遅延したパルスは、それに対応する終了点反復済みクロック・パルスを発生するように繰り返される。なお、その所定量の時間は、各終了点反復済みクロック・パルスがアサートされるとき、並列バスにおける各事前定義されたデータ単位が有効であることを保証する量の時間である。
もう1つの態様では、本発明は、読取りパルスを周期的に発生するクロック・ツリーを使うシステムにおいてデータ源からデータをアクセスする方法である。読取りパルスは、複数の周期的な終了点反復済みクロック・パルスを発生するように繰り返される。読取りパルスは、各終了点反復済みクロック・パルスを、所定量の時間だけそれの対応する読取りパルスから遅延させるように反復ステップの前に遅らされる。
更にもう1つの態様では、本発明は、直列データ・ストリームに応答し、データを並列バス上に送出する非直列化装置と並列バスに対してデータ通信を行う装置との間の通信を容易にするためのデータ通信回路である。その回路は、非直列化クロック、遅延ユニット、およびクロック・ツリーを含む。非直列化クロックは、並列バスにおけるデータが有効であるときにいつもクロック読取りパルスを周期的にアサートする。遅延ユニットは、非直列化クロックからクロック読取りパルスを受け取り、対応する遅延したクロック・パルスを周期的にアサートする。その遅延したクロック・パルスはクロック読取りパルスから所定の期間だけ遅れている。クロック・ツリーは、遅延したクロック・パルスを反復させ、それによって複数の終了点反復済みクロック・パルスを周期的にアサートする。各終了点反復済みクロック・パルスは、実質的に同時の先端を有する。並列バスにおけるデータが有効であるとき、各終了点反復済みクロック・パルスをアサートさせるように所定量の時間が選択され、それによって装置が並列バスからデータを読取ることを可能にする。
添付図面に関連して示される好適な実施例に関する下記の説明から、本発明のこれらのおよび他の態様が明らかになるであろう。当業者には明らかであるように、本発明の新規な概念の趣旨および範囲から逸脱することなく、本発明に関する多くの変更および修正を行うことが可能である。
次に、本発明の好適な実施例を詳しく説明する。図面を参照する場合、各図面を通して同じ番号は同じ素子を表す。
図3および図4に示されるように、本発明の1つの代表的な実施例100は、非直列化装置10からのクロック12の出力に対して、クロック・ツリー16の前にクロック遅延装置110を加える。その遅延は、クロック・ツリー16の終了点112におけるクロック信号が、並列化クロック信号の先端と時間的にほぼ揃った先端を持つようにする時間量のための遅延である。その遅延は、ツリーの遅延次第で、非直列化クロック12の0サイクルおよび1サイクルの間の範囲内の遅延となり得る。
図4のタイミング図120に見られるように、終了点クロック信号(RxDCLK+ツリー遅延+クロック遅延)は非直列化装置10のクロック12(RxDCLK)からの信号とほぼ揃った波形を有する。但し、その終了点クロック信号は常にRxDCLK信号に対して1サイクル遅れている。終了点クロック信号を遅らせることによって、データを遅らせる必要がなくなり、並列データを読取る装置14は、定常状態で稼動しているとき、実質的な遅延を生じない。
図4に示される例において、RxDCLK信号は、データ単位「A」がデータ・バスにおいて有効であるときにパルス「1」でもってアサートされ、データ単位「B」が有効であるときにパルス「2」でもって再びアサートされる。クロック遅延装置110がない場合、終了点クロック信号(RxDCLK+ツリー遅延)は、パルス「1」がRxDCLK信号のパルス「1」およびパルス「2」の間の途中で生じるようにRxDCLK信号から半サイクル遅れるであろう。従って、その終了点クロック信号の先端は、並列バスにおけるデータ(RxD(7:0))が無効であるときに生じるであろう。しかし、RxDCLK信号をほぼ半サイクル遅らせることによって、その結果生じる終了点クロック信号(RxDCLK+ツリー遅延+クロック遅延)はRxDCLK信号に揃えられる。しかし、終了点クロック信号のパルス「1」は、そのRxDCLK信号のパルス「2」と本質的に同時に生じる。従って、各終了点反復済みクロック・パルスは、対応するRxDCLKパルスの次のサイクルと実質的には時間的に揃っている。従って、RxDCLK信号のパルス「2」がアサートされるとき、パケット「B」が並列バスにおいて有効であるが、そのパケット「B」は、パルス「1」に対応する終了点クロック信号の遅延パルスがアサートされるのとほぼ同時に装置14によって読取られる。これを行うことによって、非直列化装置10からのデータはほぼ半サイクルだけ遅延する必要がなく、並列バスにおいて有効となると直ちに装置14にとって使用可能となる。
1つの実施例では、ツリー遅延の合計量を決定し、しかる後その量を非直列化クロック12の完全な1サイクルから減じることによってクロック遅延の量を決定することが可能である。応用例によっては、終了点クロック・パルスをRxDCLKからわずかにスキューすることが望ましいこともあり、「特許請求の範囲」の記載はすべてのそのような応用例に適用することを意図するものである。
本発明の解決方法は、クロック・ツリーでの遅延がRxDCLKクロック期間のかなり大きな部分であるときには益々有益なものになる。本発明は、他のシステム以上に、下記の点を含む幾つもの利点を提供する。
(a)それは並列データ遅延セルの排除により少ないチップ領域を使用する。
(b)タイミング分析は、管理すべき大きい変異性を持ったパス(即ち、クロック遅延)を1つしか有しないことにより物理的設計の実現が容易である。
(c)インターフェースの待ち時間全体が1クロック・サイクル単位で改善される。
上記の実施例は、本願の出願時に本発明者が知っている本発明の好適な実施例および最善のモードを含むが、単に例示として示されたに過ぎない。本発明の主旨および範囲から逸脱することなく、本明細書に開示された特定の実施例から多くの変更を行い得ることは容易に明らかであろう。従って、本発明の範囲は、上記の特定の開示された実施例に限定されるのではなく、「特許請求の範囲」の記載によって決定されるべきものである。
非直列化データを読取る場合に使用される典型的な従来技術の刻時機構のブロック図である。 図1に示された従来技術のシステムに関するタイミング図である。 本発明による刻時機構の実施例のブロック図である。 図3に示された機構に関するタイミング図である。

Claims (11)

  1. 直列データ源からのデータを並列フォーマットで読取るための方法であって、
    複数の事前定義されたデータ単位を並列バス上に送出して、前記複数の事前定義されたデータ単位の各々が前記並列バスにおいて有効であるときに非直列化クロックをアサートすることによって、前記直列データ源からのデータを非直列化するステップと、
    前記非直列化クロックの各アサートから所定量の時間後に、遅延したクロック・パルスを発生するステップと、
    各遅延したクロック・パルスに対応する終了点反復済みクロック・パルスを発生するように各遅延したクロック・パルスを反復させるステップと、
    を含み、前記所定量の時間は、各終了点反復済みクロック・パルスがアサートされるときに前記並列バスにおける各事前定義されたデータ単位が有効であることを保証する量の時間である、方法。
  2. 少なくとも1つの終了点反復済みクロック・パルスのアサートに応答して、前記事前定義されたデータ単位の少なくとも1つを読取るステップを更に含む、請求項1に記載の方法。
  3. 前記所定量の時間は前記非直列化クロックの0サイクルと1サイクルとの間である、請求項1に記載の方法。
  4. 前記所定量の時間は、各終了点反復済みクロック・パルスが、前記非直列化クロックの対応する次のアサートと実質的に時間的に揃うようになる期間である、請求項1に記載の方法。
  5. クロック・ツリーを使用するシステムにおいてデータ源からデータをアクセスする方法であって、
    読取りパルスを周期的に発生するステップと、
    複数の周期的な終了点反復済みクロック・パルスを発生するように前記読取りパルスを反復するステップと、
    前記終了点反復済みクロック・パルスの各々を対応する読取りパルスから所定量の時間だけ遅らせるように、前記反復するステップの前に前記読取りパルスを遅らせるステップと、
    を含む、方法。
  6. 前記所定量に時間は0読取りパルス・サイクルと1読取りパルス・サイクルとの間である、請求項5に記載の方法。
  7. 直列データ・ストリームに応答し、データを並列バス上に送出する非直列化装置と、前記並列バスに対してデータ通信を行う装置との間の通信を容易にするためのデータ通信回路であって、
    前記並列バスにおけるデータが有効であるときにクロック読取りパルスを周期的にアサートする非直列化クロックと、
    前記非直列化クロックからクロック読取りパルスを受け取り、前記クロック読取りパルスから所定量の時間だけ遅れたクロック・パルスを周期的にアサートする遅延ユニットと、
    前記遅延クロック・パルスを反復し、それによって複数の終了点反復済みクロック・パルスを周期的にアサートするクロック・ツリーであって、前記複数の終了点反復済みクロック・パルスの各々が実質的に同時の先端を有する、クロック・ツリーと、
    を含み、前記所定量の時間は、前記並列バスにおけるデータが有効であるとき前記終了点反復済みクロック・パルスの各々をアサートさせるように選択され、それによって前記装置が前記並列バスからデータを読取ることを可能にする、データ通信回路。
  8. 前記所定量の時間は前記非直列化クロックの0サイクルと前記非直列化クロックの1サイクルとの間である、請求項7に記載のデータ通信回路。
  9. 前記所定量の時間は、終了点反復済みクロック・パルスの各々が、対応するクロック読取りパルスの次のサイクルと実質的に時間的に揃うように選択される、請求項7に記載のデータ通信回路。
  10. 前記クロック・ツリーは少なくとも1つの反復装置を含む、請求項7に記載のデータ通信回路。
  11. 前記クロック・ツリーは、前記クロック読取りパルスのアサートと、対応する終了点反復済みクロック・パルスのアサートとの間の量の時間に等しいツリー遅延を有し、
    前記所定量の時間は前記非直列化クロックの1サイクルから前記ツリー遅延を減じた量の時間に等しい、請求項7に記載のデータ通信回路。
JP2007106709A 2006-04-26 2007-04-16 直列データ源からのデータを並列フォーマットで読取る方法および装置 Expired - Fee Related JP4988411B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/380,240 US7454543B2 (en) 2006-04-26 2006-04-26 Early high speed serializer-deserializer (HSS)internal receive (Rx) interface for data sampling clock signals on parallel bus
US11/380,240 2006-04-26

Publications (2)

Publication Number Publication Date
JP2007293845A true JP2007293845A (ja) 2007-11-08
JP4988411B2 JP4988411B2 (ja) 2012-08-01

Family

ID=38649638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007106709A Expired - Fee Related JP4988411B2 (ja) 2006-04-26 2007-04-16 直列データ源からのデータを並列フォーマットで読取る方法および装置

Country Status (3)

Country Link
US (3) US7454543B2 (ja)
JP (1) JP4988411B2 (ja)
CN (1) CN100533335C (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7454543B2 (en) * 2006-04-26 2008-11-18 International Business Machines Corporation Early high speed serializer-deserializer (HSS)internal receive (Rx) interface for data sampling clock signals on parallel bus
US8391354B2 (en) * 2007-05-14 2013-03-05 Broadcom Corporation Method and system for transforming uncompressed video traffic to network-aware ethernet traffic with A/V bridging capabilities and A/V bridging extensions
US10272758B2 (en) * 2016-11-02 2019-04-30 Proterra Inc. Battery system of an electric vehicle
CN110456454B (zh) * 2019-08-26 2020-07-17 光子算数(北京)科技有限责任公司 光子人工智能芯片互联装置及片间互联光子人工智能芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137923A (ja) * 1985-12-12 1987-06-20 Nec Corp 高速デ−タ処理方式
JPH06343071A (ja) * 1990-07-11 1994-12-13 Bull Sa シリアルディジタルデータ伝送方法及びディジタルデータ伝送システム
JPH08249275A (ja) * 1995-03-09 1996-09-27 Hitachi Ltd Lsi間における高速データ転送方法
JP2001034649A (ja) * 1999-07-19 2001-02-09 Nec Ic Microcomput Syst Ltd クロック分配方法
JP2001084053A (ja) * 1999-09-17 2001-03-30 Sanyo Electric Co Ltd 電磁雑音抑制回路及び方法並びにデジタル回路設計方法
JP2003256361A (ja) * 2002-03-06 2003-09-12 Matsushita Electric Ind Co Ltd Lsi間におけるデータ伝送機構
US6862296B1 (en) * 1999-12-21 2005-03-01 Lsi Logic Corporation Receive deserializer circuit for framing parallel data

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212152B1 (ko) * 1996-12-16 1999-08-02 윤종용 공중파 방송의 데이터 검출회로
US6288656B1 (en) * 1999-12-21 2001-09-11 Lsi Logic Corporation Receive deserializer for regenerating parallel data serially transmitted over multiple channels
US7227918B2 (en) * 2000-03-14 2007-06-05 Altera Corporation Clock data recovery circuitry associated with programmable logic device circuitry
US6658363B2 (en) * 2001-01-18 2003-12-02 Hewlett-Packard Development Company, L.P. Digital data pattern detection methods and arrangements
US6650140B2 (en) * 2001-03-19 2003-11-18 Altera Corporation Programmable logic device with high speed serial interface circuitry
US7200153B2 (en) * 2001-09-20 2007-04-03 Intel Corporation Method and apparatus for autosensing LAN vs WAN to determine port type
US6990624B2 (en) * 2001-10-12 2006-01-24 Agere Systems Inc. High speed syndrome-based FEC encoder and decoder and system using same
US7062427B2 (en) * 2001-12-27 2006-06-13 John Stephen Walther Batch editor for netlists described in a hardware description language
US7376767B1 (en) * 2002-01-04 2008-05-20 Xilinx, Inc. Distributed buffering system having programmable interconnecting logic and applications thereof
US7227875B2 (en) * 2002-05-30 2007-06-05 Intel Corporation Interfacing to a data framer
JP4257830B2 (ja) * 2003-03-11 2009-04-22 パナソニック株式会社 データ送受信装置
US7098685B1 (en) * 2003-07-14 2006-08-29 Lattice Semiconductor Corporation Scalable serializer-deserializer architecture and programmable interface
US7254797B2 (en) * 2004-09-30 2007-08-07 Rambus Inc. Input/output cells with localized clock routing
US7406101B1 (en) * 2004-12-10 2008-07-29 National Semiconductor Corporation System and method for providing on-chip delay measurements in serializer / deserializer systems
US7454543B2 (en) * 2006-04-26 2008-11-18 International Business Machines Corporation Early high speed serializer-deserializer (HSS)internal receive (Rx) interface for data sampling clock signals on parallel bus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62137923A (ja) * 1985-12-12 1987-06-20 Nec Corp 高速デ−タ処理方式
JPH06343071A (ja) * 1990-07-11 1994-12-13 Bull Sa シリアルディジタルデータ伝送方法及びディジタルデータ伝送システム
JPH08249275A (ja) * 1995-03-09 1996-09-27 Hitachi Ltd Lsi間における高速データ転送方法
JP2001034649A (ja) * 1999-07-19 2001-02-09 Nec Ic Microcomput Syst Ltd クロック分配方法
JP2001084053A (ja) * 1999-09-17 2001-03-30 Sanyo Electric Co Ltd 電磁雑音抑制回路及び方法並びにデジタル回路設計方法
US6862296B1 (en) * 1999-12-21 2005-03-01 Lsi Logic Corporation Receive deserializer circuit for framing parallel data
JP2003256361A (ja) * 2002-03-06 2003-09-12 Matsushita Electric Ind Co Ltd Lsi間におけるデータ伝送機構

Also Published As

Publication number Publication date
US7454543B2 (en) 2008-11-18
JP4988411B2 (ja) 2012-08-01
US20070255867A1 (en) 2007-11-01
CN100533335C (zh) 2009-08-26
US20080247496A1 (en) 2008-10-09
US7735032B2 (en) 2010-06-08
US20080016484A1 (en) 2008-01-17
CN101063893A (zh) 2007-10-31

Similar Documents

Publication Publication Date Title
JP6461089B2 (ja) データシンボル遷移ベースのクロック同期を行うマルチワイヤオープンドレインリンク
CN101599053B (zh) 支持多种传输协议的串行接口控制器及控制方法
US8023602B2 (en) Serial data communication apparatus and methods of using a single line
TWI590061B (zh) 內部整合電路資料通訊系統中的位址變換
KR20170110610A (ko) 시리얼 버스를 위한 수신 클록 캘리브레이션
EP1222554A1 (en) Improved synchronous operation of an advanced peripheral bus with backward compatibility
US9250859B2 (en) Deterministic FIFO buffer
JP4988411B2 (ja) 直列データ源からのデータを並列フォーマットで読取る方法および装置
Gaikwad et al. Verification of AMBA AXI on-chip communication protocol
TWI604303B (zh) 輸入輸出擴展晶片以及其驗證方法
TWI437411B (zh) 用於時脈樹轉換處的先入先出(fifo)裝置與方法
US20040117742A1 (en) Controlling the propagation of a digital signal by means of variable I/O delay compensation using delay-tracking
CN108667628B (zh) 一种接口转换装置和接口转换方法
US7529960B2 (en) Apparatus, system and method for generating self-generated strobe signal for peripheral device
US6640277B1 (en) Input staging logic for latching source synchronous data
Jusoh et al. An FPGA implementation of shift converter block technique on FIFO for RS232 to universal serial bus converter
CN116318601A (zh) 用于高速信令互连的帧对齐恢复
US8555104B2 (en) Frequency adapter utilized in high-speed internal buses
US9054685B2 (en) Programmable bus signal hold time without system clock
Chandrala Brijesh et al. Design and Verification Point-to-Point Architecture of WISHBONE Bus for System-on-Chip
US9378175B2 (en) Data transfer between a master and slave
US7065669B2 (en) System and method for providing a write strobe signal to a receiving element before both an address and data signal
Pendyala et al. MIL-STD-1553+: Integrated remote terminal and bus controller at 100-mb/s data rate
Aloisio et al. Bus-invert coding for low noise, low power 2eSST VME64x block transfers
EP3973635A1 (en) Clock domain crossing for an interface between logic circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20120112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees