-
Die vorliegende Erfindung bezieht
sich auf einen Digital-Analog-Wandler. Des Weiteren bezieht sich
die vorliegende Erfindung auf einen Analog-Digital-Wandler. Es werden
im Besonderen, jedoch nicht ausschließlich, Sigma-Delta-Wandler
eingesetzt.
-
Bei einem Sigma-Delta-Analog-Digital-(A/D)-Wandler
besteht die Notwendigkeit, dass ein Digital-Analog-(D/A)-Wandler
den Rückführungskreis
schließt.
Es ist bekannt, dass die Linearitätsleistung dieses D/A-Wandlers
die Gesamtlinearität
des kompletten Systems bestimmt. Bei vielen Systemen erfolgt die
Quantisierung mit 1-Bit-Genauigkeit,
wodurch mögliche
Linearitätsprobleme
verhindert werden, da die Transferfunktion ideal sein sollte.
-
Bei einem Sigma-Delta-A/D-Wandler
mit Mehrbitquantisierung ist das Linearitätsproblem von großer Bedeutung.
Selbstverständlich
müssen
die Elemente, welche die Größenordnung
der Signalmenge bestimmen, mit großer Genauigkeit definiert werden,
da diese die statische Linearität
des D/A-Wandlers festlegen. Solche Faktoren, wie optimale Wahl der
Transistor- oder Widerstandsgröße, gemeinsame
Schwerpunktanordnung, können
zur Optimierung dieser statischen Linearität eingesetzt werden.
-
Bei einem stromschaltenden Sigma-Delta-Wandler
führt der
D/A-Rückkopplungswandler
seinen Signalausgang dem Eingang des ersten Integrators (oder möglicherweise
Differentiators) in dem Rauschformerfilter zu. Eine Signalsummierung,
d. h. des Eingangs- und Rückkopplungsstroms,
wird durch einfache Verbindung vom Drähten erreicht. Bei solchen
stromschaltenden Schaltungen tritt auf Grund der Zeitkonstanten,
welche durch die gesamte Lastkapazität an dem Summierknotenpunkt
und gm des MOS-Speichertransistors primär vorgesehen wird,
stets ein Einstellfehler auf. Dieses wird normalerweise bei der
Konstruktion und Organisation der Speicherzellen berücksichtigt.
Ein Einstellfehler sollte Idealerweise effektiv sehr gering sein,
da eine nicht lineare Beziehung zwischen dem Ausmaß des Fehlers
und dem Eingangssignal bestehen kann. Eine solche Variation des
Einstellfehlers manifestiert sich als Verzerrung des Signals
-
Die zweckmäßigste Form für einen
stromgeschalteten D/A-Wandler ist die Verwendung von Stromquellen
(oder -senken) mit entsprechend vorgespannten MOS- Transistoren, welche
unter Steuerung des angewandten Digitalcodes an einen Stromsummierknotenpunkt
selektiv geschaltet sind. Jede dieser Stromquellen weist, in der
Hauptsache auf Grund der Drain-Bulk-Kapazitäten der MOS-Transistoren, ihre
eigene Fremdkapazität
gegen Erde auf. Infolgedessen stellt die Gesamtkapazität an dem Summierknotenpunkt
(welcher ebenfalls den Eingangsknotenpunkt des A/D-Wandlers bildet)
eine Wirkungsweise des angewandten Digitalcodes dar. Folglich besteht
in der Einstellzeit des ersten Integrators eine entsprechende Variation
und daher bei dem gespeicherten Signal ein codeabhängiger Einstellfehler.
Dieses stellt, insbesondere bei einer, für hohe Abtastgeschwindigkeiten
optimierten Ausführung, bei
welcher bei der Einstellzeit Einschränkungen bei akzeptablem Abtastfehler
präzise
gemacht werden, eine ernsthafte Verzerrungsgefahr dar.
-
In einer idealen Situation sollte
die Kapazität an
dem Eingangsknotenpunkt auf einem absolutem Minimum gehalten werden,
was jedoch die Verwendung sehr kleiner Transistoren einschließt, welche andere
Kompromisse zur Folge haben, wodurch diese Strategie recht begrenzt
ist.
-
Es ist Aufgabe der vorliegenden Erfindung, die
Herstellung eines Sigma-Delta-Analog-Digital-Wandlers
zu ermöglichen,
bei welchem die Eingangssignalverzerrung in dem Quantisierungsverfahren
verringert wird. Weiterhin ist es Aufgabe der vorliegenden Erfindung,
die Herstellung eines Digital-Analog-Wandlers zu ermöglichen,
bei welchem codeabhängige
Fehler reduziert werden.
-
Die vorliegende Erfindung sieht einen
Digital-Analog-Wandler vor, welcher mehrere Stromquellen aufweist,
die über
einen jeweiligen Schalter, dessen Zustand entsprechend einem umzusetzenden, angewandten
Digitalcode gesteuert wird, jeweils mit einem, einen Ausgang des
Digital-Analog-Wandlers bildenden, gemeinsamen Knotenpunkt verbunden sind,
wobei der Digital-Analog-Wandler weiterhin eine entsprechend große Anzahl
Blindstromquellen aufweist, welche praktisch Nullstrom erzeugen,
jedoch eine zugeordnete Kapazität
vorsehen, welche im Wesentlichen dieser ihrer entsprechenden Stromquelle
entspricht, wobei jede der Blindstromquellen über weitere jeweilige Schalter
mit dem gemeinsamen Knotenpunkt verbunden ist und wobei der Zustand
jedes weiteren Schalters entsprechend dem logischen Komplement des
angewandten Digitalcodes gesteuert wird.
-
Die gemäß der Erfindung ergriffenen
Maßnahmen
sehen einen D/A-Wandler vor, welcher, ungeachtet des umzusetzenden
Digitalcodes, eine im Wesentlichen konstante Kapazität an dem
Summierknotenpunkt aufweist. Damit tritt bei einem Sigma-Delta-A/D- Wandler bei sofortigem
Digitalcode keine Änderung
des Einstellfehlers auf, und es besteht die Möglichkeit, die Abstriche bei
stromgeschalteten Speicherzellen in Bezug auf eine bekannte Lastkapazität zu optimieren.
-
In einem Ausführungsbeispiel können sämtliche
Stromquellen den gleichen Wert aufweisen. Diese Anordnung ist bei
Mehrfachbit-Sigma-Delta-Wandlern zweckmäßig, da sie direkt nach dem von
dem Quantisierer natürlich
erzeugten Thermometercode arbeiten kann.
-
Jede Stromquelle kann einen MOSFET
aufweisen, dessen Gate-Elektrode mit einer Vorspannungsquelle verbunden
ist. In diesem Falle weist der D/A-Wandler zweckmäßigerweise
mehrere, eine Einheitsgröße aufweisende
MOS-Transistoren auf, welche von einem gemeinsamen Bezugspunkt vorgespannt
werden, so dass mehrere identische Ströme über digital gesteuerte Schalter
dem Ausgang zugeführt
werden können.
-
Die Blindstromquelle kann einen weiteren MOSFET
mit den gleichen Dimensionen wie der entsprechende Strom gesteuerte
MOSFET aufweisen, wobei der weitere MOSFET nicht leitend vorgespannt
ist.
-
Durch Anordnen der Blindstromquellen
in Form von MOSFETs, welche die gleichen Dimensionen und Charakteristiken
wie die Strom gesteuerten MOSFETs aufweisen, wird eine genau angepasste, parasitäre Kapazität erhalten.
Werden diese in Angrenzung an die Stromquellen in einem integrierten Schaltkreis
ausgebildet, führt
dieses zu Verfahrensänderungen,
wodurch eine genaue Anpassung der Kapazitäten vorgesehen wird.
-
Die vorliegende Erfindung sieht ferner
einen Sigma-Delta-Analog-Digital-Wandler
vor, welcher einen solchen Digital-Analog-Wandler aufweist. Der A/D-Wandler
kann so vorgesehen sein, dass er Differenzeingangsströme verarbeitet
und einen ersten und zweiten solchen D/A-Wandler aufweist.
-
Weist der A/D-Wandler einen Rauschformer mit
stromschaltenden Schaltungen für
die Signalverarbeitung auf, wird dem Speicherzelleneingang eine konstante
Knotenkapazität
zugeführt,
woraufhin keine codeabhängige Änderung
der Einstellzeit durch sich ändernde
Knotenkapazität
erfolgt.
-
Ausführungsbeispiele der Erfindung
sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben.
Es zeigen:
-
1 – ein elektrisches
Schaltbild eines Ausführungsbeispiels
eines Digital-Analog-Wandlers gemäß der vorliegenden Erfindung;
-
2 – ein Blockschemaschaltbild
eines Ausführungsbeispiels
eines Analog-Digital-Wandlers gemäß der vorliegenden Erfindung;
-
3 – den Wandler
von 1, welcher mit einer
Ausführungsform
einer stromgeschalteten Speicherzelle, welche einen Teil eines Integrators
in einem, bei dem Wandler von 2 verwendeten Rauschformer
bildet, verbunden ist; sowie
-
4 – eine Anordnung
zur Umwandlung eines Differenzeingangsstroms in ein Digitalsignal.
-
1 zeigt
in schematischer Form einen Digital-Analog-Wandler gemäß der vorliegenden
Erfindung, welcher einen Analogausgangsstrom erzeugt, dessen Wert
von einem angewandten Digitalcode abhängig ist. Der in 1 dargestellte Digital-Analog-Wandler weist eine
Stromquelle 1 auf, welche einen Referenzstrom Iref abgibt und zwischen einem Versorgungsbus
Vdd und der Drain- und Gate-Elektrode eines
n-Kanal-Feldeffekttransistors
Tref geschaltet ist. Die Source-Elektrode
des Transistors Tref ist mit einem Versorgungsbus
VSS verbunden. Die Gate-Elektrode von Transistor
Tref ist mit den Gate-Elektroden mehrerer
Transistoren T0, T1 ...
TN verbunden. Die Source-Elektroden der
Transistoren T0 bis TN sind
mit dem Versorgungsbus VSS verbunden, während deren
Drain-Elektroden über
jeweilige Schalter D0, D1 ...
DN mit einer Leitung 2 verbunden sind,
welche an einen Ausgang 3 des Digital-Analog-Wandlers gekoppelt
ist. Eine weitere Stromquelle 4 ist zwischen dem Versorgungsbus
Vdd und der Leitung 2 geschaltet,
um als Vorspannung und Stromoffset zu wirken, so dass der Gesamtausgangsstrom
in beide Richtungen abgegeben werden kann.
-
Mehrere weitere Transistoren T
0, T
1 ... T
N sind
mit ihren Gate- und Source-Elektroden
mit dem Versorgungsbus VSS verbunden. Die
Drain-Elektroden der Transistoren T
0, T
1 ... T
N sind über
jeweilige Schalter D
0, D
1 ... D
N mit der Leitung 2 verbunden.
-
Jede der aus den Transistoren T0 bis TN jeweils
bestehenden Stromquellen weist, in der Hauptsache auf Grund der
Drain-Bulk-Kapazitäten,
ihre eigene Fremdkapazität
C0 bis CN gegen
Erde auf. Wenn wir zunächst
den Einfluss der Transistoren T
0, T
1 ... T
N und Schalter D
0, D
1 ... D
N unbeachtet lassen, stellt die Gesamtkapazität an dem
Ausgang 3 eine annähernd
lineare Wirkungsweise des Digitalcodes dar. Sollte ein solcher Ausgang
mit dem Eingang eines stromgeschalteten Integrators verbunden sein, führt dieses
zu einer folgenden Änderung
der Einstellzeitkonstanten des Integrators und daher einem codeabhängigen Einstellfehler
der gespeicherten Signale. Dieses stellt, insbesondere bei einer, für hohe Abtastgeschwindigkeiten
optimierten Ausführung, bei
welcher bei der Einstellzeit Einschränkungen bei akzeptablem Abtastfehler
präzise
gemacht werden, eine ernsthafte Verzerrungsgefahr dar. Folglich
sollte die Ausgangskapazität
an Ausgang 3 Idealerweise auf einem absoluten Minimum gehalten
werden, was jedoch keinen Vorrang vor den Linearitätsproblemen haben
sollte. Daher ist ein Wandler, bei welchem die Ausgangskapazität, unabhängig von
dem Digitalcode, konstant ist, von Vorteil, da dann bei dem sofortigen
Digitalcode keine Änderung
des Einstellfehlers entsteht und es infolgedessen möglich ist,
die Abstriche bei den stromgeschalteten Speicherzellen in Bezug
auf eine bekannte Lastkapazität
zu optimieren.
-
Um eine solche konstante Ausgangskapazität vorsehen
zu können,
werden weitere Transistoren T
0 bis T
N und Schalter D
N bis D
0 angeordnet. Die Transistoren T
0 bis T
N weisen zugeordnete
Kapazitäten C
0 bis C
N auf,
welche im Wesentlichen den Kapazitäten C0 bis
CN entsprechen. Die Schalter D
0 bis D
N werden durch
den, zu dem die Schalter D0 bis DN aktivierenden, inversen Binärcode betätigt. Damit
liegt an Ausgang 3 zu jeder Zeit die gleiche Gesamtkapazität vor. Selbstverständlich haben
die Transistoren T
0 bis T
N keinen Einfluss auf den Stromausgang des D/A-Wandlers,
da diese nicht leitend sind, jedoch sind die zugeordneten Kapazitäten derselben
selektiv geschaltet, um eine konstante Gesamtkapazität an Ausgang 3 sicherzustellen.
-
Ein solcher Digital-Analog-Wandler
kann bei einer Sigma-Delta-Analog-Digital-Wandler-Anordnung Verwendung
finden. 2 zeigt einen
Sigma-Delta-Analog-Digital-Wandler
gemäß der Erfindung.
Wie in 2 dargestellt,
weist der Wandler einen Eingang 20 auf, welchem ein Eingangssignal
zugeführt
wird und welcher mit dem ersten Eingang eines Summierschaltkreises 21 verbunden
ist. Der Ausgang eines Digital-Analog-Wandlers 22 ist mit einem zweiten
Eingang des Summierschaltkreises 21 verbunden. Der Digital-Analog-Wandler 22 nimmt
die Foren des in 1 dargestellten
an. Der Ausgang des Summierschaltkreises 21 wird einem
Rauschformer 23, dessen Ausgang an einen Quantisierer 24 geleitet
wird, zugeführt.
Der Ausgang des Quantisierers 24 wird dem Eingang des Digital-Analog-Wandlers 22 und
als ein Ausgangsdigitalcode einem Ausgang 25 zugeführt. Der
Rauschformer 23 kann zum Beispiel aus stromgeschalteten
Integratoren bestehen. Wie bekannt, weisen stromgeschaltete Integratoren
einen Eingang auf, welcher den Ausgangsstrom von dem Summierschaltkreis 21 abtasten kann.
-
3 zeigt
im Einzelnen die Schnittstelle zwischen dem Eingangssignal, dem
Ausgang des Digital-Analog-Wandlers und dem Rauschformer. Der Eingang 20 wird
einem ersten Eingang eines Stromsummierknotenpunkts 21,
der Ausgang des Digital-Analog-Wandlers
dagegen einem zweiten Eingang des Stromsummierknotenpunkts 21 zugeführt. Der
Ausgang von dem Stromsummierknotenpunkt 21 wird dem Eingang
des Rauschformers 23 zugeführt. Wie in 3 dargestellt, weist der Eingang des Rauschformers 23 eine
stromgeschaltete Speicherzelle auf, welche den Eingang während einer
ersten Phase eines Taktsignals abtastet. Die als Eingangskreis des
Rauschformers 23 dargestellte, spezielle Art der Stromspeicherzelle
ist in EP-A-0 608 936, PHB 33830, beschrieben und wird im Allgemeinen als
Stromspeicherzelle S21 bezeichnet. Bei Verarbeiten von Eingangsstromsignalen
mit Hochfrequenzkomponenten besteht die Notwendigkeit, dass das den
Stromspeicherzellen zugeführte
Taktsignal eine noch höhere
Frequenz aufweist und die Einstellzeit für den Strom zu der Speicherzelle
damit entsprechend kurz ist. Somit ist es wichtig, dass eine gleichbleibende,
kapazitive Last an diesen Eingang gekoppelt ist, so dass, ungeachtet
der Stromeingangsstärke,
eine gleichbleibende Einstellzeit erreicht wird. Das Stromsummiernetz 21 kann
lediglich aus einem Knotenpunkt bestehen, dem der Eingangsstrom
und der Ausgangsstrom des Digital-Analog-Wandlers 22 zugeführt werden,
wobei der aus dem Knotenpunkt fließende Strom dem Eingang des
Rauschformers 23 zufließt.
-
Es können verschiedene Modifikationen
dieser Anordnung vorgenommen werden, ohne dabei von dem Schutzumfang
der Erfindung abzuweichen. Zum Beispiel könnten bei Kaskodierung komplexere Stromquellen
verwendet werden, um die Ausgangsimpedanz der Stromquelle zu erhöhen. In
dem dargestellten Ausführungsbeispiel
können
die Stromquellen genauer als Stromsenken angesehen werden. Der dem
Rauschformer zugeführte,
tatsächliche Strom,
bei dem es sich um den von der Stromquelle erzeugten, abzüglich dem
einer der Stromquellen entnommenen Strom handelt, wird über die
Schalter D0 bis DN der
Leitung 2 zugeführt.
Es wäre
selbstverständlich
möglich,
diesen Schaltkreis zu invertieren, so dass die geschalteten Stromquellen
aus, mit dem Versorgungsbus Vdd verbundenen,
p-Kanal-Feldeffekttranistoren bestünden, wobei eine entsprechende Stromsenke 4 einen
n-Kanal-Feldeffekttransistor aufweist.
-
Es besteht ebenfalls die Möglichkeit,
eine differentielle Version eines solchen Analog-Digital-Wandlers
vorzusehen, welche die bekannten Vorteile eines differentiellen
Betriebs hinsichtlich der Reduzierung harmonischer Verzerrung bietet.
Eine solche differentielle Version ist in 4 dargestellt, wobei ein umzuwandelnder,
analoger Differenzstrom den Eingängen 20+ und 20– zugeführt wird.
Zwei Digital-Analog-Wandler 22+ und 22–,
welche in diesem Beispiel durch 3-Bit-Wandler dargestellt sind,
erzeugen die anderen Eingänge
in die Summierschaltkreise 21+ und 21–.
Die Ausgänge
der Summierschaltkreise 21+ und 21– erzeugen Stromeingänge in differentielle,
stromgeschaltete Integratorkreise, welche den Eingang des Rauschformers 23 bilden.
-
Es besteht keine Notwendigkeit, dass
der Rauschformer 2 unter Anwendung von Schaltstromtechniken
vorgesehen wird, da das Ansprechen einer Transkonduktanzstufe durch
die an dem Eingang vorliegende Kapazität beeinträchtigt wird.
-
Bei Lesen der vorliegenden Offenbarung
ergeben sich für
Fachkundige weitere Modifikationen. Solche Modifikationen können weitere
Merkmale umfassen, welche bei der Konstruktion, der Herstellung und
der Verwendung von Analog-Digital- oder Digital-Analog-Wandlern
sowie Bauelementen derselben bereits bekannt sind und an Stelle
oder zusätzlich
zu den hier bereits beschriebenen eingesetzt werden können. Obgleich
Ansprüche
in dieser Anmeldung auf bestimmte Kombinationen von Merkmalen gerichtet
sind, versteht es sich von selbst, dass der Schutzumfang der vorliegenden
Anmeldung ein neuartiges Merkmal oder eine neuartige Kombination von
Merkmalen, die hier entweder explizit oder implizit oder als Verallgemeinerung
offenbart worden sind, ebenfalls umfasst, ganz gleich, ob dieses
die gleiche Erfindung, wie hier in einem Anspruch beansprucht, betrifft,
und ob es einige oder sämtliche
der gleichen technischen Probleme wie im Falle der vorliegenden Erfindung
reduziert. Die Anmelder teilen hiermit mit, dass auf solche Merkmale
und/oder Kombinationen solcher Merkmale gerichtete, neue Ansprüche während der
Weiterverfolgung der vorliegenden Anmeldung bzw. einer von dieser
abgeleiteten, weiteren Anmeldung abgefasst werden können.