DE102020121780A1

DE102020121780A1 - Verfahren zum filtern von referenzspannungsrauschen

Info

Publication number: DE102020121780A1
Application number: DE102020121780.3A
Authority: DE
Inventors: Venkata Aruna Srikanth Nittala; Abhilasha Kawle; Rajasekar Rajendran
Original assignee: Analog Devices International ULC
Current assignee: Analog Devices International ULC
Priority date: 2019-08-27
Filing date: 2020-08-19
Publication date: 2021-03-04
Also published as: CN112448722B; US10763881B1; CN112448722A

Abstract

Ein Referenzspannungsrauschfilter wird geschaffen, das Rauschen mit minimalen externen Komponenten für eine beliebige Schaltung, bei der der Referenzlaststrom eine konstante Last ist und die Schaltung externe Komponenten, die Werte aufweisen, die mit der Temperatur, im Zeitablauf und dergleichen variieren können, verwendet, im Wesentlichen eliminiert. Die Drift in einem Ausgangssignal einer Referenzspannung aufgrund der Schwankung eines Widerstands des externen Filters wird durch Versetzen des externen Widerstands auf den Chip, der die Schaltung enthält, minimiert. Der Spannungsabfall über dem Widerstand wird durch einen Skalierfaktor, der während der Kalibrierung bestimmt wird, digital ausgeglichen. Wenn mehr als ein Wandler auf dem Chip bereitgestellt ist, wird eine weitere Anpassung an den Ausgangssignalen der Wandler auf der Grundlage der Anzahl von Wandlern, die ein- oder ausgeschaltet sind, vorgenommen. Außerdem wird ein Fehler im Ausgangssignal von Wandlern aufgrund einer Nichtübereinstimmung zwischen den Wandlern durch einen weiteren Skalierfaktor digital ausgeglichen wird.

Description

GEBIET DER OFFENBARUNG
Dieses Dokument bezieht sich auf eine Vorrichtung zum Filtern eines externen Referenzrauschens für eine beliebige Schaltung, die einen konstanten Referenzlaststrom besitzt, und insbesondere auf ein Referenzspannungsrauschfilter für Analog/Digital-Wandler oder Digital/Analog-Wandler, wobei der Referenzstrom eine konstante Last ist.
HINTERGRUND
Analog/Digital-Wandler (ADCs) und insbesondere zeitkontinuierliche Sigma/Delta-Modulatoren (CTSDMs) gewinnen aufgrund eines energieeffizienten Betriebs, der für Hochgeschwindigkeits- und Hochleistungssysteme gut geeignet ist, an Beliebtheit. In einem CTSDM wird typischerweise ein analoges Eingangssignal, das im Zeitablauf variiert, in einen digitalen Datenstrom gewandelt, der das Eingangssignal im Frequenzband von Interesse mit hoher Wiedergabetreue repräsentiert. Dieser digitale Datenstrom durchläuft dann eine digitale Nachverarbeitung (typischerweise eine Dezimierung), um den endgültigen digitalen Codestrom zu liefern, der das analoge Eingangssignal in der digitalen Domäne mit hoher Wiedergabetreue repräsentiert.
Allerdings verwenden CTSDMs in einem Lösungsversuch einen Strom-Digital/AnalogWandler (DAC) in einem Rückkopplungspfad, der unter eingangsabhängigen Referenzfehlern leiden kann. Obwohl Techniken wie z. B. Vierfachschalten verwendet wurden, um derartige Fehler zu adressieren, sind CTSDMs sowie weitere ADCs und DACs auch anfällig für externes Referenzrauschen. Zum Beispiel können Werte externer Komponenten wie z. B. Referenzspannungen mit der Temperatur und im Zeitablauf driften, was die Leistungsfähigkeit nachteilig beeinflusst.
ZUSAMMENFASSUNG DER OFFENBARUNG
Dieses Dokument bezieht sich auf ein Referenzspannungsrauschfilter für eine beliebige Schaltung wie z. B. einen Analog/Digital-Wandler (ADC) oder einen Digital/Analog-Wandler (DAC), wobei der Referenzlaststrom eine konstante Last ist und die Schaltung externe Komponenten verwendet, die Werte besitzen, die mit der Temperatur, im Zeitablauf und dergleichen variieren können. Während die Implementierung, die in Beispielausführungsformen dargestellt ist, für einen ADC gezeigt ist, wird begrüßt werden, dass die hier beschriebenen Techniken auf eine beliebige Schaltung, die einen im Wesentlichen konstanten Strom von einer Referenzspannungsquelle empfängt, erweitert werden können.
In Beispielausführungsformen wird eine Schaltung geschaffen, die einen Wandler (z. B. einen Analog/Digital-Wandler (ADC) oder einen Digital/Analog-Wandler (DAC)) aufweist, der eine Eingangsspannung an einem Eingangsanschluss empfängt und die Eingangsspannung mit einer Referenzspannung, die an einem Referenzanschluss von einer Referenzspannungsschaltung empfangen wurde, vergleicht. Ein Widerstand ist an einem ersten Ende mit der Referenzspannungsschaltung und an einem zweiten Ende mit dem Referenzanschluss des Wandlers verbunden. Außerdem kann die Schaltung ferner einen Referenzkondensatoranschluss aufweisen, der mit dem zweiten Ende des Widerstands verbunden ist. Der Referenzkondensatoranschluss verbindet das zweite Ende des Widerstands mit einem Kondensator, um ein Filter zu bilden, das ein Ausgangssignal der Referenzspannungsschaltung filtert.
Eine Referenzverstärkungsabstimmschaltung gleicht den Spannungsabfall über dem Widerstand unter Verwendung eines Skalierfaktors aus, der gewählt wird, um einen Verstärkungsfehler, der durch den Spannungsabfall über dem Widerstand bewirkt wird, auszugleichen. Ein Vervielfacher der Referenzverstärkungsabstimmschaltung multipliziert ein Ausgangssignal des Wandlers mit dem Skalierfaktor.
In weiteren Beispielausführungsformen wird eine Schaltung geschaffen, die mindestens zwei Wandler (z. B. zeitkontinuierliche Sigma/Delta-Analog/Digital-Wandler) aufweist, die EingangsReferenzspannungen an entsprechenden Eingangsanschlüssen empfangen und die Eingangsspannungen mit einer Referenzspannung, die an entsprechenden Referenzanschlüssen von einer Referenzspannungsschaltung empfangen werden, vergleichen. Ein Widerstand ist an einem ersten Ende mit der Referenzspannungsschaltung und an einem zweiten Ende mit den Referenzanschlüssen der entsprechenden Wandler verbunden. Eine Referenzverstärkungsabstimmschaltung wird geschaffen, die einen Skalierfaktor speichert, der gewählt wurde, um einen Verstärkungsfehler, der durch einen Spannungsabfall über dem Widerstand bewirkt wird, auszugleichen, und der entsprechende Ausgaben der Wandler mit dem Skalierfaktor multipliziert.
In Beispielausführungsformen enthält die Referenzverstärkungsabstimmschaltung einen digitalen Speicher, in dem der Skalierfaktor gespeichert ist. Der Skalierfaktor besitzt einen Wert, der während eines Kalibrierprozesses der Schaltung berechnet wurde, um einen Spannungsabfall über dem Widerstand aufgrund eines Anlegens der Referenzspannung an das erste Ende des Widerstands auszugleichen, wenn alle Wandler eingeschaltet sind. Die Referenzverstärkungsabstimmschaltung kann ferner einen Vervielfacher aufweisen, der entsprechende Ausgaben der Wandler mit dem Skalierfaktor und mit einem zweiten Skalierfaktor, der einen Wert von L/M besitzt, multipliziert, wobei M eine Gesamtanzahl Wandler ist und L die Anzahl der Gesamtanzahl Wandler, die eingeschaltet sind, ist. Der Multiplizierer kann ferner entsprechende Ausgaben der Wandler mit zusätzlichen Skalierfaktoren multiplizieren, um Ausgangsspannungsdifferenzen zwischen entsprechenden ADCs auszugleichen, wenn die ADCs nicht vom selben Typ sind.
In Beispielausführungsformen befindet sich der Widerstand auf demselben Halbleiterchip wie der eine oder die mehreren Wandler und die Referenzverstärkungsabstimmschaltung. Wahlweise kann sich die Referenzspannungsschaltung auf demselben Halbleiterchip befinden. Der Widerstand kann aus demselben Materialtyp wie der Wandler hergestellt sein, um eine Verstärkungsdrift mit der Temperatur zu verringern.
In weiteren Beispielausführungsformen wird eine Schaltung geschaffen, die einen Wandler (z. B. ein ADC oder ein DAC) enthält, der eine Eingangsspannung an einem Eingangsanschluss empfängt und die Eingangsspannung mit einer Referenzspannung, die an einem Referenzanschluss von einer Referenzspannungsschaltung empfangen wird, vergleicht. Ein Widerstand ist an einem ersten Ende mit der Referenzspannungsschaltung und an einem zweiten Ende mit dem Referenzanschluss des Wandlers verbunden. Ein Referenzverstärkungsabstimmmittel gleicht ein Ausgangssignal des Wandlers aus, um ihn an einen Verstärkungsfehler anzupassen, der durch einen Spannungsabfall über dem Widerstand bewirkt wird, unter Verwendung eines Skalierfaktors, der gewählt wurde, um den Verstärkungsfehler, der durch einen Spannungsabfall über dem Widerstand bewirkt wird, auszugleichen. In Beispielausführungsformen enthält das Referenzverstärkungsabstimmmittel einen digitalen Speicher, in dem der Skalierfaktor, der während eines Kalibrierprozesses der Schaltung berechnet wird, um einen Spannungsabfall über dem Widerstand aufgrund eines Anlegens der Referenzspannung an das erste Ende des Widerstands auszugleichen, gespeichert ist, und einen Vervielfacher, der das Ausgangssignal des Wandlers mit dem Skalierfaktor multipliziert. In weiteren Beispielausführungsformen enthält das Referenzverstärkungsabstimmmittel eine feldprogrammierbare Gate-Anordnung (FPGA) oder einen Controlleralgorithmus, die bzw. der ausgelegt ist, das Ausgangssignal des Wandlers anzupassen, um den Abfall über dem Widerstand auszugleichen.
Beispielausführungsformen weisen ferner ein Verfahren auf, das ein Empfangen einer Eingangsspannung an einem Eingangsanschluss einer Schaltung, ein Vergleichen der Eingangsspannung mit einer Referenzspannung, die an einem Referenzanschluss der Schaltung von einer Referenzspannungsschaltung empfangen wurde, und ein Ausgleichen eines Verstärkungsfehlers aufgrund eines Spannungsabfalls über einem Widerstand, der an einem ersten Ende mit der Referenzspannungsschaltung und an einem zweiten Ende mit dem Referenzanschluss der Schaltung verbunden ist, durch Multiplizieren eines Ausgangssignals der Schaltung mit einem Skalierfaktor, der gewählt wurde, um einen Verstärkungsfehler, der durch einen Spannungsabfall über dem Widerstand bewirkt wird, auszugleichen, enthält.
In weiteren Beispielausführungsformen wird die Eingangsspannung an den Eingangsanschlüssen von mindestens zwei Wandlern empfangen. In einem derartigen Fall enthält das Verfahren ein Ausgleichen entsprechender Ausgaben der Wandler durch Multiplizieren der entsprechenden Ausgaben mit einem zweiten Skalierfaktor, der einen Wert von L/M besitzt, wobei M eine Gesamtanzahl von Wandlern ist und L die Anzahl der Gesamtanzahl Wandler, die eingeschaltet sind, ist. Das Verfahren kann ferner ein Multiplizieren entsprechender Ausgaben der Wandler mit zusätzlichen Skalierfaktoren aufweisen, um Ausgangsspannungsdifferenzen zwischen entsprechenden Wandlern auszugleichen, wenn die Wandler nicht vom selben Typ sind. In Beispielausführungsformen sind die Schaltung und der Widerstand auf demselben Halbleiterchip angeordnet und der Skalierfaktor wird durch Durchführen einer Hintergrundkalibrierung und/oder durch Messen eines Spannungsabfalls über dem Widerstand beim Einschalten des Halbleiterchips während eines Kalibrierprozesses bestimmt.
Dieser Abschnitt soll einen Überblick über den Gegenstand der vorliegenden Patentanmeldung schaffen. Es ist nicht beabsichtigt, eine ausschließliche oder erschöpfende Erläuterung der Erfindung bereitzustellen. Die genaue Beschreibung ist enthalten, um weitere Informationen über die vorliegende Patentanmeldung bereitzustellen.
Figurenliste
In den Zeichnungen, die nicht notwendigerweise maßstabsgerecht gezeichnet sind, können ähnliche Zahlzeichen ähnliche Komponenten in verschiedenen Ansichten beschreiben. Ähnliche Zahlzeichen, die verschiedene Buchstabe-Suffixe besitzen, können verschiedene Beispiele ähnlicher Komponenten repräsentieren. Die Zeichnungen stellen im Allgemeinen verschiedene Ausführungsformen, die im vorliegenden Dokument diskutiert werden, beispielhaft, jedoch nicht einschränkend, dar; es zeigen:

1 die Übertragungsfunktion eines Beispiel-3 Bit-Analog/Digital-Wandlers (Beispiel-3 Bit-ADC).
2 einen ADC, der mit einer Referenzspannung verbunden ist und ein passives Filter zum Verringern von Rauschen besitzt.
3 einen ADC, der mit einer Referenzspannung verbunden ist und ein passives Filter und einen Puffer zum Verringern eines Verstärkungsfehlers und eines eingangssignalabhängigen Fehlers besitzt.
4 einen ADC, wobei der Widerstand des passiven Filters auf den Chip mit dem ADC versetzt wurde, gemäß Beispielausführungsformen.
5 einen Mehrkanal-ADC mit einem chipinternen Widerstand für das passive Filter, der einen digitalen Referenzfehlerabgleich implementiert, gemäß Beispielausführungsformen.
6 einen Ablaufplan eines Verfahrens zum Ausgleichen eines Spannungsabfalls über einem Widerstand des passiven Filters in Beispielausführungsformen.

GENAUE BESCHREIBUNG
Die folgende Beschreibung unter Bezugnahme auf 1 -Fig. 6 stellen bestimmte Ausführungsformen hinreichend dar, um Fachleuten zu ermöglichen, sie zu praktizieren. Weitere Ausführungsformen können strukturelle, logische, Prozess- und weitere Änderungen aufweisen. Abschnitte und Merkmale einiger Ausführungsformen können in weiteren Ausführungsformen enthalten sein oder an die Stelle derer weiterer Ausführungsformen gesetzt werden. Ausführungsformen, die in den Ansprüchen dargelegt werden, umfassen alle verfügbaren Entsprechungen dieser Ansprüche. Die Beispielausführungsformen werden lediglich für veranschaulichende Zwecke dargestellt und sollen den Umfang der Offenbarung oder der hier dargestellten Ansprüche nicht einschränken oder begrenzen.
Die folgende Offenbarung wird ein Referenzspannungsrauschfilter für eine beliebige Schaltung wie z. B. einen Analog/Digital-Wandler (ADC) oder einen Digital/Analog-Wandler (DAC) beschreiben, wobei der Referenzlaststrom eine konstante Last ist und die Schaltung externe Komponenten verwendet, die Werte besitzen, die mit der Temperatur, im Zeitablauf und dergleichen variieren können. Während die Implementierung, die in Beispielausführungsformen dargestellt ist, für einen ADC gezeigt ist, wird begrüßt werden, dass die hier beschriebenen Techniken auf eine beliebige Schaltung, die einen konstanten Referenzlaststrom empfängt, erweitert werden können.
Ein ADC tastet ein analoges Eingangssignal ab und digitalisiert es, um ein digitales Ausgangssignal gemäß der folgenden allgemeinen Gleichung zu liefern: $D o u t_{i d e a l} = V i n * 2^{N} / V r e f$
Wobei:

Vin = Eingangsspannungspegel;
V_ref = Referenzspannung des ADC,
N = Anzahl von Bits und
Dout_ideal = ideales digitales Ausgangssignal.

Für einen 3 Bit-ADC würde die Übertragungsfunktion idealerweise aussehen wie die Übertragungsfunktion 100, die in 1 dargestellt ist, wobei die digitalen Ausgangscodes der analogen Eingangsspannung 110 linear folgen.
Allerdings ist, wie durch Gleichung (1) dargestellt ist, das ideale digitale Ausgangssignal Dout_ideal eine Funktion von Vref, die im Allgemeinen chipexterne Komponenten enthält, die mit dem chipinternen ADC interagieren. Entsprechend verursacht jeder Fehler in Vref einen entsprechenden Fehler im digitalen Ausgangssignal. Zum Beispiel verursacht Rauschen in Vref eine Verschlechterung des Signal/Rausch-Verhältnisses (SNR) des ADC. Außerdem können sämtliche Fehler im Wert von Vref einen Verstärkungsfehler und einen Linearitätsfehler, der den maximalen Bereich des ADC begrenzt, verursachen.
Um das Rauschen von Vref zu verringern, kann ein passives Filter verwendet werden, wie in 2 gezeigt ist, in der ein ADC 200 dargestellt ist, der eine Referenzspannung Vref aus der Referenzspannung 210 über ein passives Filter 220, das den Widerstand R 222 und den Kondensator C 224 enthält, empfängt. In dieser Konfiguration bewirkt dann, wenn das Filterausgangssignal Vref1 mit dem Referenzeingang REF des ADC 200 direkt verbunden ist, wie in 2 gezeigt ist, der Strom lade durch den Widerstand R 222 einen Spannungsabfall, der durch die folgende Gleichung definiert ist: $V r e f 1 = V r e f - I a d c * R$
In diesem Fall: $D o u t = V i n * 2^{N} /Vref1$
Dies führt zu einem Verstärkungsfehler im ADC-Ausgangssignal, der zum Spannungsabfall über dem Widerstand R 222 proportional ist.
Außerdem wird der Verstärkungsfehler ferner von der Anzahl ADCs, die mit der Referenzspannung Vref verbunden sind, abhängen. Zum Beispiel dann, wenn ‚M‘ ADCs mit der Referenzspannung Vref verbunden sind, kann der Wert von Vref1 durch die folgende Gleichung definiert sein: $V r e f 1 = V r e f - M * I a d c * R$
Zusätzlich werden lade und R mit der Temperatur und im Zeitablauf driften. Da der Widerstand R 222 außerhalb des ADC liegt, können diese zwei Driften einander nicht aufheben. Als Ergebnis wird eine Verstärkungsdrift mit der Temperatur vorliegen.
Außerdem kann, wie oben erwähnt wurde, in einigen Konfigurationen lade signalabhängig eingegeben werden, was verursacht, dass Vref1 auch einen signalabhängigen Fehler aufweist. In einem derartigen Fall kann der Strom der Referenzspannung 210, die in den ADC (lade) eingegeben wird, definiert sein als $I a d c = I + I e r r o r_{v i n}$
lerror_vin verursacht ferner einen signalabhängigen Fehler der Referenzspannung wie folgt: $V r e f 1 = V r e f - (I + I e r r o r_{v i n}) * R$
Der Wert von lerror_vin führt daher zu einem Linearitätsfehler.
Um diese Verstärkungs- und Linearitätsfehler zu adressieren, kann ein Puffer 300 nach dem passiven Filter 220 eingefügt werden, wie in 3 dargestellt ist. Im Allgemeinen ist der Puffer 300 ausgelegt, im Wesentlichen zu verhindern, dass die Signalquelle durch Ströme oder Spannungen, die die Last erzeugen kann, beeinflusst wird. Somit verhindert der Puffer 300 in 3 ein unzulässiges Belasten der Referenzspannung 210 durch den ADC 200 und ein Stören seines Betriebs. Ein idealer Puffer 300 ist vollkommen linear, ungeachtet seiner Signalamplituden.
Das US-Patent Nr. 9,065,477 beschreibt einen linearen und gleichstromkorrekten Rückkopplungs-DAC für einen zeitkontinuierlichen Sigma/Delta-ADC (CTSD-ADC), der sicherstellt, dass für einen CTSD, lade nicht eingangssignalabhängig ist. Die Schaltungen, die in US 9,065,477 beschrieben werden, stellen sicher, dass die Referenzeingangsimpedanz ohmsch ist und dass ein Strom durch den Referenzeingang konstant ist, um eine direkte Verbindung der Referenzspannungsschaltung mit dem ADC ohne einen Puffer zu ermöglichen. Das Rauschen der Referenzspannungsschaltung kann unter Verwendung eines externen RC-Filters gefiltert werden.
Die offenbarte Schaltung minimiert eine Nichtlinearität aufgrund einer eingangsabhängigen Schaltaktivität unter fortlaufender Verwendung verschiedener paralleler Schalter, um einen der Zustände während eines Arbeitszyklus bereitzustellen, wobei jeder Schalter etwa für den halben Arbeitszyklus aktiviert wird. Ein Aktivieren verschiedener Schalter während eines Arbeitszyklus, um denselben Zustand bereitzustellen, kann die nichtlineare Natur des DAC-Elements im CTSD-ADC aufgrund einer eingangsabhängigen Schaltaktivität verringern. Die nichtlineare Natur des DAC-Elements kann verringert werden, weil der Ausgangsstrom nicht von nur einem Schaltwiderstand, der während des gesamten Arbeitszyklus in Verwendung ist, abhängt. Stattdessen hängt der Ausgangsstrom vom Durchschnitt mehrerer Schaltwiderstände ab. Weil die Anzahl von Schaltern, die schalten, in jedem Arbeitszyklus konstant sein kann, kann außerdem jede Ladungsinjektion durch die Schalter codeunabhängig eingegeben werden. Als ein Ergebnis ist der Referenzstrom im Wesentlichen konstant und die Referenzspannung weist den Fehler, der in Gleichung (6) gezeigt ist, nicht auf.
Somit kann die Konfiguration in US 9,065,477 verwendet werden, um Linearitätsfehler im Referenzstrom zu entfernen. Als ein Ergebnis muss der Puffer 300 nicht verwendet werden und das Ausgangssignal des passiven Filters 220 kann an den ADC 200 direkt angelegt werden, wodurch die Verbindung zur Referenzspannung 210 wie in 2 vereinfacht wird. Ferner spart das Entfernen des Puffers Energie, Fläche, die für den Puffer erforderlich ist und das zusätzliche Rauschen, das durch den Puffer beigetragen wird.
Allerdings ist der Verstärkungsfehler im ADC 200, der in Gleichung (2) gezeigt ist, aufgrund des Abfalls über dem Widerstand R 222 des passiven Filters 220 immer noch vorhanden. Außerdem kann der Widerstand R 224 eine Verstärkungsdrift mit der Temperatur verursachen, da der Widerstand R 222 außerhalb des Chips des ADC 200 liegt. Dieses Problem wird ferner durch die Ausführungsformen, die unten unter Bezugnahme auf 4 und 5 beschrieben werden, adressiert.
Die folgenden Ausführungsformen adressieren die Verstärkungsdrift des Widerstands R 222 durch Versetzen des Widerstands R 222 vom passiven Filter 220 auf den Chip, der den ADC 200 enthält, und ein digitales Korrigieren des Spannungsabfalls über dem Widerstand, um eine Verstärkungsfehlerfreiheit sicherzustellen und den gesamten Eingangsbereich des ADC 200 unabhängig von der Anzahl von ADCs, die ein- oder ausgeschaltet sind, zu garantieren. Zum Beispiel stellt 4 eine Beispielausführungsform dar, wobei der Widerstand R 222 der Konfiguration von 2 auf den Chip 400 versetzt wird. Wie dargestellt ist, ist der Widerstand R' 410 auf dem Chip 400 zwischen dem REF_IN-Anschluss, der mit der externen Referenzspannung 210 verbunden ist, und dem REF_CAP-Anschluss, der mit dem externen Kondensator C' 420 verbunden ist, angeordnet. In dieser Konfiguration wählt der Anwender bei der Einrichtung einen Kondensator C' 420 zur Verbindung zum REF_CAP-Anschluss des Chips 400 auf der Grundlage der erforderlichen Filterung. Das dieser Wert variieren kann, sind der Widerstand 410 und der Kondensator 420 mit einem Apostroph abgegrenzt, um anzugeben, dass sie nicht dieselben Werte haben müssen wie die entsprechenden externen Elemente in 2-3 oben. Außerdem können der chipinterne Widerstand R' 410 und lade ausgelegt sein, in dieselbe Richtung zu driften, um jede Verstärkungsdrift mit der Temperatur und der Zeit aufzuheben. In einer Beispielausführungsform kann R' einen Wert von 20 Ohm besitzen und ist aus demselben Materialtyp wie die chipinternen ADCs 200 hergestellt, um sämtlichen Änderungen gegen Temperatur und Zeit zu folgen. Außerdem kann in weiteren Beispielausführungsformen der Kondensator 420 auch auf dem Chip angeordnet sein. In Beispielausführungsformen kann der Chip 400 ein Halbleiter sein, der ausgebildet ist, eine oder mehrere Wandlerschaltungen, wie sie hier beschrieben werden, aufzuweisen.
Um eine korrekte digitale Ausgabe unter Bezugnahme auf Vref wie in Gleichung (1) zu erhalten, wird ein Skalierfaktor eingeführt, der einen Wert besitzt, der während eines Kalibrierprozesses während der Herstellung bestimmt wird. Der Kalibrierprozess kann chipintern unter Verwendung von Schaltungen durchgeführt werden, um den Spannungsabfall beim Einschalten des Chips, bei einer Hintergrundkalibrierung oder immer, wenn eine Kalibrierung initiiert wird, zu messen. Insbesondere wird Gleichung (1) geändert wie folgt: $D o u t = V i n * 2^{N} / V r e f 1 * (1 - s c a l e_f a c)$
Wenn Gleichung (2) und Gleichung (7) kombiniert werden, ist die resultierende Gleichung: $s c a l e_f a c = (I a d c * R) / V r e f$
Gleichung (2) zeigt, dass Vref1 eine Funktion von lade und R, die prozessabhängig sind und sich daher von Vorrichtung zu Vorrichtung unterscheiden können, ist. Somit werden für jede Vorrichtung während der Produktion Vref und Vref1 gemessen und der scale_fac wird berechnet und in einem digitalen Speicher 430 auf dem Chip 400 gespeichert, um mit dem ADC-Ausgangssignal durch den digitalen Vervielfacher 440 multipliziert zu werden, wie in 4 gezeigt ist. Diese Prozedur wird als Referenzverstärkungsabgleich bezeichnet und in der Ausführungsform von 4 schaffen der scale_fac aus dem digitalen Speicher 430 und der digitale Vervielfacher 440 ein Mittel zum Bereitstellen des Referenzverstärkungsabgleichs. In Beispielausführungsformen kann der digitale Speicher 430 ein 20 Bit-Sicherungsregisterspeicherelement sein.
Im Fall eines Mehrkanal-ADC auf einem einzelnen Chip kann sich Vref1 auf der Grundlage der Anzahl ADCs, die ein- und ausgeschaltet sind, zu Vref1 ändern. In diesem Fall wird ein weiterer Skalierfaktor benötigt, um die Anzahl von ADCs, die eingeschaltet sind, zu berücksichtigen.
5 stellt einen Mehrkanal-ADC im Chip 500 dar, der einen einzelnen chipinternen Widerstand R' 410 besitzt, der gemeinsam mit dem externen Kondensator C' 420 ein passives Filter bildet. In der Ausführungsform von 5 besitzt der Chip 500 M identische AD-Cs 200A, 200B, ..., 200M, die über den REF_IN-Anschluss und den Widerstand R' 410 mit derselben Referenzspannung 210 und über den REF_CAP-Anschluss mit dem externen Kondensator C' 420 verbunden sind. In Beispielausführungsformen können die ADCs 200A, 200B, ..., 200M ADCs von dem Typ sein, der in US 9,065,477 , das oben erwähnt wird, beschrieben wird. Wenn alle ADCs 200A, 200B, ...200M eingeschaltet sind, wird Gleichung (4) geändert wie folgt: $V r e f 1 = V r e f - M * I a d c * R$
Wenn lediglich ‚L‘ aus M ADCs 200A, 200B, ..., 200M eingeschaltet sind, dann: $V r e f 1 = V r e f - (L/M) * M * I a d c * R = V r e f - L * I a d c * R$
Aus den Gleichungen (1), (3) und (10) kann das korrekte digitale Ausgangssignal unter Bezugnahme auf Vref wie in Gleichung (1) erhalten werden, indem ein zweiter Skalierfaktor derart eingeführt wird, dass: $D o u t = V i n * 2^{N} /Vref 1 * (1 - s c a l e_f a c 1 * s c a l e_f a c 2)$
wobei: $s c a l e_f a c 1 = (M * Iadc * R) /Vref$
und: $s c a l e_f a c 2 = L/M$
Für mehrere ADCs wird der scale_fac1 berechnet, wobei alle ADCs eingeschaltet sind, und während der Herstellung wie in der Ausführungsform von 4 im Speicher 510 gespeichert. Dann wird auf der Grundlage der Anzahl ADCs, die eingeschaltet sind, der sca-Ie_fac2 durch einen digitalen Vervielfacher 520 unter Verwendung von Gleichung (12) digital skaliert. In einer Beispielausführungsform kann der scale_fac2 in einer Nachschlagtabelle 530 gespeichert werden.
Zum Beispiel empfängt in einer Implementierung des Chips 500 mit vier ADCs der Referenzeingang REF_IN etwa 3k/6k Ohm Impedanz für jeden ADC-Kanal in einem Hochleistungs- bzw. einem Niedrigleistungsmodus. In einer derartigen Implementierung kann der scale_fac2 in einer Nachschlagtabelle 530 gespeichert werden, wie folgt:

scale_fac2 = 1, wenn alle 4 ADCs eingeschaltet sind;
scale_fac2 = 0,75 wenn 3 ADCs eingeschaltet sind;
scale_fac2 = 0,5 wenn 2 ADCs eingeschaltet sind und
scale_fac2 = 0,25 wenn 1 ADC eingeschaltet ist.

Während des Betriebs wird der geeignete Wert für scale_fac2 aus der Nachschlagtabelle 530 auf der Grundlage der Anzahl ADCs, die eingeschaltet sind, gewählt, während sca-Ie_fac1 aus dem Speicher 510 mit den entsprechenden ADC-Ausgangssignalen durch den digitalen Vervielfacher 520 multipliziert wird, um einen Referenzverstärkungsabgleich wie in der Ausführungsform von 4 anzuwenden. Es wird außerdem begrüßt werden, dass zusätzliche Skalierfaktoren mit Ausgangssignalen des ADCs multipliziert werden können, um Ausgangsspannungsdifferenzen zwischen entsprechenden ADCs in Konfigurationen, in denen die ADCs nicht alle vom selben Typ oder auf demselben Chip 500 sind, auszugleichen. Derartige zusätzliche Skalierfaktoren können im Speicher 510, in der Nachschlagtabelle 530 oder in einem getrennten Speicherelement gespeichert sein.
Somit haben 4 und 5 Implementierungen eines Referenzspannungsrauschfilters dargestellt, das mit ADCs wie z. B. einem zeitkontinuierlichen Sigma/Delta-ADC (CTSD-ADC) sowie DACs verwendet werden kann, um Rauschen mit minimalen externen Komponenten im Wesentlichen zu eliminieren. Die Ausführungsformen von 4 und 5 weisen keinen kanalabhängigen Verstärkungsfehler auf und unterstützen die vollständige Skala des Eingangsbereichs. Allerdings wird begrüßt werden, dass die unter Bezugnahme auf 4 und 5 beschriebenen Techniken zu einer beliebigen Schaltung, die eine Referenzspannung mit einem konstanten Laststrom erfordert, erweitert werden können. Außerdem werden die Ausführungsformen von 4 und 5 unter Bezugnahme auf eine chipinterne Implementierung beschrieben. Es wird ferner begrüßt werden, dass die Techniken zu einer beliebigen Systemniveauimplementierung erweitert werden können und dass der Widerstand extern implementiert werden kann, wenn er durch ein Referenzverstärkungsabstimmmittel wie z. B. eine feldprogrammierbare Gate-Anordnung (FPGA) oder einen Controlleralgorithmus gesteuert wird, die bzw. der ausgelegt ist, das Ausgangssignal des einen oder der mehreren Wandler anzupassen, um den Abfall über dem Widerstand auszugleichen. Es wird außerdem begrüßt werden, dass die Referenzspannung 210 in bestimmten Konfigurationen chipintern implementiert werden kann, wodurch Spannungsfehler aufgrund von Temperatur- und Verstärkungsdrift weiter minimiert werden können.
6 stellt einen Ablaufplan eines Verfahrens zum Ausgleichen eines Spannungsabfalls über einem Widerstand des passiven Filters am Ausgang der Referenzspannung 210 in Beispielausführungsformen dar. Wie dargestellt ist, enthält das Verfahren ein Empfangen einer Eingangsspannung an einem Eingangsanschluss eines Wandlers in 600, wobei der Wandler in Beispielausführungsformen ein ADC oder ein DAC sein kann. In 610 wird die Eingangsspannung des Wandlers mit einer Referenzspannung, die an einem Referenzanschluss des Wandlers von einer Referenzspannungsschaltung empfangen wird, verglichen. Der Verstärkungsfehler aufgrund des Spannungsabfall über einem Widerstand, der an einem ersten Ende mit der Referenzspannungsschaltung und an einem zweiten Ende mit dem Referenzanschluss des Wandlers verbunden ist, wird in 620 durch Multiplizieren eines Ausgangssignals des Wandlers mit einem Skalierfaktor, der gewählt wird, um einen Verstärkungsfehler auszugleichen, der durch einen Spannungsabfall über dem Widerstand bewirkt wird, ausgeglichen.
Das Verfahren bestimmt ferner in 630, ob mehrere (M) Wandler vorhanden sind. Wenn das der Fall ist, wird die Eingangsspannung bei den Eingangsanschlüssen der entsprechenden Wandler empfangen und die entsprechenden Ausgangssignale der Wandler werden in 640 durch Multiplizieren der entsprechenden Ausgangssignale mit einem zweiten Skalierfaktor, der einen Wert von L/M besitzt, ausgeglichen, wobei M die Gesamtanzahl von Wandlern ist und L eine Anzahl der Gesamtanzahl Wandler, die eingeschaltet sind, ist. Außerdem enthält das Verfahren in 650 ein Prüfen, ob die Wandler von verschiedenen Typen sind. Wenn das der Fall ist, werden die Ausgangsspannungen der Wandler ferner in 660 durch Multiplizieren entsprechender Ausgangssignale der Wandler mit zusätzlichen Skalierfaktoren ausgeglichen, um Ausgangsspannungsdifferenzen zwischen den entsprechenden Wandlern auszugleichen. Der Prozess endet dann in 670.
Die oben gegebene genaue Beschreibung enthält Bezugnahmen auf die begleitenden Zeichnungen, die einen Teil der genauen Beschreibung bilden. Die Zeichnungen zeigen veranschaulichend bestimmte Ausführungsformen, in denen die Erfindung praktiziert werden kann. Diese Ausführungsformen werden hier auch als „Beispiele“ bezeichnet. Alle Veröffentlichungen, Patente und Patentdokumente, auf die in diesem Dokument Bezug genommen wird, sind hier durch Bezugnahme vollständig mit aufgenommen, als ob sie hier durch Bezugnahme einzeln mit aufgenommen wären. Im Falle inkonsistenter Verwendungen zwischen diesem Dokument und den derart durch Bezugnahme mit aufgenommenen Dokumenten soll die Verwendung in der einen oder den mehreren aufgenommenen Referenzen zu der dieses Dokuments ergänzend betrachtet werden; für unvereinbare Inkonsistenzen reguliert die Verwendung in diesem Dokument.
In diesem Dokument werden die Begriffe „ein“ oder „eine“ verwendet, wie in Patentdokumenten üblich ist, um eines oder mehr als eines aufzunehmen, unabhängig von sämtlichen weiteren Fällen oder Verwendungen von „mindestens ein“ oder „ein oder mehrere.“ In diesem Dokument wird der Begriff „oder“ verwendet, um auf ein nichtexklusives oder derart Bezug zu nehmen, dass „A oder B“ „A, jedoch nicht B,“ „B, jedoch nicht A“ und „A und B“ enthält, sofern es nicht anders angegeben ist. In den beigefügten Ansprüchen werden die Begriffe „enthalten“ und „in denen“ als die Klartextentsprechungen der entsprechenden Begriffe „aufweisen“ und „wobei“ verwendet. Außerdem sind in den folgenden Ansprüchen die Begriffe „enthalten“ und „aufweisen“ unbegrenzt, d. h., ein System, eine Vorrichtung, ein Artikel oder ein Prozess, das bzw. die. bzw. der Elemente zusätzlich zu denen, die nach einem derartigen Begriff gelistet sind, in einem Anspruch enthält, werden immer noch als in den Umfang dieses Anspruchs fallend angesehen. Außerdem werden in den folgenden Ansprüchen die Begriffe „erste“, „zweite“ und „dritte“ usw. lediglich als Bezeichnungen verwendet und sind nicht dazu bestimmt, numerische Beschränkungen auf ihre Gegenstände aufzuerlegen. Verfahrensbeispiele, die hier beschrieben werden, können mindestens teilweise maschinenimplementiert oder computerimplementiert sein.
Die oben gegebene Beschreibung soll veranschaulichend und nicht einschränkend sein. Zum Beispiel können die oben beschriebenen Beispiele (oder einer oder mehrere ihrer Aspekte) in Kombination miteinander verwendet werden. Weitere Ausführungsformen können wie z. B. durch einen einschlägigen Fachmann nach Durchsicht der oben gegebenen Beschreibung verwendet werden. Die Zusammenfassung ist bereitgestellt, um 37 C.F.R. §1.72(b) zu entsprechen und dem Leser zu ermöglichen, die Natur der technischen Offenbarung schnell festzustellen. Sie wird mit dem Verständnis eingereicht, dass sie nicht verwendet wird, den Umfang oder die Bedeutung der Ansprüche zu interpretieren oder zu beschränken. Außerdem werden in der oben gegebenen genauen Beschreibung verschiedene Merkmale zusammengruppiert, um die Offenbarung zu straffen. Dies sollte nicht dahingehend interpretiert werden, dass beabsichtigt ist, dass ein nicht beanspruchtes offenbartes Merkmal für einen Anspruch wesentlich ist. Vielmehr können Erfindungsgegenstände in weniger als allen Merkmalen einer bestimmten offenbarten Ausführungsform liegen. Somit werden die folgenden Ansprüche hiermit in die genaue Beschreibung mit aufgenommen, wobei jeder Anspruch als eine einzelne Ausführungsform eigenständig ist. Der Umfang der Erfindung soll unter Bezugnahme auf die beigefügten Ansprüche gemeinsam mit dem vollständigen Umfang von Entsprechungen, zu denen derartige Ansprüche berechtigt sind, bestimmt sein.
Gemäß einem Aspekt wird ein Referenzspannungsrauschfilter geschaffen, das Rauschen mit minimalen externen Komponenten für eine beliebige Schaltung, bei der der Referenzlaststrom eine konstante Last ist und die Schaltung externe Komponenten, die Werte besitzen, die mit der Temperatur, im Zeitablauf und dergleichen variieren können, verwendet, im Wesentlichen eliminiert. Die Drift in einem Ausgangssignal einer Referenzspannung aufgrund einer Schwankung des Widerstands des externen Filters wird durch Versetzen des externen Widerstands auf den Chip, der die Schaltung enthält, minimiert. Der Spannungsabfall über dem Widerstand wird durch einen Skalierfaktor, der während der Kalibrierung bestimmt wird, digital ausgeglichen. Wenn mehr als ein Wandler auf dem Chip vorgesehen sind, wird eine weitere Anpassung der Ausgangssignale der Wandler auf der Grundlage der Anzahl von Wandlern, die ein- oder ausgeschaltet sind, vorgenommen. Außerdem wird ein Fehler im Ausgangssignal von Wandlern aufgrund einer Nichtübereinstimmung zwischen den Wandlern durch einen weiteren Skalierfaktor digital ausgeglichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 9065477 [0030, 0032, 0039]

Claims

Schaltung, die Folgendes aufweist: einen Wandler, der eine Eingangsspannung an einem Eingangsanschluss empfängt und die Eingangsspannung mit einer Referenzspannung vergleicht, die an einem Referenzanschluss von einer Referenzspannungsschaltung empfangen wird; einen Widerstand, der an einem ersten Ende mit der Referenzspannungsschaltung und an einem zweiten Ende mit dem Referenzanschluss des Wandlers verbunden ist; und eine Referenzverstärkungsabstimmschaltung, die einen Skalierfaktor speichert, der gewählt wurde, um einen Verstärkungsfehler, der durch einen Spannungsabfall über dem Widerstand bewirkt wird, auszugleichen, und die ein Ausgangssignal des Wandlers mit dem Skalierfaktor multipliziert.
Schaltung nach Anspruch 1, wobei sich der Wandler, der Widerstand und die Referenzverstärkungsabstimmschaltung alle auf demselben Halbleiterchip befinden.
Schaltung nach Anspruch 2, wobei sich die Referenzspannungsschaltung auf demselben Halbleiterchip befindet.
Schaltung nach einem der vorhergehenden Ansprüche, die ferner einen Referenzkondensatoranschluss aufweist, der mit dem zweiten Ende des Widerstands verbunden ist, wobei der Referenzkondensatoranschluss das zweite Ende des Widerstands mit einem Kondensator verbindet, um ein Filter zu bilden, das ein Ausgangssignal der Referenzspannungsschaltung filtert.
Schaltung nach einem der vorhergehenden Ansprüche, wobei der Wandler einen Analog/Digital-Wandler aufweist.
Schaltung nach einem der vorhergehenden Ansprüche, wobei die Referenzverstärkungsabstimmschaltung einen digitalen Speicher aufweist, in dem der Skalierfaktor gespeichert ist, wobei der Skalierfaktor einen Wert besitzt, der während eines Kalibrierprozesses der Schaltung berechnet wurde, um einen Spannungsabfall über dem Widerstand aufgrund des Anlegens der Referenzspannung an das erste Ende des Widerstands auszugleichen.
Schaltung nach einem der vorhergehenden Ansprüche, wobei der Widerstand aus demselben Materialtyp wie der Wandler gebildet ist.
Schaltung nach einem der vorhergehenden Ansprüche, die ferner mindestens zwei Wandler aufweist, die Eingangsspannungen an entsprechenden Eingangsanschlüssen empfangen und die Eingangsspannungen mit der Referenzspannung, die an entsprechenden Referenzanschlüssen von der Referenzspannungsschaltung empfangen wurde, vergleichen, wobei der Widerstand am zweiten Ende mit den Referenzanschlüssen der entsprechenden Wandler verbunden ist und die Referenzverstärkungsabstimmschaltung entsprechende Ausgaben der Wandler mit dem Skalierfaktor multipliziert.
Schaltung nach Anspruch 8, wobei die Referenzverstärkungsabstimmschaltung einen Vervielfacher aufweist, der entsprechende Ausgaben der Wandler mit dem Skalierfaktor und mit einem zweiten Skalierfaktor, der einen Wert von L/M besitzt, multipliziert, wobei M eine Gesamtanzahl von Wandlern ist und L eine Anzahl der Gesamtanzahl Wandler, die eingeschaltet sind, ist.
Schaltung nach Anspruch 9, wobei der Vervielfacher ferner entsprechende Ausgaben der Wandler mit zusätzlichen Skalierfaktoren multipliziert, um Ausgangsspannungsdifferenzen zwischen entsprechenden Wandlern auszugleichen, wenn die Wandler nicht vom selben Typ sind.
Schaltung nach einem der Ansprüche 8 bis 10, wobei die Referenzverstärkungsabstimmschaltung einen digitalen Speicher aufweist, in dem der Skalierfaktor gespeichert ist, wobei der Skalierfaktor einen Wert besitzt, der während eines Kalibrierprozesses der Schaltung berechnet wurde, um einen Spannungsabfall über dem Widerstand aufgrund des Anlegens der Referenzspannung an das erste Ende des Widerstands, wenn alle Wandler eingeschaltet sind, auszugleichen.
Schaltung nach einem der Ansprüche 8 bis 11, wobei die Wandler, der Widerstand und die Referenzverstärkungsabstimmschaltung sich alle auf demselben Halbleiterchip befinden.
Schaltung nach einem der Ansprüche 8 bis 12, die ferner einen Referenzkondensatoranschluss aufweist, der mit dem zweiten Ende des Widerstands verbunden ist, wobei der Referenzkondensatoranschluss das zweite Ende des Widerstands mit einem Kondensator verbindet, um ein Filter zu bilden, das ein Ausgangssignal der Referenzspannungsschaltung filtert.
Schaltung, die Folgendes aufweist: einen Wandler, der eine Eingangsspannung an einem Eingangsanschluss empfängt und die Eingangsspannung mit einer Referenzspannung, die an einem Referenzanschluss von einer Referenzspannungsschaltung empfangen wird, vergleicht; einen Widerstand, der an einem ersten Ende mit der Referenzspannungsschaltung und an einem zweiten Ende mit dem Referenzanschluss des Wandlers verbunden ist; und Referenzverstärkungsabstimmmittel zum Ausgleichen eines Ausgangssignals des Wandlers, um ihn an einen Verstärkungsfehler, der durch einen Spannungsabfall über dem Widerstand bewirkt wird, unter Verwendung eines Skalierfaktors, der gewählt wurde, um den Verstärkungsfehler, der durch einen Spannungsabfall über dem Widerstand bewirkt wird, auszugleichen, anzupassen.
Schaltung nach Anspruch 14, wobei das Referenzverstärkungsabstimmmittel einen digitalen Speicher, in dem der Skalierfaktor gespeichert ist, wobei der Skalierfaktor einen Wert besitzt, der während eines Kalibrierprozesses der Schaltung berechnet wurde, um einen Spannungsabfall über dem Widerstand aufgrund des Anlegens der Referenzspannung an das erste Ende des Widerstands auszugleichen, und einen Vervielfacher, der die Ausgabe des Wandlers mit dem Skalierfaktor multipliziert, aufweist.
Schaltung nach Anspruch 14 oder 15, wobei das Referenzverstärkungsabstimmmittel eine feldprogrammierbare Gate-Anordnung (FPGA) oder einen Controlleralgorithmus aufweist, die bzw. der ausgelegt ist, das Ausgangssignal des Wandlers anzupassen, um den Abfall über dem Widerstand auszugleichen.
Verfahren, das Folgendes aufweist: Empfangen einer Eingangsspannung an einem Eingangsanschluss einer Schaltung; Vergleichen der Eingangsspannung mit einer Referenzspannung, die an einem Referenzanschluss der Schaltung von einer Referenzspannungsschaltung empfangen wird; und Ausgleichen eines Verstärkungsfehlers aufgrund eines Spannungsabfalls über einem Widerstand, der an einem ersten Ende mit der Referenzspannungsschaltung und an einem zweiten Ende mit dem Referenzanschluss der Schaltung verbunden ist, durch Multiplizieren eines Ausgangssignals der Schaltung durch einen Skalierfaktor, der gewählt wurde, um einen Verstärkungsfehler, der durch einen Spannungsabfall über dem Widerstand bewirkt wird, auszugleichen.
Verfahren nach Anspruch 17, wobei die Eingangsspannung an Eingangsanschlüssen von mindestens zwei Wandlern empfangen wird, das ferner ein Ausgleichen entsprechender Ausgaben der Wandler durch Multiplizieren der entsprechenden Ausgaben mit einem zweiten Skalierfaktor, der einen Wert von L/M besitzt, aufweist, wobei M eine Gesamtanzahl von Wandlern ist und L eine Anzahl der Gesamtanzahl Wandler, die eingeschaltet sind, ist.
Verfahren nach Anspruch 18, das ferner ein Multiplizieren entsprechender Ausgaben der Wandler mit zusätzlichen Skalierfaktoren aufweist, um Ausgangsspannungsdifferenzen zwischen entsprechenden Wandlern auszugleichen, wenn die Wandler nicht vom selben Typ sind.
Verfahren nach einem der Ansprüche 17 bis 19, wobei die Schaltung und der Widerstand auf demselben Halbleiterchip angeordnet sind, das ferner ein Bestimmen des Skalierfaktors durch Durchführen einer Hintergrundkalibrierung und/oder durch Messen eines Spannungsabfalls über dem Widerstand beim Einschalten des Halbleiterchips während eines Kalibrierprozesses aufweist.