DE4300984A1 - - Google Patents

Info

Publication number
DE4300984A1
DE4300984A1 DE4300984A DE4300984A DE4300984A1 DE 4300984 A1 DE4300984 A1 DE 4300984A1 DE 4300984 A DE4300984 A DE 4300984A DE 4300984 A DE4300984 A DE 4300984A DE 4300984 A1 DE4300984 A1 DE 4300984A1
Authority
DE
Germany
Prior art keywords
mosfet
voltage
scanning
electrode
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4300984A
Other languages
English (en)
Other versions
DE4300984B4 (de
Inventor
Jimmy R Naylor
Mark A Shill
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Tucson Corp
Original Assignee
Burr Brown Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burr Brown Corp filed Critical Burr Brown Corp
Publication of DE4300984A1 publication Critical patent/DE4300984A1/de
Application granted granted Critical
Publication of DE4300984B4 publication Critical patent/DE4300984B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches

Description

Die Erfindung betrifft MOSFET-Abtastschaltstufen, insbeson­ dere eine Bootstrap-MOSFET-Abtastschaltstufe, die mit einer einzigen Versorgungsspannung arbeitet, ein Eingangssignal erhält, das im Bereich zwischen einem Wert über und einem Wert unter der Massespannung liegt, und die dennoch im MOSFET über den gesamten Bereich der Eingangsspannungen einen konstanten Kanalwiderstand erzeugt, was demgemäß zu niedriger harmonischer Gesamtverzerrung eines abgetasteten Eingangssignals führt.
Fig. 2 zeigt Anschlüsse während des "Nachlauf"- oder "Ab­ tast"-Modus eines herkömmlichen analogen Abtastschalters, der einen n-Kanal-MOSFET 6 aufweist, dessen Gateelektrode mit einer Spannung +V verbunden ist, dessen Source über eine Leitung 17 so angeschlossen ist, daß sie eine analoge Ein­ gangsspannung VIN empfängt, und dessen Drain über einen Ab­ tastkondensator 13 mit einer Ausgangsleitung 15 verbunden ist. Die Leitung 15 ist mit einem durch ein Bezugszeichen 16 gekennzeichneten CDAC (Kondensator-D/A-Wandler) -Schaltkonden­ satorarray und einem Komparator verbunden, dessen Ausgang mit einem (nichtdargestellten) Register für sukzessive Ap­ proximation verbunden ist.
Ein Problem bei der Schaltung gemäß Fig. 2 geht dahin, daß die Gate/Source-Spannung (die teilweise den Kanalwiderstand RDS des MOSFET 6 bestimmt) relativ niedrig ist und typi­ scherweise nur einige wenige Volt beträgt. Die Gate/Source- Spannung des MOSFET 6 ändert sich mit Änderungen der Spannung VIN beträchtlich, was dazu führt, daß sich der Kanalwider­ stand des Abtast-MOSFET 6 ändert. Ferner hängt die Schwel­ lenspannung VTH des MOSFET 6, die ebenfalls den Kanalwider­ stand beeinflußt, stark von der Spannung zwischen der Sourceelektrode und der Körperelektrode ab. Die Source/Kör­ per-Spannung schwankt mit Änderungen von VIN beträchtlich, was weitere Änderungen des Kanalwiderstandes des Abtast- MOSFET 6 als Funktion der Eingangsspannung VIN hervorruft. Demgemäß wird harmonische Verzerrung mit beträchtlichem Aus­ maß im abgetasteten Wert der Spannung VIN erzeugt, die im Abtastkondensator 13 gespeichert wird, wenn dieser über den nichtlinearen Kanalwiderstand RDS des Abtast-MOSFET 6 gela­ den wird.
Wenn die Leitung 15 mit dem Kondensatorarray eines CDAC (Kondensator-D/A-Wandler) verbunden ist, erzeugt eine der­ artige harmonische Verzerrung Fehler im digitalen Ausgangs­ wort, das durch den A/D-Wandler erzeugt wird, um die zeit­ lich variable analoge Eingangsspannung VIN zu repräsentie­ ren.
Es wäre wünschenswert, eine analoge Abtastschaltstufe anzu­ geben, die in einem Schalt-MOSFET selbst dann einen konstan­ ten Kanalwiderstand erzeugt, wenn die Schaltung mit einer einzigen Spannungsversorgung von 5 Volt arbeitet, und selbst dann, wenn das analoge Eingangssignal z. B. ein sinusförmi­ ger Signalzug mit bipolaren Werten zwischen +10 Volt und 10 Volt ist.
Der Erfindung liegt die Aufgabe zugrunde, eine MOSFET-Ab­ tastschaltstufe anzugeben, die das Einführen harmonischer Verzerrungen in die Abtastrepräsentation einer analogen Ein­ gangsspannung vermeidet, aber dennoch mit einer einzigen Versorgungsspannung auskommt.
Eine andere Aufgabe der Erfindung ist es, eine analoge Ab­ tastschaltstufe für einen CDAC in einem A/D-Wandler anzuge­ ben, der mit einer einzigen Spannungsversorgung von 5 Volt bei einer analogen Eingangsspannung arbeitet, die Werte ein­ nimmt, die wesentlich über und unter der Massespannung lie­ gen, wobei die von der Abtastschaltstufe in die abgetastete Spannung eingeführte harmonische Verzerrung sehr klein ist.
Eine weitere Aufgabe der Erfindung ist es, eine Nachlaufge­ nauigkeit sowohl der Spannung der Körperelektrode als auch der Spannung der Gateelektrode relativ zur Spannung der Sourceelektrode des Abtast-MOSFET 6 zu erzielen, die bei der Nyquistfrequenz nur etwa 10 bis 20 Millivolt beträgt.
Eine weitere Aufgabe der Erfindung ist es, eine Konstant­ stromquellenschaltung mit hoher Eingangsimpedanz anzugeben, die einen konstanten Wert des Ausgangsstroms bei sehr nied­ riger Ausgangsspannung von z. B. nur 0,3 Volt aufrechterhal­ ten kann.
Die Erfindung ist in einer allgemeineren und einer speziel­ leren Erscheinungsform durch die Merkmale der unabhängigen Ansprüche 1 bzw. 3 gegeben.
Die speziellere Erscheinungsform weist drei Operationsver­ stärker, einen Abtast-MOSFET sowie einen ersten und einen zweiten weiteren MOSFET auf, wobei dafür gesorgt wird, daß ein konstanter Strom durch den zweiten MOSFET fließt. Da­ durch hält der zweite Operationsverstärker eine konstante Gate/Source-Spannung des Abtast-MOSFET aufrecht, die im we­ sentlichen zu einer konstanten Gate/Source-Spannung des ers­ ten MOSFET führt, wodurch der Kanalwiderstand des Abtast- MOSFET selbst bei sich ändernder analoger Eingangsspannung konstantgehalten wird, was zu geringer harmonischer Gesamt­ verzerrung innerhalb der Abtastschaltstufe führt. Bei einem Ausführungsbeispiel, wie es unten beschrieben wird, ist die Abtastschaltstufe innerhalb eines A/D-Wandlers mit sukzes­ siver Approximation enthalten, der ein CDAC-Schaltkondensa­ torarray, einen Komparator und ein Register für sukzessive Approximation aufweist.
Die Erfindung wird im folgenden anhand eines durch Figuren veranschaulichten Ausführungsbeispiels näher erläutert.
Fig. 1 ist ein schematisches Schaltbild eines erfindungsge­ mäßen Bootstrap-Abtastschalters.
Fig. 2 ist ein schematisches Schaltbild eines herkömmlichen MOSFET-Abtastschalters.
Fig. 3 ist ein schematisches Schaltbild eines der Opera­ tionsverstärker in Fig. 1.
Gemäß Fig. 1 empfängt eine Bootstrap-MOSFET-Abtastschalt­ stufe 1 über eine Leitung 17 eine sinusförmige Eingangsspan­ nung VIN, die zwischen +10 Volt und -10 Volt schwankt. Ein Widerstand von 20 kOhm ist zwischen die Leitung 17 und eine Leitung 5 geschaltet. Ein Widerstand 3 von 4 kOhm ist zwi­ schen eine Bezugsspannung von +2,5 Volt und die Leitung 5 geschaltet. Ein Widerstand 4 von 10 kOhm ist zwischen die Leitung 5 und Masse geschaltet. Von dem durch die Widerstän­ de 2, 3 und 4 gebildeten Spannungsteiler wird aus der um ±10 Volt schwankenden Spannung VIN auf der Leitung 5 eine herabgesetzte Eingangsspannung VIN1 erzeugt, deren Signal­ pegel zwischen 0,3 Volt und 2,8 Volt liegen.
Die Sourceelektrode eines n-Kanal-Abtast-MOSFET 6 ist über die Leitung 5 mit den nichtinvertierenden Eingängen von Ope­ rationsverstärkern 11 und 21 verbunden. Eine Körperelektrode des Abtast-MOSFET 6 ist über einen Schalter 29A und eine Leitung 10 mit dem Ausgang und dem invertierenden Eingang des Operationsverstärkers 11 verbunden. Die Drainelektrode des Abtast-MOSFET 6 ist über eine Leitung 12 mit einem An­ schluß eines Abtastkondensators 13 verbunden, dessen anderer Anschluß mit der Leitung 15 verbunden ist. Die Leitung 12 ist über einen Schalter 14A mit einer Bezugsspannung VREF verbunden, die mit der oben genannten Versorgungsspannung von +2,5 Volt übereinstimmen kann oder bei der es sich um eine andere Spannung handeln kann. Die Leitung 12 ist über einen Schalter 14B mit Masse verbunden. Der Schalter 14A schließt sich auf eine Spannung VTEST1 hin, und der Schalter 14B schließt sich auf eine Spannung VTEST2 hin, um ein Te­ sten des höchstsignifikanten Bits zu bewirken, wie dies in Fig. 1 dargestellt ist, wobei mit dem höchstsignifikanten Bit eines CDAC (Kondensator-D/A-Wandler) -Kondensatorarrays begonnen wird, das den Abtastkondensator 13 und ein Schalt­ kondensatorarray beinhaltet, das durch das Bezugszeichen 16 gekennzeichnet ist. Der Test wird durch den Komparator 19 und ein Register für sukzessive Approximation SAR 30 ausge­ führt. Die Leitung 15 ist über einen Schalter 14C mit der Spannung +VREF verbunden, bei der es sich um dieselbe han­ deln kann wie die Bezugsspannung von +2,5 Volt oder um eine andere Spannung. Der Schalter 14C schließt auf eine Spannung VABTAST hin. Ein Schalter 29B verbindet die Körperelektrode des Abtast-MOSFET 6 mit Masse. Ein Schalter 29A schließt auf eine Spannung VCONTROL hin. Der Schalter 29B schließt auf die Spannung CONTROL hin.
Derjenige Teil des CDAC-Arrays, das durch das Bezugszeichen 16 gekennzeichnet wird, ist zwischen die Leitung 15 und Mas­ se geschaltet. Die Leitung 15 ist auch mit einem Komparator 19 verbunden, dessen Ausgang mit dem Register für sukzessive Approximation SAR 30 verbunden ist, das (nichtdargestellte) Schalter im Schaltkondensatorarray 16 sowie die Schalter 14A und 14B steuert, um dadurch einen A/D-Wandler zu bilden. Typischerweise vergleicht der Komparator 19 die Spannung auf der Leitung 15 beim Testen des aktuellen Bits mit einer Spannung, die von einem trimmbaren D/A-Wandler 59 geliefert wird.
Die Gateelektrode des Abtast-MOSFET 6 ist über eine Leitung 20 und einen Schalter 22 mit dem Ausgang des Operationsver­ stärkers 21 verbunden. Der Schalter 22 schließt sich auf das Steuersignal VCONTROL hin. Die Leitung ist auch über einen Schalter 23 mit Masse verbunden. Der Schalter 23 schließt sich auf das Signal VCONTROL hin. Der Ausgang des Opera­ tionsverstärkers 21 ist auch mit der Gateelektrode des n- Kanal-MOSFET 24 verbunden.
Die Drainelektrode des MOSFET 24 ist mit einer Leitung zur positiven Spannungsversorgung verbunden. Die Sourceelektrode des MOSFET 24 ist über eine Leitung 25 mit dem invertieren­ den Eingang des Operationsverstärkers 21 und mit der Drain­ elektrode des n-Kanal-MOSFET 26 verbunden. Die Sourceelek­ trode eines MOSFET 26 ist über eine Leitung 28 mit einem An­ schluß eines einstellbaren Widerstandes 27 sowie mit dem in­ vertierenden Eingang eines Operationsverstärkers 31 verbun­ den. Der andere Anschluß des Widerstandes ist mit Masse ver­ bunden.
Der Ausgang des Operationsverstärkers 31 ist an die Gate­ elektrode des MOSFET 26 angeschlossen. Der nichtinvertieren­ de Eingang des Operationsverstärkers 31 ist über eine Lei­ tung 32 mit der Verbindungsstelle zwischen den Widerständen 33 und 34 verbunden, die in Reihe zwischen die Bezugsspan­ nung von +2,5 V und Masse geschaltet sind, um auf der Lei­ tung 32 und demgemäß auf der Leitung 28 einen Pegel von 0,2 Volt zu erzeugen. Die Bezugsspannung von 2,5 Volt kann dieselbe sein wie die Spannung VREF, oder es kann eine ande­ re Spannung sein, und der Pegel von 0,2 Volt kann durch einen anderen Wert ersetzt werden.
Es ist zu beachten, daß der Kanalwiderstand des Abtast- MOSFET 6 in bezug auf Änderungen von VIN sehr nichtlinear ist. Problematisch ist auch die Tatsache, daß die parasitäre Kapazität 7A von der Source des Abtast-MOSFET 6 zu ihrer p- Wanne oder ihrer Körperelektrode eine relativ große, nicht­ lineare pn-Übergang-Kapazität ist. Entsprechend ist die pa­ rasitäre Kapazität 7B vom Drain zur p-Wanne oder zur Körper­ elektrode des Abtast-MOSFET 6 eine relativ große, nichtli­ neare pn-Übergang-Kapazität. Auch parasitäre Kapazitäten 7C und 7D sind etwas nichtlinear. Da die parasitären Kapazitä­ ten 7A-D groß und nichtlinear sind, wird angenommen, daß ein Teil des Eingangsstroms, der den Abtastkondensator 13 laden soll, verlorengeht, da er die parasitären Kondensato­ ren 7A-7D lädt.
Wenn im Betrieb die Schalter 14C, 22 und 29A geschlossen werden und die verbleibenden Schalter in Fig. 1 offenblei­ ben, führt das Abtasten der verkleinerten, sich zeitlich verändernden Eingangsspannung VIN1 auf der Leitung 5 durch den Abtast-MOSFET 6 zu einer Wiedergabe von VIN1 mit gerin­ ger Verzerrung am Abtastkondensator 13. Dies, da der Opera­ tionsverstärker 11 die Körperelektrodenspannung des Abtast- MOSFET 6 auf nahezu der Sourcespannung VIN1 hält und da der Operationsverstärker 21 die Gate/Source-Spannung des Abtast- MOSFET 6 auf einen konstanten Wert hält, der nahezu der kon­ stanten Gate/Source-Spannung des MOSFET 24 entspricht. Das Letztere wird dadurch erzielt, daß der Operationsverstärker 21 im wesentlichen gleiche Spannungen auf den Leitungen 5 und 25 aufrechterhält.
Die Gate/Source-Spannung des MOSFET 24 wird trotz der sich stark ändernden Werte der Spannungen VIN und VIN1 dadurch auf einem im wesentlichen konstanten Wert gehalten, daß dafür gesorgt wird, daß der Strom I, der durch den MOSFET 24 fließt, im wesentlichen konstant ist. Der konstante Wert des Stroms I hält notwendigerweise den Kanalwiderstand und damit die Gate/Source-Spannung des MOSFET 24 nahezu konstant, so­ lange der MOSFET 24 in seinem Stromsättigungs-Betriebsbe­ reich verbleibt, und auch vorausgesetzt, daß die Kanallänge des MOSFET 24 ausreichend lang dafür ist, daß eine merkliche Änderung der Spannung VGS des MOSFET 24 beim konstanten Strom I vermieden wird, wenn sich die Drain/Source-Spannung des MOSFET 24 mit Änderungen der Spannung VIN1 ändert (es ist zu beachten, daß der MOSFET 24 theoretisch durch eine andere Widerstandsvorrichtung ersetzt werden könnte, die zwischen den Ausgang und den invertierenden Eingang des Ope­ rationsverstärkers 21 geschaltet ist, solange der Strom I auf einen geeigneten konstanten Wert gehalten wird, damit die Spannung VGS des MOSFET 6 konstantgehalten wird.)
Da der Minimalwert der Spannung VIN1 0,3 Volt beträgt, wird die Spannung auf der Leitung 28 durch den Operationsverstär­ ker 31 auf einer niedrigeren Spannung gehalten, die zu 0,2 Volt gewählt ist, wobei der nichtinvertierende Eingang des Operationsverstärkers durch die Spannungsteilerschaltung 33, 34 auf 0,2 Volt gehalten wird. Der Operationsverstärker 31 liefert daher die erforderliche Gate/Source-Spannung für den MOSFET 26, um den konstanten Strom I zu liefern, wie er erforderlich ist, um den konstanten Spannungsabfall von 0,2 Volt am Widerstand 27 trotz großer Schwankungen der Drainspannung des MOSFET 26 auf der Leitung 25 aufrechtzuer­ halten.
Beim beschriebenen Ausführungsbeispiel der Erfindung betra­ gen die Breite und Länge des Kanals des Abtast-MOSFET 6 500 µm bzw. 3 µm. Die Breite und Länge des Kanals des MOSFET 24 betragen 24 µm bzw. 12 µm, wodurch eine Gate/Source-Span­ nung von ungefähr 1,5 Volt für einen Wert des Stroms I von ungefähr 30 µA erzeugt wird. Der MOSFET 26 weist eine Kanal­ breite von 500 µm und eine Kanallänge von 3 µm auf.
Während des Betriebs der Schaltung von Fig. 1 im "Nachlauf"- Modus sind die Ausgänge der Operationsverstärker 11 und 21 über die Schalter 29A und 22 mit der Körperelektrode bzw. der Gateelektrode des Abtast-MOSFET 6 verbunden. Der Schal­ ter 14C ist geschlossen, so daß die der Spannung VIN1 fol­ gende oder "nachlaufende" Spannung auf der Leitung 12 am Ab­ tastkondensator 13 abfällt. Die Schalter 29B, 23, 14A und 14B sind alle offen.
Um vom Nachlaufmodus in den "Halte"-Modus umzuschalten (bei dem der Wert der Spannung VIN1 am Abtastkondensator 13 zur Umwandlung in einen digitalen Wert genau "erfaßt" wird), wird der Schalter 14C geöffnet. Dann werden die Schalter 22 und 29A geöffnet, um die Ausgänge der Operationsverstärker 11 und 12 von der Körperelektrode bzw. der Gateelektrode des Abtast-MOSFET 6 abzutrennen. Die Schalter 23 und 29B werden geschlossen, um die Körperelektrode und die Gateelektrode des Abtast-MOSFET 6 mit Masse zu verbinden, um sicherzustel­ len, daß er völlig abgeschaltet ist. Dann können die Schal­ ter 14A und 14B selektiv während herkömmlicher sukzessiver Approximation geöffnet und geschlossen werden, mit der die aktuell am Abtastkondensator 13 erfaßte Spannung Bit für Bit getestet wird, wobei mit dem höchstsignifikanten Bit begon­ nen wird, bis der Inhalt des SAR 30 den aktuell abgetasteten Wert der Spannung VIN1 und damit den Wert der Spannung VIN repräsentiert.
Es ist zu beachten, daß die abgetastete Eingangsspannung an mehr Kondensatoren als nur dem Kondensator 13 für das höchstsignifikante Bit erfaßt werden kann. Der Fachmann er­ kennt, daß die Schaltungsanordnung so ausgebildet werden kann, daß die Eingangsspannung an zweien oder dreien oder sogar allen Bitkondensatoren des CDAC abgetastet werden kann.
Es ist zu beachten, daß beim CMOS-Herstellprozeß, wie er für das Ausführungsbeispiel von Fig. 1 verwendet wird, kein p- Kanal-Sourcefolgertransistor statt des Operationsverstärkers 11 verwendet werden könnte, da die Körperelektrode eines solchen p-Kanal-Sourcefolger-MOSFET auf +5 Volt liegen wür­ de. Daher würde eine beträchtliche Schwankung in der Source/ Körper-Spannung und demgemäß in der Schwellenspannung des Sourcefolger-MOSFET bei Änderungen von VIN vorliegen, was zu beträchtlicher Nichtlinearität und harmonischer Verzerrung der abgetasteten Ausgangsspannung führen würde. Der Lösungs­ ansatz zum Erzielen von Linearität des Kanalwiderstandes eines analogen Abtastschalters, wie er in der oben genannten Anmeldung beschrieben wurde, kann nicht verwendet werden, wenn asynchrones Schalten des Abtast-MOSFET erforderlich ist, solange nicht eine freilaufende Taktschaltung bereitge­ stellt wird, um die Bootstrap-Schaltung zu betreiben, die in jener Patentanmeldung offenbart wird.
Die Realisierung der drei Operationsverstärker 11, 21 und 31 ist unkompliziert. Fig. 3 zeigt eine Realisierung für den Operationsverstärker 21. In Fig. 3 bilden p-Kanal-MOSFETs 40 und 41 ein Differenzbildungs-Eingangspaar mit Lastvorrich­ tungen, die von n-Kanal-MOSFETs 42 bzw. 43 in Diodenschal­ tung gebildet werden. Der Strom durch den MOSFET 43 wird vom n-Kanal-MOSFET 54 so gespiegelt, daß er durch einen n-Kanal- Kaskode-MOSFET 53 fließt, dessen Drainelektrode mit einer Ausgangsleitung 57 verbunden ist. Ein Kondensator 55 und ein Widerstand 56 mit 5 kOhm bilden ein Kompensationsnetzwerk. Der Strom durch den Last-MOSFET 42 in Diodenschaltung wird von einem n-Kanal-MOSFET 45 durch einen Kaskode-MOSFET 46 einen p-Kanal-MOSFET 47 in Diodenschaltung gespiegelt, bei dem es sich um die Steuereinrichtung eines pnp-Stromspiegels mit dem p-Kanal-MOSFET 52 handelt. Der Drain des MOSFET 52 ist mit der Ausgangsleitung 57 verbunden. Diese Konfigura­ tion sorgt für hohe Ausgangsimpedanz auf der Leitung 57, was erwünscht ist, um die Leerlaufschleifenverstärkung des Ope­ rationsverstärkers zu erhöhen, um die Nachführung der Span­ nungen der Körperelektrode und der Gateelektrode des MOSFET 6 relativ zu seiner Sourcespannung zu verbessern. Die p-Ka­ nal-MOSFETs 48, 44 und 51 bilden einen Stromspiegel, um einen konstanten Ruhestrom IBIAS durch die n-Kanal-MOSFETs 49 und 50 in Diodenschaltung zu erzeugen, die die Kaskode- MOSFETs 46 und 53 mit Ruhestrom versorgen.
Das oben beschriebene Ausführungsbeispiel der Erfindung gibt eine Abtastschaltung mit einer einzigen Versorgungsspannung an, welche Schaltung sehr genaues Bootstrapping einer analo­ gen Eingangsspannung VIN1 an die Körperelektrode und die Gateelektrode des Abtast-MOSFET 6 innerhalb einer Abweichung von nur 10 bis 20 Millivolt von der analogen Eingangsspan­ nung VIN1 bei der Nyquistfrequenz ergibt, ohne daß es zu übermäßiger harmonischer Verzerrung kommt, wie sie bei einer Änderung des Kanalwiderstandes des Abtast-MOSFET beim her­ kömmlichen Lösungsansatz wie in Fig. 2 hervorgerufen würde. Dieses Ergebnis wird selbst dann erzielt, wenn sich die Ein­ gangsspannung sowohl über als auch unter die Massespannung ändert.

Claims (4)

1. Analoge Bootstrap-MOSFET-Abtastschaltstufe in Form einer integrierten Schaltung, gekennzeichnet durch:
  • a) einen Abtast-MOSFET (6), dessen Drainelektrode mit einer Ausgangsleitung (12) verbunden ist, dessen Sourceelektrode so angeschlossen ist, daß sie eine analoge Eingangsspannung (VIN1) empfängt, und der eine Gateelektrode und eine Körper­ elektrode aufweist;
  • b) eine erste Einrichtung (11) zum Aufrechterhalten einer konstanten Spannung zwischen der Körperelektrode und der Sourceelektrode;
  • c) eine zweite Einrichtung (21, 24), die zwischen die Gate­ elektrode und die Sourceelektrode geschaltet ist, um eine konstante Gate/Source-Spannung am Abtast-MOSFET aufrechtzu­ erhalten, wenn ein konstanter Strom (I) durch diese zweite Einrichtung fließt; und
  • d) eine Einrichtung (26, 27, 31), die mit der zweiten Ein­ richtung verbunden ist, um zu erzwingen, daß der konstante Strom im wesentlichen unabhängig von der analogen Eingangs­ spannung durch die zweite Einrichtung fließt.
2. Schaltstufe nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Einrichtung einen ersten MOSFET (24) auf­ weist, der zwischen die Gateelektrode und die Sourceelektro­ de des Abtast-MOSFET (6) geschaltet ist und der auch an die Einrichtung zum Erzwingen des konstanten Stroms angeschlos­ sen ist, um die konstante Gate/Source-Spannung am Abtast- MOSFET während der Abtastperiode zu erzeugen.
3. Analoge Bootstrap-MOSFET-Abtastschaltstufe, gekenn­ zeichnet durch:
  • a) einen Abtast-MOSFET (6), dessen Drainelektrode mit einer Ausgangsleitung (12) verbunden ist;
  • b) eine Spannungsteilerschaltung (3, 4), die ein analoges Eingangssignal (VIN) an die Sourceelektrode (5) des Abtast- MOSFET koppelt;
  • c) einen ersten Operationsverstärker (11), dessen nichtin­ vertierender Eingang mit der Sourceelektrode des Abtast- MOSFET verbunden ist und dessen invertierender Eingang mit seinem Ausgang und einer Körperelektrode des Abtast-MOSFET verbunden ist;
  • d) einen zweiten Operationsverstärker (21), dessen Ausgang mit der Gateelektrode des Abtast-MOSFET verbunden ist und dessen nichtinvertierender Eingang an die Sourceelektrode des Abtast-MOSFET angeschlossen ist;
  • e) einen ersten MOSFET (24), dessen Gateelektrode mit der Gateelektrode des Abtast-MOSFET verbunden ist, dessen Drain­ elektrode so angeschlossen ist, daß sie eine positive Ver­ sorgungsspannung empfängt, und dessen Sourceelektrode mit dem invertierenden Eingang des zweiten Operationsverstärkers verbunden ist;
  • f) einen zweiten MOSFET (26) dessen Drainelektrode mit der Sourceelektrode des ersten MOSFET verbunden ist;
  • g) einen ersten Widerstand (27), der zwischen die Source­ elektrode des zweiten MOSFET und eine Bezugsspannungsleitung geschaltet ist; und
  • h) einen dritten Operationsverstärker (31), dessen Ausgang mit der Gateelektrode des zweiten MOSFET verbunden ist, des­ sen nichtinvertierender Eingang mit einer Vorspannungsquelle verbunden ist, und dessen invertierender Eingang mit der Sourceelektrode des zweiten MOSFET verbunden ist;
  • - wodurch ein konstanter Strom (I) durch den ersten MOSFET fließt und dessen Gate/Source-Spannung konstant hält, wodurch die Gate/Source-Spannung des Abtast-MOSFET selbst bei großen Schwankungen des analogen Eingangssignals konstantgehalten wird.
4. Schaltstufe nach Anspruch 3, dadurch gekennzeichnet, daß die Spannungsteilerschaltung einen ersten Widerstand (2), der das analoge Eingangssignal an die Sourceelektrode des Abtast-MOSFET koppelt, einen zweiten Widerstand (4), der die Sourceelektrode des Abtast-MOSFET mit einer Massespan­ nungsleitung verbindet, und einen dritten Widerstand (3) aufweist, der die Sourceelektrode des Abtast-MOSFET mit einer Bezugsspannungsleitung verbindet.
DE4300984A 1992-01-17 1993-01-15 Bootstrap-MOSFET-Abtastschaltstufe Expired - Fee Related DE4300984B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/822,586 US5172019A (en) 1992-01-17 1992-01-17 Bootstrapped FET sampling switch
US07/822586 1992-01-17

Publications (2)

Publication Number Publication Date
DE4300984A1 true DE4300984A1 (de) 1993-07-22
DE4300984B4 DE4300984B4 (de) 2005-06-30

Family

ID=25236436

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4300984A Expired - Fee Related DE4300984B4 (de) 1992-01-17 1993-01-15 Bootstrap-MOSFET-Abtastschaltstufe

Country Status (4)

Country Link
US (1) US5172019A (de)
JP (1) JPH0613901A (de)
DE (1) DE4300984B4 (de)
GB (1) GB2264011A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10049007B4 (de) * 1999-10-08 2008-07-03 Verigy (Singapore) Pte. Ltd. Folge- und Halteschaltkreis

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5625307A (en) * 1992-03-03 1997-04-29 Anadigics, Inc. Low cost monolithic gallium arsenide upconverter chip
GB2298981B (en) * 1992-09-08 1997-03-26 Fujitsu Ltd Voltage storage circuits
GB9218987D0 (en) * 1992-09-08 1992-10-21 Fujitsu Ltd Voltage storage circuits
GB2283626B (en) * 1993-11-05 1998-02-18 Motorola Inc Driver circuits
US5500612A (en) * 1994-05-20 1996-03-19 David Sarnoff Research Center, Inc. Constant impedance sampling switch for an analog to digital converter
GB2301720B (en) * 1995-06-01 2000-05-24 Motorola Inc A MOS switching circuit
US5763924A (en) * 1996-05-09 1998-06-09 Linear Technology Corporation Circuits and methods for compensating non-linear capacitances to minimize harmonic distortion
US6118326A (en) * 1997-11-06 2000-09-12 Analog Devices, Inc. Two-phase bootstrapped CMOS switch drive technique and circuit
US5945872A (en) * 1997-11-06 1999-08-31 Analog Devices, Inc. Two-phase boosted CMOS switch drive technique and circuit
US6072355A (en) * 1998-01-22 2000-06-06 Burr-Brown Corporation Bootstrapped CMOS sample and hold circuitry and method
US6061551A (en) 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US7515896B1 (en) 1998-10-21 2009-04-07 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships
US7236754B2 (en) 1999-08-23 2007-06-26 Parkervision, Inc. Method and system for frequency up-conversion
US7039372B1 (en) 1998-10-21 2006-05-02 Parkervision, Inc. Method and system for frequency up-conversion with modulation embodiments
US6370371B1 (en) 1998-10-21 2002-04-09 Parkervision, Inc. Applications of universal frequency translation
US6879817B1 (en) 1999-04-16 2005-04-12 Parkervision, Inc. DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
US6853690B1 (en) 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
US7110444B1 (en) 1999-08-04 2006-09-19 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations
US7693230B2 (en) 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US7065162B1 (en) 1999-04-16 2006-06-20 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same
US8295406B1 (en) 1999-08-04 2012-10-23 Parkervision, Inc. Universal platform module for a plurality of communication protocols
US6400189B2 (en) * 1999-12-14 2002-06-04 Intel Corporation Buffer circuit
US6310565B1 (en) 2000-02-03 2001-10-30 Lucent Technologies Inc. Sampling switch having an independent “on” impedance
US7010286B2 (en) 2000-04-14 2006-03-07 Parkervision, Inc. Apparatus, system, and method for down-converting and up-converting electromagnetic signals
US6329848B1 (en) 2000-04-27 2001-12-11 Maxim Integrated Products, Inc. Sample and hold circuits and methods
US6559689B1 (en) 2000-10-02 2003-05-06 Allegro Microsystems, Inc. Circuit providing a control voltage to a switch and including a capacitor
US7454453B2 (en) 2000-11-14 2008-11-18 Parkervision, Inc. Methods, systems, and computer program products for parallel correlation and applications thereof
US7072427B2 (en) 2001-11-09 2006-07-04 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7379883B2 (en) 2002-07-18 2008-05-27 Parkervision, Inc. Networking methods and systems
US7460584B2 (en) 2002-07-18 2008-12-02 Parkervision, Inc. Networking methods and systems
US8156811B2 (en) * 2004-09-15 2012-04-17 Lsp Technologies, Inc. Apparatus and method for non-destructive testing
US20070038560A1 (en) * 2005-08-12 2007-02-15 Carl Ansley Transaction payment system and processing
JP5030088B2 (ja) * 2007-03-20 2012-09-19 株式会社半導体理工学研究センター トラックアンドホールド回路
US7728650B2 (en) * 2007-06-15 2010-06-01 Qualcomm Incorporated Switches with passive bootstrap of control signal
GB2452567A (en) 2007-09-10 2009-03-11 Texas Instruments Ltd A track and hold circuit using output transistor capacitance as the hold capacitor
US7830199B2 (en) * 2008-07-02 2010-11-09 Analog Devices, Inc. Dynamically-driven deep n-well circuit
US7928794B2 (en) * 2008-07-21 2011-04-19 Analog Devices, Inc. Method and apparatus for a dynamically self-bootstrapped switch
US8502594B2 (en) * 2008-12-31 2013-08-06 Linear Technology Corporation Bootstrap transistor circuit
US8115518B1 (en) * 2010-08-16 2012-02-14 Analog Devices, Inc. Integrated circuit for reducing nonlinearity in sampling networks
US8698522B2 (en) * 2011-06-08 2014-04-15 Linear Technology Corporation System and methods to improve the performance of semiconductor based sampling system
US8994564B2 (en) * 2012-09-07 2015-03-31 Analog Devices Technology Analog to digital converter including a pre-charge circuit
US9218513B2 (en) * 2012-12-21 2015-12-22 Sequans Communications Circuit and method with improved mixer linearity
JP2015133617A (ja) * 2014-01-14 2015-07-23 株式会社東芝 増幅回路、ａ／ｄ変換器、及び通信装置
US10312906B2 (en) 2016-09-16 2019-06-04 Asahi Kasei Microdevices Corporation Switch apparatus
CN110098835A (zh) * 2018-01-31 2019-08-06 长沙泰科阳微电子有限公司 一种改进型高速采样开关
JP2020174303A (ja) 2019-04-11 2020-10-22 旭化成エレクトロニクス株式会社 Ｄａ変換装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3448293A (en) * 1966-10-07 1969-06-03 Foxboro Co Field effect switching circuit
US3938049A (en) * 1972-09-20 1976-02-10 Akro-Medic Engineering, Inc. Baseline correction system for pulse trains
JPS5010545A (de) * 1973-05-24 1975-02-03
US3875516A (en) * 1973-10-26 1975-04-01 Rank Organisation Ltd Discriminator circuits
US4195282A (en) * 1978-02-01 1980-03-25 Gte Laboratories Incorporated Charge redistribution circuits
US4239990A (en) * 1978-09-07 1980-12-16 Texas Instruments Incorporated Clock voltage generator for semiconductor memory with reduced power dissipation
DE3226339C2 (de) * 1981-07-17 1985-12-19 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Analoge Schaltervorrichtung mit MOS-Transistoren
JPS6199998A (ja) * 1984-10-19 1986-05-19 Hitachi Ltd サンプル／ホ−ルド回路
JPS6291023A (ja) * 1985-10-16 1987-04-25 Mitsubishi Electric Corp Ａ／ｄコンバ−タ
JPH0761019B2 (ja) * 1986-06-19 1995-06-28 日本電気株式会社 アナログ・デイジタル変換器
US4704550A (en) * 1986-11-07 1987-11-03 American Telephone And Telegraph Company Method and apparatus for driving electrical circuits
US4831381A (en) * 1987-08-11 1989-05-16 Texas Instruments Incorporated Charge redistribution A/D converter with reduced small signal error
EP0320100A2 (de) * 1987-12-05 1989-06-14 Stc Plc Analogdigitalwandler
US5084634A (en) * 1990-10-24 1992-01-28 Burr-Brown Corporation Dynamic input sampling switch for CDACS

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10049007B4 (de) * 1999-10-08 2008-07-03 Verigy (Singapore) Pte. Ltd. Folge- und Halteschaltkreis

Also Published As

Publication number Publication date
GB9300164D0 (en) 1993-03-03
US5172019A (en) 1992-12-15
DE4300984B4 (de) 2005-06-30
GB2264011A (en) 1993-08-11
JPH0613901A (ja) 1994-01-21

Similar Documents

Publication Publication Date Title
DE4300984B4 (de) Bootstrap-MOSFET-Abtastschaltstufe
DE102015219097B4 (de) Vielseitiger Stromsensor für Schaltregler
DE69725322T2 (de) Spannung-strom-umsetzer für hochfrequente anwendungen
DE2713714C3 (de)
DE60114051T2 (de) Selbstangleichende stromquelle und verfahren für einen daw mit geschalteten stromquellen
DE102012100144B4 (de) Kalibrierungsschaltung und Verfahren zum Kalibrieren einer kapazitiven Kompensation in Digital-Analog-Wandlern
DE102018100248B4 (de) Verstärkerschaltungen und Verfahren zur Signalverstärkung
DE2641860A1 (de) Integrierte stromversorgungsschaltung
DE3725339A1 (de) Automatische justierschaltung zum justieren der zeitkonstanten einer filterschaltung
DE112006003020B4 (de) Operationsverstärker mit Null-Offset
DE112005000994B4 (de) Hochpassfilter, welcher isolierte Gate-Feldeffekttransistoren verwendet
DE3832448A1 (de) Messverstaerker mit programmierbarer verstaerkung
DE3017669A1 (de) Regelverstaerker
DE10117382A1 (de) Schaltungsanordnung und Sensorvorrichtung
DE19509815C1 (de) Schaltung zur Speisung einer Wheatstoneschen Brücke mit einer Rechteckwechselspannung
DE2946000C2 (de) Integrierende Analog-Digitalwandlerschaltung
DE19708203C2 (de) Komparatorschaltung
DE2839459A1 (de) Schaltungsanordnung zur signalpegelumsetzung
DE4135991C1 (en) Capacitance-frequency converter producing rectangular pulse train signal - has two changeover switches connected to respective plates of capacitor for connection to different potentials
DE19527384C2 (de) Schaltungsanordnung zur Analogsignalverarbeitung
DE3024014C2 (de) Wechsel-Gleichspannungswandler in Form einer integrierten Schaltung
DE102004022991B3 (de) Abtast-Differenzverstärker und Abtast-Verstärker
EP3141878A2 (de) Vorrichtung und verfahren zum betreiben passiver infrarotsensoren
EP0489259A2 (de) Kapazitäts-Frequenz-Wandler
DE102021106859A1 (de) Komparator mit konfigurierbaren betriebsmodi

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee