JP5030088B2

JP5030088B2 - トラックアンドホールド回路

Info

Publication number: JP5030088B2
Application number: JP2007073370A
Authority: JP
Inventors: 賢一大畠; 喜市山下; 浩輔矢山; 耕一郎益子; 顕田邉; 邦彦飯塚; 孝一尾野; 卓司木村
Original assignee: 株式会社半導体理工学研究センター
Priority date: 2007-03-20
Filing date: 2007-03-20
Publication date: 2012-09-19
Anticipated expiration: 2027-03-20
Also published as: JP2008236391A

Description

本発明は、ＡＤ（アナログ−デジタル）変換器やスイッチト・キャパシタ回路等に用いて好適なトラックアンドホールド回路に関する。

トラックアンドホールド（track and hold：ＴＨ）回路は、離散時間信号を処理する回路における基本回路の１つであり、ＡＤ変換器やスイッチト・キャパシタ回路などに用いられている。図８に、従来のトラックアンドホールド回路の構成を示す。

図８（ａ）に示すように、トラックアンドホールド回路は、トランジスタスイッチとしてのＭＯＳトランジスタＭＳと、保持容量（ホールドキャパシタ）ＣＨとを有する。ＭＯＳトランジスタＭＳは、ゲートがクロック信号生成回路（ＣＬＫＧＥＮ）１０に接続され、ボディ端子が基準電位（例えばグラウンド）に接続される。

トラックアンドホールド回路は、クロック信号生成回路１０から出力されるクロック信号が高電位（ハイレベル）のときにＭＯＳトランジスタＭＳが導通（オン状態）しトラックモードとなり、クロック信号が低電位（ローレベル）のときにＭＯＳトランジスタＭＳが非導通（オフ状態）になりホールドモードとなる。トラックモードにおいては、信号源ＩＮからの入力信号の電圧レベルがＭＯＳトランジスタＭＳを介して出力端子ＯＵＴに伝達され、ホールドモードにおいては、トラックモードにて伝達された電圧レベルが保持される。

図８（ｂ）は、図８（ａ）に示したトラックアンドホールド回路の等価回路（トラックモード時）を示しており、ＲＯＮはＭＯＳトランジスタＭＳがオン状態であるときの抵抗、いわゆるオン抵抗を示している。また、Ｖ_inは入力信号の電圧値、Ｖ_outは出力信号の電圧値、ｒ_onはオン抵抗ＲＯＮの抵抗値、Ｃ_hは保持容量ＣＨの容量値とする。

上述したようにトラックモードにおいては、信号源ＩＮからの入力信号の電圧レベルがＭＯＳトランジスタＭＳを介して出力端子ＯＵＴに伝達されるが、ＭＯＳトランジスタＭＳのオン抵抗ＲＯＮにより時定数（ｒ_on×Ｃ_h）で決まる遅延が発生する。ここで、オン抵抗ＲＯＮの抵抗値ｒ_onは、下記のように表される。

上記式（１）〜（３）において、μは電子移動度、Ｃ_OXはＭＯＳトランジスタＭＳの単位面積当たりのゲート酸化膜容量、Ｗはゲート幅、Ｌはゲート長である。Ｖ_GSはＭＯＳトランジスタＭＳのゲート・ソース間電圧、Ｖ_THはＭＯＳトランジスタＭＳの閾値電圧、Ｖ_CLK（Ｈ）はクロック信号の高電位、Ｖ_inはＭＯＳトランジスタＭＳのソースへの入力電圧である。また、φ_Bは仕事関数、ε_Siは誘電定数、ｅは単位電荷、Ｎ_Aは不純物濃度である。

式（１）〜（３）より明らかなように、入力信号の電圧Ｖ_inに依存して、ゲート・ソース間電圧Ｖ_GS及び閾値電圧Ｖ_THがそれぞれ変動し、項（Ｖ_GS−Ｖ_TH）の値も変動する。すなわち、オン抵抗ＲＯＮの抵抗値ｒ_onは、入力信号の電圧Ｖ_inに依存して変化する。そのため、従来のトラックアンドホールド回路においては、図９に示すように入力信号の電圧Ｖ_inに応じて遅延が変化し（例えば、ＤＬ１、ＤＬ２参照）、出力信号に歪が発生するという問題があった。

この問題に対して、入力信号の電圧Ｖ_inに応じてクロック信号の高電位Ｖ_CLK（Ｈ）を変化させ、

とすることで、ゲート・ソース間電圧Ｖ_GSを電圧Ｖ_inに依らず一定に保ちトラックアンドホールド回路の歪特性を改善する技術が提案されている（例えば、非特許文献１参照。）。

K.Nagaraj et al., "A Dual-Mode 700-Msamples/s 6-bit 200-Msamples/s 7-bit A/D Converter in a 0.25-μm Digital CMOS Process", IEEE Journal of Solid-State Circuits, vol.35, no.12, Dec. 2000, pp.1760-1768

本発明は、トラックアンドホールド回路の歪特性を改善し、高精度なトラックアンドホールド回路を提供することを目的とする。

本発明のトラックアンドホールド回路は、ゲートに入力されるクロック信号に応じてオン／オフ制御され、入力電圧を伝達する第１のトランジスタと、上記第１のトランジスタにより伝達された上記入力電圧を保持する第１の保持容量と、上記第１のトランジスタがオン状態の期間は上記第１のトランジスタのボディ電位を上記入力電圧に応じて変化させ、上記第１のトランジスタがオフ状態の期間は上記ボディ電位を一定に保つよう制御する制御回路とを備えることを特徴とする。上記制御回路は、上記第１のトランジスタと同期して上記入力電圧を伝達するか又は遮断するかの切り替えが行われるスイッチ回路と、上記スイッチ回路の出力電圧を保持する第２の保持容量とを備える。上記スイッチ回路は、ソースに上記入力電圧が供給され、ゲートに上記クロック信号が供給され、ドレインが上記第２の保持容量に接続された第２のトランジスタで構成され、上記第２のトランジスタと上記第２の保持容量の相互接続点が上記第１のトランジスタのボディ端子に接続される。上記入力電圧は、差動信号における一方の信号の電圧である。上記制御回路は、ソースに上記一方の信号に対する逆相信号が供給され、ゲート及びドレインが基準電位に接続された第３のトランジスタを備え、上記第３のトランジスタのボディ端子が上記第１のトランジスタのボディ端子に接続される。

本発明によれば、入力電圧を伝達する第１のトランジスタがオン状態の期間はそのボディ電位を入力電圧に応じて変化させることで、入力電圧に依らず第１のトランジスタのソース・ボディ間電圧を一定に保つことができる。これにより、トラックモード時に入力電圧に依存して第１のトランジスタの閾値電圧が変動することを防止でき、出力波形の歪を低減して高精度なトラックアンドホールド回路を提供することが可能となる。

以下、本発明の実施形態を図面に基づいて説明する。

図１は、本発明の一実施形態に係るトラックアンドホールド回路の構成例を示す図である。本実施形態に係るトラックアンドホールド回路は、ＭＯＳ（metal oxide semiconductor）トランジスタＭＳ、保持容量（ホールドキャパシタ）ＣＨ、クロック信号生成回路（ＣＬＫＧＥＮ）１、及びボディバイアス制御回路（ＢＢＣＴＬ）２を有する。

ＭＯＳトランジスタＭＳは、トランジスタスイッチとして機能し、クロック信号生成回路１より出力されるクロック信号に応じて入力信号の電圧（入力電圧）を伝達又は遮断する。ＭＯＳトランジスタＭＳは、ソースが入力端子ＩＮに接続され、ドレインが出力端子ＯＵＴに接続され、ゲートがクロック信号生成回路１に接続される。すなわち、ＭＯＳトランジスタＭＳは、クロック信号生成回路１で生成されるクロック信号がゲートに入力されて、このクロック信号に応じてオン／オフ制御され、入力端子ＩＮから入力される入力信号の電圧を出力端子ＯＵＴに伝達可能となっている。また、ＭＯＳトランジスタＭＳのボディ端子Ｂは、ボディバイアス制御回路２に接続される。

保持容量ＣＨは、ＭＯＳトランジスタＭＳにより伝達された入力電圧を保持するためのものであり、一方の電極（第１の電極）がＭＯＳトランジスタＭＳのドレインに接続され、他方の電極（第２の電極）が基準電位（例えばグラウンド）に接続されている。

クロック信号生成回路１は、クロック信号を生成し、生成したクロック信号をＭＯＳトランジスタＭＳ及びボディバイアス制御回路２に出力する。クロック信号生成回路１には、入力端子ＩＮから入力される入力信号が供給されている。ここで、クロック信号生成回路１は、入力信号追従型のクロック信号生成回路であり、生成するクロック信号の電位を入力電圧に追従して変化させる。例えば、クロック信号の電位が、一定の制御電位に入力電圧を加算した電位となるよう制御する。なお、入力電圧に応じてクロック信号の電位を変化させる処理は、少なくともクロック信号の高電位に対して施せば良い。クロック信号生成回路１は、例えば上記式（４）により高電位が示されるようなクロック信号を生成し出力する。

ボディバイアス制御回路２は、入力端子ＩＮから入力される入力信号及びクロック信号生成回路１で生成されるクロック信号が供給され、入力信号及びクロック信号に基づいて、ＭＯＳトランジスタＭＳのボディ電位（ボディバイアス、基板電位）を制御する。

具体的には、ボディバイアス制御回路２は、クロック信号が高電位（ハイレベル）となりＭＯＳトランジスタＭＳがオン状態（導通状態）の期間、すなわちトラックモード時は、ＭＯＳトランジスタＭＳのボディ電位を入力電圧に追従して変化させるよう制御する。例えば、ＭＯＳトランジスタＭＳのボディ電位が、ＭＯＳトランジスタＭＳに対する任意のバイアス電位に入力電圧を加算した電位となるよう制御する。言い換えれば、ボディバイアス制御回路２は、ＭＯＳトランジスタＭＳのソース・ボディ間電圧を一定に保つように入力電圧に応じてボディ電位を制御する。

一方、ボディバイアス制御回路２は、クロック信号が低電位（ローレベル）となりＭＯＳトランジスタＭＳがオフ状態（非導通状態）の期間、すなわちホールドモード時はＭＯＳトランジスタＭＳのボディ電位を一定に保つよう制御する。

図１に示したトラックアンドホールド回路は、クロック信号生成回路１から出力されるクロック信号が高電位のときにトラックモードとなり、入力端子ＩＮからの入力信号の電圧（入力電圧）がＭＯＳトランジスタＭＳを介して出力端子ＯＵＴに伝達される。また、クロック信号生成回路１から出力されるクロック信号が低電位のときにホールドモードとなり、トラックモードにて伝達された入力電圧が保持される。

ここで、本実施形態において、トラックモード時には、ＭＯＳトランジスタＭＳのゲートに上記式（４）で示されるクロック信号の高電位Ｖ_CLK（Ｈ）が供給される。また、ＭＯＳトランジスタＭＳのボディ電位は、ボディバイアス制御回路２により入力電圧に応じて制御され、ソース・ボディ間電圧Ｖ_SBを一定に保つようにされる。したがって、トラックモード時におけるＭＯＳトランジスタＭＳのゲート・ソース間電圧Ｖ_GS及び閾値電圧Ｖ_THは、下記式（５）、（６）で表される。

つまり、本実施形態において、トラックモード時におけるＭＯＳトランジスタＭＳのゲート・ソース間電圧Ｖ_GSは、入力電圧に依存せず一定となる。また、トラックモード時におけるＭＯＳトランジスタＭＳの閾値電圧Ｖ_THも、ソース・ボディ間電圧Ｖ_SBを一定に保つことで基板バイアス効果の影響が排除され、入力電圧に依存せず一定となる。これにより、ＭＯＳトランジスタのオン抵抗の抵抗値は、トラックモード時には入力電圧に依らず一定の値を保つことが可能となり、遅延を決める時定数の変動を防止し出力波形の歪を低減することができる。したがって、本実施形態によれば、トラックアンドホールド回路の歪特性を大きく改善し、高精度なトラックアンドホールド回路を実現することができる。例えば、本実施形態に係るトラックアンドホールド回路は、ＡＤ変換器やスイッチト・キャパシタ回路等の高精度なトラックアンドホールド回路を要するアナログ回路に適用して好適である。

なお、式（５）、（６）において、φ_Bは仕事関数、ε_Siは誘電定数、ｅは単位電荷、Ｎ_Aは不純物濃度、Ｖ_SBはＭＯＳトランジスタＭＳのソース・ボディ間電圧、Ｃ_OXはＭＯＳトランジスタＭＳの単位面積当たりのゲート酸化膜容量である。

図２は、本実施形態に係るトラックアンドホールド回路の出力スペクトラムを示す図である。サンプリング周波数は１ＧＨｚ、入力周波数は４７７ＭＨｚである。なお、図２においては、比較参照するために従来のトラックアンドホールド回路の出力スペクトラムをあわせて示している。図２において、○印が本実施形態のものを示しており、×印が従来技術のものを示している。

本実施形態では、２次高調波（図２中のＨＡ）及び３次高調波（図２中のＨＢ）を低減できていることがわかる。本実施形態に係るトラックアンドホールド回路は、従来のトラックアンドホールド回路と比較して、２次高調波については１７．７ｄＢ低減でき、３次高調波については３．２ｄＢ低減できている。また、ＳＮＤＲ（signal to noise plus distortion rate）を比較すると、従来の回路では５６．８ｄＢであるのに対して、本実施形態では７２．２ｄＢが得られており、本実施形態によれば大きな歪改善効果を得ることができる。

図３は、本実施形態に係るトラックアンドホールド回路の具体的な回路構成例を示す図である。この図３において、図１に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。

図３に示すトラックアンドホールド回路におけるボディバイアス制御回路２は、スイッチ回路であるＭＯＳトランジスタＭＡと、保持容量ＣＡとを有する。ＭＯＳトランジスタＭＡは、ソースが入力端子ＩＮに接続され、ドレインが保持容量ＣＡに接続され、ゲートがクロック信号生成回路１に接続される。ＭＯＳトランジスタＭＡのドレインと保持容量ＣＡとの相互接続点が、ＭＯＳトランジスタＭＳのボディ端子Ｂに接続される。また、ＭＯＳトランジスタＭＡのボディ端子は基準電位（例えばグラウンド）に接続されている。

ボディバイアス制御回路２内のＭＯＳトランジスタＭＡは、ＭＯＳトランジスタＭＳと同様に、クロック信号生成回路１で生成されるクロック信号がゲートに入力されて、このクロック信号に応じてオン／オフ制御される。すなわち、ＭＯＳトランジスタＭＡは、ＭＯＳトランジスタＭＳと同期してオン／オフ制御され、入力端子ＩＮから入力される入力信号の電圧（入力電圧）を伝達するか又は遮断するかがクロック信号に応じて切り替えられる。

したがって、図３に示すボディバイアス制御回路２は、トラックアンドホールド回路におけるトラックモード時には、入力端子ＩＮより供給される入力電圧をＭＯＳトランジスタＭＳのボディ端子Ｂにボディ電位として供給する。また、ホールドモード時には、ボディバイアス制御回路２は、トラックモード時に伝達された入力電圧を保持することで、ＭＯＳトランジスタＭＳのボディ電位を一定に保つ。

以上のように、図３に示すトラックアンドホールド回路においては、トラックモード時には、ＭＯＳトランジスタＭＳのゲート・ソース間電圧Ｖ_GS及び閾値電圧Ｖ_THは、入力電圧に依存せず一定となり、ＭＯＳトランジスタＭＳのオン抵抗の抵抗値を入力電圧に依らず一定の値に保つことができる。これにより、出力波形の歪を低減することができ、トラックアンドホールド回路の歪特性を大きく改善して、高精度なトラックアンドホールド回路を実現することができる。
また、ホールドモード時には、ＭＯＳトランジスタＭＳのボディ電位が、トラックアンドホールド回路にて保持している電位に等しい電位に保持されるので、寄生容量ＣＰを介した信号漏洩を抑制することができる。

図４は、本実施形態に係るトラックアンドホールド回路の具体的な回路構成の他の例を示す図である。この図４において、図１、図３に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。

図４に示すトラックアンドホールド回路において、保持容量ＣＨは、一方の電極（第１の電極）がスイッチＳＷ１を介してＭＯＳトランジスタＭＳのドレインに接続され、他方の電極（第２の電極）が増幅器３の第１入力端子（例えば、反転入力端子）に接続される。増幅器３は、第２入力端子（例えば、非反転入力端子）が基準電位（例えば、グラウンド）に接続され、出力端子がトラックアンドホールド回路の出力端子ＯＵＴに接続される。また、保持容量ＣＨの第１の電極と増幅器３の出力端子がスイッチＳＷ２を介して接続される。また、増幅器３は、その出力端子と第１入力端子とがスイッチＳＷ３を介して接続される。

図４に示すトラックアンドホールド回路においては、トラックモード時にはスイッチＳＷ１及びＳＷ３が導通状態となり、スイッチＳＷ２が非導通状態となる。これにより、入力端子ＩＮより入力される入力信号の電圧（入力電圧）に応じた電荷が保持容量ＣＨに蓄積される。また、ホールドモード時にはスイッチＳＷ２が導通状態となり、スイッチＳＷ１及びＳＷ３が非導通状態となる。これにより、トラックモード時に保持容量ＣＨに蓄積された電荷に基づいて、トラックモード時に伝達された入力電圧と等しい電圧の信号が出力端子ＯＵＴより出力される。なお、ＭＯＳトランジスタＭＳのボディ電位は、トラックモード時及びホールドモード時ともに、上述した図３に示したトラックアンドホールド回路と同様に制御されている。

以上のように、図４に示すトラックアンドホールド回路においても、トラックモード時にはＭＯＳトランジスタＭＳのオン抵抗の抵抗値を入力電圧に依らず一定の値に保つことが可能となり、出力波形の歪を低減することができる。これにより、歪特性が大きく改善された高精度なトラックアンドホールド回路を実現することができる。

図５は、本実施形態に係るトラックアンドホールド回路の具体的な回路構成例を示す図であり、図５においてはクロック信号生成回路の回路構成例を詳細に示している。この図５において、図１に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。

図５に示すトラックアンドホールド回路におけるクロック信号生成回路１は、スイッチＳＷ４、ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８、及び容量ＣＢを有する。スイッチＳＷ４〜ＳＷ８は、例えばＭＯＳトランジスタで構成される。

容量ＣＢの一方の電極（第１の電極）と入力端子ＩＮとがスイッチＳＷ４を介して接続される。また、容量ＣＢの第１の電極は、スイッチＳＷ５を介して基準電位（例えば、グラウンド）に接続される。

容量ＣＢの他方の電極（第２の電極）と、ＭＯＳトランジスタＭＳのゲート及びボディバイアス制御回路２とが、スイッチＳＷ７を介して接続される。また、容量ＣＢの第２の電極は、スイッチＳＷ６を介して制御電位Ｖ_onに接続される。なお、制御電位Ｖ_onは、ＭＯＳトランジスタＭＳの特性等に応じて予め定められた一定の電位である。スイッチＳＷ７と、ＭＯＳトランジスタＭＳのゲート及びボディバイアス制御回路２との相互接続点が、スイッチＳＷ８を介して基準電位（例えば、グラウンド）に接続される。

図５に示すクロック信号生成回路１は、トラックアンドホールド回路におけるホールドモード時には、スイッチＳＷ５、ＳＷ６、及びＳＷ８が導通状態となり、スイッチＳＷ４及びＳＷ７が非導通状態となる。これにより、容量ＣＢは、第１の電極が基準電位に接続されるとともに第２の電極が制御電位Ｖ_onに接続されることでプリチャージされ、電圧Ｖ_onに応じた電荷が容量ＣＢに蓄積される。また、スイッチＳＷ７が非導通状態となり、スイッチＳＷ８が導通状態となることで、ＭＯＳトランジスタＭＳのゲート及びボディバイアス制御回路２には、クロック信号として基準電位が供給される。

また、トラックモード時には、スイッチＳＷ５、ＳＷ６、及びＳＷ８が非導通状態となり、スイッチＳＷ４及びＳＷ７が導通状態となる。これにより、入力端子ＩＮより入力される入力信号の電圧（入力電圧）Ｖ_inが容量ＣＢの第１の電極に供給され、容量ＣＢの第２の電極の電位（Ｖ_in＋Ｖ_on）が、スイッチＳＷ７を介しクロック信号としてＭＯＳトランジスタＭＳのゲート及びボディバイアス制御回路２に供給される。

以上のように、図５に示すトラックアンドホールド回路においては、クロック信号生成回路１は、トラックモード時には制御電位Ｖ_onに入力電圧Ｖ_inを加算した電位をクロック信号として出力し、ホールドモード時には基準電位をクロック信号として出力する。したがって、トラックモード時にはＭＯＳトランジスタのゲート・ソース間電圧Ｖ_GSを入力電圧に依らず一定の値Ｖ_onに保つことができる。

図６及び図７は、本実施形態に係るトラックアンドホールド回路の具体的な回路構成のその他の例を示す図である。図６及び図７に示すトラックアンドホールド回路は、入力信号が差動信号である場合に適用可能なものである。この図６及び図７において、図１及び図３に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。

図６において、入力端子ＩＮ＋は、図３に示した入力端子ＩＮに相当し、入力信号である差動信号における一対の信号のうち、一方の信号が入力される。出力端子ＯＵＴ＋は、図３に示した出力端子ＯＵＴに相当し、入力端子ＩＮ＋から入力された信号の電圧が伝達される。また、入力端子ＩＮ−は、差動信号における他方の信号（入力端子ＩＮ＋に入力される信号の逆相信号）が入力される。

図６に示すトラックアンドホールド回路におけるボディバイアス制御回路２Ａは、スイッチ回路であるＭＯＳトランジスタＭＡ及び保持容量ＣＡに加え、ＭＯＳトランジスタＭＳＡを有する。ＭＯＳトランジスタＭＳＡは、ソースが入力端子ＩＮ−に接続され、ゲート及びドレインが基準電位（例えばグラウンド）に接続される。また、ＭＯＳトランジスタＭＳＡのボディ端子は、ＭＯＳトランジスタＭＳのボディ端子Ｂに接続される。ここで、ＭＯＳトランジスタＭＳＡとＭＯＳトランジスタＭＳは、同じサイズのトランジスタである。

ＭＯＳトランジスタＭＳのボディ電位制御を含む図６に示すトラックアンドホールド回路におけるトラックモード時の回路動作は、図３に示したトラックアンドホールド回路と同様である。したがって、出力波形の歪を低減することができ、トラックアンドホールド回路の歪特性を大きく改善して、高精度なトラックアンドホールド回路を実現することができる。

また、ホールドモード時には、ボディバイアス制御回路２Ａにより、寄生容量ＣＰ２Ａを介して伝達される入力端子ＩＮ−からの入力信号に基づく電位が、ＭＯＳトランジスタＭＳのボディ端子Ｂに供給されるので、寄生容量ＣＰ２を介して伝達される入力端子ＩＮ＋からの入力信号に基づくボディ端子Ｂの電位変化を打ち消し抑制することができる。これにより、寄生容量ＣＰ２及びＣＰを経由した入力信号の信号漏洩を低減することができる。信号の漏洩量を同じとすれば、図３に示したトラックアンドホールド回路よりも保持容量ＣＡを小さくすることができるので、入力側から見た負荷容量を削減することもできる。

図７において、入力端子ＩＮ＋は、差動信号における一方の信号（例えば、正相信号）が入力され、入力端子ＩＮ−は、差動信号における他方の信号（例えば、逆相信号）が入力される。出力端子ＯＵＴ＋、ＯＵＴ−は、入力端子ＩＮ＋、ＩＮ−にそれぞれ対応する出力端子である。

回路要素４Ｐは、入力端子ＩＮ＋から入力される入力信号に係るものであり、クロック信号生成回路１と、ＭＯＳトランジスタＭＡ及び保持容量ＣＡを有するボディバイアス制御回路２と、ＭＯＳトランジスタＭＳとを有する。同様に、回路要素４Ｎは、入力端子ＩＮ−から入力される入力信号に係るものであり、クロック信号生成回路１と、ＭＯＳトランジスタＭＡ及び保持容量ＣＡを有するボディバイアス制御回路２と、ＭＯＳトランジスタＭＳとを有する。

クロック信号生成回路１、ボディバイアス制御回路２、及びＭＯＳトランジスタＭＳによる回路要素４Ｐ、４Ｎの構成は、図３に示したクロック信号生成回路１、ボディバイアス制御回路２、及びＭＯＳトランジスタＭＳによる構成と同様であるので説明は省略する。

保持容量ＣＨＰ、ＣＨＮは、回路要素４Ｐ、４Ｎに対応する保持容量である。保持容量ＣＨＰは、一方の電極（第１の電極）が出力端子ＯＵＴ＋に接続され、他方の電極（第２の電極）がスイッチＳＷ９に接続される。スイッチＳＷ９は、三端子スイッチであり、保持容量ＣＨＰの第２の電極に接続された端子に対して、端子（ＰＡ）又は端子（ＰＢ）を選択的に接続するよう制御される。

同様に、保持容量ＣＨＮは、一方の電極（第１の電極）が出力端子ＯＵＴ−に接続され、他方の電極（第２の電極）がスイッチＳＷ１０に接続される。スイッチＳＷ１０は、三端子スイッチであり、保持容量ＣＨＮの第２の電極に接続された端子に対して、端子（ＮＡ）又は端子（ＮＢ）を選択的に接続するよう制御される。

スイッチＳＷ９の端子（ＰＡ）及びスイッチＳＷ１０の端子（ＮＡ）は、基準電位（例えば、グラウンド）に接続される。また、スイッチＳＷ９の端子（ＰＢ）とスイッチＳＷ１０の端子（ＮＢ）が接続される。

図７に示すトラックアンドホールド回路においては、トラックモード時には、スイッチＳＷ９は、保持容量ＣＨＰの第２の電極が接続された端子と端子（ＰＡ）を接続するよう制御され、スイッチＳＷ１０は、保持容量ＣＨＮの第２の電極が接続された端子と端子（ＮＡ）を接続するよう制御される。これにより、保持容量ＣＨＰ、ＣＨＮの第２の電極が基準電位にそれぞれ接続され、図３に示したトラックアンドホールド回路と同様に動作する。

また、ホールドモード時には、スイッチＳＷ９は、保持容量ＣＨＰの第２の電極が接続された端子と端子（ＰＢ）を接続するよう制御され、スイッチＳＷ１０は、保持容量ＣＨＮの第２の電極が接続された端子と端子（ＮＢ）を接続するよう制御される。すなわち、保持容量ＣＨＰの第２の電極と保持容量ＣＨＮの第２の電極とが接続される。これにより、ホールドモード時において、回路要素４Ｐが有するＭＯＳトランジスタＭＳの寄生容量を介した出力端子ＯＵＴ＋側への漏洩信号と、それに対して逆相の回路要素４Ｎが有するＭＯＳトランジスタＭＳの寄生容量を介した出力端子ＯＵＴ−側への漏洩信号とが、保持容量ＣＨＰ、ＣＨＮを介して打ち消され、ホールドモード時の入力信号の漏洩を低減することができる。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

本発明の一実施形態に係るトラックアンドホールド回路の構成例を示す図である。本実施形態に係るトラックアンドホールド回路の出力スペクトラムを示す図である。本実施形態に係るトラックアンドホールド回路の具体的な回路構成例を示す図である。本実施形態に係るトラックアンドホールド回路の具体的な回路構成の他の例を示す図である。本実施形態に係るトラックアンドホールド回路の具体的な回路構成例を示す図である。本実施形態に係るトラックアンドホールド回路の具体的な回路構成のその他の例を示す図である。本実施形態に係るトラックアンドホールド回路の具体的な回路構成のその他の例を示す図である。従来のトラックアンドホールド回路の構成を示す図である。従来のトラックアンドホールド回路における入力信号と出力信号を示す図である。

符号の説明

１クロック信号生成回路
２、２Ａボディバイアス制御回路
ＭＳトランジスタ
ＣＨ保持容量
ＩＮ入力端子
ＯＵＴ出力端子

Claims

ゲートに入力されるクロック信号に応じてオン／オフ制御され、入力電圧を伝達する第１のトランジスタと、
上記第１のトランジスタにより伝達された上記入力電圧を保持する第１の保持容量と、
上記第１のトランジスタがオン状態の期間は上記第１のトランジスタのボディ電位を上記入力電圧に応じて変化させ、上記第１のトランジスタがオフ状態の期間は上記ボディ電位を一定に保つよう制御する制御回路と
を備え、
上記制御回路は、
上記第１のトランジスタと同期して上記入力電圧を伝達するか又は遮断するかの切り替えが行われるスイッチ回路と、
上記スイッチ回路の出力電圧を保持する第２の保持容量と
を備え、
上記スイッチ回路は、
ソースに上記入力電圧が供給され、ゲートに上記クロック信号が供給され、ドレインが上記第２の保持容量に接続された第２のトランジスタで構成され、
上記第２のトランジスタと上記第２の保持容量の相互接続点が上記第１のトランジスタのボディ端子に接続され、
上記入力電圧は、差動信号における一方の信号の電圧であり、
上記制御回路は、
ソースに上記一方の信号に対する逆相信号が供給され、ゲート及びドレインが基準電位に接続された第３のトランジスタを備え、
上記第３のトランジスタのボディ端子が上記第１のトランジスタのボディ端子に接続される
ことを特徴とするトラックアンドホールド回路。
上記制御回路は、上記第１のトランジスタがオン状態の期間は上記第１のトランジスタのソース・ボディ間電圧を一定に保つよう上記ボディ電位を制御することを特徴とする請求項１記載のトラックアンドホールド回路。
上記制御回路は、上記第１のトランジスタがオン状態の期間は任意のバイアス電位に上記入力電圧を加算した電位を上記ボディ電位として供給することを特徴とする請求項１記載のトラックアンドホールド回路。
上記入力電圧に応じて電位を変化させた上記クロック信号を生成するクロック信号生成回路をさらに備えることを特徴とする請求項１〜３の何れか１項に記載のトラックアンドホールド回路。
上記クロック信号生成回路は、上記第１のトランジスタをオン状態にする期間は一定の制御電位に上記入力電圧を加算した電位を上記クロック信号として出力することを特徴とする請求項４記載のトラックアンドホールド回路。
上記クロック信号生成回路は、
上記第１のトランジスタをオフ状態にする期間は、第１電極が基準電位に接続されるとともに第２電極が上記一定の制御電位に接続され、
上記第１のトランジスタをオン状態にする期間は、上記第１電極に上記入力電圧が供給され上記第２電極の電位を上記クロック信号として出力される容量を備えることを特徴とする請求項５記載のトラックアンドホールド回路。