DE2713714C3 - - Google Patents
Info
- Publication number
- DE2713714C3 DE2713714C3 DE2713714A DE2713714A DE2713714C3 DE 2713714 C3 DE2713714 C3 DE 2713714C3 DE 2713714 A DE2713714 A DE 2713714A DE 2713714 A DE2713714 A DE 2713714A DE 2713714 C3 DE2713714 C3 DE 2713714C3
- Authority
- DE
- Germany
- Prior art keywords
- output
- circuit
- input
- operational amplifier
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
Die Erfindung betrifft eine Schaltung zur Abtastung und Momentanwertspeicherung eines Analogsignals
ίο entsprechend dem Gattungsbegriff des Anspruchs 1.
Vereinfachend soll diese im folgenden als Abtast-Speicher-Schaltung
oder Abtast-Halte-Schaltung bezeichnet
sein.
Abtast-Speicher-Schaltungen werden für verschiedeis ne Zwecke, beispielsweise als periphere Einheit zur
Anpassung zwischen einer analogen Signalquelle und einer digitalen Datenverarbeitungsanlage eingesetzt
und sind in verschiedenen Varianten bekannt. Hierbei ist es üblich, während eines Abtast-Modus einen Kondensator
auf den Momentanwert der analogen Funktion aufzuladen und dessen Speicherwert während eines
nachfolgenden Halte-Modus auszuwerten. Um eine Belastung der Meßgröße einerseits und eine zu rasche
Entladung des Kondensators andererseits zu vermeiden, werden häufig Operationsverstärker eingesetzt. Eine
typische Schaltung dieser Art ist aus der US-PS 33 04 507 bekannt.
Eine bekannte Schwierigkeit solcher Schaltungen liegt im Auftreten von Offset- oder Verlagerungsspan-
j(i nungen, was der Einsatz von Operationsverstärkern mit
sich bringt. Die Offsetspannung ist definiert als die Differenz der Eingangs-Gleichspannungen an einem
Operationsverstärker, welche notwendig ist, um an seinem Ausgang die Spannung Null zu erhalten.
η Zur Ausschaltung der Offsetspannungen sind bei
bekannten Schaltungen Kompensationspotentiometer bekannt, doch kann damit allenfalls ein statischer
Abgleich erreicht werden, der sich auf eine bestimmte Umgebungstemperatur bezieht. Die Notwendigkeit
κι derartiger Mittel erschwert auch die Ausgestaltung als
monolithische integrierte Schaltung.
Weiterhin ist auch die Genauigkeit, mit welcher die Abtastung bei bekannten Schaltungen durchgeführt
wird, eine Funktion der Gleichtaktunterdrückung bzw.
4) des Gleichtakt-Unterdrückungsverhältnis-Faktors der
Operationsverstärker. Die Null-Einstellung, welche bei den meisten Abtast-Speicher-Schaltungen angewandt
wird, dient zur Einstellung bzw. Nachstellung von Offsetspannungen, einem Gleichspannungsparameter.
in Da jedoch das Eingangssignal normalerweise sich mit
der Zeit verändert, wenn die Größe der Eingangsspannung sich ändert, so ändert sich auch die Offsetspannung
des Operationsverstärkers. Obwohl Genauigkeitseinstellungen bei bekannten Schaltungen für ein gewünsch-
Vi tes Eingangssignal oder einen gewünschten Eingangssignalpegel
vorgenommen werden können, wird somit während der Abtastung dennoch aufgrund des Problems
der Gleichtaktunterdrückung ein Fehler eingebracht.
Ein weiteres Problem bekannter Abtast-Speicher-
Ein weiteres Problem bekannter Abtast-Speicher-
Mi Schaltungen besteht darin, daß die Impulsfolge dureh
die Anstiegsgeschwindigkeit der Operationsverstärker in der Schaltung begrenzt ist. Aus diesem Grund ergibt
sich in der Praxis eine untere Grenze für die Abtastzeit.
Aufgabe der Erfindung ist die Verfügbarmachung
h'i einer Abtast-Speicher-Schaltung der eingangs definierten
Art, welche mit hoher Genauigkeit arbeitet und auf besondere Nachstellmittel verzichtet.
Die hierzu vorgeschlagene Lösung ist im kennzeich-
nenden Teil des Anspruches 1 definiert Vorteilhafte Ausgestaltungen sind den Unteransprüchen zu entnehmen.
Die erfindungsgemäße Schaltung führt ohne jede Einstellung von Hand zu einer dauernden Selbstkompensation
der Offsetspannungen und einer Unterdrükkung von Gleichspannungsfehlern. Durch den Verzicht
auf manuelle Einstellungsmittel eignet sie sich auch in besonderer Weise zur Ausgestaltung als monolithische
integrierte Schaltung.
Weitere Einzelheiten werden nun anhand der Zeichnungen erläutert Es zeigt
F i g. 1 ein Blockschaltbild einer bekannten Abtast-Halte-Schaltung,
F i g. 2 ein ausführliches Teilschaltbild, in welchem die erfindungsgemäße Abtast-Halte-Schaltung dargestellt
ist
F i g. 3 eine logische Treiberschaltung zur Steuerung der in F i g. 2 gezeigten Abtast-Halte-Schaltung,
F i g. 4 eine Wahrheitstabelle für die in der F i g. 2 dargestellte Schaltung,
Fig.5 ein Zeitdiagramm, welches Wellenformen veranschaulicht die die Arbeitsweise der in der F i g. 2
veranschaulichten Schaltung erläutern,
Fig.6 eine Schaltungsanordnung eines Teils der in
der Fig. 2 dargestellten Schaltung während eines Abtastmodus,
Fig.7 eine Schaltungsanordnung eines Teils der in
der F i g. 2 dargestellten Schaltungsanordnung während eines Haltemodus,
Fig.8 eine logische Treiberschaltung zur Steuerung
der Arbeitsweise der in der Fig.2 dargestellten Schaltung gemäß einer weiteren bevorzugten Ausführungsform
der Erfindung,
Fig.9 eine Wahrheitstabelle für die in der Fig. 2 j5
dargestellte Schaltung, welche durch die logische Treiberschaltung gemäß F i g. 8 gesteuert wird, und
Fig. 10 ein Zeitdiagramm, welches Wellenformen darstellt, dif die Arbeitsweise der Schaltung gemäß
F i g. 2 veranschaulichen, welche durch die logische Treiberschaltung gemäß F i g. 8 gesteuert wird.
In der Fig. 1 ist eine bekannte zweikanalige Abtast-Halte-Schaltung 10 dargestellt, welche außerordentlich
gut dazu geeignet ist, in Form einer monolithischen integrierten Schaltung hergestellt zu
werden. Die Schaltung 10 dient dazu, ein über die Zeit veränderbares Signal abzutasten, und zwar zu einem
Zeitpunkt, welcher durch einen extern erzeugten Steuer- oder Abtastimp;>ls vorgegeben wird, und die
Schaltung hält diesen Wert konstant, bis aufgrund einer w entsprechenden Steuerung eine weitere Abtastung des
über die Zeit veränderlichen Signals abgenommen wird. Gemäß der Darstellung in der Zeichnung weist die
Schaltung 10 zwei Kanäle 12 und 14 auf, welche jeweils zwischen einer Eingangsklemme 16, an welche das über 3>
die Zeit veränderliche Signal angelegt wird, und einer Ausgangsklemme 18 geschaltet sind, an welcher das
Ausgangssignal abgenommen wird. Die beiden Kanäle 12 und 14, welche die Abtast-Halte-Kanäle 20 und 22
enthalten, sind jeweils mit den Eingangs- bzw. den M) Ausgangsklemmen über analoge Schalter 24,26 bzw. 28,
30 verbunden.
Wenn ein Abtastimpuls den analogen Schaltern zugeführt wird, so befindet sich beispielsweise der Kanal
12 in einem Abtastmodus und tastet das der Klemme 16 μ zugeführte Eingangssignal ab. Gleichzeitig ist der Kanal
14 von dem Eingang getrennt und befindet sich in einem Haltemodus, wobei <las Ausgangssignal dieses Kanals
der Ausgangsklemme 18 zugeführt wird, im nächsten Betriebsmodus wird der Kanal 12 von der Eingangsklemme 16 getrennt und mit der Ausgangsklemme 18
verbunden, um das abgetastete Signal der Ausgangsklemme zuzuführen, während der Kanal 14 sich im
Abtastmodus befindet und mit der Klemme 16 verbunden ist jedoch von der Ausgangsklemme 18
getrennt ist
In den F i g. 2 und 3 ist die Abtast-Halte-Schaltung 10 mit den Einzelheiten der Erfindung dargestellt Es
werden dieselben Bezugszahlen für die entsprechenden Bauteile wie in der F i g. 1 verwendet Jeder der Kanäle
12 und 14 der Abtast-Halte-Schaltung 10 weist zwei Operationsverstärker, vier Übertragungsgatter und
einen Integrationskondensator auf. Es sei darauf hingewiesen, daß die Ausdrücke »Übertragungsgatter«
und »analoger Schalter« austauschbar verwendet werden. Gemäß einer besonders bevorzugten Ausführungsform
der erfindungsgemäßen Schaltung werden die Übertragungsgatter und die Opei v'.ionsverstärker in
jedem der Kanäle der Abtast-Halte-Schaltung 10 ais eine monolithische integrierte Schaltung hergestellt.
Gemäß der Darstellung weist der Kanal 12 ein Übertragungsgatter 24 auf, welches einen Eingang hat
der mir der Eingangsklemme 16 verbunden ist, und welches einen Ausgang hat, der mit dem Eingang des
Übertragungsgatters 32 und mit der nichtinvertierenden Klemme des Operationsverstärkers 34 verbunden ist.
Der Operationsverstärker 34 ist in einer Spannungsfolgerkonfiguration geschaltet, und er hat einen Ausgang,
der mit dem Kondensator 36 verbunden ist, dessen andere Klemme mit der invertierenden Eingangsklemme
des Operationsverstärkers 38 verbunden ist. Der Ausgang des Übertragungsgatters 32 ist mit dem
Ausgang des Operationsverstärkers 38 sowie mit dem Eingang des Übertragungsgatters 40 verbunden. Der
Ausgang des Übertragungsgatters 40 ist mit der invertierenden Klemme des Operationsverstärkers 38
sowie mit dem Kondensator 36 verbunden. Der Ausgang des Operationsverstärkers 38 ist auch über das
Übertragungsgatter 26 mit dem Ausgang 18 der Abtast-Halte-Schaltung 10 verbunden. Wie ersichtlich
ist, ist der Kanal 14 der Schaltung 10 mit der-' Kanal 12 identisch und weist die Operationsverstärker 42 und 44,
den Integrationskondensator 46 sowie jeweils die Übertragungsgatter 28, 30, 48 und 50 auf. Die
nichtinvertierenden Eingangsklemmen der Operationsverstärker 38 und 44 sind beide an der Klemme 52 an
Masse geführt.
Es ist darauf hinzuweisen, daß die obenerwähnten Übertragungsgatter derart ausgebildet sein können, wi=
es in der US-Patentschrifi 39 30 169 beschrieben ist.
Di>, F i g. 3 zeigt ein einfaches logisches Schaltschema
einer Logikschaltung 55, welche als monolithische integrierte Schaltung ausgebildet sein kann und der
Abtast-Halte-Schaltung 10 entsprechen kann. Die Logikschaltung 55 steuert den Schaltvorgang der
Übertragungsgatter der Abtast-Halte-Schaltung 10. Die Logik-Schaltung 55 weist ein an sich bekanntes
D-Flip-Flop 54 auf, welches als Kippstufe arbeitet und
derart ausgebildet ist, daß es Abtastimpulse mit einer vorgegebenen Abtastrate an einer Eingangsklemme 56
aufnimmt und an den Ausgangsklemmen 58 und 60 Steuersignale liefer', welche den jeweiligen Klemmen
der Übertragungsgatter oder Schalter gemäß F i g. 2 zugeführt werden.
Anhand der Fig.4 bis 7 wird die Arbeitsweise der
erfindungsgemäßen Abtast-Halte-Schaltung 10 gemäß
Fig.2 näher erläutert. Die Wahrheitstabelle gemäß
F i g. 4 veranschaulicht das Schließen der Übertragungsgatter der Schaltung gemäß F i g. 2, um die Schaltung 10
in der Weise zu betreiben, wie es unten im einzelnen näher erläutert wird. Der Kanal 12 befindet sich im
Abtastmodus, wenn die Gatter 24 und 40 geöffnet sind. Gleichzeitig ist der Kanal 14 im Haltemodus, wenn die
Übertragungsgatter 30 und 48 geöffnet sind. Wenn es jedoch erwünscht ist, die Schaltung derart zu verändern,
daß der Kanal 12 in den Haltemodus übergeht, werden die Übertragungsgatter 24 und 40 gesperrt und die
Übertragungsgatter 32 und 26 werden geöffnet. In ähnlicher Weise ist dann, wenn der Kanal 12 im
Haltemodus ist, der Kanal 14 im Abtastmodus, so daß die Übertragungsgatter 28 und 50 geöffnet sind,
während gleichzeitig die Gatter 30 und 48 gesperrt sind. Um die Schaltung derart zu beireiben, daß die
jeweiligen Übertragungsgatter der Schaltung 10 mit zwei Kanälen entweder geöffnet oder gesperrt sind,
wird der (^-Ausgang (Klemme 58) des />Flip-Flops 55
jeweils mit den Q-Steuerklemmen der Übertragungsgatter 24, 30, 40, 48 und mit den (?-Steuerklemmen der
Ubertragungsgatter 26, 28, 32 und 50 verbunden. In ähnlicher Weise wird die Ausgangsklemme 60 (der
(^-Ausgang) des D-Flip-Flops 55 mit den komplementären
Steuerklemmen der obengenannten Übertragungsgatter verbunden.
In der Fig. 5 ist eine Wellenform dargestellt, welche
zur Veranschaulichung der Arbeitsweise der Ausführungsform gemäß Fig. 2 dient. Abtastimpulse werden
dem Eingang 56 des Flip-Flops 55 mit einer vorgegebenen Abtastfolge zugeführt, wobei (T<>
— T\) eine Periode darstellt, wie es durch die Wellenform 62 veranschaulicht
ist. Wenn beispielsweise das Flip-Flop 55 derart aufgebaut ist. daß i:s seinen Zustand jeweils bei der
Vordcrfhinke eines positiv verlaufenden Impulses
ändert (Wellenform-Abschnitt 64). dann erscheint ein positives Ausgangssignal an der Ausgangsklemme 58.
während sein Komplement an der Klemme 60 erscheint. Die Ausgangssteuersignale an den Ausgangsklemmen
58 und bü des LM-iip-Hops 33 bleiben in den
obengenannten Zuständen zwischen den Zeitpunkten Tn und T. In diesem Status werden die Übertragungsgatter 24, 30, 40 und 48 geöffnet, während die
Übertragungsgatter 26, 28, 32 und 50 gesperrt sind, so daß gemäß F i g. 5 der Kanal 12 im Abtastmodus ist und
der Kanal 14 im Haltemodus ist. Somit wird während der Zeitperiode Tn- Tj der Eingang, während ein
zeitlich veränderbares Signal der Klemme 16 zugeführt wird, kontinuierlich vom Kanal 12 abgetastet, während
der Kanal 14 an seinem Ausgang 18 einen Signalwert liefert, welcher am Ende des vorhergehenden Abtastzyklus
vorhanden war. Dieser Vorgang wird fortgesetzt, bis ein weiterer Abtastimpuls zum Zeitpunkt Ti eintrifft,
welcher bewirkt, daß die Ausgänge des Flip-Flops 55 umgekehrt werden. Zu dieser Zeit werden die
Ubertragungsgatter 26, 28, 32 und 50 geöffnet, und die Gatter 24, 30, 40 und 48 werden gesperrt, so daß der
Kanal 12 in den Haltemodus gebracht wird und der Kanal 14 in den Abtastmodus übergeht. (Obwohl die
Darstellung derart gewählt ist, daß der Zustand der beiden Kanäle jeweils bei der Vorderflanke des
Abtastimpulses geändert wird, sei darauf hingewiesen, daß die Schaltung auch derart aufgebaut werden kann,
daß die entsprechende Änderung bei der rückwärtigen Ranke des Abtastimpulses 62 erfolgt.)
Das an sich bekannte Doppelkanalsystem ermöglicht, daß eine Ausgangsspannung zu allen Zeiten gehalten
wird, während Kompensationsspannungen für die Operationsverstärker-Verlagerungsspannungen abgeleitet werden und das Eingangssignal periodisch
abgetastet wird. Weiterhin ermöglicht das Doppelkanalsystem, daß die Anstiegsgeschwindigkeit an der
Ausgangsklemme unabhängig von der Anstiegsgeschwindigkeit jedes einzelnen Operationsverstärkers
ist. Dies bedeutet, daß beim normalen Betrieb der Operationsverstärker seinen Anstieg bereits abgeschlossen
hat und das F.ingangssignal aufgenommen hat. bevor er mit der Ausgangsklemme verbunden wird.
Gemäß F i g. 6 und 7 ist der Kanal 12 der Schaltung 10
aus Fig. 2 in einer Abtast- bzw. Halte-Modus-Konfiguration.
Obwohl sich die nachfolgende Beschreibung auf den Kanal 12 bezieht, sei darauf hingewiesen, daß der
Kanal 14 in derselben Weise arbeitet. Wie nachfolgend näher erläutert wird, bewirkt die spezielle Konfiguration
jedes einzelnen Kanals zwischen einem Abtast- und einem Halte-Modus, daß Verlagerungsspannungsfehler
und Fehler aufgrund einer Gleichtaktuntcrdrückung überwunden werden, wie sie bei Operationsverstärkern
auftreten, welche dem Stand der Technik angehören. Es wird gezeigt, daß jeder einzelne Abtast Halte-Kanal der
Schaltung 10 von Fehlerverlagerungsspannungen unabhängig ist. so daß eine manuelle Genauigkeitseinstellung
bei der erfindungsgemäßen Schaltung nicht erforderlich ist.
Bei der Darstellung in der F i g. 6 ist angenommen, daß der Kanal 12 der Schaltung 10 der F i g. 2 sich im
Abtastmodus befindet (dabei sind die Übertragungsgatter 24 und 40 geöffnet und die Gatter 32 und 26 sind
gesperrt). Im Abtastmodus sind die Operationsverstärker 34 und 36 in einer Spannungsfolgerkonfiguration
angeordnet (der Ausgang des Operationsverstärkers ist mit der invertierenden Eingangsklemme verbunden).
Somit läßt eine Spannung E sich folgendermaßen definieren:
wobei
A - Verstärkung in der offenen Verstärkerschleife.
Eos = Verstärkerverlagerungsspannung.
Eos = Verstärkerverlagerungsspannung.
Es sei darauf hingewiesen, daß die hier als Verlagerungsspannung bezeichnete Spannung a"ch als
Offsetspannung zu bezeichnen ist, nachdem dieser Ausdruck aus der englischen Sprache auch in die
deutsche Fachsprache Eingang gefunden hat.
Wenn somit A größer oder gleich 10 000 ist, dann
ergibt sich aus der Gleichung (1), daß E gleich Eos ist
Somit sind E\ und E\ gleich der Offsetspannung der
entsprechenden Verstärker 34 und 38. In der Abtastmodus-Konfiguration (F i g. 6) beträgt die Spannung am
Kondensator 36, welche mit Vbezeichnet ist, folgender Wert:
V = Vus +E1-E2
Der Verstärker 34 puffert auch das Eingangssignal um den Ladestrom während der Abtastung an der
Kondensator 36 zu liefern.
Weiterhin ist in der F i g. 7 der Kanal 12 der F i g. 2 irr
Haltemodus dargestellt. In dieser Konfiguration sine der aufgeladene Kondensator 36 und der Spannungsfol
gerverslärker 34 in Reihe in der Rückführschleife des
Verstärkers 38 angeordnet.
Aus der Schaltungskonfiguration ergibt sich:
Aus der Schaltungskonfiguration ergibt sich:
Ku-S= AM(V'X- K2) (3)
Vx = V"S + K2 (4)
Ι'λ I us t /., Γ. (SI
Durch Umformung der Cilcichungcn 13). (4) und (5) ''
ergibt sich
A SH I
Schließlich ergibt sich durch Substituieren der Gleichung (2) in Gleichung (6):
<JH
(7)
Daraus folgt:
Ash - I
(X)
mit Am ■*" I ·
Oben wurde gezeigt, daß die Ausgangsspannung der r> Abtast-Halte-Schaltung im wesentlichen gleich der
periodisch abgetasteten Eingangsspannung ist. Weiterhin wurde aus den Gleichungen (I) bis (8) deutlich, daß
die Offsetspannungen der jeweiligen Verstärker 34 und 38 aufgehoben werden. Somit folgt die Schaltung 10
rtpm ate Flintffirvn At*r 7oil l/or-on^or-r^oi-on Qirrrttl
welches an die Schaltung angelegt wird, und sie hält dann den momentanen Eingangswert des Eingangssignals
auf eine entsprechende Anweisung hin. Weiterhin weist die Abtast-Halte-Schaltung eine Doppelkanalan-Ordnung
auf, welche derart ausgebildet ist, daß in Reaktion auf das entsprechende Logiksteuerschaltung
ein Kanal dazu veranlaßt wird, das als Funktion der Zeit veränderbare Signal abzutasten, während der andere
Kanal in einem Haltemodus ist und umgekehrt. ->n
Weiterhin ist aus den F i g. 6 und 7 ersichtlich, daß die Spannungspegel an den Eingängen der Operationsverstärker
34 und 38 sich nicht ändern, wenn ein Obergang aus dem Abtastmodus in den Haltemodus erfolgt
infolgedessen werden die Verhältnisse der Gleichtaktunterdrückung in beiden Operationsverstärkern als
Faktoren eliminiert, welche die Genauigkeit beim Abtasten und Halten von Spannungen bestimmen.
In einigen Anwendungsfällen der Schaltung ist es zweckmäßig, daß die Abtast-Halte-Schaltung jeweils
ein als Funktion der Zeit veränderliches Signal nur während derjenigen Zeitperiode abtastet, welche durch
die Dauer des Abtastimpulses festgelegt ist (anstatt der vollen Dauer des Haltezyklus des zweiten Kanals, wie es
oben beschrieben wurde). Durch eine einfache Veränderung in der Steuerlogik der Schaltung läßt sich die oben
beschriebene Abtast-Halte-Schaltung leicht im Hinblick auf eine solche Arbeitsweise ändern.
In der Fig.8 ist eine Logiksteuerschaltung veranschaulicht,
welche in Reaktion auf einen der Eingangsklemme 66 zugeführten Abtastimpuls an den Ausgangsklemmen
68 bis 78 jeweils geeignete Steuersignale erzeugt. Bei dieser Schaltung hat das Flip-Flop 55 einen
Inverter 80, der zwischen seiner Eingangsklemme und dem zugeführten Abtastimpuls angeordnet ist. Der
(^-Ausgang des Flip-Flops 55 ist mit einer Eingangsklemme eines UND-Gatters 82 verbunden, während die
andere Eingangsklcmme mit der Abtasteingangsimpiilv klemme 66 verbunden ist. Der Ausgang des UND-Gatters
82 wird dann direkt mit der Klemme 70 und mit der Ausgangsklemme 68 über den Inverter 84 verbunden.
Der C-Ausgang des Flip-Flops 55 ;st ebenfalls mit der
Klemme 72 verbunden. Das komplementäre Ausgangssignal (Q) des Flip-Flops 55 ist direkt mit der
Ausgangsklemme 74 und mit einer Eingangsklemme des UND-üaiters 86 verbunden. Die andere Eingangskiemme
des UND-Gatters 86 ist mit der Abtastimpulseingangsklemme 66 verbunden, während der Ausgang
direkt mit der Klemme 76 und über einen Inverter 88 mit der Ausgangsklemme 78 verbunden ist. In ähnlicher
Weise wie bei der Steuerlogik gemäß Fig. 3 ist die Ausgangsklemme 68 mit dem Übertragungsschalter
oder dem Gatter 32 verbunden, die Ausgangsklemme 70 ist mit den Übertragungsgattern 24 und 40 verbunden,
die Klemme 72 ist mit dem Übertragungsgatter 30 verbunden, die Ausgangsklemme 74 ist mit dem Gatter
26 verbunden, die Ausgangsklemme 76 ist mit den Übertragungsgattern 28 und 50 verbunden und die
Ausgangsklernme 78 ist mit dem Übertragungsgatter 48 verbunden.
Anhand der F i g. 9 und 10 ist die Arbeitsweise der erfindungsgemäßen Abtast-Halte-Schaltung 10 ersichtlich,
welche von der Logiksteuerschaltung 65 beaufschlagt wird. In dieser Schaltungsanordnung werden im
Zeitpunkt Γη in Reaktion auf die positive Vorderflanke
des Abtastimpulses 90 die Übertragungsgatter 24,40,48
und 30 geöffnet, während die anderen Gatter gesperr:
bleiben. Somit befindet sich der Kanal 12 im
l«l*»mA~4..r. \L/
der Kanal 14 im Haltemodus ist und das Übertragungsgatter 30 geöffnet ist, wird das Ausgangssignal des
Kanals 14 der Ausgangsklemme 18 zugeführt. Wenn die negativ verlaufende rückwärtige Flanke des Abtastimpulses
90 im Zeitpunkt Γι auftritt, wird das Ausgangssignal
der Logiksteuerung 65 derart geändert, daß nur die Übertragungsgatter 32, 26 und 48 geöffnet sind,
während alle übrigen Übertragungsgatter gesperrt sind. Bei dieser Konfiguration befindet sich der Kanal 12 im
Haltemodus und erzeugt ein Ausgangssignal an der Ausgangsklemme 18 der Schaltung 10. Gleichzeitig
bleibt der Kanal 14 im Haltemodus, sein Ausgangssignal ist jedoch von der Ausgangsklemme 18 durch das
Übertragungsgatter 30 getrennt, welches gesperrt ist. Im Zeitpunkt Γ2 werden die Ausgänge des Logiksteuertreibers
65 erneut geändert, und zwar in Reaktion auf die positiv verlaufende Vorderflanke des nächsten
Abtastimpulses, so daß die Übertragungsgatter 32, 26, 28 und 50 geöffnet werden, während alle anderen Gatter
gesperrt bleiben. Zu dieser Zeit bleibt der Kanal 12 in einem Haltemodus, wobei sein Ausgangssignal der
Ausgangsklemme 18 der Schaltung 10 zugeführt wird, während der Kanal 14 in den Abtastmodus gebracht ist,
um das als Funktion der Zeit veränderliche Eingangssignal abzutasten, welches der Klemme 16 zugeführt wird.
Diese Konfiguration wird bis zum Zeitpunkt Ti
beibehalten. Zur Zeit Ti bleibt der Kanal 12 in einem
Haltemodus, sein Ausgang ist jedoch von der Ausgangsklemme
18 getrennt. Gleichzeitig wird der Kanal 14 in einen Haltemodus gebracht, wobei sein Ausgang mit der
Ausgangsklemme 18 der Schaltung 16 verbunden ist. Diese Verhältnisse werden bis zur Zeit Ta beibehalten,
und in diesem Zeitpunkt schaltet der Kanal 12 in Reaktion auf de·, nächsten Abtastimpuls von einer
Haltekonfiguration auf eine Abtastkonfiguration um, und der Kanal 14 bleibt im Haltemodus, wobei sein
Ausgang noch mit der Ausgangsklemme 18 verbunden bleibt. Damii ist der Arbeitszyklus abgeschlossen, und
die Abtast-Halte-Schaltung ist in demselben Zustand
wie im Zeitpunkt 7«. Deshalb wird gemäß der obigen Buschreibung das als Funktion der Zeit veränderbare
Eingangssignal nur während derjenigen Zeit abgetastet, in welcher der Abtastimpuls vorhanden ist, und der
abgetastete Signalpegel wird unmittelbar nach dem Abtasten als Ausgangssignal ahgrgphpn
Gemäß der Erfindung wird somit eine gegenüber dem Stand der Technik wesentlich verbesserte Abtast-Halte-Schaltung
geschaffen, die auch als Abtast-Speicher-Schaltung zu bezeichnen ist und die sich zur Herstellung
als monolithische integrierte Schaltung besonders gut eignet. Mit der erfindungsgemäßen Schaltung werden
Offsetspannungen vollkommen selbsttätig kompensiert und es werden Gleichtakt-Unterdrückungsfehler ausgeschaltet,
welche normalerweise bei mit Operationsverstärkern aufgebauten Abtast-Halte-Schaltungen auftreten.
Diese Kompensation wird in jedem Abtastzyklus erneut durchgeführt. Aus diesem Grunde sind keine
manuellen Einstellungen (zur Beseitigung einer Offset-)
spannung) erforderlich. Weil die Kompensation der Offsetspannung und die Gleichtaktunterdrückung in
jedem Abtastzyklus neu durchgeführt werden, ist die erfindungsgemäße Schaltung von Temperaturschwankungen
über einen außerordentlich großen Temperatur-
i» bereich unabhängig.
Weiterhin bestehen bei der erfindungsgemäßen Schaltung in an sich bekannter doppelkanaliger
Ausführung hinsichtlich der Anstiegsgeschwindigkeit bei der Abtsistzeit praktisch keine Begrenzungen.
ii Weiterhin eignet sich die erfindungsgemäße Schaltung
besonders gut für eine Fertigung unter Anwendung der MOS-Schaltungstechnologic. Diese Technologie bringt
rjpn 7'icätvjinhAn Vorteil m't Sich, duß V»'Cr!!ftCr EnCTtiC
benötigt wird, so daß der gesamte Energieverbrauch der >o erfindungsgemäßen Schaltung besonders niedrig liegt.
Die erfindungsgemäße Schaltung weist eine außerordentlich hohe Eingangsimpedanz auf (größer als IOq
Ohm), und zwar für Eingangssignale, welche abgetastet werden, da nämlich Pufferverstärker verwendet wer-
:> den. Dadurch wird eine Belastung des Eingangssignals während dessen Abtastung vermieden.
Hierzu 3 Blatt Zeichnungen
Claims (5)
1. Schaltung zur Abtastung und Momentanwertspeicherung
eines Analogsignals in wenigstens einem Signalkanal mit einem ersten Operationsverstärker
zum Empfang des Analogsignals und zur Übertragung desselben auf ein integrierendes
Bauelement in einem Abtast-Modus und mit einem zweiten Operationsverstärker zur Übernahme des
im integrierenden Bauelement gespeicherten Momentanwertes und Übertragung desselben an den
Schahungsausgang in einem nachfolgenden Halte-Modus, wobei der zyklisch wiederkehrende Moduswechsel
durch steuerbare Schalter erfolgt, dadurch
gekennzeichnet, daß in einem Signalkanal der Ausgang des ersten Operationsverstärkers
(34) mit dessen invertierendem Eingang und Ober das integrierende Bauelement (36) mit dem invertierenden
Eingang des zweiten Operationsverstärkers (38) verbunden ist, dessen nichtinvertierender Eingang
auf Bezugspotential liegt und daß zwischen dem Schaltungseingang (16) und dem nichtinvertierenden
Eingang des ersten Operationsverstärkers ein erster (24), zwischen dem Ausgang des zweiten Operationsverstärkers
und dessen invertierendem Eingang ein zweiter (40) und zwischen dem Ausgang des zweiten Operationsverstärkers und dem nichtinvertierenden
Eingang des ersten Operationsverstärkers ein dritter (32) Schalter liegen, wobei im Abtast-Modus
nur der eiste und der zweite, im Halte-Modus jedoch nur der dritte Schalter ge ichlossen sind.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß zwei parallel gescr itete Signalkanäle
(12, 14) hinsichtlich ihres jeweiligen Arbeits-Modus kreuzweise betätigt sind, wobei zur gegenseitigen
Entkopplung jeder Signalkanal (12, 14) zusätzlich einen vierten Schalter (26 bzw. 30) aufweist, der
zwischen dem Ausgang des zweiten Operationsverstärkers und dem gemeinsamen Schaltungsausgang
(18) liegt und synchron mit dem dritten Schalter geschlossen ist.
3. Schaltung nach Anspruch I oder 2, gekennzeichnet durch eine logische Steuerschaltung (55, 65) mit
einem Eingang und mehreren Ausgängen (58, 60, 68—78), die mit den verschiedenen Schaltern
verbunden sind, wobei die Steuerschaltung Eingangsimpulse empfängt und an ihren Ausgängen die
diversen Steuersignale für die einzelnen Schalter abgibt, welche gemeinsam den jeweiligen Modus
definieren.
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet,
daß die Steuerschaltung (55, 65) ein D-Typ Flip-Flop (54,55) aufweist.
5. Schaltung nach Anspruch 4. dadurch gekennzeichnet,
daß das D-Typ Flip-Flop (55) einen ersten und einen zweiten Ausgang (Q, (?)hat, daß zwischen
seinem Steuereingang (C)w\a einem Taktimpulseingang
(66) j:in Inverter (80) liegt, daß der zweite
Ausgang (Q)acs Flip-Flop mit dessen Dateneingang
(D) verbunden ist, daß eine erste Logikschaltung (82, 84) eingangsseitig mit dem Taktimpulseingang (66)
und dem ersten Ausgang des Flip-Flop und ausgangsseitig mit ersten Ausgängen (68, 70)
verbunden ist, daß eine zweite Logikschaltung (86, 88) eingangsseitig mit dem Taktimpulseingang und
dem zweiten Ausgang des Flip-Flop und ausgangsseitig mit zweiten Ausgängen (76, 78) verbunden ist
und daß die Ausgänge der ersten und der zweiten Logikschaltung mit den einzelnen Schaltern verbunden
sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/672,682 US4066919A (en) | 1976-04-01 | 1976-04-01 | Sample and hold circuit |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2713714A1 DE2713714A1 (de) | 1977-10-06 |
DE2713714B2 DE2713714B2 (de) | 1979-10-25 |
DE2713714C3 true DE2713714C3 (de) | 1980-07-17 |
Family
ID=24699578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772713714 Granted DE2713714A1 (de) | 1976-04-01 | 1977-03-28 | Abtast-speicher-schaltung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4066919A (de) |
JP (1) | JPS52120666A (de) |
DE (1) | DE2713714A1 (de) |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5929401Y2 (ja) * | 1977-01-28 | 1984-08-23 | 株式会社北辰電機製作所 | 多点アナグロ入力装置 |
WO1981000928A1 (en) * | 1979-09-27 | 1981-04-02 | American Micro Syst | Sample and hold circuit with offset cancellation |
JPS5787620A (en) * | 1980-11-20 | 1982-06-01 | Fujitsu Ltd | Clock generating circuit |
US4363976A (en) * | 1981-01-19 | 1982-12-14 | Rockwell International Corporation | Subinterval sampler |
US4500931A (en) * | 1981-02-25 | 1985-02-19 | Tokyo Shibaura Denki Kabushiki Kaisha | Signal sampling gate circuit |
US4433255A (en) * | 1981-02-25 | 1984-02-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Signal sampling gate circuit |
JPS57177300U (de) * | 1981-04-30 | 1982-11-09 | ||
US4454435A (en) * | 1981-08-07 | 1984-06-12 | Hewlett-Packard Company | CCD Amplifier using second correlated sampling and negative feedback for noise reduction |
US4446390A (en) * | 1981-12-28 | 1984-05-01 | Motorola, Inc. | Low leakage CMOS analog switch circuit |
US4476557A (en) * | 1982-08-13 | 1984-10-09 | At&T Bell Laboratories | Duplex signaling circuit |
CA1184979A (en) * | 1982-08-18 | 1985-04-02 | John G. Hogeboom | Phase comparator |
US4508983A (en) * | 1983-02-10 | 1985-04-02 | Motorola, Inc. | MOS Analog switch driven by complementary, minimally skewed clock signals |
JPS6029295U (ja) * | 1983-08-02 | 1985-02-27 | 株式会社 堀場製作所 | 多チヤンネル時間−電圧変換装置 |
US4544854A (en) * | 1983-08-04 | 1985-10-01 | Motorola, Inc. | Analog switch structure having low leakage current |
US4562405A (en) * | 1984-06-27 | 1985-12-31 | Motorola, Inc. | Multiplexed buffer |
DE3685501T2 (de) * | 1985-02-04 | 1993-01-28 | Sony Corp | Abtast- und halteschaltung. |
JP2688691B2 (ja) * | 1988-01-14 | 1997-12-10 | クラリオン株式会社 | 積分回路 |
JPH0289438A (ja) * | 1988-09-27 | 1990-03-29 | Toshiba Corp | サンプリング回路 |
US5262681A (en) * | 1990-10-31 | 1993-11-16 | Kikusui Electronics Corporation | Trigger source switching circuit |
US5179295A (en) * | 1992-03-20 | 1993-01-12 | Vlsi Technology, Inc. | Dual edge-triggered digital storage element and method therefor |
US5250852A (en) * | 1992-04-16 | 1993-10-05 | Texas Instruments Incorporated | Circuitry and method for latching a logic state |
US5339459A (en) * | 1992-12-03 | 1994-08-16 | Motorola, Inc. | High speed sample and hold circuit and radio constructed therewith |
US5959496A (en) * | 1993-08-12 | 1999-09-28 | Lexmark International, Inc. | Microprocessors with emission control |
US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
US6694128B1 (en) | 1998-08-18 | 2004-02-17 | Parkervision, Inc. | Frequency synthesizer using universal frequency translation technology |
US6091940A (en) * | 1998-10-21 | 2000-07-18 | Parkervision, Inc. | Method and system for frequency up-conversion |
US6061551A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
US6061555A (en) | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for ensuring reception of a communications signal |
US6049706A (en) | 1998-10-21 | 2000-04-11 | Parkervision, Inc. | Integrated frequency translation and selectivity |
US7039372B1 (en) | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
US6813485B2 (en) | 1998-10-21 | 2004-11-02 | Parkervision, Inc. | Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same |
US6560301B1 (en) | 1998-10-21 | 2003-05-06 | Parkervision, Inc. | Integrated frequency translation and selectivity with a variety of filter embodiments |
US6370371B1 (en) | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
US7321735B1 (en) | 1998-10-21 | 2008-01-22 | Parkervision, Inc. | Optical down-converter using universal frequency translation technology |
US7295826B1 (en) | 1998-10-21 | 2007-11-13 | Parkervision, Inc. | Integrated frequency translation and selectivity with gain control functionality, and applications thereof |
US6542722B1 (en) | 1998-10-21 | 2003-04-01 | Parkervision, Inc. | Method and system for frequency up-conversion with variety of transmitter configurations |
US6704549B1 (en) | 1999-03-03 | 2004-03-09 | Parkvision, Inc. | Multi-mode, multi-band communication system |
US6704558B1 (en) | 1999-01-22 | 2004-03-09 | Parkervision, Inc. | Image-reject down-converter and embodiments thereof, such as the family radio service |
US7006805B1 (en) | 1999-01-22 | 2006-02-28 | Parker Vision, Inc. | Aliasing communication system with multi-mode and multi-band functionality and embodiments thereof, such as the family radio service |
US6879817B1 (en) | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
US6873836B1 (en) | 1999-03-03 | 2005-03-29 | Parkervision, Inc. | Universal platform module and methods and apparatuses relating thereto enabled by universal frequency translation technology |
US6853690B1 (en) * | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
US7110435B1 (en) | 1999-03-15 | 2006-09-19 | Parkervision, Inc. | Spread spectrum applications of universal frequency translation |
US7110444B1 (en) * | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
US7693230B2 (en) | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
US7072390B1 (en) | 1999-08-04 | 2006-07-04 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments |
US7054296B1 (en) | 1999-08-04 | 2006-05-30 | Parkervision, Inc. | Wireless local area network (WLAN) technology and applications including techniques of universal frequency translation |
US8295406B1 (en) | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
US7082171B1 (en) | 1999-11-24 | 2006-07-25 | Parkervision, Inc. | Phase shifting applications of universal frequency translation |
US6963734B2 (en) | 1999-12-22 | 2005-11-08 | Parkervision, Inc. | Differential frequency down-conversion using techniques of universal frequency translation technology |
US7292835B2 (en) * | 2000-01-28 | 2007-11-06 | Parkervision, Inc. | Wireless and wired cable modem applications of universal frequency translation technology |
US7010286B2 (en) * | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
US7554508B2 (en) | 2000-06-09 | 2009-06-30 | Parker Vision, Inc. | Phased array antenna applications on universal frequency translation |
US7010559B2 (en) * | 2000-11-14 | 2006-03-07 | Parkervision, Inc. | Method and apparatus for a parallel correlator and applications thereof |
US7454453B2 (en) * | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
US7072427B2 (en) * | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
US7085335B2 (en) | 2001-11-09 | 2006-08-01 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
US6975848B2 (en) | 2002-06-04 | 2005-12-13 | Parkervision, Inc. | Method and apparatus for DC offset removal in a radio frequency communication channel |
US7321640B2 (en) | 2002-06-07 | 2008-01-22 | Parkervision, Inc. | Active polyphase inverter filter for quadrature signal generation |
US7379883B2 (en) * | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
US7460584B2 (en) * | 2002-07-18 | 2008-12-02 | Parkervision, Inc. | Networking methods and systems |
TWI280690B (en) * | 2003-03-18 | 2007-05-01 | Tdk Corp | Electronic device for wireless communications and reflector device for wireless communication cards |
WO2007058932A1 (en) * | 2005-11-10 | 2007-05-24 | Cambridge Analog Technology, Llc | Precision sampling circuit |
FR2904739A1 (fr) * | 2006-08-04 | 2008-02-08 | St Microelectronics Nv | Compensation d'un amplificateur comportant au moins deux etages de gain |
JP2008182425A (ja) * | 2007-01-24 | 2008-08-07 | Denso Corp | フィルタ回路 |
EP2288041A3 (de) * | 2009-08-18 | 2013-04-24 | Gerald Youngblood | Direktumsetzempfänger |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3226650A (en) * | 1964-03-09 | 1965-12-28 | Thomas E Higbie | Video pulse amplitude detector for airborne radar systems |
US3820033A (en) * | 1973-05-16 | 1974-06-25 | Tektronix Inc | Mos-fet sample and hold system for digitizing high frequency signals |
-
1976
- 1976-04-01 US US05/672,682 patent/US4066919A/en not_active Expired - Lifetime
-
1977
- 1977-03-15 JP JP2767777A patent/JPS52120666A/ja active Granted
- 1977-03-28 DE DE19772713714 patent/DE2713714A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
US4066919A (en) | 1978-01-03 |
JPS564998B2 (de) | 1981-02-02 |
JPS52120666A (en) | 1977-10-11 |
DE2713714A1 (de) | 1977-10-06 |
DE2713714B2 (de) | 1979-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2713714C3 (de) | ||
DE69029933T2 (de) | Abtast- und Halte-Schaltungsanordnung | |
DE4300984B4 (de) | Bootstrap-MOSFET-Abtastschaltstufe | |
DE68926734T2 (de) | Mit schrittweiser Annäherung arbeitendes Analog-Digitalwandlungsgerät | |
DE1280924B (de) | Bistabile Schaltung | |
DE2112723A1 (de) | Schaltkreis mit sehr hoher Eingangsimpedanz | |
DE3706104A1 (de) | Verfahren und schaltungsanordnung zum multiplexen eines digital programmierbaren kapazitiven elements | |
DE60204749T2 (de) | Abtast- und Halteschaltung | |
DE3730098A1 (de) | Stabilisiertes differenz-latch mit rueckstellung | |
DE2448604C2 (de) | Schaltungsanordnung zum selektiven Weiterleiten eines von zwei Eingangssignalen zu einem Ausgangsanschluß | |
DE69300819T2 (de) | Abtast- und halteschaltung mit nullpunktabgleich-kompensation. | |
DE1922372B2 (de) | Schaltung zur Impulswiederherstellung aus einem Video-Signal einer Zeichenabtastung | |
DE3723919A1 (de) | Vergleichsschaltung | |
DE69015946T2 (de) | Analog-Digitalwandler von hoher Umwandlungsfrequenz. | |
DE2819524A1 (de) | Taktgesteuerte spannungsvergleichsschaltung | |
DE2950433A1 (de) | Elektronische schaltung mit geschalteten kapazitaeten | |
DE3133684C2 (de) | Elektronische analoge Schaltvorrichtung | |
DE68927655T2 (de) | Analog-Digital-Wandler | |
DE3787762T2 (de) | Komparator mit einer Spannungsdrift-Kompensationsschaltung. | |
DE69101433T2 (de) | Abtastschaltung für analoge signale. | |
DE2508850A1 (de) | Spannungsdifferenzverstaerker | |
DE2619964A1 (de) | Anordnung zur impuls-zeitlagekorrektur | |
DE2953968C2 (de) | Integrierende Analog-/Digital-Wandlerschaltung | |
DE2517230C2 (de) | Impulsgenerator | |
DE3448182C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |