DE3730098A1 - Stabilisiertes differenz-latch mit rueckstellung - Google Patents

Stabilisiertes differenz-latch mit rueckstellung

Info

Publication number
DE3730098A1
DE3730098A1 DE19873730098 DE3730098A DE3730098A1 DE 3730098 A1 DE3730098 A1 DE 3730098A1 DE 19873730098 DE19873730098 DE 19873730098 DE 3730098 A DE3730098 A DE 3730098A DE 3730098 A1 DE3730098 A1 DE 3730098A1
Authority
DE
Germany
Prior art keywords
latch
voltage
input
amplifier
inputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19873730098
Other languages
English (en)
Inventor
Philip W Yee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE3730098A1 publication Critical patent/DE3730098A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233Bistable circuits
    • H03K3/02335Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

Die Erfindung betrifft integrierte Halbleiterschaltungen und insbesondere ein Verfahren und eine Schaltung zur Schaffung eines stabilisierten Differenz- Lacht mit Rückstellung und Versatz-Auslöschung.
Wie in Fig. 1A veranschaulicht, wird im Betrieb eines üblichen stabilisierten Differenz-Latch mit Rückstellung zwecks Rückstellstabilisierung zunächst eine negative Rückkopplung um den Latch-Verstärker herum angelegt. Im Idealfalle V A = V B . Dann wird, wie in Fig. 1B dargestellt, die negative Rückkopplung weggenommen und die Eingangsschalter werden umgelegt, um die Differenz-Latch-Eingänge V Signal und V ref umzukehren. Hier und im folgenden soll angenommen werden, daß V Signal größer ist als V ref , die vorgetragenen Konzepte gelten jedoch in gleicher Weise, wenn V Signal kleiner ist als V ref . Die Spannung am Latch-Verstärker nach Umlegen der Eingangsschalter ist in Fig. 1B dargestellt, wo das Δ V-Signal das Differenzsignal ist, und G die Verstärkung. Wie in Fig. 1C dargestellt, wird Latch- Eingang V Signal dann eingeklinkt, indem positive Rückkopplung um den Latch- Verstärker herum angelegt wird. In diesem Idealfalle ist das Latch nun im Zustand "hoch", entsprechend der Annahme, daß Latch-Eingang V Signal größer ist als Latch-Referenz V ref . Dieses ideale Latch verklinkt auf "hoch" auch dann, wenn V Signal nur infinitesimal größer ist als V ref .
Unglücklicherweise sind jedoch die beiden Eingangstransistoren eines stabilisierten Differenz-Latch mit Rückstellung niemals perfekt abgeglichen. Folglich ist eine Differenz-Versatzspannung am Eingang einer solchen Anordnung inhärent. Unter nochmaliger Bezugnahme auf Fig. 1A heißt das, daß V A nach Anlegen einer negativen Rückkopplung nicht gleich V B ist.
Wie eben gesagt ist, unter Bezugnahme auf Fig. 1B, für ein tatsächlich ausführbares stabilisiertes Differenz-Latch mit Rückstellung V A verschieden von V B . Die Versatzspannung V os kann dadurch berechnet werden, daß bestimmt wird, welche Änderung von V A erforderlich ist, um die Spannung am Knoten A gleich der Spannung am Knoten C zu machen.
Da
V A + V os = V B + GV os (G = Verstärkung)
V os (G-1) = V A - V B
folgt
Unter der Annahme, daß V os positiv ist, wenn das Differenzsignal Δ V Signal kleiner ist als V os , dann liefert das Latch das falsche Ausgangssignal, wenn positive Rückkopplung angelegt wird. Ein tatsächlich ausführbares Latch erfordert also, daß V Signal um wenigstens die Versatzspannung V os größer ist als V ref , ehe es auf "hoch" verklinkt.
Aufgabe der Erfindung ist es, effektiv für eine Auslöschung oder Aufhebung des Versatzes eines stabilisierten Differenz-Latch mit Rückstellung zu sorgen.
Erfindungsgemäß wird das dadurch erreicht, daß die Spannung an den Eingangsknoten des Differenzverstärkers des Latch vor dem Anlegen des gewünschten Latch-Eingangssignals derart vorjustiert wird, daß die positive Verstärkereingangsspannung im wesentlichen gleich der positiven Ausgangsspannung der Schaltung ist, und die negative Verstärkereingangsspannung im wesentlichen gleich der negativen Ausgangsspannung der Schaltung ist.
Bei dem Verfahren nach der Erfindung wird an den ersten Eingang eines stabilisierten Differenz-Latch mit Rückstellung eine Referenzspannung angelegt, und eine Signalspannung wird an den zweiten Eingang des Latch gelegt, während eine negative Rückkopplung gleichzeitig an beide Eingänge des Latch-Verstärkers angelegt wird. Die negative Rückkopplung wird dann vom Verstärker weggenommen und die Spannungen an den beiden Verstärkereingängen werden so justiert, daß sie im wesentlich gleich den Spannungen an den jeweiligen Latch-Ausgängen sind. Die Latch- Eingangsspannungen werden dann derart umgekehrt, daß die Signalspannung an den ersten Latch-Eingang gelegt wird und die Referenzspannung an den zweiten Latch-Eingang. Dann wird an beide Verstärkereingänge positive Rückkopplung gelegt, derart, daß das Latch in einem Zustand verklinkt, der der Signalspannung entspricht.
Die Erfindung soll anhand der Zeichnung näher erläutert werden; es zeigt
Fig. 1A das Schaltbild eines bekannten stabilisierten Differenz-Latch mit Rückstellung in der Betriebsart negativer Rückkopplung;
Fig. 1B ein Schaltbild des Latch nach Fig. 1A nach Wegnahme der negativen Rückkopplung und Umkehrung von Eingangs- und Referenz-Signal gegenüber dem Schaltzustand gemäß Fig. 1A;
Fig. 1C ein Schaltbild des bekannten Latch gemäß Fig. 1A und 1B mit Einklinkung auf das Eingangssignal durch Anlegen positiver Rückkopplung;
Fig. 2A ein Schaltbild eines stabilisierten Differenz-Latch mit Rückstellung gemäß der Erfindung in der Betriebsart mit negativer Rückkopplung;
Fig. 2B ein Schaltbild des Latch gemäß Fig. 2A mit Eingangsspannung- Justierung nach der Erfindung; und
Fig. 2C ein Zeitdiagramm zur Veranschaulichung des Betriebes des stabilisierten Differenz-Latch mit Rückstellung gemäß Fig. 2A und 2B.
Fig. 2A zeigt ein stabilisiertes Differenz-Latch mit Rückstellung, mit Verstärkung G. Ein erster Eingang für den Verstärker des Latch 10 ist am Knoten A vorgesehen, und ein erster Ausgang des Latch ist am Knoten C vorgesehen. Ein zweiter Eingang für den Verstärker des Latch 10 ist am Knoten B vorgesehen, und ein zweiter Ausgang des Latch ist am Knoten D vorgesehen.
Durch Schließen eines Schalters S 5 und Öffnen eines Schalters S 3 bzw. durch Öffnen des Schalters S 5 und Schließen des Schalters S 3 kann entweder eine erste Spannung V Signal oder eine zweite Spannung V ref an den ersten Eingang des Latch 10 gelegt werden. Dieser Eingang wird anschließend als erster Latch-Eingang bezeichnet. In gleicher Weise kann die erste Spannung V Signal oder die zweite Spannung V ref an den zweiten Eingang des Latch 10 gelegt werden, indem ein Schalter S 6 geschlossen und ein Schalter S 4 geöffnet wird bzw. durch Öffnen von Schalter S 6 und Schließen von Schalter S 4. Dieser Eingang wird im folgenden als zweiter Latch-Eingang bezeichnet.
Eine negative Rückkopplung wird um das Latch 10 herum dadurch vorgesehen, daß der erste Ausgangsknoten C mit dem zweiten Verstärkereingangsknoten B über einen Schalter S 2 und in ähnlicher Weise der zweite Ausgangsknoten D mit dem ersten Verstärkereingangsknoten A über einen Schalter S 1 verbunden wird.
Eine positive Rückkopplung wird um das Latch 10 dadurch erhalten, daß der zweite Ausgangsknoten D mit dem zweiten Verstärkereingangsknoten B über einen Schalter S 8 und der erste Ausgangsknoten C mit dem ersten Verstärkereingangsknoten A über einen Schalter S 7 verbunden wird.
Diese Beschreibung betrifft auch auf ein konventionelles stabilisiertes Differenz-Latch mit Rückstellung zu, wie es in Fig. 1A bis 1C gezeigt ist.
Erfindungsgemäß ist die oben beschriebene Konfiguration auf folgende Weise modifiziert, um die Möglichkeit zu schaffen, den inhärenten Versatz zu eliminieren:
Zwischen dem ersten Ausgangsknoten C und dem ersten Verstärkereingangsknoten A ist über einen Schalter S 9 und einen Kondensator C₁ eine Verbindung vorgesehen;
zwischen dem ersten Ausgangsknoten C und dem zweiten Verstärkereingangsknoten B ist über einen Schalter S 12 und einen Kondensator C₂ eine Verbindung vorgesehen;
zwischen dem zweiten Ausgangsknoten D und dem zweiten Verstärkereingangsknoten B ist durch einen Schalter S 10 und den Kondensator C₂ eine Verbindung vorgesehen;
zwischen dem zweiten Ausgangsknoten D und dem ersten Verstärkereingangsknoten A ist durch einen Schalter S 11 und den Kondensator C₁ eine Verbindung vorgesehen.
Wie sich aus dem Zeitdiagramm gemäß Fig. 2C in Verbindung mit der Schaltung nach Fig. 2A ergibt, wird das beschriebene Latch 10 zum Zeitpunkt t₁ durch Anlegen negativer Rückkopplung rückgestellt. In dieser Konfiguration wird der zusätzliche Kondensator C₁ auf V B -V A aufgeladen; in ähnlicher Weise wird der Kondensator C₂ auf V A -V B aufgeladen. In dieser tatsächlich ausführbaren Anordnung ist die Versatzspannung
V os = (V A -V B ) / (G-1) .
Zwischen den Zeitpunkt t₁ und t₂, nach dem Wegnehmen der negativen Rückkopplung und vor Umkehrung der Spannungen V Signal und V ref , wird ein zusätzlicher Schritt eingefügt, in dem die Spannungen V A und V B dadurch justiert werden, daß die Verbindungen der Kondensatoren C₁ und C₂ vertauscht werden.
Δ V bezeichnet die Änderung der Spannung am Knoten A vom Zeitpunkt t₁ zum Zeitpunkt t₂ (-Δ V bezeichnet die Änderung am Knoten B). Die Spannung am Knoten A zum Zeitpunkt t₂ kann wie folgt berechnet werden:
folglich
Ähnlich
wobei C A(B) die Gesamtkapazität am Knoten A(B), ausgenommen C 1(2) bezeichnet, und V A (V B ) die Spannung am Knoten A(B) zum Zeitpunkt t₁.
Am Knoten A ist das zu vergleichen mit
Wenn die Kondensatoren C₁ und C₂ so gewählt werden, daß C₁ = C A = C B = C₂, und wenn G = 100, dann ergibt sich
Für diese Bedingungen ergibt sich also eine Auslöschung des Versatzes zu 97,1% für das oben beschriebene stabilisierte Differenz-Latch mit Rückstellung.
Die Spannungen V Signal und V ref an den beiden Latch-Eingängen werden dann entsprechend der Arbeitsweise der bekannten Schaltung umgekehrt, und eine positive Rückkopplung wird um den Verstärker angelegt, um auf die Differenz zwischen V Signal und V ref einzuklinken.

Claims (2)

1. Stabilisiertes Differenz-Latch mit Rückstellung mit zwei Latch-Eingängen und zwei Ausgängen sowie einem derartigen Schaltungsaufbau, daß wahlweise positive oder negative Rückkopplung an jeden der beiden Eingänge des Latch-Verstärkers gelegt werden kann, bei dem negative Rückkopplung angelegt wird, während eine erste Spannung an den ersten Latch-Eingang und eine zweite Spannung an den zweiten Latch- Eingang angelegt ist, wobei die negative Rückkopplung dann weggenommen und die beiden Latch-Eingangsspannungen umgekehrt werden, derart, daß die zweite Spannung an den ersten Latch-Eingang und die erste Spannung an den zweiten Latch-Eingang gelegt werden, worauf das Anlegen einer positiven Rückkopplung in der Weise folgt, daß das Latch in einem Zustand verklinkt, der der Differenz zwischen den beiden Latch-Eingangsspannungen entspricht, dadurch gekennzeichnet, daß eine Schaltung vorgesehen ist, mit der die Versatzspannung im wesentlichen ausgelöscht wird, die vor der Umkehr der Latch- Eingangsspannungen mit dem Latch assoziiert ist.
2. Verfahren zum Auslöschen der Versatzspannung eines stabilisierten Differenz-Latch mit Rückstellung mit zwei Latch-Eingängen und zwei Ausgängen und mit einer derartigen Schaltung, daß wahlweise positive oder negative Rückkopplung an die beiden Eingänge des Latch-Verstärkers angelegt werden kann, mit folgenden Schritten: Eine erste Spannung wird an den ersten Latch-Eingang und eine zweite Spannung an den zweiten Latch-Eingang angelegt, während gleichzeitig negative Rückkopplung an beide Verstärkereingänge angelegt wird;
die negative Rückkopplung wird weggenommen;
die Spannungen an den beiden Verstärkereingängen werden so eingestellt, daß sie im wesentlichen gleich den Spannungen an den zugehörigen Ausgängen sind;
die Spannungssignale werden derart umgekehrt, daß die erste Spannung an den zweiten Latch-Eingang und die zweite Spannung an den ersten Latch-Eingang angelegt wird; und
es wird positive Rückkopplung an beide Verstärkereingänge angelegt, derart, daß das Latch in einem Zustand verklinkt, der der Differenz zwischen den beiden Latch-Eingängen entspricht.
DE19873730098 1986-09-10 1987-09-08 Stabilisiertes differenz-latch mit rueckstellung Withdrawn DE3730098A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/905,865 US4707624A (en) 1986-09-10 1986-09-10 Offset cancellation scheme for a differential reset stabilized latch

Publications (1)

Publication Number Publication Date
DE3730098A1 true DE3730098A1 (de) 1988-03-24

Family

ID=25421607

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873730098 Withdrawn DE3730098A1 (de) 1986-09-10 1987-09-08 Stabilisiertes differenz-latch mit rueckstellung

Country Status (4)

Country Link
US (1) US4707624A (de)
JP (1) JP2593080B2 (de)
DE (1) DE3730098A1 (de)
GB (1) GB2196200B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3723919A1 (de) * 1987-07-18 1989-01-26 Philips Patentverwaltung Vergleichsschaltung
FR2620879B1 (fr) * 1987-09-21 1990-01-19 Thomson Semiconducteurs Amplificateur differentiel de courant a fonctionnement sequentiel
FR2624324B1 (fr) * 1987-12-08 1991-10-11 Thomson Hybrides Microondes Comparateur de tensions electriques a autocalibration differentielle
US5168179A (en) * 1988-11-04 1992-12-01 Silicon Systems, Inc. Balanced modulator for auto zero networks
FR2640443B1 (fr) * 1988-12-09 1991-01-25 Thomson Hybrides Microondes Circuit d'asservissement de la tension de repos d'une charge, et comparateur differentiel comportant ce circuit d'asservissement
FR2641924B1 (fr) * 1988-12-28 1991-05-03 Sgs Thomson Microelectronics Generateur de forme d'onde de signal analogique
US5028815A (en) * 1989-01-16 1991-07-02 U. S. Philips Corporation Clocked comparator with offset reduction
CA2027083C (en) * 1990-10-05 1996-05-28 Kuang-Lu Lee Fully differential sample and hold adder circuit
JP2523998B2 (ja) * 1991-01-31 1996-08-14 株式会社東芝 コンパレ―タ
US5359652A (en) * 1991-07-01 1994-10-25 U.S. Philips Corporation Tone receiver comprising a switch capacitor zero crossing detector
US5142238A (en) * 1991-07-18 1992-08-25 Silicon Systems, Inc. Switched-capacitor differential amplifier
US5376834A (en) * 1993-03-05 1994-12-27 Sgs-Thomson Microelectronics, Inc. Initialization circuit for automatically establishing an output to zero or desired reference potential
JP2937027B2 (ja) * 1994-09-07 1999-08-23 日本電気株式会社 コンパレータ
US5514972A (en) * 1994-10-20 1996-05-07 International Business Machines Corporation Voltage comparison circuit
US5774004A (en) * 1997-03-26 1998-06-30 Winbond Electronics Corp. Hysteresis limiter for canceling offset by dynamically varying a reference voltage
US20030146786A1 (en) * 2002-02-04 2003-08-07 Kush Gulati ADC having chopper offset cancellation
JP4159935B2 (ja) * 2003-03-25 2008-10-01 三菱電機株式会社 オフセット補償回路と、それを用いたオフセット補償機能付駆動回路および液晶表示装置
CN100343732C (zh) * 2004-09-16 2007-10-17 友达光电股份有限公司 一种具有补偿电路的参考电压驱动电路及其补偿的方法
CN100446418C (zh) * 2005-08-03 2008-12-24 建兴电子科技股份有限公司 循序控制电路
KR101201893B1 (ko) * 2008-12-22 2012-11-16 한국전자통신연구원 고속 다단 전압 비교기
US8264268B2 (en) * 2009-07-27 2012-09-11 Electronics And Telecommunications Research Institute Offset-voltage calibration circuit
US7969204B1 (en) * 2009-12-21 2011-06-28 Himax Media Solutions, Inc. Sample hold circuit and method thereof for eliminating offset voltage of analog signal
TWI645682B (zh) * 2017-10-25 2018-12-21 瑞昱半導體股份有限公司 可彈性切換候選電容的取樣保持放大器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4450368A (en) * 1981-12-21 1984-05-22 Rockwell International Corporation AC Coupled chopper stabilized differential comparator
US4429282A (en) * 1982-02-08 1984-01-31 Bell Telephone Laboratories, Incorporated Offset-nulled sample-and-hold amplifier

Also Published As

Publication number Publication date
GB8720708D0 (en) 1987-10-07
JPS6386906A (ja) 1988-04-18
US4707624A (en) 1987-11-17
GB2196200A (en) 1988-04-20
JP2593080B2 (ja) 1997-03-19
GB2196200B (en) 1991-03-20

Similar Documents

Publication Publication Date Title
DE3730098A1 (de) Stabilisiertes differenz-latch mit rueckstellung
DE2713714C3 (de)
DE3872275T2 (de) Cmos-referenzspannungsgeneratoreinrichtung.
DE2926900C2 (de)
DE69330198T2 (de) Analog Digitalwandler
EP0054079B1 (de) MOS-Parallel-A/D-Wandler
DE2059933C3 (de) Digital-Analog-Umsetzer
DE2711829A1 (de) Vergleicher fuer einen analog/digital- und digital/analog-umsetzer
DE2950433A1 (de) Elektronische schaltung mit geschalteten kapazitaeten
DE2602382C2 (de) Reihen-Parallel-Analog-Digital-Umsetzereinrichtung
DE68927655T2 (de) Analog-Digital-Wandler
DE3133684C2 (de) Elektronische analoge Schaltvorrichtung
DE69510413T2 (de) Komparator und Mehrfachvergleichs-A/D-Wandler unter Anwendung des Interpolationsprinzips
DE69109888T2 (de) Taktfrequenzverdoppler.
DE2508850C2 (de) Spannungsverstärker
DE69101433T2 (de) Abtastschaltung für analoge signale.
DE2836948A1 (de) Mos-analog/digital-umsetzer
DE3031592C2 (de) Verfahren zum Nullpunktabgleich des durch einen Operationsverstärker realisierten Analogwertvergleichers eines unter Verwendung eines Digital-Analog-Wandlers nach dem Iterativprinzip arbeitenden Analog-Digital-Wandlers, insbesondere bei dessen Zugehörigkeit zu einer Einrichtung zur Analog-Digital-Wandlung und umgekehrt zur Digital-Analog-Wandlung (Codec)
EP0142182B1 (de) Schaltungsanordnung zum Umwandeln eines digitalen Eingangssignals in ein analoges Ausgangssignal
DE2812375C2 (de) Analog-Digital-Umsetzer
EP0129644A1 (de) Verstärker mit niedriger Offset-Spannung
DE2823789C2 (de) Amplitudenmodulator
DE69227685T2 (de) Spannungsvergleichschaltung
DE69403559T2 (de) Differentielle Laststufe mit stufenweise veränderlicher Impedanz, und getakteter Komparator mit einer solchen Laststufe
DE3634332C2 (de)

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W.

8141 Disposal/no request for examination