DE2602382C2

DE2602382C2 - Reihen-Parallel-Analog-Digital-Umsetzereinrichtung

Info

Publication number: DE2602382C2
Application number: DE2602382A
Authority: DE
Inventors: Yuichi Kawasaki Ninomiya
Original assignee: NIPPON HOSO KYOKAI TOKYO JP
Current assignee: NIPPON HOSO KYOKAI TOKYO JP
Priority date: 1975-01-23
Filing date: 1976-01-22
Publication date: 1983-01-20
Also published as: JPS5185362A; GB1536024A; FR2298906B1; NL176729C; FR2298906A1; DE2602382A1; NL176729B; NL7600734A; US4122439A; JPS558052B2

Description

Die Erfindung betrifft eine Reihen=Parallel-Analog= Digital-Umsetzereinrichtung gemäß dem Oberbegriff des Patentanspruchs 1.

Eine derartige Umsetzereinrichtung ist aus der DE-OS 23 45 756 bekannt geworden. Unter einem »Reihen-Paiallel-Analog-Digital-Umsetzer« wird dabei ein Analog-Digital-Umsetzer mit mehreren Umsetzer-

stufen mit seriellem Aufbau verstörukn, wobei in jeder Stufe mehrere Komparatoren parallel angeordnet sind. Die bekannte Umsetzereinrichtung enthält einen digitalen Codierer mit einer einzigen Codierstufe zur Codierung von Abtastwerten, die vom Sprachfrequenzsignal bei Telefonübertragungen mittels Pulscodemodulation entnommen werden und in serieller Zeitfolge zur Bestimmung der entsprechenden Anzahl verschiedener linearer Segmente mit Abstufungen nach einer geometrischen Reih* Die Codierstufe enthält einen einzigen Spannungsteiler, bestehend aus in Reihe geschalteten Widerständen und Bezugsspeisespannungen entsprechend \iiner arithmetischen Reihe, einer Konstantstromquelle, die den einzigen Spannungsteiler speist, parallel angeordneten Komparaioren, die Schwellwerte im is Vergleich mit d'.n Bezugsspannungen feststellen, einer Logikschaltung zur Einsteilung des Potentials eines oberen und unteren Spannungsteilerpunktes und eines Codeumsetzers zur Erzeugung eines Binärcodesignals. Zwar ähnelt dieser Codierer dem Analog-Digital-Umsetzer gemäß der vorliegenden Erfindung, jedoch wird bei ihm ein mit dem Sprachfrequenzsignal zu vergleichender Bezugsspannungsbereich gleichzeitig in beide Richtungen in Verbindung mit dem Ergebnis des Pegelvergleichs zwischen dem Sprachfrequenzsignal und den Bezugsspannungen in der Logikschaltung lediglich verändert; d. h, daß der Bezugsspannungsbereich automatisch nur im Ansprechen auf die positiven oder negativen Seitenamplituden des Sprachfrequenzsignals gesteuert wird, welches sich ziemlich symme- trisch im Hinblick auf den Durchschnittspegel erstreckt

Die Diskrepanz bei den entsprechend umgesetzten Ausgangssignalpegeln läßt sich in der bekannten Anordnung aufgrund der wiederholten Verwendung derselben Umsetzerstufe bei zeitserieller, paralleler Umsetzung beseitigen. Die zeitserielle Umsetzung kann jedoch nicht für eine sehr schnelle Analog-Digital-Umsetzung eines Fehlersignals verwendet werden, da eine zu lange Zeit für die zeitserielle Umsetzung von Mehrfachbits entsprechend den jeweiligen abgetasteten Fernsehsign..!en erforderlich ist.

Aus der DE-PS 1190 982 ist weiterhin eine Analog-Digital-Umsetzereinrichtung zur Informationsübertragung mittels Pulscodemodulation bekannt, die zwei Umsetzerstufen aufweist, die jeweils für eine grobe und eine feine Pegel-Analog-Digital-Umsetzung verwendet werden, wobei jede der L.nsetzerstufen aus mehreren parallel angeordneten und mit entsprechenden Bezugsspannungen gespeisten Pegelkomparatoren besteht. Ferner sind jeweils Auswert- und Schalteinnchtungen zur Auswahl eines geeigneten Pegelkomparators im Ansprechen auf die Pegel eines umzusetzenden Analogsignals vorgesehen. Dabei erfolgt eine Amplitudenabweichung der Amplitudenvergleicher(Pegelkomparatoren) der groben Pegelumsetzerstufe derart, daß die Korrektur des Amplitudenvergleichs in der feinen Pegelumsetzerstufe nur in einer Richtung erforderlich ist.

Die bekannte Anordnung zeigt eins praktikable Bezugsspannungszuführung zu den einzelnen Pegelkomparatoren nur in einem summarischen Schaltungs aufbau. Insbesondere gibt die bekannte Anordnung im Hinblick auf die Pegelabweichung für eine Korrektur lediglich in einer RicMung nur eine allgemeine Konzeption, aus weichet· ein für den Fachmann praktikabler Hinwois für das Aufprägen der Abweichung in einer Richtung nicht entnehmbar ist.

Schließlich ist aus dei DE-AS 18 01 670 ein Analog-

Digital-Umsetzerverfahren bekannt, bei welchem ein erstes digitales Ausgangssignal eines Analog-Digital-Umsetzers annähernd einem analogen Eingangssignal durch einen Digital-Analog-Umsetzer in ein analoges Signal wieder umgesetzt wird, welches einen Wert des ersten digitalen Ausgangssignal analog ist, um ein differentielles Analogsignal im Vergleich mit dem analogen Eingangssignal in einem Fehlerdetektor zu erzeugen. Danach wird da» differentielle Analogsignal durch den Analog-Digital-Umsetzer in ein zweites digitales Ausgangssignal umgesetzt, welches ein, dem analogen Eingangssignal in Verbindung mit dem ersten digitalen Ausgangssignal exakt entsprechendes digitales Signal darstellt. Die bekannte Anordnung zeigt ferner eine Pegelverschiebung, weiche dem ersten digitalen Ausgangssignal aufgedrückt ist, das in einem Analog-Digital-Umsetzer erzeugt wird, und zwar durch eine derartige Einrichtung, daß eine Spannung B (Vorspannung) zum analogen, mit einer Bezugsspannung — ER bei der ersten Umsetzung zu vergleichenden Eingangssignal addiert wird, so daß der Betrieb der Umsetzereinrichtung stets in einer Richtung durchgeführt wird.

Bei dieser bekannten Umsetzereinrichtung wird jedoch die für das Aufprägen der Pegelverschiebung auf das erste digitale Ausgangssignal vorgesehene Spannung δ nicht mit der Bezugsspannung — ER verbunden; darüber ninaus wird sie dem analogen Eingangssignal E hinzu addiert Die bekannte Anordnung ist verhältnismäßig komplex, da es erforderlich ist, eine stabile Spannungsquelle für die Versorgung d<r Vorspannung ßzu schaffen, und darüber hinaus einen Addierer für die Vorspannung B und das analoge Eingangssignal bereit zu stellen.

Wenn in einer Reihen-Parallel-Analog-Digital-Wandlerschaltung Schaltungskomponenten in der vorangehenden Wandlerstufe eine nicht hinreichende Genauigkeit haben, dann überfüllt der A-D-Wandler für die unteren Bits in der folgenden Stufe in Richtung nach oben oder nach unten, und folglich tritt ein Fehler auf. der auf eine falsche Weiterleitung des Ausgangs-Digitalsignals zurückzuführen ist. Es ist deshalb schwierig, eine Reihen-Parallel-Analog-Digital-Wandlerschaltung mit hoher Genauigkeit zu bilden.

Ein Beispiel für eine Reihen Parallel-Analog-Digual-Wandlerschaltung, in der der oben aufgezeig.e Fehler korrigiert ist. ist in einem Bericht dei International Broadcasting Convention, gehalten im Oktober 1974 unter der Bezeichnung »A Video Analogue to Digital Converter« (Seiten 47 - 57) gezeigt. In dieser Wandlerschaltung, die in der F i g. 3 auf Seite 51 dieses Berichtes abgebildet ist. ist der dynamische Bereich des A-D-Wandlers in der nachfolgenden Stufe ausgeweitet, wodurch eine Überfüllung infolge eines Eingangssignals, das vorn normalen dynamischen Bereich abweicht, vom A-D-Wandler aufgrund eines Fehlers in der vorherigen Stufe vermieden ist und außerdem ist der Bereich des Ausgangs-Digitalsignals des A-D-Wandlers. das vom normalen dynamischen Bereich infolge des Eingangssignals abweicht, durch einen Einheitspegel entsprechend dem untersten Bit eines Ausgangs-Digitalsignals von einem A-D-Wandler in der vorherigen Stufe verschoben, um dasselbe Ausgangs-Digitalsignal zu bilden wie auf ein Eingangssignal innerhalb des normalen dynamischen Bereichs hin und außerdem wird ein Übertragssignal oder ein Aufnahmesignal in der folgenden Stufe gebildet \n Abhängigkeit von dem vom normalen dynamischen Bereich abweichenden Eingangssignal, und dieses Übertragssignal oder Aufnahmesignal wird

dann zum Ausgangs-Digitalsignal des A-D-Wandlers der vorhergehenden Stufe addiert oder von ihm substrahiert, um dadurch den in der vorhergehenden Stufe auftretenden Fehler zu korrigieren. Fig.2 zeigt den Gesamtaufbau einer Reihen-Parallel-Analog-Digital-Wandlerschaltung von hoher Genauigkeit, die in der beschriebenen Weise verbessert ist.
Der Erfindung liegt die Aufgabe zugrunde, eine Reihen-Parallel-Analog- Digital-Umsetzereinrichtung der eingangs genannten Art so auszubilden, daß sie trotz hoher Genauigkeit einen einfachen mehrstufigen Aufbau hat.

Diese Aufgabe wird erfindungsgemäß bei der in Frage stehenden Reihen-ParaHel-Analog-Digital-Umsetzereinrichtung durch die kennzeichnenden Merkma-Ie des Patentanspruchs I gelöst.

Die »räumliche« Reihen-Parallel-Analog-Digital-Umsetzereinrichtung gemäß der Erfindung eignet sich für eine sehr schnelle Analog-Digital-Umsetzung eines Fernsehsignals, da entsprechende, in den Multibus enthaltene Bits gemäß den jeweiligen abgetasteten Fernsehsignalen in äußerst kurzer Zeit parallel umgesetzt werden können. Die oben in Verbindung mit der DE-OS 23 45 756 erwähnte Diskrepanz der jeweiligen umgesetzten Ausgangssignalpegel verschlechtert leider die Qualität des umgesetzten Fernsehsignals bei räumlicher Reihen-Parallel-Umsetzung. Das bedeutet, daß bei der Reihen-Parallel-Analog-Digital-Umsetzereinrichtung gemäß der vorliegenden Erfindung die Fehlerkorrektur zur Beseitigung der Diskrepanz mit einem vereinfachten Aufbau exakt erreicht wird.

Gegenüber der vorausgehend erwähnten Anordnung der DE-AS 18 01 670 wird bei der erfindungsgemäßen Umsetzereinrichtung der Vorteil erhalten, daß die Pegelverschiebung an die Bezugsspannung selbst ungelegt wird, und zwar durch sehr einfache Mittel, wobei der Widerstand des letzten der in Reihe geschalteten Widerstände verändert wird, um die Bezugsspannungen an die Pegelkomparatoren zu legen.

Die erfindungsgemäße Reihen-Parallel-Analog-Digital-Umsetzereinrichtung zeichnet sich dadurch aus, daß für die Korrektur eines Fehlers, der aufgrund von Schaltkreiskomponenten in einer vorhergehenden Stufe der Umsetzerschaltung der dynamische Bereich der folgenden Umsetzerschaltung ausgeweitet wird, um damit einer Überfüllung durch ein vom normalen dynamischen Bereich abweichendes Eingangssignal entgegenzuwirken, dessen Abweichung durch den Fehler der vorhergehenden Stufe bedingt ist, und daß der Pegel des Ausgangs-Digitalsignals der nachfolgenden Stufe abhängig vom Pegel des vom normalen dynamischen Bereich abweichenden Eingangssignals um einen Einheitsschritt vom Maße des kleinsten Bits des Ausgangs-Digitalsignals der vorhergehenden Stufe verschoben wird, so daß dasselbe Ausgangs-Digitalsignal gebildet wird wie auf ein Eingangssignal hin, das sich im normalen dynamischen Bereich befindet, und daß außerdem ein Stellenübertragungs- oder Aufnahmesignal abhängig vom Pegel des vom normalen dynamischen Bereich abweichenden Eingangssignals in der folgenden Stufe gebildet wird und das Ausgangs-Digitalsignal der vorherigen Stufe einer arithmetischen Behandlung mit dem Stellenübertragungs- oder -Aufnahmesignal unterzogen wird, um den aus der vorherigen Stufe bedingten Fehler zu korrigieren, wobei ein geeignetes Schaltkreiselement der vorhergehenden Wandierstufe bereits von vornherein mit einer positiven oder negativen Pegelverschiebung versehen wird, wodurch die gesamte Pegelverschiebung in der vorhergehenden Stufe entweder nur in positive oder nur in negative Richtung vom normalen Bereich versetzt wird, unabhängig von der Polarität des auf eine Instabilität in der vorhergehenden Stufe basierenden Fehlers, so daß das vom normalen dynamischen Bereich abweichende Eingangssignal innerhalb einer vorbestimmten Bereichsverschiebung liegt, die sich nur in einer Richtung vom normalen dynamischen Bereich erstrecken kann.

Dadurch wird der normale dynamische Bereich des Analog-Digital-Umsetzers folgender: Der A-D-Umsetzer in einer nachfolgenden Unuetzerstufe der Reihen-Parallel-Analog-Digital-Umsetzereinrichtung mit mehreren Stufen wird mit einer A-D-Umsetzung innerhalb eines Bereichs gespeist, die einer Stelle eines in der vorherigen Stufe umgewandelten Digitalsignals entspricht, wie beispielsweise bei einem Dezimalcode 10 einer Stelle eines Codes von 100 entspricht. Die eine Stelle des Digital-Code-Signals aus der vorhergehenden Stufe ist ein normaler dynamischer Bereich des A-D-Umsetzers in der folgenden Stufe.

Die Erfindung wird nun in Verbindung mit den Figuren der Zeichnung näher erläutert. Es zeigt

F i g. 1 ein Blockdiagramm einer gewöhnlichen bekannten Analog-Digital-Wandlerschaltung,

Fig. 2 ein Blockdiagramm einer Reihen-Parallel-Analog-Digital-Umsetzereinrichtung mit in bekannter Weise verbesserter hoher Genauigkeit,

Fig.j eine Tabelle, die die Beziehung zwischen Ausgangs-Digitalsignalen von einem A-D-Umsetzer in der in F i g. 2 gezeigten nachfolgenden Stufe und Stellenübertragungs- und -Aufnahmesignale entsprechend diesen Ausgangssignalen zuigt,

Fig.4 ein Blockdiagramm einer Ausführungsform eines A-D-Umsetzers in einer vorhergehenden Stufe einer Reihen-Parallel-Analog-Digital-Umsetzerschaltung nach der Erfindung,

Fig.5 ein Blockdiagramm eines A-D-Umsetzers in einer nachfolgenden Stufe der Reihen-Parallel-Analog-Digital-Umsetzerschaltung nach der Erfindung,

F i g. 6 eine Tabelle, die die Beziehung zwischen Ausgangs-Digitalsignalen aus dem in der Fig. 5 gezeigten A-D-Umsetzerund Stellenübertragungssignale entsprechend diesen Ausgangssignalen zeigt.

F i g. 7 ein Blockdiagramm, das einen Abschnitt eines anderen Ausführungsbeispiels der Reihen-Parallel-Analog-Digital-Umsetzerschaltung nach der Erfindung, und

Fig.8 ein Blockdiagramm eines weiteren Ausführungsbeispiels der erfindungsgemäßen Schaltung mit 3 Umsetzerstufen.

Zum besseren Verständnis der Erfindung wird zunächst unter Bezugnahme auf F i g. 1 au» eine bekannte Analog-Digital-Umsetzereinrichtung eingegangen, die 4 höhere Bits und 4 niedrigere Bits, die ein Ausgangs-Datensignal von 8 Bits bilden, erzeugt

In der betrachteten Reihen-Parallel-Analog-Digital-Wandlerschaltung besteht eine vorangehende Wandlerstufe aus wenigstens einem Analog-Digital-(A-D)-Wandler in dem ein Eingangssignal mit Bezugssignalen verglichen wird, wobei dann als Ergebnis dieses Vergleichs ein Digitalsignal abgeleitet wird, ferner aus einem Di2ital-Analog-(D-A-)Wandler, in dem das Digitalsifenal in ein äquivalentes Analogsignal umgesetzt wird, und einem Differentialverstärker, in dem ein Differential-Ausgangssignal zwischen dem Eingangssignal und dem äquivalenten Analogsignal gebildet wird, während eine anschließende Wandlerstufe aus wenig-

7 8

stens noch einem A-D-Wandler gebildet wird, in dem chen genau denen der Fig. I. Der 4 Bit-A-D-Wandler 6 das Differential-Ausgangssignal mit anderen Bezugssi- in der folgenden Stufe hat einen nach beiden Seiten gnalen verglichen und daraus ein weiteres Digitalsignal etwas über das normale erweiterten dynamischen als Ergebnis dieses Vergleichs gebildet wird. Bereich, wie dies durch die Tabelle 1 der Fig. 3

Wenn die Scha'tungskomponenten, aus denen die 5 angedeutet ist. Der A-D-Wandler 6 setzt also nicht nur vorangehende Wandlerstufe aufgebaut ist, die geringste ein Eingangssignal innerhalb des normalen dynamischen Gleichspannungsdrift oder Verstärkungsdrift haben, Bereichs in ein 4 Bit-Digitalsignal um, sondern kann ein kann sich in den anschließenden Stufen ein großer etwas über den normalen dynamischen Bereich Fehler^.trag in den Signalpegeln einstellen. In einem hinausgehendes Eingangssignal in ein äquivalentes 4 Beispiel eines Reihen-Parallel-Analog-Digital-Wandlers io Bit-Digitalsignal umsetzen, das dasselbe ist wie ein für 8 Bits nach der Fig. 1 wird ein Eingangssignal, das Ausgangs-Digitalsignal, das einem Eingangssignal ent- (

durch einen Probenhalter 1 gehalten wird, in ein spricht, dessen Pegel gerade um den Betrag der tiefsten jl

Digitalsignal aus 4 oberen Bits verwandelt durch einen 4 Stelle der oberen 4 Bits, die in der vorhergehenden Stufe Bit-A-D-Wandler 2 in der vorhergehenden Stufe. Das 4 gebildet sind, verschoben ist. Der Grund hierfür ist !,'

Bit-Ausgangssignal wird in ein äquivalentes Analogst- 15 folgender. ^!'

gnal durch einen D-A-Wandler 3 in der vorhergehenden Es wird beispielsweise der Fall betrachtet, daß der κ

Stufe umgesetzt, und dann wird ein Differentialsignal, Pegel des Eingangssignals nach der höheren Seite aus $

das durch Subtrahieren des äquivalenten Analogsignals dem normalen dynamischen Bereich herausfällt aber «

vom Eingangssignal gebildet ist, von einem Differential- innerhalb des um einen Schritt der aus der vorhergehen- f^!

verstärker 4 in der vorhergehenden Stufe erzeugt. Das 20 den Stufe gebildeten oberen 4 Bits bleibt, dann wären £

Differential-Ausgangssignal wird in ein Digitalsignal der die in der vorhergehenden Stufe gebildeten oberen 4 ff]

unteren 4 Bits durch einen 4 Bit-A-D-Wandler 5 in der Bits korrekt, wenn eine Stelle hinzugefügt wird, die t;j

folgenden Stufe umgewandelt. durch das unterste Bit des Digitalsignals der oberen 4 ?;

Wenn in der Wandlerschaltung nach F i g. 1 der Bits dargestellt ist, und folglich sind auch die unteren 4 ^

Differentialverstärker 4 eine Gleichspannungsdrift 25 Bits um eine Stelle zu verschieben, d. h. um das unterste SJ

aufweist, wird ein Eingangssignal, das einer Plus-Klem- Bit der oberen 4 Bits, um eine Korrektur in Anpassung ";

me des Differentialverstärkers 4 von dem Probenhalter an das korrigierte Digitalsignal der oberen 4 Bits |j

1 zugeführt wird, der mit einem Eingangssignal versorgt vorzunehmen. |;

worden ist, das etwas höher als beispielsweise der halbe Außerdem gibt der A-D-Wandler 6 an eine \i

Wert des normalen dynamischen Bereichs ist, entspre- 30 Addier-Subtrahierschaltung 7 entsprechend ein Ober- j'.

chend kleiner als der halbe Wert infolge der negativen tragssignal von »+1« ab, wenn das Eingangssignal mit f

Drift des Differentialverstärkers 4, obgleich das seinem Pegel den normalen dynamischen Bereich j*j

Eingangssignal durch den höheren A-D-Wandler 2 in übersteigt, ein Übertragungssignal von »0«, wenn das f.

ein Digitalsignal der oberen 4 Bits umgewandelt wird, Eingangssignal mit seinem Pegel innerhalb des norma- W\

die höher als der halbe Pegel sind. Der Pegel des 35 len dynamischen Bereichs liegt, und ein Aufnahmesignal ^!)j

Differential-Ausgangssignals, das dem A-D-Wandler 5 von »-1«, wenn das Eingangssignal einen Pegel |j

für die unteren 4 Bits zugeleitet wird, weicht nach unten unterhalb des normalen dynamischen Bereichs hat, um j$

von dem eines normalen dynamischen Bereichs des auf diese Weise den Stellenübertrag oder die Stellenauf- |j

A-D-Wandlers 5 ab, und folglich überfüllt der nähme zum 4 Bit-Ausgangs-Digitalsignal des 1

A-D-Wandler 5 nach unten. 40 A-D-Wandlers in der vorherigen Stufe auszugleichen. Ii

Nun das Gegenteil. Ein der Plus-Klemme des Durch derartige Behandlung der Signale geschieht es %

Differentialverstärkers 4 vom Probenbehälter 1 züge- auch dann nicht, wenn Schaltkreiskomponenten mit Jj

führtes Eingangssignal, das etwas tiefer als der halbe Ausnahme des D-A-Wandlers 3 und der Addier-Subtra- *A

Pegelwert ist, wird entsprechend höher als dieser halbe hierschaltung 7 in den vorhergehenden Wandlerstufen ig

Pegelwert infolge einer positiven Drift des Differential- 45 geringere Genauigkeit haben, der A-D-Wandler 6 für gj

Verstärkers 4, obgleich das Eingangssignal in ein 4 die unteren 4 Bits in der nachfolgenden Stufe in der p

Bit-Signal der höheren Stellen durch den höheren einen oder anderen Richtung über den normalen jg

A-D-Wandler 2 umgewandelt wird, das niedriger ist als dynamischen Bereich hin überfüllt wird, so daß auch im '%

der halbe Pegelwert. Damit weicht der Pegel des Ausgangs-Digitalsignal keine falsche Zuordnung mög- '■:'

Differential-Ausgangssignals, das dem A-D-Wandler 5 50 lieh ist Es ist damit erreicht, die Genauigkeit einer |j

für die unteren 4 Bits zugeführt wurde, nach der höheren Reihen-Parallel-Analog-Digital-Wandlerschaltung zu jg

Seite ab von dem bei normalem dynamischem Bereich verbessern.

des A-D-Wandlers 5, so daß der A-D-Wandler 5 in In der vorstehend beschriebenen Reihen-Parallel-

Richtung nach oben überlädt Analog-Digital-Wandlerschaltung ist es jedoch erfor-

Wenn der Differentialverstärker 4 keine Gleichspan- 55 derlich, daß der A-D-Wandler 6 sowohl ein Stellenübernungsdrift aufweist jedoch eine geringfügige Stellenauf- tragungssignal »+1« als auch ein Stellenauf nahmenanmesignal hat, die auf einen Signalpegel Einfluß signal» -1 «bilden und der Addier-Subtrahierschaltung 7 nimmt der sich vom Gleichspannungs-Nullwert unter- abhängig von der Pegelhöhe des Eingangssignals scheidet, dann ist die Folge dieselbe, wie bereits zuleiten kann, so daß als A-D-Wandler 6 ein solcher dargestelt Auch wenn der A-D-Wandler für die 60 verwendet werden muß, der einen komplizierteren höheren 2 Bits eine mangelhafte Genauigkeit hat, stellt Aufbau hat und ferner als die benötigte Addier-Subtrasich dieselbe Folge ein. hierschaltung 7 eine arithmetisch arbeitende Einheit

Fig. 2 zeigt den Gesamtaufbau einer Reihen-Parallel- eingesetzt werden muß, die wahlweise Addier- und Analog-Digital-Wandlerschaltung von hoher Genauig- Subtrahiervorgänge ausführen kann. Die beschriebene keit die in der bereits einleitend beschriebenen Weise 65 Reihen-Parallel-Analog-Digital-Wandlerschaltung hat verbessert ist Der Probenhalter 1, der 4 Bit-A-D-Wand- also den grundlegenden Nachteil, daß sie im Gesamtaufler 2, der 4 Bit-A-D-Wandler 3 und de- Differentialver- bau kompliziert wird, stärker 4 der vorhergehenden Stufe in Fig. 2 entspre- Es wird nunmehr auf die erfindungsgemäße Ausfüh-

9 10

rung gemäß F i g_; 4 bezog genommen. gnal mit einer Zahl in ein Binär-Code-Signal aus 4

Fig.4 zeigt einen 4 Bit-A-D-Wandler (entsprechend Zahlen umwandelt, und Umschaltkreisen Sl-54. Als

dem Block 2 in F i g. 2) einer vorhergehenden Code-Wandler 12 und 13 können allgemein übliche

Wandlerstufe einer 8 Bit-Analog-Digital-Wandlerschal- verwendet werden.

tung der Reihen-Parallel-Type, die mit Pegelverschie- 5 Im Code-Wandler 12 werden abhängig vom Pegel des bung arbeitet. Der A-D-Wandler ist so aufgebaut, daß er Eingangssignals 2-Bit-Digital-Ausgangssignale 11,10,01 ein Digitalsignal mit negativer Pegelverschiebung oder 00 gebildet, die in Richtung nach oben vom erzeugt, die für die Fehlerkorrektur mit Hilfe der normalen Dynamischen Bereich des A-D-Wandlers Verschiebung der Pegel von Bezugssignalen eingesetzt abweichen. Zum anderen wird im Code-Wandler 13 ein wird. Die Bezugssignale, die den einzelnen parallelen io 4-Bit-Ausgangs-Digitalsignal abhängig vom Eingangs-Komparatoren Cl-C15 zugeführt werden, werden signal gebildet, das innerhalb des normalen dynamibeispielsweise von Widerständen Ri-RiS abgeleitet, sehen Bereichs des A-D-Wandlers liegt.
die in Reihe geschaltet sind und von einer Konstant- Außerdem wird ein vom Komparator CA erzeugtes stromquelle 8 gespeist werden. Bei der Erfindung sind Ausgangssignal benutzt. Für den Fall, daß beispielsweise sämtliche Widerstände R1 - R14 auf denselben Wider- is ein Pegel eines dem A-D-Wandler zugeführten Einstandswert R abgestimmt, und nur der Widerstand R 15 gangssignals von seinem normalen dynamischen Behat den Wert R(\ +«), der etwas größer als der Wert R reich abweicht, bildet der Komparator CA ein ist. Ein Code-Wandler 9 in Fig.4 wandelt ein Ausgangssignal » I-1«, das dann die Umschaltkrei's Hexadezimal-Code-Signal von einer Zahl in ein 51— SA im Gegensatz zu der Darstellung der Fig.5 so Binär-Code-Signal von 4 Zahlen, und das umzuwandeln- 20 steuert, daß die Schalter 51 und 52 die Ausgangsklemde Eingangssignal wird einer Eingangskiemme IC men 14 und 13 mit den Signalen »0« und die Schalter S3 zugeführt. und 54 die Ausgangsklemmen 16 und 17 mit den vom I

Der in der beschriebenen Weise aufgebaute Code-Wandler 12 abgeleiteten Ausgangssignalen ver-A-D-Wandler bildet einen negativen Verschiebungspe- sorgen. Für diesen Fall erzeugt der in Fig.5 gezeigte gel von-£, der für die Fehlerkorrektur verwendet wird.²⁵ A-D-Wandler Ausgangs-Digitalsignale 0011.0010, 0001 16 oder 0000 abhängig vom Pegel des Eingangssignals. Das heißt, eine Stelle der oberen 4 Bits des Wenn andererseits der Pegel des Eingangssignals Binär-Code-Signals, welches vom A-D-Wandler gebil- innerhalb des normalen dynamischen Bereichs des det wird, ist 1/16 des normalen dynamischen Bereichs A-D-Wandlers liegt, dann ist das vom Komparator CA dieses A-D-Wandlers. Folglich bildet der Widerstands- 30 gebildete Ausgangssignal, also das Stellenübertragungswert R(\+») des Widerstands Ä15 eine negative signal, »0«, so daß die Umschaltkreise S1-S4 so Pegelverschiebung von-£für alle Bezugssignale, die von gesteuert sind, wie in F ig. 5 dargestellt, so daß die Io Ausgangsklemmen 14—17 die Ausgangssignale vom den Widerständen Λ1-Λ15 ausgehen. Wenn eine Code-Wandler 13 direkt zugeleitet erhalten.
Pegelverschiebung ins Positive für die Bezugssignale 35 Im ersteren Fall wird das Ausgangssignal » + 1«, also gewünscht wird, genügt es, den Wert des Widerstands das Stellenübertragssignal vom Komparator CA, dem R 15 gleich R(\ —λ)zu machen. Addierkreis 7 der Fig. 2 zugeleitet, um damit das

Es ist auch möglich, den Gleichspannungspegel im Digitalsignal der oberen 4 Bits durch Hinzuaddieren

Differentialverstärker 4 der F i g. 2 zu verschieben, um einer Stelle zu korrigieren, und außerdem steuert es die

damit eine positive oder negative Pegelverschiebung für 40 Umschaltkreise Sl-54, um das Digitalsignal der

die Fehlerkorrektur zu erhalten. Die Gleichspannungs- unteren 4 Bits entsprechend der Korrektur des

pegelverschiebung im Differentialverstärker 4 kann Digitalsignals der oberen 4 Bits zu korrigieren. Im

z. B. durch Verschieben einer Vorspannung erfolgen, die zweiten Fall steuert das vom Komp-rator CA

einem der beiden, den Differentialverstärker 4 bilden- abgeleitete Ausgangssignal »0« die Umschaltkreise

den Verstärker zugeleitet wird. 45 S1 - S4 so, daß das Digitalsignal der unteren 4 Bits mit

F i g. 5 zeigt einen 4 Bit-A-D-Wandler (entsprechend den von der Gruppe der Komparatoren kommenden Block 6 in F i g. 2) in einer nachfolgenden Wandlerstufe Ausgangssignalen entsprechend den normalen dynamieiner 8 Bit-A-D-Wandlerschaltung der Reihen-Parallel- sehen Bereich zusammenfügt. Die Umschaltkreise Type nach der Erfindung. Mit diesem A-D-Wandler der 51 - S4 können übliche elektronische Schalter sein.
F i g. 5 ist es für den Fall, daß die gesamte Pegelverschie- 50 Für den Fall, daß gemäß der Erfindung die gesamte bung immer beispielsweise ins Positive geht, möglich, Pegelverschiebung nur ins Positive geht, d. h. in den ein Eingangssignal mit einem Pegel, der in höherer Bereich der höheren Stelle, wird der Addierkreis dazu Richtung vom normalen dynamischen Bereich abweicht, verwendet, das Digitalsignal der oberen Bits zu in ein normales Digitalsignal umzuwandeln, wobei korrigieren. Befindet sich dagegen die gesamte Pegelniemals eine Überfüllung auftreten kann. Tabelle 2 in 55 verschiebung stets im Negativen, d. h. zum kleineren F i g. 6 zeigt die Beziehung zwischen Ausgangs-Digital- Bereich hin, was durch eine Vorausverschiebung des Signalen des A-D-Wandlers und Stellenüberträgen Pegels in positive Richtung erreicht wird, wird natürlich entsprechend diesen Pegeln. Aus dieser Tabelle 2 läßt für die Korrektur des Digitalsignals der oberen Bits eine sich ablesen, daß nur Übertragungssignale »0« und Subtrahierschaltung benötigt

» + 1« von dem in der Fig.5 gezeigten A-D-Wandler 60 Fig.7 zeigt einen Ausschnitt einer anderen Ausfüh-

erzeugt werden. rungsform der 8-Bit-Analog-Digital-Wandlerschaltung

Der 4 Bit-A-D-Wandler der Fig.5 besteht aus der Reihen-Parallel-Type nach der Erfindung. Das

Komparatoren Ci-CiB, die zueinander parallel Ausführungsbeispiel der Fig.7 ist in der Weise

geschaltet sind und die Bezugsspannungen von einer abgewandelt, daß für für den Fall, daß alle 4 Bits des

Zuiührungsschaltung 11 erhalten, ferner aus einem 65 Ausgangs-Digitalsignals vom A-D-Wandler (entspre-

Code-Wandler 12, der ein Tetral-Code-Signal mit einer chend Block 2 in F i g. 2) der vorhergehenden Stufe »1«

Zahl in ein Binär-Code-Signa! aus 2 Zahlen umwandelt, sind, auch wenn dadurch der 4 Bit-A-D-Wandler

einem Code-Wandler 13, der ein Hexadezimd-Code-Si- (entsprechend Block 6 in F i g. 2) der nachfolgenden

11 12

Sture Überfüllt wird, das Digitalsignal der oberen 4 Bits, wendet werden, die für den Betrieb der jeweiligen einen

das in der vorhergehenden Stufe gebildet wird, niemals Stufe ausreichen.

ip Zahlen übertragen wird, und daß außerdem das in der Was nun die arithmetische Einheit (entsprechend dem

nachfolgenden Stufe gebildete Ausgangs-Digitalsigrial Block 7 in F i g. 2) anbelangt, die für die Erhöhung der

auf dem Stande 1111 bleibt. ⁵ Genauigkeit der erfindungsgemäßen Wandlerlschal-

Für den Fall also,daß sämtliche Bits des Ausgtngs-Di- tung verwendet wird, so braucht dort nur entweder ein gitalsignals von der vorhergehenden Stufe 1 sind, wird Addierkreis oder ein Subtrahierkreis eingesetzt zu von einem UND-Gatter 18 ein Ausgangssigna! 1 werden, während bei einer vergleichbaren Wandlergebildet, so daß von den beiden Sperrgattern 20 und 21 schaltung nach bisheriger Technik eine Schaltungsandie Ausgangssignale 0 abgehen. Die im A-D-Wandler io Ordnung gewählt werden muß, die sowohl addieren als der nachfolgenden Stufe enthaltenen Umschaltkreise auch subtrahieren können muß. Damit wird aber eine Sl bis S4 werden vom Sperrgatter 20 derart gesteuert, beträchtliche Vereinfachung des Gesamtaufbaus der daß sämtliche Schalter 51-S4 an ihren oberen Wandlerschaltung bei dennoch hoher Genauigkeit Kontakten anliegen, wie es die F i g. 7 zeigt was auf das erzielt.

Ausgangssismal 0 vom Sperrgatter 20 zurückzuführen 15 Die Erfindung kann nicht nur bei Reihen-Parallelist, während be^! Ausgangssignal 1 vom Sperrgatter alle Analog-Digital-Wandlerschaltungen mit 2 Stufen ge-Schalter auf den unteren Kontakten aufliegen. maß F ig. 2. sondern selbstverständlich auch bei

Somit bleiben für den Fall, daß alle 4 das mehrstufigen Schaltungen Verwendung finden. Fig.8 Ausgangssignal bildende Bits 1 sind, diese im Zustand 1, zeigt beispielsweise eine entsprechende 3stufige Schalsuch wenn der A-D-Wand!er in der folgenden Stufe 20 tung.

Oberfüllt ist, und zwar sämtliche Bits des gesamten Die 12 Bit-Analog-Digital-Wandlerschaltung der Ausgangs-D^italsignals der Reihen-Parailel-Analog- F i g. 8 ist so aufgebaut, daß eine mittlere Wandlerstufe, Digital-Wandlcrschaltung, und darüber hinaus wird das die nahezu wie die vorhergehende Wandlerstufe gemäß StellenObertragungssignal » + 1« durch das Sperrgatter Fi g. 2 aufgebaut ist, zwischen die vorhergehende und 21 blockiert so daß es nicht zum Addierkreis 22 25 die nachfolgende Wandlerstufe eingefügt ist. In der (entsprechend Block 7 in Fig.2) gelangt. Es genügt mittleren Wandlerstufe der Fig.8 liefert der deshalb, einen ganz gewöhnlichen Addierkreis für den A-D-Wandler 6 für die mittleren 4 Bits entweder ein Kreis 20 einzusetzen, bei dem das Ausgangssignal 0000 Stellenübertrags- oder -Aufnahmesignal an den Addiererhalten wird, wenn ein Signal 1 einem Signal 1111 oder Subtrahierkreis 7, um die zuvor eingeführte hinzuaddiert wird, so daß dieser Kreis aus einem 30 Pegelverschiebung vom Digitalsignal der oberen 4 Bits, UND-Gatter und einer exklusiven logischen Summier- die in der vorhergehenden Wandlerstufe gebildet schaltung in üblicher Weise ausgeführt sein kann. Das wurde, zu beseitigen, wobei das Digitalsignal der oberen heißt also, wenn der Pegel des der Schaltung nach 4 Bits dann einer Addier- oder Subtrahierschaltung 26 F i g. 7 zugeführten Eingangssignals den gesamten der mittleren Wandlerstufe zugeleitet wird. Entweder normalen dynamischen Bereich der Wandlerschaltung 35 das Stellenübertragssignal oder das Stellenaufnahmefibersteigt so wird das gesamte Digital-Ausgangssignal signal vom A-D-Wandler 6 wird außerdem einem dennoch auf einen Pegelwert von 1 gehalten, so daß das D-A-Wandler 23 eingegeben, um damit einer vorher Signal nicht fälschlicherweise wegfallen kann. vorgegebenen Pegelverschiebung des Differential-Aus-

Wie bereits erläutert ist es nach der Erfindung gangssignals eines Differentialverstärkers 24 entgegenmöglich, eine Reihen-Parallel-Analog-Digital-Wandler- 40 zuwirken, der sein Ausgangssignal einem A-D-Wandler schaltung mit verbesserter Genauigkeit zu bauen mittels 25 für die unteren 4 Bits in der folgenden Wandierstufe Schaltkreiskomponenten, deren übliche Genauigkeit eingibt Eine Reihen-Parallel-Analog- Digital-Wandlerdafür ausreicht Signale in Wandlerstufen zu behandeln, schaltung aus mehr als 3 Stufen kann durch Einfügen der was für die Differentialverstärker und die A-D-Wandler entsprechenden Anzahl von mittleren Wandlcstufen gilt während die D-A-Wandler leicht mit einer 45 aufgebaut werden, die in der beschriebenen Weise verhältnismäßig hohen Genauigkeit gehalten sind. gestaltet sind mit der Ausnahme, daß den jeweiligen Wenn außerdem ein Analog-Schieberegister oder Addier- oder Subtrahierschaltungen die Stellenübersonstiges zwischen die einzelnen Wandlerstufen der trags- oder -Aufnahmesignale und die in den entspre-Reihen-Parallel-Wandlerschaltung eingesetzt werden, chenden Stufen gebildeten Digitalsignale und alle um die Arbeitsgeschwindigkeit zu erhöhen, können 50 Digitalsignale zugeführt werden, die nacheinander in Analog-Schieberegister mit üblicher Genauigkeit ver- den vorhergehenden Stufen gebildet und korrigiert sind.

Hierzu 7 Blatt Zeichnungen

Claims

Patentansprüche:

1. Reihen-Parallel-Analog-Digital-Umsetzereinrichtung, die aus wenigstens zwei seriell angeordne- ten Umsetzerstufen besteh· uad jeweils einen Analog-Digital-Umsetzer enthält, bestehend aus mehreren parallel angeordneten Komparatoren, in welchen ein entsprechendes analoges Eingangssignal mit einer entsprechenden Bezugsspannung "> verglichen wird und von denen jeweils ein entsprechendes Digitalsignal als Ergebnis des Vergleichs abgeleitet wird, einer Bezugsspannungszuführung, bestehend aus mehreren, seriell miteinander und mit einer Konstantstromquelle verbundenen « Widerständen zur Bildung mehrerer entsprechender Bezugsspannungen, wenigstens einem Codewandler für die Umsetzung mehrerer, von den Komparatoren abgeleiteten Codesignalen in ein Binärcodesignal als entsprechendes Digitalsignal, einen Digital- Analog-Ui Ketzer in der vorangehenden Umsetzerstufe in weichem das entsprechende Digitalsignal in ein entsprechendes äquivalentes Analogsignal umgesetzt wird, einem Differentialverstärker, in welchem ein analoges, an die nachfolgende Umsetzer- stufe als entsprechendes analoges Eingangssignal zwischen dem entsprechenden analogen Eingangssignal und dem entsprechenden äquivalenten Analogsignal anzulegendes Analogsignal gebildet wird und eine Addier- oder Subtrahierschaltung vorgesehen ist, in der die entsprechenden, in den Analog-Digital-Umsetzern wenigstens einer der vorgehenden Umsetzerstufen gebildeten Digitalsignale in einer Richtung entweder mit einem entsprechenden Stelleiiühertragungssignal oder einem entsprechenden Stellens. jfnahmesignal arithmetisch behandelt werden, das vom Analog-Digital-Umsetzer der nachfolgenden Stufe abgeleitet ist, um ein entsprechendes digitales Ausgangssignal zu erzeugen, dadurch gekennzeichnet, daß das entsprechende, von einem der Analog-Digital-Umsetzer und dem Differentialverstärker in der vorangehenden Umsetzerstufe abgeleitete Signal mit einer Pegelverschiebung in der einen Richtung ausgestattet wird, daß der Analog-Digital-Umsetzer in der nachfolgenden Umsetzerstufe einen in der einen Richtung eines normalen dynamischen Bereichs ausgedehnten dynamischen Bereich besitzt, und daß das entsprechende analoge Differentialsignal, das als entsprechendes analoges Eingangssignal so vom Differentialverstärker in der vorangegangenen Umsetzerstufe an das entsprechende Digitalsignal angelegt wird, umgesetzt wird, dessen Pegel abhängig von einem Pegel des entsprechenden analogen Differentialsignais durch einen gleichförmigen Pegel, entsprechend einem Zustandswert des niedrigsten Bits des entsprechenden, vom Analog-Digital-Umsetzer der vorhergehenden Umsetzerstufe abgeleiteten Digitalsignals, verschoben ist, und entweder ein entsprechendes Stelleniibertragungssignal oder ein entsprechendes Stellenaufnahme· signal abhängig vom Pegel des entsprechenden analogen Differentialsignals erzeugt.

2. Umsetzereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Endglied der Widerstandskette (R 1 bis R15) einen von den Werten der anderen Widerstände abweichenden Wert hat, wodurch den entsprechenden Bezugsspannungen und demzufolge auch dem entsprechenden Digitalsignal eine Pegelverschiebung aufgeprägt wird.

3. Umsetzereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Arbeitsgleichspannungspegel im Differentialverstärker in einer Richtung verschoben ibt, um dem entsprechenden analogen Differentialsignal die Pegelverschiebung aufzuprägen.

4. Umsetzeremrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein erster Codeumsetzer für die Umsetzung einer von einer ersten Gruppe der Komparatoren abgeleiteten ersten Gruppe von Digitalsignalen in ein erstes Binärcodesignal vorgesehen ist, daß die erste Gruppe in einem dynamischen Bereich liegt, der vom normalen dynamischen Bereich abweicht, daß ein zweiter Codeumsetzer vorgesehen ist, für die Umsetzung einer von einer zweiten Gruppe der Komparatoren abgeleiteten zweiten Gruppe von digitalen Signalen in ein zweites Binärcodesignal, wobei die zweite Gruppe im normalen dynamischen Bereich liegt, und daß mehrere Umschaltkreise (Si bis 54) vorgesehen sind, die das erste und das zweite Binärcodesignal abhängig vom Pegel des entsprechenden analogen Eingangssignals schalten, um das von der nachfolgenden Umsetzerstufe abzuleitende entsprechende Digitalsignal zu erzeugen, in welcher einer der Komparatorzn, der zwischen der oberen und der unteren Gruppen liegt, entweder ein entsprechendes Stellenübertragungs- oder entsprechendes Stellenaufnahmesignal erzeugt wodurch die Umschaltkreise (S 1 bis 54) abhängig vom Pegel des entsprechenden Eingangssignals gesteuert werdea

5. Umsetzereinrichtung nach Anspruch 4, gekennzeichnet durch ein UND-Gatter (18), dem sämtliche Bits zugeleitet werden, die das entsprechende, von der vorangegangenen Umsetzerstufe abgeleitete Digitalsignal enthalten, wenigstens ein Sperrgatter (21), dem ein vom UND-Gatter (18) abgeleitetes Ausgangssignal und das Steilenübertragungs- oder Stellenaufnahmesignal zugeführt wird, und das Anlegen eines getakteten Ausgangssignals an die Addier- oder Subtrahierschaltung (22) der vorhergehenden Umsetzerstufe und an die Umschaltkreise (51 bis 5 4) der nachfolgenden Umsetzerstufe.

6. Umsetzereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Analog-Digital-Umsetzer der vorangehenden Umsetzerstufe ein Stellenübertragungs- oder Stellenaufnahmesignal erzeugt, das der Addier- oder Subtrahierschaltung in der nachfolgenden Umsetzerstufe in Abhängigkeit vom Pegel des entsprechenden analogen Eingangssignals zugeführt werden soll: und daß das erzeugte Signal dem Digital-Analog-Umsetzer der nachfolgenden Umsetzerstufe zugeführt wird, um die zuvor eingeführte Pegelverschiebung vom entsprechenden äquivalenten Analogsignal zu beseitigen.