DE1272352B - Analog-Digital-Umsetzer mit den Stellenwerten zugeordneten Differenzverstaerkern - Google Patents
Analog-Digital-Umsetzer mit den Stellenwerten zugeordneten DifferenzverstaerkernInfo
- Publication number
- DE1272352B DE1272352B DEP1272A DE1272352A DE1272352B DE 1272352 B DE1272352 B DE 1272352B DE P1272 A DEP1272 A DE P1272A DE 1272352 A DE1272352 A DE 1272352A DE 1272352 B DE1272352 B DE 1272352B
- Authority
- DE
- Germany
- Prior art keywords
- analog
- amplifier
- input
- comparator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
- G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. CL:
H03k
Nummer: 1272352
Aktenzeichen: P 12 72 352.3-31 (J 31352)
Anmeldetag: 19. Juli 1966
Auslegetag: 11. Juli 1968
Die Erfindung betrifft einen Analog-Digital-Umsetzer mit in Reihe geschalteten, den Stellenwertigkeiten
zugeordneten und beginnend mit der höchsten Wertigkeit schrittweise gesteuerten Umsetzerstufen
aus jeweils einem eine der Basis η des Digitalsystems entsprechende Verstärkung aufweisenden Differenzverstärker,
wobei dem Minuendeneingang des ersten Verstärkers das Analogsignal und dem der folgenden
Verstärker jeweils das Ausgangssignal des vorhergehenden Verstärkers zugeführt wird, während jeweils
gleichzeitig dem Subtrahendeneingang des ersten Verstärkers ein aus dem Analogsignal und dem
der folgenden Verstärker ein aus dem Ausgangssignal des jeweils vorhergehenden Verstärkers in einer Vergleicher-
und Diskriminatorschaltung mit n-1 Bezugsschwellenwerten gebildetes und dem höchsten überschrittenen
Schwellwert entsprechendes Vergleichssignal zugeführt wird.
Es sind bereits Analog-Digital-Umsetzer mit mehreren
in Reihe geschalteten, die Ziffern bildenden Stufen bekannt, die aus einem binären Vergleicheroder
Diskriminatorkreis, einer differenzbildenden Schaltung und einem Verstärker mit dem Verstärkungsfaktor
2 aufgebaut sind. Dabei wird das umzusetzende Analogsignal gleichzeitig mit dem Vergleicherkreis
und dem Subtraktionskreis der ersten Stufe zugeführt, die die Ziffer mit der höchsten Wertigkeit
bildet. Der Vergleicherkreis vergleicht das Signal mit einem festgelegten Bezugspegel und gibt
dann ein digitales »Eins«-Ausgangssignal ab, wenn das Analogsignal diesen Bezugspegel überschreitet,
und überträgt dann eine dem Bezugspegel entsprechende Spannung zum Subtraktionskreis. Dort wird
diese Spannung vom Analogsignal abgezogen und die Differenzspannung im Verstärker um den Faktor 2
verstärkt. Überschreitet das Analogsignal den Bezugspegel nicht, so wird ein »Null«-Ausgangssignal erzeugt,
und der Verstärker verstärkt das Analogsignal selbst um den Faktor 2. Der Ausgang des Verstärkers
bildet den Analogeingang der nächsten Stufe mit der nächstniedrigen Wertigkeit. Sämtliche Wandlerstufen
sind identisch. Die Umwandlung wird schrittweise so lange weitergeführt, bis sämtliche Stufen ein Analogsignal
empfangen und ein digitales Ausgangssignal abgegeben haben. Es ist bekannt, daß mit dieser Art
von Wandlern relativ hohe Geschwindigkeiten erreicht werden und das die Genauigkeit des Ergebnisses
von der Genauigkeit der Vergleicherkreise abhängt.
Zur Verminderung des Schaltungsaufwandes ist eine weitere Wandlerart bekanntgeworden, bei der
lediglich eine Wandlerstufe vorgesehen ist und das Analog-Digital-Umsetzer mit den Stellenwerten
zugeordneten Differenzverstärkern
zugeordneten Differenzverstärkern
Anmelder:
5
5
International Business Machines Corporation,
Armonk, N.Y. (V. St. A.)
Vertreter:
Vertreter:
ίο Dipl.-Ing. R. Busch, Patentanwalt,
7030 Böblingen, Sindelfinger Str. 49
7030 Böblingen, Sindelfinger Str. 49
Als Erfinder benannt:
ig George Gorbatenko, Rochester, Minn. (V. St. A.)
ig George Gorbatenko, Rochester, Minn. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 23. Juli 1965 (474 254) - -
Aanalogsignal so oft rückgeführt wird, wie die gewünschte Stellenzahl angibt (USA.-Patentschrift
3 072 332). Zwar ist bei dieser Wandlerart der schaltungsmäßige Aufwand geringer, aber der benötigte
Verstärker muß eine unerwünschte hohe Verstärkung aufweisen, die von der Basis des Digitalsystems bestimmt
wird. Beispielsweise ist bei dezimaler Umwandlung im dritten Zyklus eine hundertfache, im
vierten ein tausendfache, im fünften eine zehntausendfache usw. Verstärkung erforderlich. Bei Verstärkungen
in dieser Höhe entstehen wesentliche Geschwindigkeits- und Genauigkeitsverluste, da mit der
Erhöhung der Verstärkung die Bandbreite des Verstärkers entsprechend verringert wird. Ein Verstärker
benötigt eine mit wachsender Verstärkung nichtlinear zunehmende Stabilisierungszeit, damit die Fehlerhäufigkeit
nicht nach jedem Umwandlungszyklus ansteigt. Weiterhin erfordert ein Verstärker mit höherer
Verstärkung höhere Rückkopplungswiderstände, die nicht mit solchen Toleranzen wie niedrigere Widerstände
hergestellt werden können.
Das Ziel der Erfindung ist ein Analog-Digital-Umsetzer der eingangs genannten Art, der bei gleieher
Geschwindigkeit und Genauigkeit wesentlich weniger Schaltungsaufwand erfordert.
Gemäß der Erfindung wird vorgeschlagen, daß in jeder Stufe der Minuendeneingang mit dem Eingang
und der Subtrahendeneingang mit dem Ausgang einer für sämtliche Stufen gemeinsamen Vergleicher- und
Diskriminatorschaltung schaltbar verbunden ist. Auf diese Weise wird der Aufwand, den eine Vergleicher-
809 569/499
und Diskriminatorschaltung für jede Stufe mit sich ist mit dem ersten Eingang des Differenzverstärkers
bringt, vermieden und trotzdem die Genauigkeit und 182 der zweiten Stufe verbunden. Auch der Verstär-Geschwindigkeit
der bereits bekannten Umsetzerart ker der zweiten Stufe hat eine TÖfache Verstärkung,
erhalten. In derselben Weise ist auch der Ausgang 38 des Ver-Weiterhin
wird vorgeschlagen, die Minuendenein- 5 stärkers 182 mit dem ersten Eingang des eine lüfache
gänge aller und den Ausgang des letzten Differenz- Verstärkung aufweisenden Differenzverstärkers 183
Verstärkers über zugeordnete, von einer Taktgeber- und der Ausgang 42 des Verstärkers 183 mit dem
schaltung gesteuerte Schalter mit dem Eingang der ersten Eingang des eine lüfache Verstärkung auf-Vergleicher-
und Diskriminatorschaltung zu verbin- weisenden Differenzverstärkers 184 der vierten Stufe
den. Eine besonders vorteilhafte Ausführung ergibt io verbunden. Die Eingänge der zur zweiten, dritten,
sich dadurch, daß die Vergleicher- und Diskrimina- vierten und fünften Stufe gehörenden Schalter 152,
torschaltung aus n-1 Schwellwertschaltern mit ge- 153, 154 und 155 sind jeweils mit den zugehörigen
meinsamem Eingang besteht, denen jeweils eine, den Ausgängen 34, 38, 42 und 46 der Verstärker verbun-Schaltzustand
speichernde Stufe eines Vergleicher- den. Die Ausgänge der den fünf Stufen zugeordneten
registers und dieser wiederum eine Codierschaltung 15 fünf Schalter sind über die gemeinsame Leitung 14
nachgeschaltet ist, die jeweils nach Bildung einer mit dem Eingang der Vergleicherschaltung 300 verZiffer
in eine der Wertigkeit der Ziffer zugeordnete bunden. Die Schalter werden über die Leitungszüge
Stufe eines Registers ausgelesen wird. Insbesondere 48 durch von der Zeitgeberschaltung 100 abgeleitete
wird auch vorgeschlagen, die Ausgänge des Registers Taktimpulse gesteuert.
über jeweils einen den zugeordneten Schwellwert 20 Die Vergleicherschaltung 300 setzt sich aus sieben
rückbildendenDigital-Analog-UmsetzermitdenSub- Schwellwertschaltern (Differentialverstärkern) mit
trahendeneingängen des zugeordneten Differenzver- verschiedenen Bezugspegeln zusammen. Zur Vereinstärkers
zu verbinden. fachung sei hier angenommen, das analoge Eingangs-Weitere
Einzelheiten der Erfindung ergeben sich signal an der Klemme 10 liege stets im Bereich zwiaus
der an Hand der Zeichnung erfolgenden Be- 35 sehen 0 Volt und 7,7777 Volt. Die Bezugspegel der
Schreibung eines Ausführungsbeispiels. Es zeigt sieben Schwellwertschalter der Vergleicherschaltung
Fi g. 1 die Gesamtschaltung eines Analog-Digital- 300 sind somit T, 1, 3, Ά, 5, 6" und 7 Volt. Selbstver-Umsetzers
in schematischer Darstellung, ständlich kann die Schaltung auch für andere Span-Fig.
2 ein Zeitdiagramm, das den zeitlichen Zu- nungsbereiche und entsprechende Bezugspegel aussammenhang
zwischen den verschiedenen Ausgangs- 30 gelegt werden. Wie anschließend noch näher ausgeimpulsen
der Zeitgeberschaltung offenbart, führt wird, erzeugen die sieben Schwellwertschalter
Fig. 3 die Schaltung des Schalters 151 und des der Vergleicherschaltung 300, deren Bezugspegel
Digital-Analog-Umsetzers 201 der ersten Umsetzer- gleich oder kleiner als das Eingangssignal auf der
stufe, Leitung 14 sind, ein positives Ausgangssignal. Die Fig. 4 die Schaltung des Verstärkers 181, 35 Schwellwertschalter, deren Bezugspegel höher als die
F i g. 5 ein Blockschaltbild der Vergleicherschal- Eingangsspannung liegt, erzeugen kein Ausgangstung
300 und des Vergleicherregisters 600, signal.
Fig. 6 ein Blockschaltbild der Codierschaltung Die Ausgangssignale der sieben Schwellwertschal-
700 und ter der Vergleicherschaltung 300 werden über die
Fig. 7 ein Blockschaltbild des Registers 251 des 40 Leitungen 16 in ein Vergleicherregister 600 übertra-
Digital-Analog-Umsetzers und der damit in Verbin- gen, wo sie gespeichert werden. Die so gespeicherten
dung stehenden Ausgangs-Und-Schaltungen 900. digitalen Signale ergeben an den sieben Ausgangs-
fipwmtwlwiltntiff leitungen 18 des Registers 600 Spannungspegel, die
uesamtscnaitung einer digitalen x oder 0 entsprechen. Sie werden einer
Im folgenden wird die Gesamtschaltung an Hand 45 Codierschaltung 700 zugeführt. Die Codierschaltung
der Fig. 1 beschrieben. Es handelt sich um einen 700 wandelt die auf den Leitungen 18 liegenden Si-Umsetzer,
der Umsetzungen beispielsweise in das gnale in eine binär codierte Oktalziffer um. Die Co-Oktalsystem
ausführt. Das Oktalsystem umfaßt die dierung erfolgt durch eine übliche Und-Oder-Inveracht
Ziffern ü, T, 2, 3, 4, 5, 5 und 7 (die Querstriche terlogik. An den drei Ausgängen 20 der Codierschalsollen
eine Verwechslung mit den ähnlichen, im 50 tung 700 erscheint eine aus 3 Bits zusammengesetzte,
Dezimalsystem verwendeten Ziffern verhindern) und binär codierte Oktalziffer. Die Wertigkeiten der 3 Bits
weist die Basis ID (dezimale 8) auf. Wegen der Folge- sind \ 1 und T. Das aus 3 Bits bestehende Signal
richtigkeit und um einen Umwandlungsprozeß oktal/ wird parallel zu vier Registern 251, 252, 253 und
dezimal und umgekehrt zu vermeiden, sind im folgen- 254 übertragen. Jedes dieser Register enthält einen
den alle numerischen Werte in oktaler Schreibweise 55 dreistelligen, binären Speicherkreis. Außerdem entausgedrückt,
halten diese Register Torschaltungen, die in Abhän-
Es wird angenommen, daß der Fachmann in der gigkeit von über die Leitungen 23 von der Zeitgeber-Lage
ist, die im folgenden aufgestellten Prinzipien schaltung zugeführten Taktsignalen die Speicheauf
das dezimale oder irgendein anderes Zahlen- rung der digitalen Signale auf den Leitungen 20 in
system anzuwenden. 60 einem bestimmten Register bewirken. Die in den Re-
Die umzuwandelnde Gleichspannung wird der Ein- gistern 251, 252, 253 und 254 gespeicherte Informagangsklemme
10 zugeführt und über die Eingangs- tion wird über die Ausgangsleitungen des Registers
leitung 12 zur ersten Stufe des Analog-Digital-Wand- 27,28,29 und 30 in zugeordnete, den Ausgang darstellers
übertragen. Die Spannung wird gleichzeitig auf lende Und-Schalter 900 und gleichzeitig in zugeordden
Eingang des Schalters 151 und den ersten Ein- 65 nete Digital-Analog-Wandler 201, 202, 203 und 204
gang eines nicht invertierenden Differenzverstärkers übertragen.
gegeben, der eine lüfache Verstärkung aufweist. Die Digital-Analog-Wandler arbeiten mit den zu~
Der Ausgang 34 des Verstärkers 181 der ersten Stufe geordneten Differenzverstärkern in einer noch zu be-
5 6
schreibenden Weise zusammen, so daß am Verstär- abgeklungen, so daß Schaltzeit eingespart und Unge-
kerausgang ein Signal erzeugt wird, das TOmal größer nauigkeiten beim Schalten der nächsten Schaltkreise
als die Differenz zwischen dem dem Verstärker vom vermieden werden.
Verstärker der vorhergehenden Stufe zugeführten Das durch Schließen des Schalters 152 auf der Lei-
und dem der im Register gespeicherten Ziffer ent- 5 tung 14 nunmehr anliegende Signal (7,246 Volt) besprechenden
Signal ist. tätigt alle sieben Schwellwertschalter der Vergleicher-
Nach der Umwandlung wird den Und-Schaltern schaltung 300 und erzeugt auf allen Ausgangsleitun-
900 über die Leitung 25 von der Zeitgeberschaltung gen 16 Signale. Während sich das neue Signal auf der
100 ein Taktimpuls zugeführt und die in den Re- Leitung 14 stabilisiert, wird durch einen zweiten
gistern 251 bis 254 gespeicherten Signale ausgelesen. 10 Taktimpuls A das Vergleicherregister 600 gelöscht.
τ-, ,,. j,-, . u u Ein zweiter Taktunpuls B überträgt die Signale in das
Funktion der Gesamtschaltung Vergleicherregister Da sämtliche Leitungen 18 Si-
Im folgenden wird die Funktion der Schaltung der gnale aufweisen, erzeugt die Codierschaltung 700 an
F i g. 1 beschrieben, wobei ein analoges Eingangs- allen drei Ausgangsleitungen 20 Signale, die die Zif-
signal von 5,7246VoIt in fünf Ziffern umgewandelt 15 fer7 kennzeichnen. Diese binär codierte Oktalziffer
wird. wird über die Leitung 20 zum Register 252 übertra-
Zu Beginn des Umwandlungszyklus erhält der gen und infolge eines Taktimpulses D gespeichert.
Schalter 151 der ersten Stufe von der Zeitgeberschal- Die entsprechenden auf den Ausgangsleitungen 28
tung 100 über eine der Leitungen 48 einen Takt- vorhandenen Signale werden über die Leitungen 28 α
impuls Π, der den Schalter 151 schließt. Das Ana- ao in den Digital-Analog-Wandler 202 übertragen. Zu
logsignal wird dadurch über die Leitung 12 und die diesem Zeitpunkt endet der Taktimpuls Tl, und der
Leitung 14 der Vergleicherschaltung 300 zugeführt. Taktimpuls Γ 3 leitet den Zyklus zur Erzeugung der
In der Vergleicherschaltung 300 sprechen fünf der dritten Ziffer ein.
sieben Schwellwertschalter an, und auf fünf der Lei- Auf der Leitung 14 stellt sich binär der neue Spantungen
16 werden Ausgangssignale gebildet. Sofort 25 nungspegel von 2,45 Volt ein, und ein dritter Taktnach
Schließen des Schalters 151 sendet die Zeit- impuls A löscht das Vergleicherregister 600. Ein dritgeberschaltung
100 über die Leitung 50 und 23 die ter Taktimpuls B überträgt die nunmehr auf den
negativen Taktimpulse A und G, die das Vergleicher- Leitungen 16 anstehenden Signale in das Vergleicherregister
600 und die Digital-Analog-Umsetzer 201 register 600, das auf zweien der Ausgangsleitungen
bis 204 löschen. Als nächstes wird ein positiver Takt- 30 18 Signale bildet. Die Codierschaltung 700 bildet
impuls B über die Leitung 50 übertragen, der ver- daraus ein Signal auf ihrer »2«-Ausgangsleitung, das
anlaßt, daß die Signale über die Leitungen 16 von die dritte Ziffer darstellt. Diese Ziffer wird durch
der Vergleicherschaltung 300 in das Vergleicher- einen Taktimpuls E über die Leitung 23 im Register
register 600 gelangen. Es sei darauf hingewiesen, daß 253 gespeichert. Mit dem Ende des TaktimpulsesT 3
der Taktimpuls B erst etwa mit Ende des Taktimpul- 35 und Beginn des Taktimpulses Γ 4 beginnt der Zyklus
ses Tl gesendet wird. Der mit Schließen des Schal- zur Erzeugung der vierten Ziffer,
ters 151 auf der Leitung 14 beginnende Ausgleichs- Anschließend wird das Vergleicherregister 600 Vorgang ist zu diesem Zeitpunkt sicher abgeschlossen. durch einen vierten Taktimpuls A gelöscht, und nach Sobald das Vergleicherregister durch die Wirkung Abklingen der Ausgleichsvorgänge liegt auf der Leides Taktimpulses B mit den Signalen der Leitungen 40 tung 14 ein neuer Spannungspegel von Ά,β Volt. Da-16 geladen ist, erzeugt die Codierschaltung 700 auf durch werden vier der Leitungen 16 aktiviert und den Leitungen 20 ein digitales Ausgangssignal, und übertragen ihre Signale beim Auftreten des vierten zwar ein Signal auf der »4«-Leitung und ein Signal Taktimpulses B in das Adressenregister 600. Die Coauf der »!«-Leitung, was der Ziffer 5 entspricht. dierschaltung 700 bildet auf ihren Ausgangsleitungen Diese beiden Signale werden bei Erscheinen des 45 20 ein der Ziffer 4 entsprechendes Signal. Durch den Taktimpulses C in das Register 251 übertragen. Die Taktimpuls F wird diese Ziffer in das Register 254 im Register 251 gespeicherte Ziffer ist die Ziffer mit übertragen.
ters 151 auf der Leitung 14 beginnende Ausgleichs- Anschließend wird das Vergleicherregister 600 Vorgang ist zu diesem Zeitpunkt sicher abgeschlossen. durch einen vierten Taktimpuls A gelöscht, und nach Sobald das Vergleicherregister durch die Wirkung Abklingen der Ausgleichsvorgänge liegt auf der Leides Taktimpulses B mit den Signalen der Leitungen 40 tung 14 ein neuer Spannungspegel von Ά,β Volt. Da-16 geladen ist, erzeugt die Codierschaltung 700 auf durch werden vier der Leitungen 16 aktiviert und den Leitungen 20 ein digitales Ausgangssignal, und übertragen ihre Signale beim Auftreten des vierten zwar ein Signal auf der »4«-Leitung und ein Signal Taktimpulses B in das Adressenregister 600. Die Coauf der »!«-Leitung, was der Ziffer 5 entspricht. dierschaltung 700 bildet auf ihren Ausgangsleitungen Diese beiden Signale werden bei Erscheinen des 45 20 ein der Ziffer 4 entsprechendes Signal. Durch den Taktimpulses C in das Register 251 übertragen. Die Taktimpuls F wird diese Ziffer in das Register 254 im Register 251 gespeicherte Ziffer ist die Ziffer mit übertragen.
dem meisten Gewicht. Mit ihrer Abspeicherung im Mit dem Ende des Taktimpulses Γ 4 und Beginn
Register ist der Umwandlungszyklus für die erste des Taktimpulses Γ5 beginnt der Zyklus zur Erzeu-
Ziffer abgeschlossen. 50 gung der fünften und letzten Ziffer. Nachdem ein
Sobald die die Ziffer kennzeichnenden Signale an fünfter Taktimpuls A das Vergleicherregister 600
den Ausgängen 27 des Register 251 zur Verfügung gelöscht hat und die Ausgleichsvorgänge in den
stehen, werden sie über den Leitungszug 27 a in den Schaltungen 204, 184, 154 und 155 abgeklungen
Digital-Analog-Wandler 201 übertragen. Am Aus- sind, liegt an der Leitung 14 ein Spannungspegel von
gang des Wandlers wird ein exakt diesem Wert ent- 55 6,0 Volt. Ein fünfter Taktimpuls B überträgt die auf
sprechender Spannungswert (5 Volt) gebildet und den Leitungen 16 gebildeten Signale in das Verglei-
über die Leitung 32 dem zweiten Eingang des Diffe- cherregister 600, so daß an sechs der Leitungen 18 Si-
renzverstärkers 181 zugeführt. Der Differenzverstär- gnale liegen. Die Codierschaltung 700 bildet über
ker 181 verstärkt die Differenz der auf der Leitung 12 ihre Ausgänge »4« und »2« die letzte Ziffer 5. Diese
(5,7245 Volt) und auf der Leitung 32 (5 Volt) liegen- 60 Signale werden über die Leitungen 21 zu den zuge-
den Spannungen Tüfach, so daß am Ausgang 34 des ordneten Und-Schaltern 900 übertragen. Unmittelbar
Verstärkers eine Spannung von 7,245 Volt liegt. vor Erscheinen der die Register löschenden Takt-
Zu dem Zeitpunkt, an dem am Ausgang des Re- impulse A und G sendet die Zeitgeberschaltung 100
gisters 251 die Signale zur Verfügung stehen, endet über die Leitung 25 einen Taktimpuls H, der sämt-
der Taktimpuls Tl, und der Taktimpuls T 2 leitet die 65 liehe Und-Schalter 900 aktiviert, so daß die an den
Bildung der zweiten Ziffer ein. Zu diesem Zeitpunkt Leitungen 27, 28, 29 und 30 sowie 21 anstehenden
sind auch die mit Beginn des ersten Umwandlungs- Signale in irgendwelche, nicht dargestellte und sie
zyklus beginnenden Schalt- und Ausgleichsvorgänge verwertende Anordnungen übertragen werden. An-
7 8
schließend kann ein neuer analoger Spannungswert poligen Umschalter 215, 224 und 226. Über die Leider
Eingangsklemme 10 zugeführt und der nächste tungen 207 und 227 werden den Schaltern die Be-Umwandlungsprozeß
in der eben beschriebenen zugsspannungen + E und Ö Volt zugeführt. Die Um-Weise
durchgeführt werden. schalter werden über die Eingänge 222 gesteuert, Schaltungsbeschreibung 5 denen die Steuersignale über die Leitungen 27 β aus
Zeiteeberschaltune 100 dem Re8lster 2S1 zugeführt werden.
Bi, ^fS6^™, ! ■ η ·ι Da die Umschalter 215, 224 und 226 gleich aufge-
Es handelt sich um eine übliche, von einem Oszil- baut sind ^ in der p. 3 nur der Um 6 schalter 215
lator gesteuerte Schaltung, die das m Fig. 2 darge- ifl Einzelheiten dargestellt. Der Umschalter enthält
stellte Impulsdiagramm erzeugt. 10 zwei Steuertransistoreil 2i6 und 217 und zwei Schalt-Schalter,
Verstärker und Digital-Analog-Wandler transistoren 218 und 220. Das Signal »4~« wird an die
Unter Bezugnahme auf die F i g. 3 und 4 wird im Basis des Transistors 216 geleitet. Handelt es sich
folgenden der Schalter 151, der Verstärker 181 und um ein positives Signal, was ein »Einsbit« kennzeichder
Digital-Analog-Wandler 201 der ersten Stufe be- net, so wird der Transistor 216 leitend und führt der
schrieben. Eine nähere Beschreibung der entspre- 15 Basis des Transistors 217 ein negatives Signal zu,
chenden weiteren Stufen erübrigt sich, da sie mit der das diesen Transistor sperrt. Dadurch erhalten die
ersten Stufe identisch sind. Der Schalter 151 (Fig. 3) Transistoren 218 und 220 an der Basis positive Sienthält
einen Steuertransistor 156, einen Eingangs- gnale. Da es sich bei den letzten Transistoren um
übertrager 162 und ein Transistorpaar 158 und 160. komplementäre Transistoren handelt, wird der Tran-Der
Taktimpuls Tl wird der Basis des Transistors 20 sistor 218 leitend und der Transistor 220 nichtleitend.
156 zugeführt. Die Vorderflanke des positiven Takt- Der leitende Transistor 280 verbindet den Widerimpulses
Tl sättigt den Transistor 156 und verursacht stand 208 direkt mit der Leitung 207, so daß die
dadurch in der Primärwicklung des Übertragers 162 Spannung + E über den Widerstand 208 an den
einen Stromimpuls. Der Stromimpuls sättigt den Rückkopplungskreis des Verstärkers 181 gelegt wird.
Übertrager und ruft an der Sekundärwicklung eine 25 Liegt kein eine Ziffer kennzeichnendes Signal am
Spannung hervor, die an die Basis-Emitter-Strecken Eingang 222, so bleibt der Transistor 216 und damit
der beiden Transistoren 158 und 160 gelegt wird. der Transistor 218 gesperrt, während der Transistor
Diese werden dadurch in Sättigung leitend. Es ergibt 220 leitend bleibt. In diesem Zustand werden die
sich ein niederohmiger Strompfad für das an der ö Volt (Erde) der Leitung 227 über den Widerstand
Leitung 12 liegende analoge Signal über die beiden 30 208 in den Rückkopplungskreis des Verstärkers 181
Kollektor-Emitter-Strecken der Transistoren 158 und geleitet.
160 und die Leitung 14 zur Vergleicherschaltung 300. Durch einen Parallelwiderstand 217 mit dem in
Der Übertrager 162 ist so ausgelegt, daß der Takt- der Fig. 3 eingezeichneten Wert wird erreicht, daß
impuls Π nahezu unverzerrt übertragen wird. Mit der äquivalente Widerstand des Netzwerkes aus den
dem Ende des Taktimpulses Tl werden die Tran- 35 Widerständen R203, R209, R210 und JR214 jeweils den
sistoren 158 und 160 durch einen am Widerstand 164 für die erfindungsgemäße Betriebsweise geeigneten
erzeugten steilen Sperrimpuls rasch aus der Sättigung Wert aufweist.
gesteuert. Dadurch wird der Schalter 151 wieder ge- . . . Λ
öffnet und die Verbindung zwischen der Leitung 12 Vergleicherschaltung 300 und Vergleicherregister 600
und der Leitung 14 unterbrochen. 40 Die Vergleicherschaltung 300 und das Vergleicher-
Der in Fig. 3 schematisch dargestellte Verstärker register 600 sind in Fig. 5 im einzelnen dargestellt.
181 ist in Fig. 4 in Einzelheiten dargestellt. Es han- Die Vergleicherschaltung 300 besteht aus sieben
delt sich um einen nicht invertierenden, die Differenz Schwellwertschaltern (Differentialverstärker) 306,
zweier Eingangssignale bildenden Gleichstromver- 308, 310, 314, 316 und 318. Die Eingangsklemme
stärker mit einer Verstärkung von "10. Zwei konven- 45 302 ist mit der Leitung 14 verbunden und führt jedem
tionelle Verstärkerstufen 186 und 187 sind über einen der Schwellwertschalter das von den Schaltern 151,
doppelten Emitterfolger 188 verbunden. Den Aus- 152, 153, 154 und 155 übertragene Signal über eine
gang zur Leitung 34 stellt ein an die zweite Verstär- Leitung 304 zu. Jeder der Schwellwertschalter liegt
kerstufe 187 angeschlossener Emitterfolger 189 her. an einem verschiedenen Bezugspegel, der von dem
Die erste Verstärkerstufe 186 wird über eine Kon- 50 Spannungsteiler mit den Widerständen 303 erzeugt
stantstromquelle 190 gespeist. Zwischen der Leitung wird. Die den einzelnen Schwellwertschaltern züge-34
am Ausgang und dem zweiten Eingang 32 liegt führten Bezugspegel betragen im betrachteten Beiein
Rückkopplungswiderstand 185. Auch der in spiel 7, 6~, 5, 4", 3", 7Z und T Volt. Ein Signal an der
F i g. 3 im einzelnen gezeigte Digital-Analog-Wandler Eingangsklemme 302, das gleich oder größer als der
201 ist ein Teil des Rückkopplungskreises und wirkt 55 Bezugspegel eines bestimmten Schwellwertschalters
so, daß das Ausgangssignal des Verstärkers der ist, bewirkt, daß der bestimmte Schwellwertschalter
Tüfachen Differenz zwischen dem am Eingang 10 lie- ein positives Ausgangssignal an seiner Leitung 14
genden Signal und den auf der Leitung 32 in Abhän- hervorruft.
gigkeit von den digitalen Signalen an den Eingängen Da alle Schwellwertschalter identisch aufgebaut
erzeugten Signalen entspricht. 60 sind, ist nur einer schaltungsmäßig aufgezeichnet. Es
Der Digital-Analog-Wandler 201 enthält drei handelt sich um einen einfachen Differentialverstär-Widerstände
208, 209 und 210 mit den in der F i g. 3 ker mit den Eingangstransistoren 320 und 322, einem
angegebenen Werten, die binär T: 2:4" abgestuft sind. Steuertransistor 326 und einem Ausgangstransistor
Ein Anschluß eines jeden dieser Widerstände liegt an 324. Liegt das Signal auf der Leitung 304 unter
einem gemeinsamen Punkt 212, der über die Leitung 65 7 Volt, so ist der Transistor 320 gesperrt und der
mit dem zweiten Engang des Verstärkers 181 in Transistor 322 leitend. Dadurch werden die Tran-Verbindung
steht. Die anderen Anschlüsse der Wi- sistoren 324 und 326 im gesperrten Zustand gehalderstände
liegen jeweils am Ausgang eines der ein- ten, und die Ausgangsleitung 16 a weist das über den
9 ίο
Widerstand 328 zugeführte negative Potential auf. Schalter 722 nicht durchgeschaltet, da ihm das Signal
Wird das Signal auf der Leitung 304 höher als 7 Volt, auf der Leitung 18/ über den Inverter 730 zugeführt
werden die Zustände der Transistoren 320, 322, 324 wird. Die auf den Leitungen 20 anstehenden Signale
und 326 umgekehrt, und auf der Ausgangsleitung sind eine binär codierte Oktaldarstellung des Bezugs-
16 a wird ein positives, einer »Eins« entsprechendes 5 pegels (2VoIt) des aktivierten Schwellwertschalters
Signal erzeugt. Die Schwellwertschalter 308, 310, mit dem höchsten Bezugspegel.
312, 314, 316 und 318 arbeiten in derselben Weise, Sind drei Schwellwertschalter aktiviert, so nur daß sie in Abhängigkeit von ihren verschiedenen erscheint auf den Leitungen 18 e, 18/ und 18 g ein Bezugspegeln entsprechende Ausgangssignale auf den Signal. Diese Signale bewirken, daß die Undihnen zugeordneten Ausgangsleitungen 16 b bis 16 g io Schalter 720 und 722 auf der »2«- und »!«-Aushervorrufen, gangsleitung 20 ein Signal erzeugen. Auch diese Das auch in Fig. 5 dargestellte Vergleicherregister Signale sind eine binär codierte Oktaldarstellung des 600 besteht aus sieben bistabilen, logischen Schalt- Bezugspegels (5VoIt) des aktivierten Schwellwertkreisen. Jeder enthält zwei Und-Schalter 608 und 610 schalters mit dem höchsten Bezugspegel,
und einen Oder-Schalter 606. Wie im Impulsdia- 15 Sind vier Schwellwertschalter aktiviert, so erscheigramm der Fig. 2 dargestellt, ist der der Klemme ein auf den Leitungen 18d, 18e, 18/ und 18g 602 zugeführte Impulszug A normalerweise positiv Signale, und nur die »3«-Ausgangsleitung 20 ist akti- und wird jeweils negativ, um das Register zu löschen. viert. Sind fünf Schwellwertschalter aktiviert, dann Im gelöschten Zustand befinden sich die Ausgänge erscheinen auf den fünf Leitungen 18 δ bis 18 g der beiden Und-Schalter 608 und 610 und des Oder- 20 Signale. Dadurch werden die »?«- und »!«-Aus-Schalters 606 jeder Stufe in der »Null«-Lage. Ein po- gangsleitungen 20 erregt: Bei sechs aktivierten sitiver Taktimpuls B an der Klemme 604 bewirkt, Schwellwertschaltern erzeugen die Leitungen 18 & bis daß alle linken Und-Schaletr 608, die außerdem an 18 g Ausgangssignale, und die »?«- und »2«- die Ausgangsleitung des zugeordneten Schwellwert- Leitungen 20 werden erregt. Sind schließlich alle schalters angeschlossen sind, vorbereitet sind. Jeder 25 sieben Schwellwertschalter aktiviert, so übertragen der Und-Schalter 608, der zusätzlich auf dieser Aus- alle Leitungen 18 Signale der Codierschaltung 700, gangsleitung des zugeordneten Schwellwertschalters und alle drei Ausgangsleitungen 20 werden erregt, ein Ein-Signal erhält, gibt ein Ausgangssignal über In jedem dieser Fälle ergeben die Signale auf den den zugeordneten Oder-Schalter 606. Das Ausgangs- Leitungen 20 eine binär codierte Octaldarstellung des signal wird über die Leitung 612 auf den Eingang des 30 Bezugspegels des aktivierten Schwellwertschalters Und-Schalters 610 rückgeführt, und die Stufe wird mit dem höchsten Bezugspegel,
verriegelt. Der verriegelte Zustand bleibt bestehen,
312, 314, 316 und 318 arbeiten in derselben Weise, Sind drei Schwellwertschalter aktiviert, so nur daß sie in Abhängigkeit von ihren verschiedenen erscheint auf den Leitungen 18 e, 18/ und 18 g ein Bezugspegeln entsprechende Ausgangssignale auf den Signal. Diese Signale bewirken, daß die Undihnen zugeordneten Ausgangsleitungen 16 b bis 16 g io Schalter 720 und 722 auf der »2«- und »!«-Aushervorrufen, gangsleitung 20 ein Signal erzeugen. Auch diese Das auch in Fig. 5 dargestellte Vergleicherregister Signale sind eine binär codierte Oktaldarstellung des 600 besteht aus sieben bistabilen, logischen Schalt- Bezugspegels (5VoIt) des aktivierten Schwellwertkreisen. Jeder enthält zwei Und-Schalter 608 und 610 schalters mit dem höchsten Bezugspegel,
und einen Oder-Schalter 606. Wie im Impulsdia- 15 Sind vier Schwellwertschalter aktiviert, so erscheigramm der Fig. 2 dargestellt, ist der der Klemme ein auf den Leitungen 18d, 18e, 18/ und 18g 602 zugeführte Impulszug A normalerweise positiv Signale, und nur die »3«-Ausgangsleitung 20 ist akti- und wird jeweils negativ, um das Register zu löschen. viert. Sind fünf Schwellwertschalter aktiviert, dann Im gelöschten Zustand befinden sich die Ausgänge erscheinen auf den fünf Leitungen 18 δ bis 18 g der beiden Und-Schalter 608 und 610 und des Oder- 20 Signale. Dadurch werden die »?«- und »!«-Aus-Schalters 606 jeder Stufe in der »Null«-Lage. Ein po- gangsleitungen 20 erregt: Bei sechs aktivierten sitiver Taktimpuls B an der Klemme 604 bewirkt, Schwellwertschaltern erzeugen die Leitungen 18 & bis daß alle linken Und-Schaletr 608, die außerdem an 18 g Ausgangssignale, und die »?«- und »2«- die Ausgangsleitung des zugeordneten Schwellwert- Leitungen 20 werden erregt. Sind schließlich alle schalters angeschlossen sind, vorbereitet sind. Jeder 25 sieben Schwellwertschalter aktiviert, so übertragen der Und-Schalter 608, der zusätzlich auf dieser Aus- alle Leitungen 18 Signale der Codierschaltung 700, gangsleitung des zugeordneten Schwellwertschalters und alle drei Ausgangsleitungen 20 werden erregt, ein Ein-Signal erhält, gibt ein Ausgangssignal über In jedem dieser Fälle ergeben die Signale auf den den zugeordneten Oder-Schalter 606. Das Ausgangs- Leitungen 20 eine binär codierte Octaldarstellung des signal wird über die Leitung 612 auf den Eingang des 30 Bezugspegels des aktivierten Schwellwertschalters Und-Schalters 610 rückgeführt, und die Stufe wird mit dem höchsten Bezugspegel,
verriegelt. Der verriegelte Zustand bleibt bestehen,
bis der Klemme 602 ein negativer Taktimpuls A zu- Register 251 des Digital-Analog-Wandlers
geführt wird, der die Stufe entriegelt. Die an den Der Aufbau des Registers 251 ist in Fig. 7 ge-
Ausgangsleitungenl8abisl8g des Registers 600 an- 35 zeigt, die entsprechenden weiteren Register 252,253
stehenden Signale stellen somit jeweils das gespei- und 254 sind identisch aufgebaut. Sie sprechen ledig-
cherte Abbild der letzten auf den Leitungen 16a bis lieh auf andere Taktimpulse an. Das Register 251
16 g angebotenen Signalverteilung dar. besteht aus drei Und-Oder-Verriegelungskreisen, die
roriierSpfialtiitifr7no denen im Vergleicherregister 600 entsprechen. Dei
Codierscnaltung7Uü 4o dem rechteQ Und.Schalter |eder Registerstufe zuge-
| g g
Die Schaltung ist in F i g. 6 dargestellt. Die zu co- führte negative Taktimpuls G löscht das Register in
dierenden Eingangssignale werden über die Aus- derselben Weise, wie der Taktimpuls A das Vergangsleitungen
18 α bis 18 g des Vergleicherregisters gleicherregister 600 löscht. Die codierten Ausgangszugeführt.
Die auf diesen Leitungen vorhandene Si- signale der Codierschaltung 700 werden über die
gnalverteilung wird in der Codierschaltung in ein 45 Leitungen 20 den jeweils linken Und-Schaltern der
binär codiertes Oktalsystem umgewandelt. Ist kein drei Verriegelungskreise zugeführt und durch den
Schwellwertschalter der Vergleicherschaltung 300 Taktimpuls C eingetastet. Dabei werden die Veraktiviert,
so liegen an den Leitungen 18 a bis 18 g riegelungskreise wie beim Vergleicherregister 600
keine Ausgangsimpulse, und keine der Ausgangs- verriegelt. Die im Register 251 gespeicherten binär
leitungen 20 der Codierschaltung 700 wird aktiviert. 50 codierten Oktalizffern erscheinen auf den »7«-, »2«-,
Ist nur der Schwellwertschalter 318 mit dem klein- »1 «-Ausgangsleitungen 27. Diese Signale werden
sten Bezugspegel aktiviert, so erscheint auf der Lei- direkt zu den Eingängen der Und-Schalter 900 übertung
18 g ein einer »Eins« entsprechendes Signal. tragen und gleichzeitig über die Leitungen 270 den
Der Und-Schalter 722, der gleichzeitig ein »Eins«- Eingängen des Digital-Analog-Wandlers 201 zuSignal
vom mit der Eingangsleitung 18/verbundenen 55 geführt.
Inverter 730 empfängt, gibt dann ein positives Signal Wie bereits beschrieben, wird am Ende jedes Umüber
den Oder-Schalter 178 auf den »!«-Ausgang Wandlungszyklus ein Taktimpuls H erzeugt und den
der Leitungen 20. Die somit auf den Ausgangsleitun- Und-Schaltern 900 zugeführt, über die dann die auf
gen 20 vorhandenen Signale entsprechen dem Be- den Ausgangsleitungen 27, 28, 29 und 30 der
zugspegel (!Volt) des einzigen aktivierten Schwell- 60 Register 251, 252, 253 und 254 und auf den Auswertschalters
318. gangsleitungen 21 der Codierschaltung 700 anstehen-
Sind zwei Schwellwertschalter aktiviert, erscheint den binär codierten Signale ausgegeben werden,
sowohl auf der Leitung 18 g als auch auf der Leitung Die Erfindung wurde an Hand einer Umwandlung 18/ ein positives Signal. Somit werden beide Ein- eines Analogwertes in das Oktalsystem beschrieben, gänge des Und-Schalters 720 erregt und über den 65 Durch geringfügige Abwandlungen kann eine UmOder-Schalter 716 auf der »2«-Ausgangsleitung 20 Wandlung in jedes andere Zahlensystem erfolgen. Um ein Ausgangssignal erzeugt. Obgleich ein Signal auf beispielsweise eine Umwandlung in das Dezimalder Leitung 18 g vorhanden ist, wird der Und- system vorzunehmen, werden zwei weitere Schwell-
sowohl auf der Leitung 18 g als auch auf der Leitung Die Erfindung wurde an Hand einer Umwandlung 18/ ein positives Signal. Somit werden beide Ein- eines Analogwertes in das Oktalsystem beschrieben, gänge des Und-Schalters 720 erregt und über den 65 Durch geringfügige Abwandlungen kann eine UmOder-Schalter 716 auf der »2«-Ausgangsleitung 20 Wandlung in jedes andere Zahlensystem erfolgen. Um ein Ausgangssignal erzeugt. Obgleich ein Signal auf beispielsweise eine Umwandlung in das Dezimalder Leitung 18 g vorhanden ist, wird der Und- system vorzunehmen, werden zwei weitere Schwell-
... . , 809569/499
ϊ 272
wertschalter in der Vergleicherschaltung 300 und
ebensoviele Speicherstufen im Register 600 benötigt. Die Codierschaltung 700 würde lediglich eine weitere
Ausgangsleitung 20 erfordern. Weiterhin müßte jedes der Register 251, 252, 253 und 254 um eine Stufe
erweitert werden, und die Digital-Analog-Wandler 201, 202, 203 und 204 benötigten jeweils einen zusätzlichen
Umschalter und Widerstand. Schließlich müßten die Verstärker 181 bis 184 eine 1Of ache Verstärkung
aufweisen.
Schließlich wurde beim erfindungsgemäßen Ausfuhrungsbeispiel
lediglich eine Quantisierung in fünf Ziffern vorgenommen. Eine Erweiterung in dieser
Hinsicht ist ohne Schwierigkeiten innerhalb vernünftiger Grenzen durchaus möglich.
Claims (4)
1. Analog-Digital-Umsetzer mit in Reihe geschalteten, den Stellenwertigkeiten zugeordneten
und beginnend mit der höchsten Wertigkeit, schrittweise gesteuerten Umsetzerstufen aus
jeweils einem eine der Basis η des Digitalsystems entsprechende Verstärkung aufweisenden Differenzverstärker,
wobei dem Minuendeneingang des ersten Verstärkers das Analogsignal und dem der folgenden Verstärker jeweils das Ausgangssignal
des vorhergehenden Verstärkers zugeführt wird, während jeweils gleichzeitig dem Subtrahendeneingang
des ersten Verstärkers ein aus dem Analogsignal und dem der folgenden Verstärker
ein aus dem Ausgangssignal des jeweils vorhergehenden Verstärkers in einer Vergleicher- und
Diskriminatorschaltung mit n-1 Bezugsschwellenwerten gebildetes und dem höchsten überschrittenen
Schwellwert entsprechendes Vergleichssignal zugeführt wird, dadurch gekennzeichnet,
daß in jeder Stufe der Minuendeneingang mit dem Eingang und der Subtrahendeneingang
mit dem Ausgang einer für sämtliche .Stufen gemeinsamen Vergleicher- und Diskriminatorschaltung
schaltbar verbunden ist.
2. Analog-Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Minuendeneingänge
(12, 34, 38, 42) aller und der Ausgang (46) des letzten Differenzverstärkers über zugeordnete,
von einer Taktgeberschaltung gesteuerte Schalter (151 bis 155) mit dem Eingang (14) der
Vergleicher- und Diskriminatorschaltung verbunden sind.
3. Analog-Digital-Umsetzer nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Vergleicher-
und Diskriminatorschaltung aus n-1 Schwellwertschaltern (306, 308, 310, 312, 314,
316, 318) mit gemeinsamem Eingang (302) besteht, denen jeweils eine den Schaltzustand
speichernde Stufe eines Vergleicherregisters (600) und dieser wiederum eine Codierschaltung (700)
nachgeschaltet ist, die jeweils nach Bildung einer Ziffer in eine der Wertigkeit der Ziffer zugeordnete
Stufe eines Registers (251 bis 254) ausgelesen wird.
4. Digital-Analog-Umsetzer nach Anspruch 3, dadurch gekennzeichnet, daß die Ausgänge des
Registers (251 bis 254) über jeweils einen den zugeordneten Schwellwert rückbildenden Digital-Analog-Umsetzer
(201 bis 204) mit den Subtrahendeneingängen des zugeordneten Differenzverstärkers
verbunden sind.
Hierzu 2 Blatt Zeichnungen
809 569/499 7.68 © Bundesdruckelei Berlin
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US474254A US3501625A (en) | 1965-07-23 | 1965-07-23 | Analog to digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1272352B true DE1272352B (de) | 1968-07-11 |
Family
ID=23882785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DEP1272A Withdrawn DE1272352B (de) | 1965-07-23 | 1966-07-19 | Analog-Digital-Umsetzer mit den Stellenwerten zugeordneten Differenzverstaerkern |
Country Status (9)
Country | Link |
---|---|
US (1) | US3501625A (de) |
AT (1) | AT262658B (de) |
BE (1) | BE683608A (de) |
CH (1) | CH442426A (de) |
DE (1) | DE1272352B (de) |
ES (1) | ES329322A1 (de) |
FR (1) | FR1486290A (de) |
GB (1) | GB1098369A (de) |
NL (1) | NL6609802A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3623071A (en) * | 1970-08-24 | 1971-11-23 | Us Navy | Forced threshold ultra-high-speed analog to digital converter |
US3721975A (en) * | 1971-10-07 | 1973-03-20 | Singer Co | High speed analog-to-digital converter |
US3949395A (en) * | 1974-08-28 | 1976-04-06 | International Business Machines Corporation | Successive-approximation analog-to-digital converter using Josephson devices |
US4246571A (en) * | 1978-03-23 | 1981-01-20 | The United States Of America As Represented By The Secretary Of The Navy | High resolution quantizer |
US4193066A (en) * | 1978-04-20 | 1980-03-11 | The United States Of America As Represented By The Secretary Of The Air Force | Automatic bias adjustment circuit for a successive ranged analog/digital converter |
US4639715A (en) * | 1984-02-13 | 1987-01-27 | Intersil, Inc. | Flash analog to digital converter |
JP4492712B2 (ja) * | 2008-02-21 | 2010-06-30 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3133278A (en) * | 1958-08-13 | 1964-05-12 | Texas Instruments Inc | Analogue to digital converter |
US3188624A (en) * | 1959-11-17 | 1965-06-08 | Radiation Inc | A/d converter |
US3072332A (en) * | 1960-10-27 | 1963-01-08 | Ibm | Analog-to-digital converter |
US3259896A (en) * | 1963-11-07 | 1966-07-05 | Bell Telephone Labor Inc | Analog-to-digital conversion system |
-
1965
- 1965-07-23 US US474254A patent/US3501625A/en not_active Expired - Lifetime
-
1966
- 1966-07-01 GB GB29592/66A patent/GB1098369A/en not_active Expired
- 1966-07-04 BE BE683608D patent/BE683608A/xx unknown
- 1966-07-05 FR FR7942A patent/FR1486290A/fr not_active Expired
- 1966-07-13 NL NL6609802A patent/NL6609802A/xx unknown
- 1966-07-18 AT AT686966A patent/AT262658B/de active
- 1966-07-19 DE DEP1272A patent/DE1272352B/de not_active Withdrawn
- 1966-07-21 ES ES0329322A patent/ES329322A1/es not_active Expired
- 1966-07-21 CH CH1059466A patent/CH442426A/de unknown
Also Published As
Publication number | Publication date |
---|---|
BE683608A (de) | 1966-12-16 |
FR1486290A (fr) | 1967-06-23 |
GB1098369A (en) | 1968-01-10 |
AT262658B (de) | 1968-06-25 |
US3501625A (en) | 1970-03-17 |
NL6609802A (de) | 1967-01-24 |
CH442426A (de) | 1967-08-31 |
ES329322A1 (es) | 1967-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2315986C3 (de) | Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer | |
DE2602382C2 (de) | Reihen-Parallel-Analog-Digital-Umsetzereinrichtung | |
DE2216349C3 (de) | Analog-Digital-Umsetzer für bipolare Eingangssignale | |
DE1280297B (de) | Korrekturschaltung fuer fehlerhafte Vergleiche bei einem Analog-Digital-Umsetzer | |
DE1272352B (de) | Analog-Digital-Umsetzer mit den Stellenwerten zugeordneten Differenzverstaerkern | |
DE1276736B (de) | Schaltung zur Verstaerkungssteuerung | |
DE2317584C3 (de) | Vorrichtung zur Umwandlung von numerischen Informationen in eine entsprechende, eine analoge Information darstellende Wechselspannung | |
DE3405438A1 (de) | Integrierbarer analog/digitalwandler | |
DE1232196B (de) | Digital-Analog-Wandler fuer binaere Codesignale | |
DE3112212A1 (de) | Analog-digital- und digital-analogwandler und verfahren zur umwandlung eines analogen signales in ein nicht-binaeres digitales wort und eines nicht-binaeren digitalen worts in ein analoges signal | |
DE1211687B (de) | System zur linearen systematischen Kodierung | |
DE1248700B (de) | Verfahren und Anordnung zur UEbertragung digitaler Daten, in dessen Verlauf Signalpegel mit Bezugspegeln verglichen werden | |
DE2849858C2 (de) | Deltamodulationsdekodierer | |
DE1249345B (de) | Verschiebematrix für Parallelverschiebung eines Wortes | |
DE1142385B (de) | Anordnung zur nichtlinearen Codierung und Decodierung | |
DE2315987B2 (de) | Digital-analog-umsetzer, insbesondere fuer einen nach dem iterativverfahren arbeitenden codierer | |
DE2830825C2 (de) | Verfahren zur Umwandlung eines Analogsignals in ein Digitalsignal | |
DE1059212B (de) | Addierwerk | |
DE2022267C3 (de) | Integrierbarer, nach dem Prinzip der zeitlich gestaffelten Codierung arbeitender Analog-Digitalwandler | |
DE1954911B2 (de) | Analog digital codierer | |
DE1233009B (de) | Reversierbare Zaehlschaltung | |
DE1221273B (de) | Schaltungsanordnung zum Umsetzen eines Analogwertes in eine n-stellige Binaerzahl | |
DE1077704B (de) | Zaehlkettenschaltung mit einer Anzahl von Stufen, die je ein durch unterschiedliche Potentilae steuerbares Verstaerkerelement ohne Kippeigenschaften enthalten | |
DE1294477B (de) | Leseschaltung fuer Magnetkernspeicher | |
DE2411553C3 (de) | Digital-Analog-Umsetzer, insbesondere für einen nach dem Iteratiwerfahren arbeitenden Codierer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EHJ | Ceased/non-payment of the annual fee |