DE3112212A1 - Analog-digital- und digital-analogwandler und verfahren zur umwandlung eines analogen signales in ein nicht-binaeres digitales wort und eines nicht-binaeren digitalen worts in ein analoges signal - Google Patents

Description

Beschreibung;

Die Erfindung betrifft einen Analog-Digital-(A/D) und Digital-Analog (D/A)-Wandler sowie ein Verfahren zur Umwandlung eines analogen Signales in ein nicht-binäres digitales Wort und eines nicht-binären digitalen Wortes in ein analoges Signal.

,-Analog-Digital-Wandler empfangen ein analoges Eingangssignal und wandeln dieses in ein entsprechendes digitales Ausgangssignal ?mit einer bestimmten Anzahl digitaler Bits um. Die Genauigkeit derartier Wandler wird normalerweise als Prozentsatz des Vollausschlages des Eingangssignales ausgedrückt. In vielen Fällen ist es wichtig, die Genauigkeit des digitalen Ausgangssignales bezüglich des tatsächlichen Wertes des Eingangssignales und nicht bezüglich des nominellen Vollausschlagwertes des Eingangssignales zu kennen. Als Beispiel sei ein A/D-Wandler genannt,der ein Vollausschlag-Eingangssignal von zehn (10) Volt und ein tatsächliches Eingangssignal von einem (1) Volt aufweist, wobei die Genauigkeit 1 % (ein Prozent) , bezogen auf den tatsächlichen Eingangswert betragen soll. In diesem Falle muß der Ausgangswert auf 10 Millivolt genau sein, damit die Genauigkeitsanforderung in bezug auf den tatsächlichen Eingangswert erfüllt ist. Wenn der Wandler bezüglich des VoIlausschlagwertes auf ein Prozent (1%) genau wäre, würde die Genauigkeit des Ausgangssignales nur 100 Millivolt betragen.

Es gibt eine ganze Anzahl von ingenieurmäßigen Anwendungsfällen, wo das Ausgangssignal des Wandlers bezüglich des tatsächlichen Eingangswertes und nicht des Vollausschlag-Eingangswertes genau sein sollte. Als Beispiel sei das Automobil-Treibstoffeinspritzsystem genannt, bei dem das Verhältnis von Treibstoff zn Luft

130067/0692

der eingespritzten Mischung innerhalb einer genauen Toleranz genau sein muß. Der eingespritzte Treibstoff basiert auf einer Messung des Luftstromes. Diese Luftstrommessung muß genau auf den Treibstoff-Kontrollrechner übertragen werden. Eine Abweichung über die genaue Toleranz hinaus kann einen deutlichen Genauigkeitsabfall der Treibstoffeinspritzung verursachen und die Wirksamkeit der Umweltschutz-Ausrüstung verringern.

Aufgabe der vorliegenden Erfindung ist es somit, Wandler und entsprechende Umwandlungsverfahren zu schaffen, bei denen die Umwandlung in bezug auf den tatsächlichen Wert des Eingangssignales und nicht auf den Vollausschlagwert erfolgt, bei denen also die Umwandlungsgenauigkeit auf den tatsächlichen Wert des empfangenen Signals bezogen ist.

Diese Aufgabe wird durch die im Kennzeichen des Anspruches 1 bzw. des Anspruches 7 bzw. des Anspruches 13 bzw. des Anspruches 14 beschriebene Erfindung gelöst.

Der erfindungsgemäße Gedanke läßt sich gut bei seriellen Rückkopplungs-A/D und D/A-Wandlern einsetzen. Ein serieller A/D-Wandler führt die A/D-Umwandlung allgemein in mehreren Zyklen aus, deren Anzahl gleich der Zahl der Bits im digitalen Ausgangswort ist. Bei jedem Zyklus wird eine Vergleichscpannung gegen eine Referenzspannung verglichen, wobei bestimmt wird, ob das Bit-Ausgangssignal des Zyklusses eine binäre 1 oder eine 0 ist. Die Vergleichsspannung von jedem Zyklus ist die verstärkte Differenz zwischen der Vergleichsspannung aus dem unmittelbar vorhergehenden Zyklus und einer weiteren Referenzspannung, die eine

130067/0692 ~¹⁵~

: Funktion des Wertes des Ausgangsbits aus dem unmittelbar vorherb gehenden Zyklus ist. Genauer: Wenn das vorhergehende Ausgangsbit hoch lag, dann liegt diese Referenzspannung hoch; wenn das vorhergehende Ausgangsbit niedrig lag, dann liegt die Referenzspanp nung niedrig. Zu Beginn ist die Vergleichsspannung für den \ ersten Zyklus das analoge Eingangssignal anstelle der verstärk-

f| ten Differenzspannung aus dem unmittelbar vorhergehenden Zyklus.

Nachdem die Vergleichsspannung bestimmt ist und gegen die erste

} f Referenzspannung verglichen ist, wird sie zur Verwendung im nächstfolgenden Zyklus abgespeichert. Der serielle Rückkopplungs-•| , Digital-Analog-Wandler arbeitet in komplementärer Weise.

- Beim herkömmlichen Betrieb serieller Rückkopplungs-A/D-Wandler J besitzen die beiden erwähnten Referenzspannungen einen Wert, der gleich der Hälfte des analogen Vollausschiags-Eingangswertes ist. Diese Beziehung bringt es mit sich, daß der Wandler eine bestimm^vte Genauigkeit, bezogen auf den Vollausschlag-Eingangswert des ' Gerätes und nicht bezogen auf den tatsächlichen Wert des analogen Eingangssiguales besitzt.

Mit der vorliegenden Erfindung wird eine Flexibilität bei der . Wahl der Genauigkeit des Wandlers erzielt, basierend auf einer a priori-Kenntnis des tatsächlichen Bereiches der Werte des Eingangssignales. Genauer: Eine Bit-Gewichtungskonstante (k) wird so ausgewählt, daß das Gewicht von jedem Bit im digitalen Ausgangswort derart skaliert wird, daß die Auflösung des Wandlers für kleine Eingangswerte erhöht wird. Bei einem binären Wandler, der eine bestimmte Genauigkeit bezogen auf den Vollausschlag aufweist, gilt k = 1/2. Gemäß der vorliegenden Erfindung jedoch wird (k)

130067/0692

112212

aus dem Bereich O <ζ k

gewählt.

Im Effekt werden durch die Wahl von (k) die beiden Referenzspannungen sowie das analoge Gewicht von jedem Bit im digitalen Ausgangswort umdefiniert. Der Verstärkungsfaktor, der zur Erzielung der Vergleichsspannung verwendet wird, wird nun eine andere Funktion von (k), je nach dem Wert des vorausgegangenen Ausgangsund empfangenen Eingangsbit. Das Gewicht von jedem 3it im digitalen Ausgangswort entspricht nun einem kleineren Bereich analoger Werte, was eine größere Auflösung für jede Bit-Position ergibt. Die Wahl eines bestimmten (k) als Funktion des tatsächlichen Wertebereiches des analogen Eingangs- oder Ausgangssignales bestimmt die Genauigkeit des Ausgangssignales bezogen auf das tatsächliche Eingangssignal.

Das digitale Ausgangs- oder Eingangswort, modifiziert durch die Wahl eines bestimmten (k) , kann mit einem äquivalenten digitalen Wort in binär digitalem Code korreliert werden. Ein vorteilhaftes Verfahren zur Korrelation der digitalen Worte benutzt eine Aufschläge-Tabelle, welche einen Satz digitaler Worte enthält. Jedes Wort im Satz hat eine Adresse, die durch das äquivalente digitale Wort im anderen digitalen Code definiert ist.

Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnung näher erläutert; es zeigen:

Fig. 1 den Schaltplan eines bekannten A/D-Zirkulationswandlers

mit einfachem Verstärker;
Fig. 2 den Schaltplan des A/D-Zirkulationswandlers von Fig. 1,

gemäß der vorliegenden Erfindung abgewandelt; -17

130087/0692

Fig. 3 ein allgemeines Modell eines seriellen A/D-Rückkopplungswandlers gemäß der vorliegenden Erfindung;

Fig. 4 ein Flußdiagramm, in welchem die verschiedenen Schritte bei der A/D-Wandlung gemäß der vorliegenden Erfindung dargestellt sind;

Fig. 5 ein Zeitdiamgramm, in welchem die in den Wandlern der Fig. 1, 2, 3 und 7 verwendeten Zeitsignale dargestellt sind;

Fig. 6 das Blockdiagramm eines erfindungsgemäßen A/D-Wandlers zusammen mit einer Aufschlagetabelle, mit welcher das Ausgangssignal des A/D-Wandlers aus einem nicht-binären Code in einen binären Code übersetzt wird;

Fig. 7 den Schaltplan des entsprechenden erfindungsgemäßen D/AWandlers ;

Fig. 8 das Blockdiagramm eines erfindungsgemäßen D/A-Wandlers zusammen mit einer Aufschlagetabelle, welche den binären Code in den entsprechenden nicht-binären Code übersetzt.

Nachfolgend wird zunächst ein herkömmlicher A/D-Zirkulationskonverter mit Einfachverstärker beschrieben. Es folgt eine Beschreibung eines erfindungsgemäß modifizierten A/D-Zirkulationskonverters mit Einfachverstärker, der ein digitales Ausgangssignal erzeugt, welches eine bestimmte Genauigkeit bezogen auf das tatsächliche analoge Eingangssignal aufweist. Außerdem wird die Beschreibung eines allgemeinen Modelies eines seriellen A/D-Rückkopplungswandlers gegeben. Dieser wiederum folgt die Beschreibung des entsprechenden D/A-Wandlers.

Fig. 1 ist der Schaltplan eines herkömmlichen binären A/D-Zirkulationswandlers mit Einfachverstärker. Der A/D-Wandler erhält

^y & o. o. a^ sdi * ** rv rv *nr

ein analoges Eingangssignal V_A und wandelt dieses in einem Verfahren von η Wiederholungszyklen in ein binäres digitales Ausgangswort von η Bit um. Dieser herkömmliche A/D-Wandler ist gezeigt und beschrieben in H. Schmid, "A/D Converters, Part 1, Electronic Design 25", Seiten 58-62, 5. Dezember 1968.

Der A/D-Wandler enthält einen spannungsgestouerten Analogschalter 12. Der Schalter besitzt einen Eingangsanschluß 14, der eine !analoge Eingangsspannung V_A empfängt. Der Ausgangsanschluß 16 des Schalters 12 empfängt das Signal auf dem Anschluß 14 je nachdem, ob der Schalter geschlossen oder offen ist. Ein Steueranschluß 18 empfängt ein Steuersignal T., welches das öffnen und Schließen des Schalters 12 steuert. Das Signal T₁ ist in Fig. 5 als Zeitsignal dargestellt, welches während einer anfänglichen Taktperiode hochliegt, die ihrerseits den ersten von sich wiederholenden Konversionszyklen darstellt. Zu allen danach folr genden Zeiten liegt das Signal T- tief. Der Schalter 12 ist geschlossen, wenn das Signal T₁ hoch liegt; er ist offen, wenn das Signal T₁ niedrig liegt.

Ein weiterer spannungsgesteuerter Analogschalter 20 besitzt einen ;! Anschluß 22, der mit dem Anschluß 16 des Schalters 12 verbunden ist, sowie einen weitexen Anschluß 27. Ein Steueranschluß 26 führt ein Signal, welches das öffnen und Schließen des Schalters 20 steuert. Das am Steueranschluß 26 erscheinende Signal ist das ■ AusgcLngssignaX eines NOR-Tores 28. Das NOR-Tor 28 besitzt einen ersten Eingang 30, welcher das anfängliche Zeitsignal T₁ empfängt, sowie einen zweiten Eingang 32, welcher ein periodisches Taktsignal 0 empfängt. Das periodische Taktsignal 0 und

sein Inverses 0 werden auf eine Weise erzeugt, wie sie in dem zitierten Artikel von Schmid beschrieben und in Fig. 5 gezeigt ist. Das periodische Taktsignal 0 liegt während zweier aufeinanderfolgender Taktperioden abwechselnd hoch und niedrig.

Das Ausgangssignal des NOR-Tores 28 liegt nur hoch, wenn beide Signale T₁ und 0 niedrig liegen. Zu allen anderen Zeiten liegt

das Ausgangssignal des NOR-Tores niedrig. Anders ausgedrückt: I

Das Ausgangssignal liegt während jeder zweiten Taktperiode, be-. ':'

· ginnend mit dar zweiten Taktperiode, hoch. Der Schalter 20 ist ·
geschlossen, wenn das Ausgangssignal des NOR-Tores 28 hochCLiegt; ' er ist offen, wenn das Ausgangssignal niedrig liegt. Bei einer \ alternativen Ausführungsform wird der Schalter 20 durch das di-

j rekte Anlegen des inversen Taktsignales 0" an den Steueranschluß 26 gesteuert. Das dargestellte Ausführungsbeispiel wurde gewählt, um mit dem Artikel von Schmid konsistent zu bleiben.

! Demzufolge wurde das NOR-Tor 28 beibehalten.

Ein Kondensator 34 ist zwischen Erde und den Schalteranschluß geschaltet. Der Kondensator lädt sich oder entlädt sich während jeweils zwei aufeinanderfolgenden Taktperioden, beginnend mit der ersten Taktperiode, wie noch erläutert wird.

ι Ein weiterer spannungsgesteuerter Analogschalter 36 besitzt einen Anschluß 38, der mit dem Verbindungspunkt des Ausgangsan-ί ■ Schlusses 24 und des Kondensators 34 verbunden ist. Ein weiterer

Anschluß 40 steht mit dem Anschluß 38 in Verbindung, je nachdem, ob der Schalter offen oder geschlossen ist. Ein Steueranschluß empfängt das periodische Taktsignal 0. Wenn das Signal 0 hoch

130087/0892 "^2(H

liegt, ist der Schalter 36 geschlossen; wenn es niedrig liegt,
ist der Schalter offen.

Ein weiterer spannungsgesteuerter Analogschalter 44 besitzt einen ;

I Anschluß 46, der mit dem Anschluß 16 des Schalters 12 verbunden I

ist. Ein weiterer Anschluß 48 steht mit dem Anschluß 46 in Ver- , 1

bindung, je nachdem, ob der Schalter geschlossen oder offen ist.

Ein Steueranschluß 50 empfängt ein Signal, welches den Zustand ι

I des Schalters 44 steuert. Das Signal am Steueranschluß 50 ist j das Ausgangssignal eines NOR-Tores 52. Das NOR-Tor 52 besitzt j einen ersten Eingang 54, welcher das anfängliche Zeitsignal jj T₁ empfängt, und einen zweiten Eingang 56, welcher das invertier- \ te periodische Taktsignal ^ empfängt. Das Ausgangs signal des \

f NOR-Tores 52 liegt während jeder zweiten Taktperiode, beginnend J

mit der dritten Taktperiode, hoch und zu allen anderen Zeiten _t niedrig. Wenn das Ausgangs signal des NOR-Tores 52 hoch liegt, \ ist der Schalter 44 geschlossen; wenn es niedrig liegt, ist der ■ Schalter offen.

I Ein Kondensator 58 ist zwischen den Ausgangsanschluß 48 und Erde jj geschaltet. Der Kondensator 58 lädt sich oder entlädt sich wäh- f

rend jeweils zweier aufeinanderfolgender Taktperioden, beginnend

mit der zweiten Periode, wie noch beschrieben wird. |

Ein weiterer spannungsgesteuerter Analogschalter 60 besitzt

einen Anschluß 62, der mit dem Verbindungspunkt des Anschlusses j

48 und des Kondensators 58 verbunden ist. Ein weiter Anschluß j

64 steht mit dem Anschluß 62 in Verbindung, je nachdem, ob der |

Schalter geschlossen oder offen ist. Ein Steueranschluß 66 j;

13006,7/0692 "²¹" 1

empfängt das invertierte periodische Taktsignal 0 . Wenn das invertierte Taktsignal ÖS hoch liegt, ist der Schalter 60 geschlossen; wenn es niedrig liegt, ist der Schalter offen.

Operationsverstärker 70 weist einen positiven Eingangsanschluß 72 und einen negativen Eingangsanschluß 74 auf. Der Verstärker 70 erzeugt an seinem Ausgangsanschluß 76 ein Signal, welches die stark verstärkte Differenz der am positiven Anschluß 72 und am negativen Anschluß 74 anliegenden Signale ist. Der Ausgangsanschluß 76 ist mit dem Anschluß 64 des Schalters 60 und mit dem Anschluß 40 des Schalters 36 verbunden. Der positive Eingangsanschluß 72 des Verstärkers 70 ist mit dem gemeinsamen Verbindungspunkt des Anschlusses 16 des Schalters 12, des Anschlusses 22 des Schalters 20 und des Anschlusses 46 des Schalters 44 verbunden.

Ein Widerstand 78 mit dem Widerstandswert R_Q ist zwischen den Verstärker-Ausgangsanschluß 76 und den negativen Eingangsanschl-uß 74 geschaltet= Ein weiterer Widerstand 80 mit demselben Widerstandswert R_n ist an einem Anschluß mit dem gemeinsamen Verbindungspunkt des Widerstandes 78 und des negativen Eingangsanschlusses 74 verbunden. Der andere Anschluß ist mit den Ausgängen eines weiteren Paares spannungsgesteuerter Analogschalter 82 und 84 verbunden. Die Widerstände 80 und 78 bilden einen Spannungsteiler, der die Verstärkung des Operationsverstärkers 70 bestimmt. Bei herkömmlicher Bauweise besitzen die Widerstände 78· und 80 denselben Wert R_Q und ergeben eine Verstärkung von zwei (2), wenn einer der Schalter 82 und 84 geschlossen ist.

130067/0692

Der eine spannuiigsgesteuerte Analogschalter 82 besitzt einen Eingangsanschluß 86, der eine Bezugsspannung V_R empfängt. Diese stellt den nominellen oberen Grenzwert (Vollausschlag) des analogen Eingangssignales V dar. Ein Ausgangsanschluß 88 empfängt das Signal am Eingangsanschluß 86, je nachdem ob der Schalter 82 geschlossen oder offen ist. Ein Steueranschluß 90 empfängt ein Signal, welches den Zustand des Schalters steuert. Das Signal am Steuereinlaß 90 ist das Ausgangssignal eines NOR-Tores 92. Das NOR-Tor 92 besitzt einen ersten Eingang 94, welcher das anfängliche Zeitsignal T.. empfängt, sowie einen zweiten Eingang 96, welcher das Inverse des Bit-Wertes für den unmittelbar vorausgehenden Konversionszyklus, (ä) , darstellt. Das Ausgangssignal des NOR-Tores 92 liegt während des anfänglichen Zeitzyklusses niedrig und danach nur dann hoch, wenn das Ausgangsbit des unmittelbar vorhergehenden Zyklusses hoch war. Wenn das Signal am Steueranschluß 90 hochliegt, ist der Schalter 82 geschlossen; wenn das Signal niedrig liegt, ist der Schalter offen.

Der zweite spannungsgesteuerte Analogschalter 84 weist ©inen gangsanschluß 98 auf, der über eine Leitung 110 mit Masse verbunden ist. Der Ausgangsanschluß 100 steht mit dem Eingangsanschluß 98 in Verbindung, je nachdem, ob der Schalter geschlossen oder offen ist. Ein Steueranschluß 102 empfängt ein Steuersignal, welches den Zustand des Schalters 84 steuert. Das Steuersignal ist das Ausgangssignal eines NOR-Tores 104. Das NOR-Tor 104 weist einen ersten Eingang 106 auf, welcher das anfängliche Zeitsignal T. empfängt, sowie einen zweiten Eingang 108, welcher den nicht invertierten Wert des Ausgangsbits (a)., für den unmit-

telbar vorausgehenden Zyklus empfängt. Das Ausgangssignal des

130067/0692 "²³'

NOR-Tores 104 liegt während der anfänglichen Taktperiode niedrig und danach nur dann hoch, wenn das Ausgangsbit des unmittelbar vorhergehenden Zyklus niedrig war.

Ein Komparator 118 besitzt einen positiven Eingangsanschluß 114 und einen negativen Eingangsanschluß 116. Der positive Eingangsarischluß 114 ist über eine Leitung 112 mit des A.^gan-"gnschluß 76 des Operationsverstärkers 70 verbunden. Der negative Eingangsanschluß 116 empfängt eine Referenzspannung von V_o/2.Der Komparator 118 erzeugt am Ausgangsanschluß 120 ein Signal, welches hoch liegt, wenn das Signal am positiven Eingangsanschluß 114 V_R/2 übersteigt. Er erzeugt ein niedrig liegendes Ausgangssignal, wenn V_R/2 größer als das Signal am positiven Eingangsanschluß ist.

Ein JK-Flip-Flop 122 besitzt einen J-Eingangsanschluß 124 und sinen K-Eingangsanschluß 126. Der J-Ein9ang 124 empfängt direkt das Signal, welches am Ausgangsanschluß 120 des Komparators 118 erscheint. Der K-Eingang 126 empfängt das Inverse dieses Signals über einen Inverter 128. Das Flip-Flop 122 besitzt einen Takteingang 130 und wird von der abfallenden Flanke des multiplizierten invertierten Taktsignales 20 getaktet. Das Flip-Flop 122 besitzt einen (a)-Ausgangsanschluß 132 und einen (ä")-Ausgangsanschluß 134, welche den ermittelten und den invertierten Wert des Einfachbit-Ausgangssignals für den jeweiligen KOnversionszyklus abgeben.

Nunmehr wird eine Beschreibung der Funktion des A/D-Wandlers von Fig. 1 gegeben. Diese soll einen Überblick schaffen, wie ein ana-

130067/0692 -24-

•a lit· ·· ι··'

• I I · · Il · i I

,1 . . 1 • .11

• III » ■ '

- 24 -

loges Exngangssignal V_A in em entsprechendes digitales Ausgangswort mit η Bit in einer Folge von n Konversionszyklen umgewandelt wird.

Die Funktion des A/D-Wandlers beginnt während der anfänglichen
Taktperiode T^, in welcher die Schalter 12 und 36 geschlossen
und die Schalter 20, 44, 60, 82 und 84 offen sindXa die Schalter 82 und 84 offen sind, funktioniert der Operationsverstärker

7 0 als Spannungsverstärker mit Verstärkung 1. Die Ausgangsspan- ?

nung V_c des Verstärkers 70 ist demzufolge gleich der Spannung f

V_n = V , welche am positiven Eingangsanschluß 72 anliegt. §

Jt A 'it;''·

Die Spannung, die am Ausgangsanschluß 76 des Verstärkers 70 er- I

scheint, wird hiernach als Vergleichsspannung V_c bezeichnet. I

Die Vergleichs spannung V., wird über eine Leitung 112 an den po- |

sitiven Eingangsanschluß 114 des Komparators 118 gelegt. Der ne- _t.

gative Eingangsanschluß 116 empfängt die Hälfte der Referenz- ^

i, spannung V_R. Wenn die Vergleichsspannung V ^V _R/² übersteigt, f

erscheint ein Signal hohen Niveaus am Ausgangsanschluß 120. Wenn I

das Gegenteil der Fall ist, erscheint ein Signal niedrigen i

I' Niveaus am Ausgangsanschluß 120. I

Der J-Eingangsanschluß 124 des Flip-Flop 122 empfängt direkt das

Signal, welches am Komparatorausgangsanschluß 120 liegt. Der K- |

f Eingangsanschluß 126 empfängt das Inverse des Signals am Aus- I

I gangsanschluß 120 über den Inverter 128. Wenn das Signal, welches I am Ausgangsanschluß 120 liegt, hoch ist, ist der Bit-Wert für
diesen Konversionszyklus hoch; komplementäre hohe und niedrige
Signale erscheinen an den Ausgangsanschlüssen 132 bzw. 134 des

130087/0892 "²⁵"

Flip-Flop. Fenn umgekehrt die Vergleichsspannung V_c kleiner als V_n/2 ist, ist das Signal am Ausgangsanschluß 120 niedrig. Dies bedeutet, daß das Ausgangsbit (a) für diesen Zyklus niedrig ist. Komplementäre niedrige und hohe Signale erscheinen an den Flip-Flop-Ausgangsanschlüssen 132 bzw. 134.

Die Vergleichsspannung V_c wird außerdem über den geschlossenen Schalter 36 an den Kondensator 34 gelegt. Der Kondensator 34 speichert die Vergleichsspannung V_c vom jeweiligen Zyklus zur Verwendung im nächstfolgenden Zyklus.

Während der zweiten Taktperiode ist entweder der Schalter 82 (wenn ä^ = O) oder der Schalter 84 (wenn a₁ = 0) geschlossen, zusammen mit den Schaltern 62. Die Schalter 12, 36 und 44 sind offen. Durch das Schließen des Schalters 20 wird der Kondensator 34 mit dem positiven Eingangsanschluß 72 des Operationsverstärkers 70 verbunden. Demzufolge wird die positive Eingangsspannung Vp die am Kondensator 34 gespeicherte Spannung.

Die Spannung V_n am negativen Eingangsanschluß 74 des Verstärkers 7 0 wird durch die Spannungsteiler-Widerstände 80 und 78 aus der Spannung bestimmt/ welche von einem der Schalter 82 oder 84 abgegeben wird, sowie aus der Vergleichsspannung V- am Ausgangsanschluß 76. Da die Widerstände 80 und 78 gleich sind, beträgt die Spannung V₁ =1/2 (V_p + V_) wenn der Schalter 82 geschlossen ist. Der Operationsverstärker 70 macht seine positive und negative Eingangsspannung, V und V_w, im wesentlichen gleich. Auf

diese Weise ergibt sich in diesem Falle: »

130087/0692

j 1/2 (V_c + V_R ) = V_p

oder

V_c - 2(V_p - 1/2 V_R ) .

' Wenn der Schalter 84 stattdessen geschlossen ist, beträgt die

erzeugte Spannung V_n = 1/2 (Vj-, + 0) . in diesem Falle erzeugt

% der Operationsverstärker 70

% I

V² = ^vp

§ oder

2 v_p.

Die Vergleichsspannung V_Q wird über den geschlossenen Schalter an den Kondensator 58 geleitet. Dieser lädt sich auf V_c auf. Die Vergleichsspannung V_c wird außerdem über die Leitung 112 an den positiven Eingangsanschluß 114 des Komparators 118 gelegt. Danach erfolgt erneut ein Vergleich für diesen Konversionszyklus zwischen der Größe der Vergleichsspannung V und der Hälfte der

V·*

Referenzspannung, V_R/2. Das Ausgangsbit (a) ist hoch, wenn V_c V_R/ 2 übersteigt, und niedrig, wenn das Gegenteil der Fall ist.

Während der dritten und der darauffolgenden Zeitperioden ist die Funktion ähnlich derjenigen während der zweiten Zeitperiode. Die Rollen der Schalter 20, 60 und des Kondensators 58 wechseln jedoch mit den Rollen der Schalter 44, 36 und des Kondensators

Allgemein gesprochen wandelt der A/D-Zirkulationskonverter mit

1 300S7/0692

	das	analoge	- 27 -	• »*·· ' ' »lit ' ' • ■ · · I
	r. Bit	durch	Eingangssigna	3112212
Einfachverstärker			eine Folge von	1 VA in ein digitales
Ausgangswort mit		η Konversionszyklen

um. In jedem Konversion?zyklus wird eine Vergleichsspannung V~ gegen die Hälfte des oberen Grenzwertes (Vollausschlag) des analogen Eingangssignales verglichen. Die Vergleichsspannung ist die doppelte Differenz zwischen der Vergleichsspannung aus dem unmittelbar vorhergehenden Zyklus und einer Referenzspannung, deren Wert vom Zustand des Ausgangsbits aus dem unmittelbar vorhergehenden Zyklus abhängt,

Ein erfindungsgemäßer A/D-Wandler kann durch eine Modifikation des in Fig. 1 gezeigten A/D-Wandlers erhalten werden. Fig. 2 ist der Schaltplan eines derart modifizierten A/D-Wandlers. Der modifizierte A/D-Wandler wandelt ein analoges Eingangssignal V- in ein entsprechendes nicht-binäres digitales Ausgangswort, welches bezogen auf den tatsächlichen Wert des analogen Eingangssignals und nicht bezogen auf den Vollausschlag bzw. den oberen Grenzwert von V_A eine bestimmte Genauigkeit aufweist.

Der modifizierte A/D-Wandler von Fig. 2 ist zum größeren Teil ähnlich wie der A/D-Wandler von Fig. 1 strukturell aufgebaut.Alle entsprechenden Elemente im modifizierten A/D-Wandler sind mit einem entsprechenden Bezugs zeichen versehen. Nur diejenigen Elemente, welche modifiziert wurden, unterscheiden sich im Bezugszeichen.

Der A/D-Wandler wurde erheblich bezüglich des Spannungsteilerkreises modifiziert, welcher die Verstärkung des Operationsverstärkers 70 bestimmt. Die Verstärkung des Verstärkers 70 und die

4 *· nt**

Wahl der Widerstandswerte für das Spannungsteiler-Netzwerk,welches
am negativen Eingangsanschluß 74 angeschlossen ist, sind eine
Punktion einer vorgewählten Bit-Gewichtungskonstante (k).

Die Bit-Gewichtungskonstante (k) ist 1/2 bei einem herkömmlichen I binären A/D-Wandler. Sie wird nun innerhalb des Bereiches zwi- ^; sehen Null und 1/2 gewählt. Im Effekt reduziert die Wahl eines
(k), welches kleiner als 1/2 ist, das effektive analoge Gewicht
von jeder Bit-Position, wodurch diese nicht-binär gemacht und
die Auflösung des modifizierten Wandlers erhöht wird. Die Wahl
eines bestimmten (k) ist eine Funktion einer A-Priori-Kenntnis
des Bereiches des analogen Eingangssignales V und der gewünschten Genauigkeit über den Bereich V hinweg. Tatsächlich können
mehr als ein Wert von (k) über aufeinanderfolgende Konversionszyklen hinweg "benutzt, werden _t

Der Spannungsteilerkreis, der an den negativen Eingangsanschluß
74 des Operationsverstärkers 70 gekoppelt ist, umfaßt die Widerstände 140, 142 und 144. Der Widerstand 140 hat den Wert R₁ und
ist zwischen den Verstärker-Ausgangsanschluß 76 und den negativen
Eingangsanschluß 74 geschaltet. Der Widerstand 142 hat den Wert
1*2 und ist an einer Seite mit dem gemeinsamen Verbindungspunkt

des Widerstands 140 und dem negativen Eingangsanschluß 74, an j

j der anderen Seite mit dem Ausgangsanschluß 88 des Schalters 82 S

verbunden. Der Widerstand 144 besitzt den Wert R, und ist an der I

einen Seite mit dem gemeinsamen Verbindungspunkt des Widerstands %

140 und dem negativen Eingangsanschluß 74, an der anderen Seite 1

mit dem Ausgangsanschluß 100 des Schalters 84 verbunden. %

-28- I

130067/0892 1

Während der ersten Taktperiode T₁ sind beide Schalter 82 und offen. Der Verstärker 70 hat dann eine Verstärkung von 1. Während jeder darauffolgenden Taktperiode jedoch ist jeweils einer der beiden Schalter 82 und 84 in einander gegensätzlicher Weise geschlossen. Wenn der Schalter 82 geschlossen ist, bilden die Widerstände 140 und 142 das Spannungsteiler-Netzwerk, welches die ja Verstärkung des Operationsverstärkers 70 bestimmt. Der Widerstand

;144 ist effeküVvom Netzwerk getrennt. Wenn der Schalter 84 ge- ^schlossen ist, bilden die Widerstände 140 und 144 das Spannungs-

teilernetzwerk, welches die Verstärkung des Verstärkers 70 bestimmt. Der Widerstand 142 ist effektiv vom Netzwerk getrennt.

Die Widerstandswerte R₂ und R₃ der Widerstände 142 bzw. 144 werden durch Wahl des Widerstandswertes R- für den Widerstand 140 und die Bit-Gewichtungskonstante (k) bestimmt. Die folgenden Beziehungen gelten zwischen den widerstandswerten:

R₂ = £(1-k)/k J R₁

R₃ =

Der so definierte Widerstandskreis läßt die Verstärkung des Verstärkers 70 eine Funktion des Zustandes bzw. des Niveaus des Ausgangs-Bits aus dem unmittelbar vorhergehenden Zyklus sein. Genauer: Wenn das Ausgangsbit (a) des vorhergehenden Zyklusses hoch liegt, läßt sich die Vergleichsspannung folgendermaßen ausdrücken :

Wenn das Ausgangsbit (a) des vorhergehenden Zyklus niedrig liegt, ist die Vergleichsspannung durch den folgenden Ausdruck definiert:

1300B7/0692

~²⁹~

(1/k)V_p.

Zusätzlich zur Modifikation des Widerstandsnetzwerkes, welches an den negativen Eingangsanschluß 74 des Verstärkers 70 geschlos sen ist, ist auch die Referenzspannung, die. an den negativen Ein

gangsanschluß 116 des !Comparators 118 gelegt wird, modifiziert.

Die Referenzspannung ist nämlich nunmehr kV_n anstelle von

Nachfolgend erfolgt ein Vergleich zwischen dem bekannten binären Analog-Digital-Wandler und dem beschriebenen nicht-binären Analog-Digital-Wandler. Es sei eine einfache Umwandlung eines Analogsignales betrachtet, welches innerhalb eines Vollausschlages von 10 Volt einen Wert von 3,0 Volt besitzt.

Beim bekannten binären Konverter lautet der sich ergebende 6-Bit-Binärcode 010011. Dies stellt einen numerischen Wert von 2,97 Volt dar= Der sich ergebende Fehler beträgt 0,3 % des Vollausschlages. Bezogen auf das Eingangssignal ist der Fehler jedoch 1,0 %.

Nun sei der beschriebene 7inalog-Digital-Wandler betrachtet, wenn die Bezugsspannung V 10 Volt und (k) so gewählt ist, daß es den Wert 1/4 besitzt.

Während der anfänglichen Taktperiode T₁ sind die Schalter 12 und 36 geschlossen und die Schalter 20, 44, 60, 82 und 84 offen. Das analoge Eingangssignal V wird über den Schalter 12 an den positiven Eingangsanschluß 72 des Operationsverstärkers 70 gelegt.

130067/0692

·■ ***· ■*» t t · i

Da die Schalter 82 und 84 offen sind, arbeitet der Verstärker 70 als Spannungsfolger mit Verstärkung 1. Demzufolge ist V =
V_c = V_A = 3,0 Volt. Die Spannung V_c ist dabei die Vergleichsspannung .

Die Vergleichsspannung V_c wird über die Leitung 112 an den positiven Eingangsanschluß 114 des Komparator= Π8 geführt.. Das Signal; welches am negativen Eingangsanschluß 116 liegt, ist
^kVR ^{= (1}/⁴⁾ ' CO) = 2,5 V. In diesem Beispiel fallt der Vergleich positiv aus,, d.h. 3 Volt sind größer als 2,5 Volt. Das Ausgangsbit für den ersten Konversionszyklus liegt hoch bzw. ist eine
binäre 1. Dies ist das bedeutendste Bit im digitalen Ausgangswort; es hat ein äquivalentes Analoggewicht von 2,5 Volt anstelle von 5 Volt, wie dies bei einem herkömmlichen binären Konverter
der Fall wäre.

Die Vergleichsspannung für den ersten Konversionszyklus wird als Folge der Schließung des Schalters 36 auf dem Kondensator 34 gespeichert* Die vom Kondensator 34 gespeicherte Spannung dient
als positive Eingangsspannung V für den zweiten Konversionszyklus.

Während der zweiten Taktperiode sind die Schalter 20, 60 und 82
geschlossen und die Schalter 12, 36, 44 und 84 offen. Das
Schließen des Schalters 20 führt dazu, daß die am Kondensator 34 gespeicherte Spannung durch den Schalter 20 durch mit dem positiven Eingangsanschluß des Operationsverstärkers 70 verbunden wird. Im zweiten KonversionsZyklus ist V_p = 3,0 Volt, was die Vergleichsspannung für den unmittelbar vorhergehenden Zyklus war. Das Aus-

1 3 0 Ö 6 7 / Ö θ 9 2

gangsbit für den vorhergehenden Konversionszyklus war hoch; demzufolge ist die Vergleichsspannung V_r durch den nachfolgenden, oben bereits abgeleiteten Ausdruck gegeben:

(V_p-kV_R).

Für das vorliegende Beispiel wird so die Vergleichsspannung V„ 2/3 Volt.

Die Vergleichsspannung V_c, die am Verstärker-Ausgangsanschluß 76 erscheint, wird durch den Schalter 60 an. den Kondensator 58 gelegt. Dieser lädt sich auf und speichert die Vergleichsspannung für den nächstfolgenden Zyklus.

Während der dritten Taktpe-riode sind die Schalter 44, 36 und 84 geschlossen; die Schalter 12, 20, 60 und 82 sind offen. Die Spannung am positiven Eingangsanschluß 72 des Operationsverstärkers 70 beträgt V_p = 2/3 Volt, die Vergleichsspannung aus dem unmittelbar vorhergehenden Zyklus. Die Vergleichsspannung V_ wird durch den folgenden Ausdruck dargestellt:

V_c = 1/k (Vp).

Im vorliegenden Falle ist die Vergleichs spannung nunmehr 8/3 = 4 2/3 Volt.

Während der vierten Taktperiode sind die Schalter 20, 60 und 82 wiederum geschlossen und die Schalter 12, 36, 44 und 84 wie&rum offen. Durch das Schließen des Schalters 20 wird die Spannung,die am Kondensator 24 gespeichert ist, durch den Schalter 20 an den positiven Eingangsanschluß 72 des Operationsverstärkers 70 gelegt. Im vierten Konversionszyklus ist V_p 4 2/3 Volt, was die

130067/0162

Vergleichsspannung aus dem unmittelbar vorhergehenden Zyklus ist. Das Ausgangsbit aus dem vorhergehenden Konversionszyklus war hoch und demzufolge ergib't sich die Vergleichsspannung V aus dem folgenden Ausdruck:

(V_p-kV_R)

Im vorliegenden Beispiel ist nun die Vergleichsspannung V 2/9 Volt. Die Verglexchsspannung V , die an den positiven Eingangsanschluß 114 des. Komparators 118 gelegt wird, erzeugt ein negatives Vergleichsergebnis und das Ausgangsbit ist niedrig bzw. eine binäre Null für das vierte Digit.

Führt man die Konversion durch sechs Stufen aus, ergibt sich ein fraktionelles, nicht-binäres Digitalwort 101001. Das analoge Äquivalent dieses Digitalworts ist 2,99 Volt, wie in der Erläuterung des entsprechenden Digital-Analog-Wandlers gezeigt werden wird. Demzufolge ist der sich ergebende Umwandlungsfehler des beschriebenen nicht-binären Analog-Digital-Wandlers, bezogen auf das Eingangssignal, 0,3 %. Dies stellt eine beträchtliche Verbesserung gegenüber dem bekannten binären A/D-Wandler dar.

Das sich ergebende digitale Ausgangswort ist nicht-binärer Form. Der Systementwickler hat die Wahl, das digitale Ausgangswort in diesem Format weiterzuverarbeiten oder dieses in ein entsprechend binär codiertes digitales Wort zu übersetzen. Fig. 6 ist die schematische Darstellung einer Verbindungsbeziehung zwischen einem Analog-Digitalwandler 250, der in Fig. 2 gezeigten Art und einem sekundärem Wandler 256, beispielsweise einer Aufschlage- bzw.

13ÖÖ67/Ö692

Nachschlagetabelle in einem Festwertspeicher (ROM),

Im Betrieb der Vorrichtung nach Fig. 6 wird ein analoges Eingangssignal V- auf der Leitung 252 an den A/D-Wandler 250 gelegt. Das digitale Ausgangswort auf dem Kabel 254 ist nicht binär codiert. Das digitale Ausgangswort kann als Adresse zum Auffinden eines entsprechenden binär codierten Worts in der Aufschlagetabelle 256 verwendet werden. Das entsprechende binär codierte »Wort kann auf dem Kabel 258 ausgelesen und zur weiteren Signalverarbeitung verwendet werden. Um die Genauigkeit des Wandlers bei kleinen Einga,ngswerten zu erhalten, erfordert der Binärcode auf dem Kabel 258 eine größere Anzahl von Bits als der nichtbinäre Code auf Kabel 254,

Die Umwandlung des nicht-binären digitalen Worts in ein binäres digitales Wort kann außerdem dazu verwendet werden, bekannte Fehler zu kompensieren, die durch die Herstellungstoleranzen im A/D-Wandler 250 verursacht werden. Dabei kann es sich beispielsweise um Fehler in den Widerstandswerten R₁, R und R₃ oder einen bekannten Fehler in einer darauffolgenden binären Digital-Analog-Umwandlung handeln, wodurch die Genauigkeit des Systems weiter verbessert wird. Wenn diese Fehler bekannt sind, kann das entsprechende binäre Wort, welches vom nicht-binären Wort adressiert wird, so modifiziert werden, daß etwa auftretende Fehler reduziert werden. Die gleiche Methode kann auch dazu benutzt werden, ein nicht-binäres Ausgangswort so zu korrigieren, daß bekannte Fehler in der Analog-Digital-Umwandlung kompensiert werden. Der sekundäre Wandler 256 kann ebenso gut das erzeugte nicht-binäre Wort in ein korrigiertes nicht-binäre Wort umwandeln, welches

auf die bekannten Umwandlungs -Ungenauigkeiten kompensiert ist.

Pig. 3 ist ein allgemeines Modell eines seriellen Rückkopplungs-A-D-Wandlers nach der vorliegenden Erfindung. Dieser A/D-Wandler wird nachfolgend ausführlich beschrieben.

Ein spannungsgesteuerter Analogschalter 152 besitzt einen ersten Eingangsanschluß 154, welcher das analoge Eingangssignal V empfängt. Ein zweiter Eingangsanschluß 166' empfängt ein Signal aus einem Ausgangsanschluß 166, welches als die Vergleichsspannung für den zweiten und die nachfolgenden Zyklen dient. De_r Schalter 152 besitzt einen Steueranschluß 160, welcher das anfängliche Zeitsignal T₁ empfängt. Wenn T₁ hoch liegt, verbindet der Schalter 152 den Eingangsanschluß 154 mit de;m Ausgangsan- ^!schluß 158. Wenn T₁ niedrig liegt, wird der Eingangsanschluß 166 \ mit dem Ausgangsanschluß 158 verbunden. Das Signal am Ausgangsanschluß 158 ist die Vergleichsspannung V-,.

Ein Komparator 190 besitzt einen positiven Eingangsanschluß 192 und einen negativen Eingangsanschluß 194. Die Funktion des Komparators besteht darin, die Signalwerte am positiven und negativen Eingangsanschluß 192 bzw. 194 zu vergleichen und ein Signal hohen Niveaus am Ausgangsanschluß 196 abzugeben, wenn das Signal am positiven Eingangsanschluß das Signal am negativen Eingangsänschluß übersteigt, bzw. ein Ausgangssignal mit niedrigem Niveau, wenn das Gegenteil der Fall ist. Der positive Eingangsanschluß 192 ist mit dem Ausgangsanschluß 158 des Schalters 152 verbunden und empfängt so die Vergleichsspannung Vp. Der negative Eingangsanschluß 194 empfängt eine feste Referenzspannung k\^T _D, d.h.

das analoge Vollausschlag-Signal, skaliert durch die Bit-Gewichtungskonstante (k) .

Ein Flip-Flop bzw. eine bistabile Verriegelungsschaltung 198 besitzt einen J-Eingangsanschluß 200 und einen K-Eingangsanschluß 202. Der J-Eingangsanschlüß 200 ist direkt mit dem Ausgangsanschluß 196 des !Comparators 190 verbunden. Der K-Eingangsanschluß 202 ist mit dem Ausgangsanschluß 196 durch einen Inverter 204 verbunden. Die Signale, welche an den Eingangsanschlüssen 200 und 202 erscheinen, sind dsfinitionsgemäß wechselweise einander entgegengesetzt. Das Flip-Flop 198 besitzt einen Steueranschluß 206, welcher das Taktsignal 20 empfängt, und wird vom nach unten gehenden übergang dieses Taktsignales 20 getriggert.

Wenn das Signalniveau am J-Eingangsanschluß 200 hoch liegt, wird das digitale Ausgangssignal am Q-Ausgangsanschluß 208 hoch und das digitale Ausgangssignal am Q-Ausgangsanschluß 210 niedrig. Wenn umgekehrt das Signalniveau J-Eingangsanschluß 200 niedrig liegt, wird das digitale Ausgangssignal am Q-Ausgangsanschluß 2 08 niedrig und das digitale Ausgangssignal Q -Ausgangsanschluß 210 wird hoch. Die Signale an den Ausgangsanschlüssen 2 08 und 210 stellen das Ausgangsbit (a) und das Inverse des Ausgangsbits Ca) dar. Das Ausgangsbit, welches am Anschluß 208 erscheint, wird über die Leitung 212 zurück zum Steueranschluß 186 eines weiteren Schalters 176 zu einem nachfolgend zu beschreibenden Zweck geleitet.

Ein Schalter 214 besitzt einen Eingangsanschluß 216, der direkt

13OÖ67/OS02

mit dem Ausgangsanschluß 158 des Schalters 152 verbunden ist. Er empfängt die hieranliegende Vergleichsspannung V . Der Schalter 214 hat einen ersten Ausgangsanschluß 218, der ein Eingangssignal für einen Analogspeicher 224 abgibt. Der Analogspeicher 224 ist normalerweise ein Kondensator. Der Analogspeicher 224 beäSitzt einen Anschluß 226, der mit Masse verbunden ist.

Der Schalter 214 weist einen weiteren Ausgangsanschluß 220 auf, der sein Ausgangssignal über eine Leitung 228 abgibt. Das Signal auf der Leitung 228 ist ein analoges Rückkopplungssignal, dessen Verwendung unten beschrieben wird. Ein Steueranschluß 222 des Schalters 214 empfängt das Taktsignal 20. Wenn das Signal 20 hoch liegt, koppelt der Schalter 214 seinen Eingangsanschluß 216 mit dem Ausgangsanschluß 218. Wenn das Signal 20 niedrig liegt, koppelt der Schalter 214 seinen Ausgangsanschluß 2Ϊ8 mit seinem Ausgangsanschluß 220.

Zwei Verstärker 172 und 174 werden dazu verwendet, für jeden Konversionszyklus, beginnend mit: dein zweiten, die Vergleichs spannung zu entwickeln. Eines der beiden Verstärker-Ausgangssignale wird, je nach dem Wert des Ausgangsbits aus dem vorhergehenden Konversionszyklus gewählt.

Der Verstärker 172 besitzt einen positiven Eingangsanschluß 130, der das Rückkopplungssignal auf der Leitung 228 vom Analogspeicher 224 erhält, und einen negativen Eingangsanschluß 178, der den skalierten oberen Grenzwert des Eingangssignales, kV_R, erhält. Das Ausgangssignal auf der Leitung 182 des Verstärkers 172 ist Differenz der anliegenden EingangsSignaIe, multipliziert mit

T 30067/0692

- 37 -

der Verstärkung des Verstärkers, 1/1-k), d.h.

^Vout = ij/n-k)] (V_p-kV_R)>

hierin ist V_p die Vergleichsspannung aus dem vorhergehenden Zyklus, die im Analogspeicher 224 gespeichert ist.

Der Verstärker 174 besitzt einen positiven Eingangsanschluß 232, welcher das Rückkoppelungssignal auf der Leitung 228 empfängt, und einen negativen Eingangsanschluß 180, der mit Masse verbunden ist. Das Ausgangssignal auf der Leitung 184 des Verstärkers 174 ist die Differenz der anliegenden Eingangssignale, multipliziert mit der Verstärkung des Verstärkers, 1/k, d.h.

V = (1 /lc) V '

out p '

Der Schalter 176 hat als erstes Eingangssignal das Signal auf der Leitung 182 und als zweites Eingangssignal das Signal auf der Leitung 184. Ein Steueranschluß 186 des Schalters 176 empfängt aas Q-Ausgangssignal des Flip-Flop 198 auf der Leitung 212. Das Q-Ausgangssignal ist das Ausgangsbit (a) aus dem vorhergehenden Konversionszyklus. Das Ausgangssignal des Schalters 176 wird als ein Eingangssignal an den Schalter 152 gelegt. Wenn das Bit aus dem vorhergehenden Zyklus (a) hoch ist, verbindet der Schalter 176 die Leitung 182 mit dem Ausgangsanschluß 166; wenn es niedrig ist, wird die Leitung 184 mit dem Ausgangsanschluß 166 verbunden.

Wenn demzufolge das Bit (a) für den Zyklus m hoch liegt, ist die Vergleichsspannung für den Zyklus m + 1 :

V_r = H/d-k)] (V -kV ). CL J * κ _33_

1 300β7 /ΟΘ92

Wenn das Bit (a) für den Zyklus m niedrig ist/ ist die Vergleichsspannung für den Zyklus m+1:
V₀ = (1/k) V_p.

Die Funktion des A/D-Wandlers von Figur 3 wird nun anhand des Flußdiagrammes von Figur 4 beschrieben.

Im Schritt 250' werden bestimmte Variable initialisiert, in Vorbereitung auf den Eintritt in eine Folge von η Konversionszyklen. Die Nomenklatur ist folgende: V_A ist der tatsächliche Wert des analogen Eingangssignals; V ist der nominale Vollausschlag bzw. der obere Grenzwert von V , k ist die Bit-Gewichtungskonstante und liegt im Bereich zwischen 0 und 1/2. Die Vergleichsspannung, die bisher mit V bezeichnet wurde, erhält nunmehr ein numerisches Subscript, wodurch sie mit einer Zykluszahl korreliert wird. Genauer: V = V , i = O; k wird so gewählt, daß es einen bestimmten Wert innerhalb seines zulässigen Wertebereiches besitzt*

Die Entscheidung 252' beginnt eine iterative Routine, die η χ wiederholt wird, einmal für jedes Bit in einem digitalen Ausgangswort. In der Entscheidung 252' wird die Vergleichsspannung V^ dieses Zyklusas gegen kV_ verglichen.

Wenn der Vergleich positiv ist, wird der Ja-Weg zum Schritt 254' eingeschlagen. Im Schritt 254' wird das digitale Ausgangsbit für diesen Zyklus, (a), gleich einer binären Eins gesetzt. Vom Schritt 254' geht es weiter zum Schritt 256'.

13Ö067/0692

-39-

Im Schritt 256' wird die Vergleichsspannung für den nächstfolgenden Zyklus als Funktion des Zustandes des Ausgangsbits des gegenwärtigen Zykluses bestimmt. Genauer: Die Vergleichsspannung für den nächstfolgenden Schritt ist mit der Vergleichs spannung des vorhergehenden Schrittes folgendermaßen verbunden:

Wenn der Vergleich bei der Entscheidung 252' negativ ausfällt, wird der Nein-Weg zum Schritt 258' eingeschlagen. Im Schritt 258' wird das digitale Ausgangsbit a) für diesen Zyklus gleich einer binären Null gesetzt. Es geht weiter vom Schritt 258 ' zum Schritt 260. Im Schritt 260 wird die Vergleichs spannung für den nächstfolgenden Zyklus nach dem folgenden Ausdruck bestimmt:

v_i+1 = (1A)V₁.

Von beiden Schritten 256' und 260 geht es weiter zum Schritt 262. Im Schritt 262 wird der Zykluszähler um Eins erhöht,d.h., i=i+1.

In der Entscheidung 264 wird der Wert von 1 gegen η verglichen, welches die Anzahl von Bits im digitalen Ausgangswort und die für die Konversion benötigte Zyklenzahl ist. Wenn i kleiner oder gleich η ist, wird der Nein-Weg eingeschlagen und erneut in die Entscheidung 252' eingetreten. Wenn 1 n_ übersteigt, wird der JA-Weg zum Ausgang 266 eingeschlagen; der Zyklus ist abgeschlossen. !.;

-40-

• ■ » t · · t

• · · ι

It· · 1

Ein serieller Digital-Analog-Wandler ist in Figur 7 gezeigt. Der Digital-Analog-Wandler wandelt ein nichtbinäres digitales Eingangswort in ein entsprechendes analoges Ausgangssignal V um. Der in Figur 7 gezeigte Schaltkreis ist eine Modifikation des zyklischen Digital-Analog-Wandlers, der in Figur 19 des Artikels "An Electronic Design Practical Guide to D/A Conversion" von H. Schmid in "Electronic Design", 24. Oktober 1968, Seiten 49 bis 88, beschrieben ist. Bei diesen zyklischen Digital-Analog-Wandlern wird das digitale Wort seriell in den Wandler eingegeben und zwar mit den am wenigstens signifikanten Bits zuerst und den signifikantesten Bits zuletzt. Dies steht im Gegensatz zu den seriellen Analog-Digital-Wandlern, welche diesignifikantesten Bits zuerst und die am wenigsten signifikanten Bits zuletzt erzeugen.

Die Modifikation des in Figur 7 gezeigten Schaltkreises ist analog der Modifikation des Analog-Digital-Wandlers, der in Figur 2 gezeigt ist. Die Modifikation ist primär auf das Spannungsteilernetzwerk gerichtet, welches mit dem positiven Eingangsanschluß 372 des Verstärkers 370 verbunden ist. Um die Analogie zwischen den beiden Wandlerarten und deren Modifikationen zu zeigen, sind die Komponenten in Figur 7, welche direkt ihren Gegenstücken von Figur 2 entsprechen, an der selben Stelle gezeigt; es werden Bezugszeichen verwendet, die um 300 größer sind, d.h., der Schalter 320 aus Figur 7 entspricht dem Schalter 20' in Figur 2.

Nunmehr sei auf Figur 7 Bezug genommen. Ein Spannungsteilernetzwerk, welches die Widerstände 440,442 und 444 umfaßt, ist mit dem

130061/060^

-41-

'■ ' " till ti

• · · Il

positiven Eingangsanschluß 372 eines Verstärkers 370 verbunden. Der Ausgang des Verstärkers 37 0 ist mit seinem negativen Eingangsanschluß 374 verbunden. Bei dieser Anordnung besitzt der Verstärker 370 die Verstärkung 1, wobei sein Ausgangssignal am Anschluß 376 gleich der Spannung V_c ist, die am positiven Ein-

gangsanschluß 372 empfangen wird. Der Widerstand 440 hat einen Ohmschen Wert R₁ und ist zwischen den positiven Eingangsanschluß 372 des Verstärkers 370 und die Anschlüsse 316, 322 und 346 der Schalter 312,320 bzw. 344 geschaltet.

Der Widerstand 442 hat den Ohmschen Wert R₂ und ist zwischen den Ausgangsanschluß 388 am Schalter 382 und den positiven Eingangs anschluß 372 des Verstärkers 370 geschaltet. In entsprechender ' Weise hat der Widerstand 444 den Ohmschen Wert R₃ und ist zwischen den Ausgangsanschluß 400 des Schalters 384 und den positiven Eingangsanschlnß 372 des Verstärkers 370 geschaltet.

Die einzelnen Digits des digitalen Worts werden von einem JK-Flip-Flop 422 empfangen, welches ein Signal (a) und dessen Komplement (a) an seinem Q bzw. Q-Ausgang erzeugt, je nach dem Wert des empfangenen Bits. Das Signal (a) schließt den Schalter 382, während sein Komplement (&) den Schalter 384 schließt. Während jeder Taktperiode ist einer der beiden Schalter 382 und 384 entsprechend dem Wert des empfangenen Digits geschlossen. Wenn der Schalter 382 geschlossen ist, wird eine Referenzspannung, V an eine Seite des Widerstands 442 gelegt; von den Widerständen 440 und 442 wird ein Spannungsteiler gebildet. Wenn der Schalter W. 384 geschlossen ist, wird eine Seite des Widerstands 444 auf

13ÖÖ6?/06§2 -42-

• ( ■ · P If

Massepotential gebracht? Sie Widerstände 440 und 444 bilden einen Spannungsteiler.

Die Spannung- welche an die dem Verstärker 370 gegenüberliegende Seite des Widerstands 440 gelegt wird, wird vom Zustand der Schalter 312, 320 und 344 bestimmt. Während der ersten Taktperiode, die T bezeichnet ist, ist der Schalter 312 geschlossen und die ^;:an die gegenüberliegende Seite des Widerstandes 44 0 gelegte Spannung ist Masse- bzw. Nullpotential. Während jeder darauffolgenden Taktperiode, mit 0 und "0 bezeichnet, ist einer der beiden Schalter 320 und 344 geschlossen. Die Beziehungen zwischen den Zeitsignalen T₁ , 0 und 0 sind in Figur 5 gezeigt. Das Schließen des Schalters 320 oder des Schalters 344 koppelt ein gespeichertes Signal (Spannung) V-, welches während der vorhergehenden Taktoeriode erzeugt und auf einem der Kondensatoren 334 und 358 gespeichert wurde, mit der gegenüberliegenden Seite des Widerstands 440.

Die Ohmschen Werte R₂ und R₃ der Widerstände 442 bzw. 444 werden durch den Ohmschen Wert R. des Widerstands 440 und eine Bit-Gewichtungskonstante (k) entsprechend den folgenden Beziehungen bestimmt:

R₂ = £ii-k)/kj R₁

R₃ =

130067/0692

-43-

• · ♦ *

Die Spannung, die an den positiven Eingangsanschluß 372 des Verstärkers 370 gelegt wird, ist somit eine Funktion des Wertes des Eingangsbits. Wenn das Eingangsbit hoch ist, ist die Spannung V_n, die an den Eingangsanschluß 372 gelegt wird

v_c = (1-k) v_p + k v_R.
Wenn der Wert des empfangenen Bits niedrig ist, ist die Spannung

v_c - kv_p.

Der Schaltkreis von Figur 7 unterscheidet sich vom Schaltkreis nach Figur 2 außerdem durch einen "sample-and-hold"-Kreis. Dieser umfaßt den Schalter 500, den Kondensator 502 und einen Verstärker 504. Der Schalter 500 nimmt die Spannung V_Q am Ausgang des Verstärkers 370 auf das letzte Zeitsignal T_n hin ab. Wenn beispielsweise das empfangene digitale Wort 12 Digits aufweist, gilt J

T._T = T₁-. Wenn das digitale Wort S Digits aufweist, gilt T = I N 12 ^ "

Tg. Die abgenommene Spannung V_c wird im Kondensator 502 gespeichert.Ä Der Ausgangsanschluß des Verstärkers 504 ist mit seinem negati- |

ven Eingangsanschluß verbunden, was eine übertragung der ab- f genommenen Spannung V am Kondensator 502 zum Wandlerausgang §

Ή mit der Verstärkung 1 ergibt. Das Ausgangssignal des Verstärkers | 504 ist das analoge Ausgangssignal V^r dessen Wert gleich dem i Wert des letzten Ausgangssignals V_c des Verstärkers 370 ist.

Die Schalter 336 und 36 0 übertragen das Ausgangssignal des Verstärkers 370 auf die Kondensatoren. 334 und 358 in alternierender Folge auf die Zeitsignale 0 bzw. "0 hin, wie zuvor anhand des _f

130067/0602 "⁴⁴~ I

• ' t f t · . ι

Analog-Digital-Wandlers von Figur 2 beschrieben.

Die Funktion des Digital-Analog-Wandlers von Figur 7 wird an-[ hand eines Beispiels erläutert, in dem das nichtbinäre digitale ! Wort, welches einen Wert von 3 Volt darstellt, dekodiert wird. ' Bei der Beschreibug der Funktion des Analog-Digital-Wandlors , war das nichtbiriäre digitale Wort, welches 3 Volt entsprach, , 101001, wobei der Wert von k ein Viertel betrug.

: Gibt man dieses Wort in den nichtbinären Digital-Analog-Wandler

! ein und beginnt mit dem am wenigsten signifikanten, sechsten Bit, wie zuvor angedeutet, ist die Funktion des Konverters wie folgt:

Für das am wenigsten signifikante Bit wird der Schalter 312 geschlossen und die Schalter 320 und 344 werden geöffnet. Demzui folge gilt V₁₃ = 0.

130067/0692 -45-

·*··· · · ■* ♦ * t tli

Wenn das Eingangsbit hoch (1) ist, ist der Schalter 382 geschlossen und der Schalter 384 ist offen. Somit gilt V„=(1-k)V_r,+kV == 0 + 2,5 =2,5 Volt, wobei V₁=IO Volt ist.

Das nächste (fünfte) Bit ist niedrig (O); demzufolge öffnet sich der Schalter 382 und der Schalter 384 schließt. Der Schalter 312, welcher nur bei der ersten Taktperiode geschlossen ist, öffnet sich. Das Ausgangssignal V des Verstärkers 370 wird gegeben durch

V =kV
C ρ = 1/4x2,5 = 0,625 Volt. Hierin hat V_p den Wert von V_c aus

dem vorhergehenden Zyklus.

Das vierte Bit ist wiederum niedrig; der Schalter 382 bleibt also offen und der Schalter 384 bleibt geschlossen. Das Ausgangssignal V_c des Verstärkers 370 ist V_c=kV_p=1/4x0,625=0,156 Volt.

Das dritte Bit ist hoch; demzufolge gilt V_c=(1-k)V_p+kV_R=3/4xO,156 +2,5=2,617 Volt.

Das zweite Bit ist v/iederum niedrig; demzufolge gilt V₀=KVp= 1/4x2,617=0,654 Volt.

Das erste Bit ist wiederum hoch; demzufolge gilt V_c=(1-k)V_p+kV_R-3/4x0,654+ 2,5=0,49+2,5=2,999 Volt.

Das analoge Ausgangssignal des Wandlers ist die letzte Spannung V_c; demzufolge ist das analoge Ausgangssignal des Wandlers auf das nicht binäre digitale Wort 101001 hin 2,99 Volt. Der Fehler beträgt 0,01 Volt bzw. ungefähr 0,3% des Eingangssignals. Es ist somit zu erkennen, daß die beschriebenen, nichtbinären A/D- und

130067/00^2

-46-

D/Α-Wandler eine beträchtlich verbesserte Umwandlungsgenauigkeit, verglichen mit bekannten binären Wandlern haben.

In einer Weise, die der anhand des Analog-Digital-Wandlers erläuterten ähnelt, kann dem Digital-Analog-Wandler von Figur 7 ein Wandler von binär digitaler zu nichtbinär digitaler Form nach Art einer Aufschlagtabelle oder eines Speichers, beispielsweise eines Festwertspeichers (ROM) 510 vorgeschaltet werden, wie dies in Figur 8 gezeigt ist. Der Festwertspeicher 510 vird von einem empfangenen binären digitalen Wort auf dem Kabel 508 "', adressiert und gibt ein entsprechendes nichtbinäres digitales Wort auf dem Kabel 512 ab. Das ausgegebene nichtbinäre digitale Wort auf dem Kabel 512 wird vom nichtbinäriin Digital-.Pnalog-Wand ler 514 empfangen und in ein äquivalentes Analogsignal V umgewandelt, welches am Ausgang 516 erscheint. Die Vorteile der Umwandlung des binären Wortes in ein nichtbinäres Wort vor der Umwandlung in ein anloges Signal sind zweifach. Erstens hat di^ nichtbinäre Umwandlung eine höhere Umwandlungsgenauigkeit vergli chen mit einer direkten binären Umwandlung. Zweites ist die Beziehung zwischen den Ohmschen widerstandswerten R₁ , R₂ und R₃ im Digital-Analog-Wandler möglicherweise aufgrund von Herstellungstoleranzen nicht exakt, was zu Fehlern in den entsprechenden Aus gangssignalen führt. Eine Kompensation dieser Fehlerarten kann, wenn sie bekannt sind, bei der Binär-Nichtbinär-Umwandlung erzielt werden. Beispielsweise hat der nichtbinäre Digital-Analog-Wandler ein gewünschtes analoges Ausgangssignal, welches jedem empfangenen binären Wort entspricht. Das nichtbinäre Wort, welches den Digital-Analog-Wandler das gewünschte Signal ausgeben

130067/0^92

-47-

läßt, kann experimentell bestimmt werden oder aus den bekannten
Werten der Widerstände nach bekannten Verfahren oder Techniken errechnet v/erden. Das nichtbinäre Wort, welches den Digitiil-Analog-Converter das entsprechende gewünschte Analogsignal ausgeben läßt,
kann an der Adresse gespeichert werden, die vom entsprechenden
binären Wort in der Aufschlagetabelle 510 definiert wird.

Die Fähigkeit, Fehler in den Ohmschen Werten der Widerstände oder i

andere Fehler in den Wandlern zu kompensierer, macht möglich, daß 1

der beschriebene Analog-Digitalwandler oder der beschriebene j

Digital-Analog-Wandler unter Verwendung von LSI-Herstellungsver- ^%

fahren fabriziert wird, welche die kostspielige Prozedur der Ein- |

stellung der Werte der einzelnen Widerstände auf genaue Beträge §

nicht benötigen. Das Ergebnis ist ein genauerer Wandler, der f "LbIc¹OX-QIc herzustellen und damit weniger kostspielig als vergleich-

bare, gegenwärtig kommerziell erhältliche Geräte ist. .;

Wie beim Analog-Digital-Wandler von Figur 5 kann der Speicher 510, jf

welcher dem Digital-Analog-Wandler vorausgeschaltet ist, ein f empfangenes nichtbinäres Wort in ein korrigiertes binäres Wort Ϊ umwandeln und dabei Ungenauigkeiten im Konversionsprozeß kompensieren. In einem angepaßten Paarsystem, welches einen Analog- ^! Digital-Wandler Seite an Seite mit einem Digital-Analog-Wandler \ verwendet, ist offensichtlich nur ein Speicher 250 oder 510 er-

forderlich. ;

Der erfinderische Gedanke ist nicht auf die beschriebenen seriellen
Analog-Digital- und Digital-Analogwandler beschränkt. Er läßt sich

ebenfalls auf parallele Analog-Digital und Digital-Analogwandler anwenden.

Claims (13)

Patentanwälte Dipl. ing. E. Graalf3 Dipl. Ing. W. Wohnort Dr.-Ing. W. Döring εοοο w. c η οr. ι-r. .: The Bendix Corporation Executive Offices Bendix Center Anwaltsakte M-5436 Southfield,Mich.48037 (USA) 24. März 1981 Analog-Digital- und Digital-Analogwandler und Verfahren zur Umwandlung eines analogen Signales in ein nicht-binäres digitales Wort und eines nicht-binären digitalen Worts in ein analoges Signal j Patentansprüche;

1. Verfahren zur Umwandlung eines analogen Signals in ein entsprechendes nicht-binäres digitales Wort, dadurch gekennzeichnet, daß es die folgenden Schritte umfaßt: Verarbeitung von Taktsignalen, welche aus einer internen Taktquelle empfangen werden derart, daß wiederholt ein bestimmter Satz aufeinanderfolgender Zeitsignale erzeugt wird, welche ein erstes Zeitsignal (T₁) enthalten, welches mit dem ersten Zeitsignal in jedem bestimmten Satz von aufeinanderfolgenden Zeitsignalen zusammenfällt; Übertragung des analogen Signals (V-) zum Ausgang eines ersten Schalters (152) auf das erste Zeitsignal (T.J) hin. und Übertragung eines Rückkoppelungssignals (V_c) zum Ausgang des ersten Schalters (152) bei Abwesenheit

des ersten Zeitsignals (T₁); übertragung des Signales vom

'

Ausgang des ersten Schalters (152) zu einem Analogspeicher

130067/0692

(224) mittels eines zweiten Schalters (214) bei jedem Taktsignal, wodurch ein gespeichertes Signal (V_ß) erzeugt wird; Übertragung des gespeicherten Signals (V_p) zu einem Ausgang (220) des zweiten Schalters (214) in Abwesenheit des Taktsignals; Vergleich des Signals am Ausgang des ersten Schalters (152) mit einem Referenzsignal (kV_R), wodurch während jeden Taktsignales ein digitales Ausgangsbit erzeugt wird, welches einen ersten Wert aufweist, wenn der Wert des Signals ι - am Ausgang des ersten Schalters (152) größer als der Wert

des Referenzsignals (kV_R) ist, und ein digitales Ausgangsbit , mit einem zweiten Wert, wenn der Wert des Signals am Ausgang X des ersten Schalters (152) kleiner als der Wert des Referenz-

, signals (kV_R) ist; Verstärkung der Differenz zwischen dem : gespeicherten Signal (V_p) und dem Referenzsignal (kV_R) in : Antwort auf das digitale Ausgangsbit aus dem vorhergehenden ; Syklus/ welches den ersten Wert aufweist zur Erzeugung des

Γ Rückkopplungssignales mit dem Wert

wobei (k) einen bestimmten Wert im Bereich zwischen Null und 1/2 besitzt; Verstärkung des gespeicherten Signals (V_p) auf das digitale-Ausgangsbit aus dem vorhergehenden Zyklus hin, welches den zweiten Wert aufweist und Erzeugung des Rückkoppelungssignals mit einem Wert

V_c = (1/k)V_p,

wobei die sequentiellen digitalen Ausgangsbits, welche von dem Vergleichsschritt erzeugt werden, das nicht-binäre digitale Wort umfassen.

13ΟΟΘ7/Ο802 ~³~

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bei der Verstärkung der Differenz zwischen dem gespeicherten Signal (V_n) und einem Referenzsignal (kV_D) die folgenden Schritte enthalten sind I Rückspeisung des Ausgangssignals eines Differenzverstärkers (70) zum negativen Eingang mittels eines ersten Widerstands (R₁), der einen bestimmten Ohm'sehen aufweist; Anlegen eines Referenzsignals (kV_R) an den negativen Eingang dieses Differenzverstärkers (70) , wenn das digitale Ausgangsbit den ersten Viert, aufweist, und zwar mittels eines zweiten Widerstandes (K₂)' dessen Ohm'scher Wert mit dem Ohm¹ sehen Wert des ersten Widerstandes (R₁) nach folgender Gleichung verknüpft ist:

R₂ = (j1-k)/kj R₁

Anlegen eines Massesignales an den negativen Eingang des Differenzverstärkers (70), wenn das digitale Ausgangsbit den zweiten Wert aufweist, und zwar mittels eines dritten Widerstandes (R,), dessen Ohm'scher Wert mit dem Ohm'sehen Wert des ersten Widerstandes (R₁) nach folgender Gleichung verknüpft ist:

R, = /"k/(1-k)7 R₁

Tk/d-k)]

Anlegen des gespeicherten Signals (V_p) an den positiven Eingang des Differenzverstärkers (70) , wobei das Ausgangssignal des DifferenzVerstärkers (70) das Rückkopplungssignal (V_c) ist, welches den Wert

v_c = [1/d-k)] <v_p-kv_R)

wenn das Referenzsignal (kV_R) an den negativen Eingang des Differenzverstärkers (70) angelegt wird, und den Wert

V_c = (1/k) V_p

130067/0692

«II · *

wenn das Massesignal am negativen Eingang des Differenzverstärkers (70) anliegt, aufweist.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das nicht-binäre digitale Wort in ein entsprechendes binäres digitales Wort umgewandelt wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß bei der Umwandlung des nicht-binären Wortes eine Speicheranordnung (256) mit dem nicht-binären Wort derart adressiert wird, daß ein entsprechendes binäres Wort ausgegeben wird, wobei die Speicheranordnung (256) einen Satz binärer Worte enthält und die Adresse von jedem binären Wort durch das entsprechende nicht-binäre Wort definiert ist, welches bei der Umwandlung des analogen Signals erzeugt wird.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß ein Festwertspeicher (256) (ROM) adressiert wird, welcher die Speicheranordnung (256) bildet-

6^ Verfahren nach Anspruch 2 und 2, dadurch gekennzeichnet, daß die Beziehungen zwischen den Ohm'sehen Wert der Widerstände (R₂) und (R₃) und dem Ohm'sehen Wert des Widerstands (R₁) von den gewünschten Werten abweichen, die durch die folgenden Gleichungen gegeben sind:

R₂ = {Ji-k)/kJ R₁ und R₃ = £k/(1-k)J

und daß außerdem die folgenden Schritte vorgesehen sind: j Bestimmung eines entsprechenden Wertes für das analoge Signal (V.) für jedes nicht-binäre Wort; Bestimmung eines entsprechenden binären Wortes für jeden Wert des analogen Signales

130067/0692

(Vj.) ; Speicherung der entsprechenden binären Worte in der genannten Speicheranordnung (256) an den Adressen, welche den nicht-binären Worten entsprechen, die beim ersten Bestimmungsschritt ermittelt wurden.

7. Verfahren zur Umwandlung eines nicht-binären digitalen Wortes in ein entsprechendes Analogsignal, dadurch gekennzeichnet,daß es die folgenden Schritte umfaßt:

Wiederholtes Erzeugen eines bestimmten Satzes von Zeitsignalen auf Taktsignale hin, die von einer internen Quelle empfangen werden; Decodieren eines empfangenen nicht-binären digitalen Wortes derart, daß serielle Bit-Wertsignale erzeugt werden, welche einen ersten Wert aufweisen, wenn das empfangene Bit hochliegt und einen zweiten Wert, wenn das empfangene Bit niedrig liegt; Erzeugung eines anfänglichen Rückkopplungssignals (Vp) mit einem bestimmten Wert nur auf das erste Zeitsignal (T₁) in jedem Satz von Zeitsignalen hin; Erzeugung eines Vergleichssignals (VJ auf die Zeitsignale hin, eines Rückkopplungssignals (Vp), eines Referenzsignals (V_R) und der genannten Bit-Wertsignale, wobei das Vergleichssignal (V _Q) den folgenden Wert aufweist:

v_c = (1-k) Vp ₊ k v_R

wenn das Bit-Wertsignal den ersten Wert aufweist, und wobei das Vergleichssignal (V ) den folgenden Wert aufweist:

v_c = k v_p ,

wenn das Bit-Wertsignal den zweiten Wert aufweist, wobei (k) einen bestimmten Wert im Bereich 0 <, k ^ 1/2 aufweist, und (V ) ein Referenzsignal ist, dessen Wert gleich dem Vollausschlagwert des analogen Signals (V_A) ist; Speichern des Ver-

1300 67/0692 ~⁶"

gleichssignals (V_c) zur Erzeugung des RückkopplungssignaIs (Vp) , welches bei der Erzeugung des nächstfolgenden Vergleichssignals (V_c) verwendet wird; Wiederholung der Schritte der Erzeugung und Speicherung des Vergleichssignals (V-) auf die " j verbleibenden Zeitsignale im Satz der Zeitsignale hin, wobei das gespeicherte Rückkopplungssignal (V_p) verwendet wird; jj ■ Ausgeben des Vergleichssignals (V_c) auf das letzten Zeitsignal in jedem Satz von Zeitsignalen hin, wobei ein analoges Ausgangs- \ ■ ' signal (V₃.) erzeugt wird, dessen Wert dem Wert des empfangenen

S '■

_r , , nicht-binären digitalen Wortes entspricht.

'

,

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der be- · stimmte Wert des anfänglichen Rückkopplungssignals (V_p), wel-

'\ ches auf das erste Zeitsignal (T₁) hin erzeugt wird, eine gemeinsame Masse anzeigt und gleich 0 ist.

9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß bei der Erzeugung des Vergleichssignals (V_c) die folgenden Schritte verwendet werden' übertragung des Rückkopplungssignals (V_p) ' zum Eingang eines Verstärkers (370) mit Verstärkung 1 über einen ersten Widerstand (R.),der einen bestimmten Wert aufweist; übertragung des Referenzsignals (V_R) zum Eingang des Verstärkers (370) mit Verstärkung 1 durch einen zweiten Widerstand (R₂), wenn das Bit-Wertsignal mit dem ersten Wert vorliegt.; wobei der zweite Widerstand (R₂) einen Wert aufweist, der mit dem Wert des Widerstandes (R₁) gemäß der folgenden Gleichung verknüpft ist:

R₂ = £(1-k)/kJ R₁;

130067/0692

übertragung eines Massepotentials zum Eingang des Verstärkers (370) mit Verstärkung 1 über einen dritten Widerstand (R₃), wenn das Bit-Wertsignal mit dem zweiten Wert vorliegt, wobei der dritte Widerstand (R₃) einen Wert aufweist, der mit dem Wert des ersten Widerstandes (R₁) gemäß der folgenden Gleichung verknüpft ist:

R₃ = fk /<1-k)] R₁;

Verstärkung des zusammengesetzten Signales, welches am Eingang des Verstärkers (370) mit Verstärkung 1 empfangen wird, wobei das Vergleichssignal (V_c) erzeugt wird.

10. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das empfangene digitale Wort ein binäres digitales Wort mit einem binären Format ist, und daß das binäre Wort in ein entsprechendes nicht-binäres Wort vor der Umwandlung des nicht-binären Wortes in ein entsprechendes analoges Signal (V_a) umgewandelt wird.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß bei der Umwandlung des binären Wortes folgende Schritte enthalten sind: Speicherung eines Satzes nicht-binärer Worte an bestimmten Speicherstellen in einem adressierbaren Speicher (510) , wobei die Adresse der bestimmten Speicherstellen durch die entsprechenden binären Worte definiert sind; Adressieren des adressierbaren Speichers (510) mit dem empfangenen binären Wort, worauf das entsprechende nicht-binäre Wort ausgegeben wird.

12. Verfahren nach einem der Ansprüche 9 und 11, dadurch gekenn-

130067/0692

zeichnet, daß bei der Erzeugung des Vergleichssignales (V_c) genaue Beziehungen zwischen den Werten der Widerstände (R₁), (R₂) und (R₃) erforderlich sind, während die tatsächlichen Beziehungen zwischen den Widerständen (R₁), (R₂) und (R₃) sich von den genannten genauen Beziehungen unterscheiden, was dazu führt, daß das tatsächliche analoge Ausgangssignal vom gewünschten analogen Signal (V_A) abweicht, daß beim Schritt der Umwandlung des binären Wortes außerdem die folgenden Schritte vorgesehen sind: Bestimmung eines korrigierten nicht-binären Wortes aus den tatsächlichen Beziehungen zwischen den Werten der Widerstände (R₁ ), (R₂) und (R₃), welches das entsprechende Ausgangssignal (V_A) erzeugt; daß beim Speichern der nichtbinären Worte die korrigierten nicht-binären Worte an bestimmten Speichersfeellen abgespeichert werden, deren Adressen durch die entsprechenden binären Worte bestimmt sind.

13. Nicht-binärer Analog-Digitalwandler, dadurch gekennzeichnet, daß er umfaßt: eine Einrichtung, welche von einer externen Quelle Taktsignale empfängt und wiederholt einen bestimmten Satz sequentieller Zeitsignale (T₁, 20) erzeugt, welche ein erstes Zeitsignal (T₁) enthalten, das mit dem ersten aus dem bestimmten Satz sequentieller Zeitsignale (T₁, 20) zpsammenfällt; einen ersten Schalter (152) mit einem ersten Eingang (154), welcher ein analoges Eingangssignal (V,) empfängt und mit einem zweiten Eingang (166¹), welcher ein Rückkoppelungssignal (V_c) empfängt, und mit einem dritten Eingang (160),welcher das erste Zeitsignal (T₁) empfängt, und mit einem Ausgang (158), wobei der erste Schalter (152) einen ersten Zustand aufweist, in weichem das analoge Signal (V,.) an den Ausgang

130067/0892 ~⁹~

(158) übermittelt wird, wenn das erste Zeitsignal (T₁) vorliegt, und einen zweiten Zustand, in welchem das Rückkopplungssignal (Vp) zum Ausgang (158) geleitet wird, wenn das erste Zeitsignal (T₁) abwesend ist; einen Analogspeicher (224), welcher ein analoges Signal (V_p) speichert; einen zweiten Schalter (214), welcher das Signal (V_c) vom Ausgang (158) des ersten Schalters (152) zum analogen Speicher (224) auf ein Taktsignal (20) hin überträgt und das im analogen Speicher (224) gespeicherte Signal mit dem Wert (V_p) zu einem Ausgang (220) überträgt, wenn kein Taktsignal (20) anliegt; einen Komparator (190, 204, 198) mit einem negativen Eingang (194), welcher ein Referenzsignal (kV_R) empfängt, und mit einem positiven Eingang (192) , weicher ·

das Signal (V_c) am Ausgang (158) des ersten Schalters (152) I
% empfängt, und mit einem Ausgang (208), wobei der Komparator

(190, 204, 198) ein digitales Ausgangsbit mit einem ersten' Wert erzeugt, wenn das Signal vom Ausgang (158) des ersten Schalters (152) größer als das Referenzsignal (kV„) ist, und einem zweiten Wert, wenn das Signal vom Ausgang (158) des ersten Schalters (152) kleiner als das Referenzsignal (kV_.) ist; einen Rückkopplungssignal- Generator (172, 174, 176), der das Referenzsignal (kV_R), das gespeicherte Signal (V_p) und das digitale Ausgangsbit empfängt und ein erstes Rückkopplungssignal (V_c) erzeugt, welches den folgenden Wert aufweist:

V„ =

% 1

wenn das digitale Ausgangsbit seinen ersten Wert aufweist, und ein zweites Rückkopplungssignal (V-,) erzeugt, welches den Wert

V_p

1300Θ7/0892

aufweist, wenn das digitale Ausgangsbit seinen zweiten Wert besitzt, wobei (k) einen bestimmten Wert im Bereich zwischen 0 ^, k ^ 1/2 aufweist und das Ausgangssignal ein nicht-binäres digitales Wort ist, welches die sequentiell erzeugten digitalen Bits umfaßt, die am Ausgang (2 08) des ersten Komparators (190, 204, 198) zwischen den aufeinanderfolgenden ersten Zeitsignalen erzeugt werden.

14". Nicht-binärer Digital-Analogwandler, dadurch gekennzeichnet, daß er umfaßt:.einen Zeitsignalgenerator, welcher wiederholt einen Satz von Zeitsignalen auf Taktsignale hin erzeugt, welche von einer externen Taktquelle erhalten werden; einen Decoder (422) , der seriell Bitwertsignale bei jedem Bit eines empfangenen nicht-binären Wortes erzeugt, wobei das Bit-Wertsignal einen ersten Wert aufweist, wenn das empfangene ' Bit hochliegt, und einen zweiten Wert, wenn das empfangene Bit niedrig liegt; eine Einrichtung (312), welche ein anfängliches Rückkopplungssignal (V_p) mit einem bestimmten Wert auf das erste Zeitsignal (T₁) aus jedem Satz der Zeitsignale hin erzeugt; eine Einrichtung (370, 382, 384), welche ein Vergleichssignal (V_c) auf die Zeitsignale, das Rückkopplungs-Signal (V₀) , ein Bezugssignal (V_n) und die Bit-Wertsignale

Jr K

hin erzeugt,- wobei das Vergleichssignal (V-.) den Wert

V₀ = (1-k) V_p + k V_R

aufweist, wenn das Bit-Wertsignal seinen ersten Wert besitzt, und den Wert

v_c = kv_p

aufweist, wenn das Bit-Wertsignal den zweiten Wert annimmt,

130067/0092 -11·

NACHQEREfCHT

-.11.'- I

m λ · fr · ·

wobei (k) einen bestimmten Wert im Bereich zwischen 0<.k<.1/2

besitzt und (V_R) das Referenzsignal ist, dessen Wert gleich f

dem Vollausschlagswert des analogen Signales (V_A) ist; eine \

Einrichtung (320, 334, 336, 344, 358, 360), welche zeitweilig g

den Wert des Vergleichssignals (V_c) speichert und ein Rück- f

kopplungssignal (V_p) auf die Zeitsignale hin erzeugt, wobei

diese Einrichtung zur zeitweiligen Speicherung (320, 360)

auf das nächstfolgende Zeitsignal anspricht und das gespeicherte

Rückkopplungssignal (V ) an die Einrichtung (370, 382, 384), |

welche ein Vergleichssignal (V_c) erzeugt, abgibt; eine Ein- |

richtung (520, 502, 504) , welche das zuletzt erzeugte Ver- |

gleichssignal (V^) auf das letzte Zeitsignal in jedem Satz I

von Zeitsignalen hin ausgibt, wobei der Wert des letzten Ver- |

gleichssignales, welches in jedem Satz von Zeitsignalen er- '

zeugt wird, das analoge Signal (V-) ist. |

130057/0692

-12-