DE2830825C2 - Verfahren zur Umwandlung eines Analogsignals in ein Digitalsignal - Google Patents

Abstract

Die Erfindung bezieht sich auf eine Magnettraverse für Stahlhalbzeug, insbesondere Brammen. Sie hat ein längliches Joch, an dem mindestens ein Lasthebemagnet und mindestens zwei starre Sicherheitsbügel angeordnet sind. Diese haben jeweils einen oberen, im wesentlichen waagerecht verlaufenden Arm, einen mit diesem verbundenen, senkrechten Steg und einen unteren, vom Steg im wesentlichen waagerecht und quer zum Joch nach innen vorspringenden Fangarm. Sie sind hubbewegbar am Joch gehalten und können eine Sicherungsstellung und eine Freigabestellung einnehmen. Der obere Arm jedes Sicherheitsbügels geht an seinen beiden Enden jeweils in einen Steg über. An beide Stege ist unten jeweils ein kurzer Fangarm angesetzt. Jeder Arm ist im Bereich seiner Mitte um eine vertikale und auf der Längsmittellinie des Jochs angeordneten Schwenkachse schwenkbar.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Umwandlung eines Analogsignals in ein Digitalsignal, bei dem das Analogsignal während einer ersten Zeit einem Analog-Digital-Umwandler zugeführt wird, dem Speicher nachgeschaltet sind, und während einer zweiten Zeit über eine die verstärkte Differenz zwischen dem Analogsignal und dem Ausgangssignal eines mit dem Ausgang der Speicher verbundenen Digital-Analog-Umwandlers bildende Verknüpfungsschaltung dem Analog-Digital-Umwandler zugeführt wird.

Nicht nur in der allgemeinen Elektronik, sondern auch in zunehmendem Maße in der Fernsehempfängertechnik, besteht die Aufgabe, ein vorliegendes bzw. empfangendes Analogsignal in ein Digitalsignal umzuwandeln. Während die Umwandlung eines digitalen in ein analoges Signal recht einfach geht, ist das Problem, ein analoges in ein digitales Signal umzuwandeln, erheblich schwieriger, wenn das als Digitalsignal schließlich erhaltene Endergebnis genügend genau ein Abbild des Analogsignals sein soll. Zum Umwandeln eines analogen in ein digitales Signal sind sogenannte Analog-Digital-Umwandler bekant, wie z. B. in dem Buch von Tietze. Schenk. Springer-Verlag, mit dem Titel ..Halbleiterschaltungstechnik«, 3. Auflage, 1974. insbesondere auf den Seiten 604 ff beschrieben. Es gibt im wesentlichen drei verschiedene Verfahren, nämlich das Parallel-, das Wäge- und das Zählverfahren. Bei dem Parallelverfahren wird die Eingangsspannung gleichzeitig mit einer festzulegenden Zahl von Bezugsspannungen verglichen und am Ausgang dieser Stufe kann in einem einzigen Schritt eine vollständige digitale Zahl erhalten werden. Das Parallelverfahren ist daher weeen des Aufwandes an zahlreichen Bezugsspannungen sehr bauteilintensiv, jedoch sehr schnell. Dagegen sind das Wäge- und das Zählverfahren, wie in der genannten Literaturstelle beschrieben, langsamer.
Es sind also zahlreiche Verfahren zur Analog-Digital-Umwandlung bekannt, von denen jedoch alle indirekt arbeitenden Digitallisierungsverfahren, d. h. Umwandlung der Spannung in eine Zeit oder in Frequenzeinheiten, aufgrund der ihnen anhaftenden geringen Umwandlungsrate nicht in Betracht kamen. Dk direk-

ten Wandlungsverfahren können dagegen wiederum unterteilt werden in sogenannte seriell und parallel arbeitende Analog-Digital-Umwandler. Die seriell arbeitenden, bei denen ein aufsteigendes oder gewichtetes Abfragen der digitalisierten Pegel erfolgt, erfordern

einen geringen Bauteileaufwand, haben aber auch eine geringe Umwandlungsrate, d. h. sie benötigen für eine. ausreichende Umsetzungsrate sehr schnelle Schaltelemente. Die parallel arbeitenden Analog-Digital-Umwandler, bei denen ein gleichzeitiges Abfragen aller digitalisierten Pegel erfolgt, erfordern einen sehr hohen

Bauteileaufwand, ermöglichen aber eine hohe Umwandlungsrate, weil das Bitmuster in einem Schritt erzeugt wird.

Das eingangs genannte Verfahren ist aus der DE-

AS 18 01 670, insbesondere Fig. 2, bekannt. Hierbei wird während einer ersten Zeit ein analoges Eingangssignal einem nach dejr. Wägeverfahren arbeitenden Analog-Digital-Umwandler zugeführt, der an seinem Ausgang ein digitales Signal im Speicher abgibt. Während

einer zweiten Zeit wird dem Analog-Digital-Umwandler ein Signal zugeführt, das aus der verstärkten Differenz zwischen dem analogen Eingangssignal und dem über einen Digital-Analog-Umwandler leitenden Ausgangssignal des Analog-Digital-Umwandlers gebildet

wird. Das während der zweiten Zeit gebildete Digitalsignal wird zur Erhöhung der Genauigkeit des während der ersten Zeit gewonnenen Digitaisignais diesem überlagert. Dieses Digitalsignal liegt im Dualcode vor.
Die Aufgabe der Erfindung bestand darin, einen Analog-Digital-Umwandler zu schäften, der die Vorteile der beiden oben genannten Umwandlungsverfahren in sich vereinigt und der den geringen Bauteileaufwand eines sogenannten seriellen Verfahrens mit einer hohen Umwandlungsrate eines Parallelverfahrens verknüpft. Eine derartige Aufgabe ist z. B. gestellt, wenn es darum geht, das empfangene Bildsignal eines Fernsehsenders, also das sogenannte Videosignal, mit recht geringem Aufwand aus der analogen Form in die digitale Form umzuwandeln.

Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art nach der Erfindung dadurch gelöst, daß das Analogsignal zunächst einer Abtast-Halte-Stufe zugeführt wird, die während der ersten und zweiten Zeit den Momentanwert des Analogsignals Hess fert, daß der Analog-Digital-Umwandler nach dem Parallelverfahren arbeitet, daß ein Gray-Kodierer zwischen dem Analog-Digital-Umwandler und den Speichern und hinter den Speichern ein Gray-Dual-Kodierer angeordnet ist, und daß die Verknüpfungsschaltung ein als Differenzverstärker ausgebildeter, tastbarer Operationsverstärker ist, der in der zweiten Zeit wirksam ist.

In weiterer Ausgestaltung der Erfindung können hinter den Speichern weitere Speicher angeordnet sein.

Auch kann nach der Erfindung der tastbare Operationsverstärker und die Abtast-Halte-Stufe je mit Transistoren vom Zwei-Gate-MOS-Typ ausgeführt sein.
Es sei erwähnt, daß es bekannt ist, zwecks Vermei-

dung von Störungen durch Änderung der Eingangsspannungen während der sogenannten Meßzeit ein Abtast-Halte-Glied zu verwenden. Weiterhin ist aus dem oben genannten Buch von Tietze, Schenk, »Halblciterschaltungstechnik«, 3. Auflage, 1974, insbesondere auf den Seilten 605 bis 608 in Verbindung mit der Abbildung 18.110 bekannt, einen Analog-Digital-Umwandler nach dem Parallelverfahren mit sogenannten Komparatoren, einem Gray-Kodierer, einem Speicher und einem Gray-Dual-Kodierer zu verbinden. Des weiteren ist aus der DE-OS 25 11 360 ein Seriell-Parallel-Analog-Digital-Umwandler bekannt, bei dem nach jeder Umwandlung zunächst ein Gray-Code erzeugt wird, der dann in einen üblichen Dual-Code umgesetzt wird.

Weiterhin sind aus dem Buch von K. Steinbuch mit dem Titel »Taschenbuch der Nachrichtentechnik«, Springer-Verlag. 1962, 1. Auflage, Seiten 774 bis 777 Ein- und Ausgabevorrichtungen für Analog/Digital- und Digital/Analog-Umsetzer sowie Abtaster und Haltekreise bekant. Insbesondere für Abtaster und Haltekreise Lsi auch die Literaturstelle »Field-Effect-Transistors«, Texas Instruments Electronics S:ries, L. J. Sevin, jr.. 1965, Mc Graw-Hill, Seiten 113 und 114 zu berücksichtigen, die sogenannte Sample-Hold-Circuit mit verschiedenen Transistorarten zeigen.

Bei der Erfindung wird das in binärkodierter Form vorliegende Digitalsignal über einen Digital-Analog-Umwandler rückgeführt, was aber nur möglich ist, wenn nach der Erfindung zwischen der Abtast-Halte-Stufe und dem Analog-Digital-Umwandler ein zusätzlicher tastbarer Operationsverstärker angeordnet wird, dessen Differenz-Verstärkereingänge nämlich nun im ersten Durchgang nur das Analogsignal und im zweiten Durchgang das Analogsignal und das gegen- oder rückgekoppelte Ausgangssignal zugeführt wird, wobei diese Differenz-Verstärker beim zweiten Durchgang, also zu einer zweiten Zsit, nur noch das Differenzsignal verstärkt, wodurch dann zeitlich verschoben nacheinander am Ausgang ein zweites binärkodiertes Digitalsignal vorliegt u..d womit die Möglichkeit geschaffen ist, sowohl das erste als auch das zweite unter entsprechender Nachschaltung von weiteren Speichern dann schlagartig an einem Ausgang verfügbar zu machen und wodurch es dann im Endeffekt möglich ist, mit dem in Bauteilen aufwendigen Analog-Digital-Umwandbr z. B. mit nur 15 Referenzspannungserzeugern 256, d. h. also !6x16, Analog-Spannungs-Werte zu erfassen, also auf das 2"-fache zu steigern, so daß z. B. nach dem ersten Schritt ein binär kodiertes Signal mit dem Informationsinhalt von 4-Bit und in dem zweiten Schritt ebenfalls ein binär kodiertes Signal mit dem Informationsinhaii von 4-Bit vorliegt und bei entsprechender Anwendung des Erfindungsgedankens unter Einschaltung der oben genannten weiteren Speicher schließlich an einem Ausgang zu einem einzigen Zeitaugenblick ein 8-Bit binar kodiertes Digitalsignal zur Verfugung zu haben.

Es muß selbstverständlich bei einer derartigen Schaltungsanordnung dafür Sorge getragen werden, daß diese schnell genug arbeitet, damit der Informationsinhalt der empfangenen Signale bei der Analog-Digital-Umwandlung möglichst vollständig erhalten bleibt. Dazu muß nach dem Abtasttheorem von Shannon die Abtastfrequenz, also die Frequenz, mit der die Abtast-Halte-Stufe geschaltet wird, mindestens doppelt so groß sein, wie die höchste in dem empfangenen analogen Signalgcmisch enthaltene Frequenz. Für die Analog-Digital-Umwandlung des in der Fernsehtechnik gebräuchlichen FBAS-Signales, das sich über ein Frequenzband von 0 Mhz bis ca. 6 MHz erstreckt, ist damit eine Abiastfrequenz von mindestens 12 MHz erforüerlieh. Da weiterhin diese Abtastfrequenz aus einem Vier-Phasen-Takt abgeleitet wird, der außerdem zur Steuerung anderer Funktionen (Differenzverstärkerumschaltung, Speicher-Übernahme usw.) erforderlich ist. mu£ die Frequenz des Taktoszillators einer derartigen Schaltungsanordnung der vierfachen Abtastfrequenz entsprechen und damit mindestens 48 MHz betragen. Diese Frequenz des Taktoszülators ist die höchste in dieser Schaltungsanordnung vorkommende Frequenz (Pulsfrequenz). Während einer Periodendauer dieser Frequenz müssen zeitlich nacheinander (Vier-Phasen-Takt) alle Umwandlungs-Steuer- und Speicherfunktionen ausgeführt sein.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben Es zeigt

Fig. 1 ein Prinzipschaltbüd der Erfindung,
Fig. 2 die Taktsignale des Takr»iszi1lators nach der Erfindung,

Fig. 3 ein Einzelschaltbild der Abtast-Halte-Stufe nach der Erfindung,

Fig. 4 ein Einzelschaltbild des tastbaren Operationsverstärkers nach der Erfindung,

Fig. 5 den Analog-Digital-Umwandler mit dem Gray-Kodierer und dem diesen nachgeschalteten Speicherstufen nach der Erfindung,

Fig. 6 einen Digital-Analog-Umwandler nach der Erfindung,

Fig. 7 ein typisches Anwendungsbeispiel für die Verarbeitung eines FBAS-Signals.

In der Fig. 1 ist die Schaltungsanordnung für einen Analog-Digital-Umwandler nach der Erfindung gezeigt, und das Verfahren nach dieser Erfindung soll nun anhand der Fig. 1 im Prinzip erklärt werden.

An der Eingangsklemme 1 erscheint das urazuwandelnde Analogsignal. Dies kann ein Gleichspannungssignal sein, es kann aber auch ein Wechselspannungssigj algemisch sein, z. B. kann es ein Fernsehsignal sein, und zwar ein sogenanntes FBAS-Signal. Dieses Signal gelangt von der Klemme 1 zunächst ac die an sich bekannte Abtast-Halte-Stufe 9, die über üen Schalter Sl so gesteuert wird (vgl. auch Fig. 3j, daß das Signal von der Klemme 1 über entsprechende Eingangstransistoren und eine gewisse Verstärkung auf einen Ladekondensator läuft. Dieser Ladekondensator ist in Fig. 3 so mit Cl bezeichnet. Sowie das Eingangssignal hier auf diesem Kondensator Cl abgespeichert ist. wird die Eingangsstufe gesperrt, und es erfolgt dann eine Übergabe des Speicherwertes vom Kondensator Cl und damit des abgespeicherten Momentanwtrtes des Analogsignales über die Klemme 2 auf den Operationsverstärker nach der Erfindung, der in diesem ZeitaugenbKck noch durch den Transistor 729 überbrückt ist, so daß dieser abgespeicherte Wert am Ausgang an der Klemme 4 erscheint, vgl. auch Fig. 4, und von hier aus auf des Transistor 715, /gl. auch Fig. 5, gegeben wird. Hier werden dem Eingangssignal konstante Teilspannungen unterlegt, die durch den eingeprägten Strom etaer Konstantstromquelle, die durch den Transistor 714 gebildet wird, an der Widerstandskette, bestehend aus den Widerständen R . . . bis R . . ., abfallen. An den Abgriffen dieser Wideistandskette sind an sich bekannte invertierende Schmitt-Trigger-Schaltungen angeschlossen, die alle die gleiche Schwellspannung auf-

weisen. Durch die unterlegten konstanten Teilspannungen schalten diese Schmitt-Trigger aber bereits bei unterschiedlichen Spannungen des Eingangssignales, so daß auf diese Weise jeweils eine bestimmte Eingangsspannung einem entsprechenden Spannungsintervall 5 zugeordnet und damit quantisiert werden kann. Zur Überwindung der Hysterese dieser Schmitt-Trigger-Schaltungen wird die Widerstandskette (R ... bis R . . .) zeitlich jeweils zwischen zwei Wandlungsschritten durch den Transistor 716 mit Masse kurzgeschlossen. Hinter diesen Schmitt-Triggern sind Inverter und Verknüpf ungsglieder angeordnet, die das quantisierte Ein· gangssignal nach dem Gray-Kode kodieren. Schließlich wird das nunmehr im Gray-Kode am Ausgang 5 dieser Anaiog-Digital-Umwandlerstufe 11 vorliegende Signal einem digitalen Zwischenspeicher 12 zugeführt, der in an sich bekannter Weise aus Flip-Flops aufgebaut ist. Nach der Erfindung ist aber nun, wie aus Fig. 1 ersichtlich, der Ausgang 6 des Zwischenspeichers 12 mit einem Digital-Analog-Umwandler 15 verbunden, der an seinem Ausgang 16 eine rückumgewandelte analoge Spannung abliefert. Dieser Ausgang 16 ist mit der Eingangsklemme 3 des Operationsverstärkers 10 verbunden und nun werden die Schalter 52 und 53 derart betätigt, daß einmal die Überbrückung fortfällt, d. h. der Transistor 729 wird gesperrt, und nun kann die Differenz der Signale zwischen den Klemmen 2 und 3 des Operationsverstärkers 10 in diesem zunächst auf einen Kondensator Cl gebracht werden, von diesem dann auf einen Transistor 727 und von diesem schließlich auf die Ausgangsstufe und schließlich an die Klemme 4. An der Klemme 4 liegt nun das verstärkte Differenzsignal an und dieses gelangt dann an den Analog-Digital-Umwandler 11, dann über dessen Ausgang 5 wieder an den Speicher 12 und ist dann zu einem späteren Zeitaugenblick an der Klemme 6 verfügbar.

Nun kann in weiterer Ausgestaltung der Erfindung die Anordnung derart getroffen sein, daß das zuerst an der Klemme 6 ankommende digitale 4-Bit-Signal in einem Zwischenspeicher 13, der ebenfalls in an sich bekannter Weise aus Flip-Flops aufgebaut ist, solange gespeichert wird, bis auch das zweite 4-Bit-Signal an dieser Klemme 6 erscheint und dann gemeinsam mit dem ersten gespeicherten 4-Bit-Signal einen 8-Bit-Speicher 14 zugeführt werden kann, an dessen Ausgang 8 die zeitlich nacheinander gebildeten 4-Bit-Signale nunmehr gleichzeitig parallel abgenommen werden können. Zu diesem Zweck werden die Schalter 54, 55 und 56 von dem Vierphasentakt geeignet gesteuert.

Im einzelnen ist die Wirkungsweise der Schaltungsan- so Ordnung wie folgt, wobei auch die Fig. 2 mit herangezogen wird:

Das analoge Eingangssignal gelangt über die Klemme 1 auf die Abtast-Halte-Stufe 9. Diese wird von einem Taktgeber, der einen Vierphasentakt erzeugt, so gesteuert, daß während einer Zeit 71 (siehe Fig. 2) das analoge Eingangssignal abgetastet wird und anschließend bis zum nächsten Taktimpuls 71 gespeichert wird. Dazu wird, wie in Fig. 3 ersichtlich, der als Schalttransistor ausgeführte Schalter 51 von dem invertierten Takt 71 beaufschlagt, so daß 51 den Transistor 77 für die Zeit des Taktes 71 leitend macht.

Damit sind nun die als Differenzverstärker geschalteten Transistoren 71. 72, 73 und 74 über die als Impedanzwandler geschalteten Transistoren 75 und Γ6 und den in den leitenden Zustand gesteuerten Transistor 77 mit den ebenfallls als Differenzverstärker geschalteten Transistoren 78. 79. 710 und 711 sowie über diese mit den ebenfalls als Impedanzwandler geschalteten Transistoren 712 und 713 verbunden.

Diese Transistoren sind nun einerseits mit dem Ausgang 2, als auch durch eine Verbindung zu dem Transistor 72, mit dem zweiten Eingang des ersten Differenzverstärkers verbunden, wodurch eint starre Gegenkopplung zwischen Eingang 1 und Ausgang 2 gewährleistet ist, wodurch seinerseits sichergestellt wird, daß die Ausgangsspannung an der Klemme 2 der Eingangsspannung an der Klemme 1 möglichst getreu folgt.

Wird nun der Transistor 77 durch den Schalter 51 gesperrt, so wird die zuletzt an dem Kondensator Cl anliegende Spannung durch diesen selbst gespeichert, da die Ladung dieses Kondensators Cl nun nicht mehr geändert wird. Damit ist dann aber auch der Wert der Ausgangsspannung an der Klemme 2 nahezu konstant und entspricht dem zuletzt abgetasteten Eingungsspannungswert an der Klemme 1.

Diese nunmehr gespeicherte Spannung wird anschließend einem in besonderer Weise aufgebauten getasteten Operationsverstärker 10 zugeführt (Fig. 4), der während der Taktzeiten 72 und 73 mit Hilfe des Transistors 729 überbrückt ist und von diesem über die als Pegel- und Impedanzwandler geschalteten Transistoren 731, 732 und 715 (siehe Fig. 5) auf die Widerstandskette, bestehend aus den Widerständen R ... bis Λ .... an denen durch Überlagerung eines durch den Transist<~* 714 eingeprägten Konstantstroms konstante Teilspannungen abfallen, die sich zu der Spannung an der Klemme 4 addieren und so ermöglichen, daß die 15 gleichartigen invertierenden Schmitt-Triggerschaltungen vom Typ 74LS14 bei verschiedenen Eingangsspannungswerten durchschalten. Damit ist die Zahl der durchgeschalteten Schmitt-Triggerschaltungen direkt proportional dem Wert der Eingangsspannung.

Der Transistor 716 schaltet zu Beginn einer Analog-Ditigal-Wandlung, also zu Beginn der Taktzeiten 72 und Ti die Widerstandskette kurzzeitig gegen Masse, so daß alle Schmitt-Triggerschaltungen zunächst zurückgesetzt werden, um den Einfluß ihrer Hysterese zu eliminieren. Eine Verknüpfungsschaltung, bestehend aus Invertern und Und- sowie Oder-Gattern, verknüpft die Ausgänge der 15 Schmitt-Triggerschaltungen der Art miteinander, daß an den Klemmen 5 die digitalisierte Eingangsspannung als Vier-Bit-Wort im Gray-Kode verfügbar wird. Dieses wird mit der ansteigenden Taktflanke der Taktzeiten 71 und 73 in den Zwischenspeicher 12 übernommen und anschließend mit Hilfe eines aus vier Exklusiv-Oder-Gattern bestehenden Gray-Dual-Kodierers in den Dual-Kode umkodiert, der dann an den Klemmen 6a, b, c, d verfügbar wird.

Diese nun im Dual-Kode vorliegende digitale Information wird in einem zweiten Zwischenspeicher 13, der von dem Takt Γ4 gesteuert wird, abgespeichert. Gleichzeitig gelangt diese Information auf einen in Fig. 6 dargestellten Digital-Analog-Umwandler 15, der daraus wieder eine analoge Spannung bildet. Dazu werden die als Konstantstromquellen beschalteten Transistoren 18 über die Schalttransistoren ΤΓ7 in Abhängigkeit von der digitalen Information ein- oder ausgeschaltet. Die Ströme dieser Konstantstromquellen 718 addieren sich in dem Knotenpunkt 16 und rufen an dem Trimpotentiometer P3 einen der digitalen Information proportionalen Spannungsabfall hervor. Dieser gelangt über die Klemme 16 an die Klemme 3 des bereits erwähnten in der Fig. 4 dargestellten Operationsverstärkers 10. Der Kondensator C2 erhält über die Transistoren 721. 723 sowie 722 und 724 eine Ladung, die der Differenz

zwischen der an der Klemme 2 anliegenden gespeicherten liingangsspannung und der an der Klemme 3 anliegenden rückumgewundeiten Spannung proportional ist.

Sodiinn werden die Transistoren 723, 724 und der Operationsverstärker 10 überbrückende Transistor 729 über den als Schalttransistor ausgeführten Schalter 52 von den Takten 72 v. 73 gesperrt und die Transistoren 725 und 726 über den ebenfalls als Schalttransistor ausgeführten Schalter 53 von den Takten 71 v. 74 in den leitfähigen Zustand gesteuert. Dabei wird nun die Spannung über dem Kondensator Cl auf eine konstante, mit dem Trimmpotentiometer PJ einstellbare Vorspannung bezogen und mit Hilfe der Transistoren 727 und 728 verstärkt. Sodann gelangt diese verstärkte, der Differenz zwischengespeicherter Eingangsspannung is und der rückumgewandelten Spannung proportionale Spannung weiter über den ebenfalls in den leitenden Zustand gesteuerten Transistor 730 und die als Pegel- und Impedanzwandler ausgeführten Transistoren 731 und 732 an die Klemme 4 und von dieser an den in Fig. 5 dargestellten Analog-Digital-Umwandler, der, wie in bereits beschriebener Weise diese analoge Spannung zunächst quantisiert, dann den Gray-Kode bildet, diesen zwischenspeichert und schließlich wieder in dem Duul-Kodc an den Klemmen 6a, b, c, d verfügbar macht. Diese digitale Information kann nun zusammen mit der zuvor gebildeten und in dem zweiten Zwischenspeicher 13 gespeicherten digitalen Information in den vom Takt 72 gesteuerten Speicher 14 eingelesen werden und damit an den Ausgangsklemmen 8 parallel abgreifbar gemacht werden. Zur gleichen Zeit wird aber her its ein neuer Wandlungsvorgang eingeleitet, der einen erneut abgespeicherten analogen Eingangsspannungswert in der beschriebenen Weise in eine digitale Information umwandelt.

In den Fig. 3, 4, S und 6 sind die Werte für die Widerstände und Kondensatoren für eine beispielsweise Ausführung angegeben, die noch nachfolgend anhand der Fig. 7 beschrieben werden soll und zur Digitalisierung eines FBAS-Signals verwendet wurde. Die Schmitt-Trigger nach Fig. 5 können ebenso wie die Gatter in der sogenannten Low-Power-Schottky-Technik ausgeführt werden, wozu es bereits einschlägige IC auf dem Markt gibt.

Ein typisches Anwendungsbeispiel für einen Analog-Digital-Umwandler nach der Erfindung zeigt Fig. 7. Aus dem von der Antenne 16 empfangenen hochfrequenten Signal HF wird mit Hilfe des mit Abstimmitteln ausgerüsteten Tuners 17 ein gewünschter Kanal mit einer Bandbreite von ca. 7 MHz selektiert und in eine so Zwischenfrequenz ZFl mit einer Mittenfrequenz von ca. 36 MHz umgesetzt. In dem nachfolgenden Zwischenfrequenz-Verstärker 18 wird dieses umgesetzte Signal verstärkt und die Bandbreite unter Berücksichtigung der sogenannten Normdurchlaßkurve auf 5,5 MHz reduziert. Das von diesem Zwischenfrequenz-Verstärker 18 aufbereitete Signal Zi2 wird in einem Synchron-Demodulator 19 von dem zwischenfrequenten Träger befreit und liefert so an dessen Ausgang das FBAS-Signal (Farb-Bild-Austast- und Synchronsignal) ab.

Dieses FBAS-Signal wird mit Hilfe des Analog-Digital-Umwandlers 20 digitalisiert und damit an dessen Ausgang als DFBAS-Signal (digitalisiertes Farb-Bild-Austast- und Synchronsignal) verfügbar. In einer Dekodierungs-Stufe 21 kann nun dieses DFBAS-Signal in seine Bestandteile zerlegt werden. Dieses sind die Horizontal-Synchronimpuise H, die Vertikalsynchronimpulse V sowie die drei Signale Y-R (Lnminanzantefl- Rotanteil), Y-G (Luminanzanteil-Grünanteil) und Y-B (Luminanzanteil-Blauanteil). Diese von der Dekodierungs-Stufe 21 erzeugten Signale werden anschließend in bekannter Weise für die Ansteuerung einer Farbbildröhre aufbereitet.

Durch die Einführung eines Analog-Digital-Umwandlers 20 nach der Erfindung in den Signnlweg eines Farbfernsehempfängers kann die Dekodierungs-Stufe 21 als integrierte digitale Schaltung ausgeführt werden, die ohne kostenintensiv einzustellende Abstimm- und Abgleichelemente auskommt und darüber hinaus die Möglichkeit der digitalen Bildbeeinflussung (Bild im Bild, usw.) bietet.

Hierzu 3 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Verfahren zur Umwandlung eines Analogsignals in ein Digitalsignal, bei dem das Analogsignal während einer ersten Zeit einem Analog-Digital-Umwandler (11) zugeführt wird, dem Speicher (12) nachgeschaltet sind, und während einer zweiten Zeit über sine die verstärkte Differenz zwischen dem Analogsignal und dem Ausgangssignal eines mit dem Ausgang (6) der Speicher (12) verbundenen Digital-Analog-Umwandlers (15) bildende Verknüpfungsschaltung dem Analog-Digital-Umwandler (11) zugeführt wird, dadurch gekennzeichnet, daß das Analogsignal zunächst einer Abtast-Halte-Stufe (9) zugeführt wird, die während der ersten und zweiten Zeit den Momentanwert des Analogsignals liefert, daß der Analog-Digital-Uniwandler (11) nach dem Parallelverfahren arbeitet, daß ein Gray-Kodierer zischen dem Analog-Digital-Umwandler (11) und dfctf Speichern (12) und hinter den Speichern (12) ein Gray-Dual-Kodierer angeordnet ist, und daß die Verknüpfungsschaltung ein als Differenzverstärker ausgebildeter, tastbarer Operationsverstärker (10) ist, der in der zweiten Zeit wirksam wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß hinter den Speichern (12) weitere Speicher (13 und 14) angeordnet sind.